JP4202833B2

JP4202833B2 - 増幅器

Info

Publication number: JP4202833B2
Application number: JP2003166156A
Authority: JP
Inventors: 和久山内; 幸夫池田; 一富森; 和彦中原; 秀之小出; 吉弘坪田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-06-11
Filing date: 2003-06-11
Publication date: 2008-12-24
Anticipated expiration: 2023-06-11
Also published as: JP2005005948A

Description

【０００１】
【発明の属する技術分野】
この発明は、マイクロ波、ミリ波帯の電力合成・分配機能を有した入出力整合回路を有した増幅器に関する。
【０００２】
【従来の技術】
従来のマイクロ波、ミリ波帯（以下、マイクロ波帯と称す。）用増幅器は、出力電力を増加するために、多数のトランジスタを並列に動作している。この並列接続したトランジスタの入力および出力へ電力を分配および合成するために、電力分配合成回路を有している。また、トランジスタの入出力インピーダンスと前後に接続した線路のインピーダンスとを整合するインピーダンス整合回路を有している。トランジスタのインピーダンス整合回路と電力分配合成回路とを個別に作ると大型になるため、インピーダンス整合と電力分配合成とを同時に行う入力・出力整合回路を用いる。この入力・出力整合回路では、トランジスタを均一に動作し、利得の低下、出力電力の減少を少なくするために、等位相、等振幅で電力を分配、合成することが求められている。そこで、トーナメント型回路を用いて、インピーダンス整合と同時に電力分配合成回路を実現している。トーナメント型回路を用いることで、入力端子から各出力端子までの経路がすべて一定となると共に、対称構造となるため、等位相、等振幅特性を実現できる。
【０００３】
また、入力・出力整合回路の線路に直接各トランジスタの入力、出力端子を接続することで、分配合成数の自由度の高い電力分配合成機能を有する小型な整合回路を実現している。各トランジスタから入力端子または出力端子までの経路長は異なるが、並列動作させるトランジスタの合成数が少なく、経路長が小さい場合、不均一動作による利得、出力電力に与える影響は小さいため、小型で分配合成数の自由度の高い電力分配合成機能を有する整合回路を実現できる（例えば、非特許文献１参照。）。
【０００４】
【非特許文献１】
伊藤康之、他１名著、「ＭＭＩＣ技術の基礎と応用」、サイペック、平成８年５月、サイペック、図８．２４
【０００５】
【発明が解決しようとする課題】
しかし、トーナメント型回路は、等位相、等振幅特性を実現できるが、形状は比較的大きくなり、かつ分配合成数は２の階乗に限定されるなどの問題がある。また、入出力整合回路の線路に直接各トランジスタの入力、出力端子を接続すると、並列動作させるトランジスタの合成数が増加し、位相差が増大するに従い、不均一動作となり、利得の低下、出力電力の減少が発生する問題点がある。さらに、並列動作させるトランジスタの合成数が小さい場合でも完全な均一動作とは成らないため、均一動作に近づけることが望まれる。
【０００６】
この発明の目的は、多数のトランジスタを並列接続し、利得の低下、出力電力の減少の少ない入力・出力整合回路を有した増幅器を提供することである。
【０００７】
【課題を解決するための手段】
この発明の増幅器は、電力を増幅する複数のトランジスタと、入力電力を複数のトランジスタに分配する入力整合回路と、複数のトランジスタで増幅した電力を合成する出力整合回路とを有する増幅器において、入力整合回路は、接地導体とストリップ導体とからなる線路幅が一定の１本の高周波伝送線路を構成する入力整合基板を有し、高周波伝送線路は、一端に複数の入力端子と、他端に入力端子の数以上のトランジスタの入力にそれぞれ接続した複数の出力端子とを有し、複数の入力端子には、一端が１つにまとめられるとともに他端が複数の入力端子の数だけ分岐された信号線で分岐された入力電力がそれぞれ入力される。
【０００８】
【発明の実施の形態】
実施の形態１．
図1は、この発明の実施の形態１に係わる増幅器の構成を示す図である。図２は、図１の入力整合回路の斜視図である。図３は、図１の入力整合回路の電流密度の分布図である。図４は、入力端子および出力端子がそれぞれ１個の増幅器の構成を示す図である。図５は、図１と図４の増幅器のＭＡＧ／ＭＳＧ特性を示す特性図である。なお、ＭＡＧ／ＭＳＧは、最大有能利得（ＭａｘｉｍｕｍＡｖａｉｌａｂｌｅＧａｉｎ：ＭＡＧ）および最大安定利得（ＭａｘｉｍｕｍＳｔａｂｌｅＧａｉｎ：ＭＳＧ）の比である。
【０００９】
図１に示すように、増幅器１は、３個のトランジスタ２ａ、２ｂ、２ｃと、２個の入力端子３ａ、３ｂおよび３個の出力端子４ａ、４ｂ、４ｃを有する入力整合回路５と、３個の入力端子６ａ、６ｂ、６ｃおよび２個の出力端子７ａ、７ｂを有する出力整合回路８とを有している。
【００１０】
図２に入力整合回路５を示すが、出力整合回路８も同様な構成になっている。入力整合回路５は、誘電体基板９の片面に接地導体１０を有し、他の面にストリップ導体１１を有した高周波伝送線路１２を含む入力整合基板１３を有している。誘電体基板９の形状は、説明を理解しやすいように矩形とするが、必ずしも矩形に限るものではない。誘電体基板９上の高周波伝送線路１２は、誘電体基板９の相対する辺９ａ、９ｂの一方の辺９ａに近在した一端１２ａで電力を受電し、他の辺９ｂに近在した他端１２ｂで電力をトタンジスタ２ａ、２ｂ、２ｃに給電する。高周波伝送線路１２の線路幅１２ｃは、一定である。線路幅１２ｃは、電力の伝送方向に対して直角方向のストリップ導体１１の幅である。入力整合基板１３のストリップ導体１１は、高周波伝送線路１２の伝送方向に平行な両端にそれぞれ入力端子３ａ、３ｂと出力端子４ａ、４ｂ、４ｃとを有している。出力整合回路８も同様に出力整合基板１４を有している。出力整合基板１４の構成は、入力整合基板１３と同様である。
【００１１】
入力整合基板１３の入力端子３ａ、３ｂは、辺方向に所望の間隔を有し、その入力端子３ａ、３ｂに外部から図示しない信号線を接続する。入力整合基板１３の出力端子４ａ、４ｂ、４ｃは、辺に沿って所望の間隔を有し、その出力端子４ａ、４ｂ、４ｃにトランジスタ２ａ、２ｂ、２ｃの入力を接続する。
【００１２】
出力整合基板１４の入力端子６ａ、６ｂ、６ｃは、辺方向に所望の間隔を有し、その入力端子６ａ、６ｂ、６ｃにトランジスタ２ａ、２ｂ、２ｃの出力を接続する。出力整合基板１４の出力端子７ａ、７ｂは、辺に沿って所望の間隔を有し、その出力端子７ａ、７ｂに外部から図示しない信号線を接続する。
【００１３】
さらに、入力整合基板１３の出力端子４ａ、４ｂ、４ｃのインピーダンスは、図示しない外部整合回路（例えば図示しない信号線など）のインピーダンスを含めて、トランジスタ２ａ、２ｂ、２ｃの入力インピーダンスと整合を取っている。また、入力整合基板１３の入力端子３ａ、３ｂに入力された電力は、その３個の出力端子４ａ、４ｂ、４ｃに電力分配される。
【００１４】
さらに、出力整合基板１４の入力端子６ａ、６ｂ、６ｃのインピーダンスは、図示しない外部整合回路（例えば図示しない信号線など）のインピーダンスを含めて、トランジスタ２ａ、２ｂ、２ｃの出力インピーダンスと整合を取っている。また、出力整合基板１４の入力端子６ａ、６ｂ、６ｃに入力された３個のトランジスタ２ａ、２ｂ、２ｃの出力電力は２個の出力端子７ａ、７ｂで１つの電力に合成される。入力・出力整合回路５、８のそれぞれのインピーダンス変換比は、入力・出力整合回路のストリップ導体１１の幅と長さで調整する。
【００１５】
次に、図１の増幅器の動作について説明する。図１において、入力端子３ａ、３ｂで受電した電力は、電力分配機能を有する入力整合回路５によって電力分配され、入力整合回路５の出力端子４ａ、４ｂ、４ｃに導かれる。トランジスタ２ａ、２ｂ、２ｃによって増幅された電力は、出力整合回路８の入力端子６ａ、６ｂ、６ｃに出力され、電力合成機能を有する出力整合回路８によって電力合成され、出力整合回路８の出力端子７ａ、７ｂに導かれる。出力端子７ａ、７ｂの電力は信号線に共通に接続されているので、電力出力は、１か所からとなる。
【００１６】
このように、入出力整合回路５、８の高周波伝送線路１２に直接、各トランジスタ２ａ、２ｂ、２ｃの入力および出力を接続しているので、トランジスタの個数に対する制約が小さい。そのため、トーナメント型回路では実現が難しい３分配合成回路など、分配合成数の自由度の高い電力分配合成機能を有する整合回路を提供できる。
【００１７】
各トランジスタから入力端子および出力端子までの経路長は異なるが、入力整合回路５の入力端子数または出力整合回路８の出力端子数を増やすことで経路長の差を小さくし、利得の低下、出力電力の減少を防いでいる。入力整合回路５の入力端子から電力を入力した場合の入力整合回路５上の電流密度分布を電磁界解析手法で求めた計算結果を図３に示す。図３に電流密度の等高線を併せて示す。図３（ａ）は、この発明の実施の形態１に係わる入力整合回路の電流密度分布である。この入力整合回路は、入力端子を２個有し、３個の出力端子に電力を分配している。図３（ｂ）は、１個の入力端子３から３個の出力端子に分配する比較のための入力整合回路の電流密度分布である。図３（ａ）の場合、入力端子の近傍で各出力端子に向かった方向の電流密度はほぼ等しくなっている。一方、図３（ｂ）の場合、出力端子４ｂに向かった方向の電流密度に比べて出力端子４ａと４ｃに向かった方向の電流密度は小さくなっている。このように、入力端子を１個から２個に増やすことにより、電力の分配の経路長の差に伴う位相差は改善されていることが確認できる。
【００１８】
図４に示す入力整合回路の入力端子の１個の増幅器（Ａ）と図１の増幅器（Ｂ）とを試作し、測定したＳパラメータからＭＡＧおよびＭＳＧを求めた。図５にＭＡＧ／ＭＳＧの測定結果を示す。２０ＧＨｚ以上において、入力端子を２個有した増幅器（Ｂ）は、入力端子１個の増幅器（Ａ）より、ＭＡＧ／ＭＳＧ特性が改善されている。
【００１９】
このような増幅器は、入力電力を２箇所以上の受電点で受電するので、電力を分配したとき受電点とトランジスタの入力との間のトランジスタ毎の導体長の違いが小さくなり、トランジスタで増幅後合成した電力の位相のばらつきは小さくなる。その結果、多数のトランジスタを並列接続した増幅器の利得の低下、出力電力の減少は少ない。
【００２０】
さらに、出力電力を２箇所以上の給電点で給電するので、電力を合成したとき給電点とトランジスタの出力との間のトランジスタ毎の導体長の違いが小さくなり合成した電力の位相のばらつきは小さくなる。
【００２１】
なお、２個の入力端子と３個の出力端子とを有した入力整合回路および３個の入力端子と２個の出力端子とを有した出力整合回路について説明したが、並列接続するトランジスタの数量または許される利得の低下、出力電力の減少などを考慮して適切な入力端子数および出力端子数を設定することにより同様な効果が得られる。
【００２２】
実施の形態２．
図６は、この発明の実施の形態２に係わる増幅器の構成を示す図である。図７は、図６の入力整合基板の斜視図である。図６の入力・出力整合基板１３、１４は、図１と異なり、外部の信号線とそれぞれ接続する１個の外部入力端子または外部出力端子を有している。その１個の外部入力端子または外部出力端子とそれぞれ線路幅の一定な複数の分岐線または線路幅の一定な結合線を介してストリップ導体１１の入力端子３ａ、３ｂまたは出力端子７ａ、７ｂに接続する分配線路または合成線路を有している。入力整合基板１３の分配線路１７について説明するが、出力整合基板１４の合成線路１８は、入力整合基板１３をトランジスタに関して対称にしたものであるので説明は省略する。
【００２３】
図７に示すように、誘電体基板９の接地導体１０の反対の面に、一端に外部入力端子１５を有したストリップ導体１１を有している。その外部入力端子１５から電力の伝送方向に２つに分岐し、高周波伝送線路１２の２個の入力端子３ａ、３ｂにそれぞれ接続した導体幅の一定な分岐線１６ａ、１６ｂを有した分配線路１７は、誘電体基板９の接地導体１０の反対の面に形成する。同様に、出力整合基板１４に係わる合成線路１８は、結合線１９ａ、１９ｂと外部出力端子２０とを有する。分岐線１６ａ、１６ｂは、外部入力端子１５を通り、図６に示すように電力伝送方向に向いた中心線Ｌに対して線対称に配置されている。
【００２４】
基本的な動作は実施の形態１と同様であるが、外部入力端子１５に入力された電力は、分配線路１７により分岐後、入力端子３ａ、３ｂに印加され、トランジスタ２ａ、２ｂ、２ｃで増幅後、合成線路１８により出力整合回路８の出力端子７ａ、７ｂの出力が結合されて外部出力端子２０から外部の信号線に出力される。
【００２５】
このような増幅器は、分配線路１７および合成線路１８を実施の形態１の入力・出力整合回路５、８と組み合わせるので、増幅器の入力および出力は１箇所で信号線と接続できるので、接続工数は減少する。
【００２６】
実施の形態３．
図８は、この発明の実施の形態３に係わる増幅器の構成を示す図である。図８の増幅器において、分岐線および結合線をそれぞれ２段にした分配線路１７と合成線路１８とをそれぞれ入力整合基板１３と出力整合基板１４とに備えたことが図６と異なっており、その他は、図６と同様であるので、同様な部分の説明は省略する。
【００２７】
このような増幅器は、分配線路および合成線路を２段化することで、一層経路長の差は小さくなり、利得の低下、出力電力の減少をさらに小さくすることができる。
【００２８】
なお、２段について説明したが、さらに３段以上に多段化しても同様な効果が得られる。
【００２９】
実施の形態４．
図９は、この発明の実施の形態４に係わる増幅器の構成を示す図である。図９の増幅器は、図１の入力整合基板および出力整合基板をそれぞれ２段に縦列接続した点が異なっている。その他は同様であるので、同様な部分の説明は省略する。
【００３０】
増幅器は、１個から３個に電力を分配する第１の入力整合基板１３ａと３個から５個に電力を分配する第２の入力整合基板１３ｂとを有する入力整合回路５と、３個から１個に電力を合成する第１の出力整合基板１４ａと５個から３個に電力を合成する第２の出力整合基板１４ｂとを有する出力整合回路８と、５個のトランジスタ２ａ、２ｂ、２ｃ、２ｄ、２ｅとを有する。第１の入力整合基板１３ａと第２の入力整合基板１３ｂとは、連絡線２１により接続している。第１の出力整合基板１４ａと第２の出力整合基板１４ｂは、同様に連絡線２１により接続している。
【００３１】
各入力・出力整合回路の高周波伝送線路は実施の形態１と同様に線路幅は一定であり、インピーダンスはそれぞれ線路幅と線路長とを可変して調整している。外部からの図示しない信号線および外部への図示しない信号線は、それぞれ第１の入力整合基板の入力端子と第１の出力整合基板の出力端子と接続している。
【００３２】
このような増幅器は、多段の実施の形態１の入力整合回路および出力整合回路を用いることで、容易に多分配多合成回路を構成することができ、分配合成回路を小型に構成することができる。
【００３３】
実施の形態５．
図１０は、この発明の実施の形態５に係わる増幅器の構成を示す図である。図１０の増幅器は、図１の入力整合回路５の入力端子３ａ、３ｂ間および出力整合回路８の出力端子７ａ、７ｂ間にそれぞれ抵抗体２２を有している点である。基本的な動作および構成は実施の形態１と同じであるので同様な部分の説明は省略する。
【００３４】
このような増幅器は、入力端子間および出力端子間にそれぞれ接続した抵抗体を有しているので、各端子間のアンバランスや発振を抑圧することができ、安定に動作させることができる。
【００３５】
なお、図１０では、入力整合回路の入力端子間と出力整合回路の出力端子間とにそれぞれ抵抗体を接続したが、図１１に示すように、実施の形態２の分配線路間および合成線路間にそれぞれ抵抗体２２を接続しても同様な効果が得られる。さらに、図１２に示すように、図１の増幅器に関する入力整合基板１３の出力端子４ａと出力端子４ｂ間、出力端子４ｂと出力端子４ｃ間にそれぞれ抵抗体２２を接続し、出力整合基板１４の入力端子６ａと入力端子６ｂ間、入力端子６ｂと入力端子６ｃ間にそれぞれ抵抗体２２を接続しても同様な効果が得られる。このように抵抗体を接続することにより各端子間または線路間のアンバランスや発振を抑制することができる。
【００３６】
【発明の効果】
この発明に係わる増幅器の効果は、電力を増幅する複数のトランジスタと、入力電力を複数のトランジスタに分配する入力整合回路と、複数のトランジスタで増幅した電力を合成する出力整合回路とを有する増幅器において、入力整合回路は、接地導体とストリップ導体とからなる線路幅が一定の１本の高周波伝送線路を構成する入力整合基板を有し、高周波伝送線路は、一端に複数の入力端子と、他端に入力端子の数以上のトランジスタの入力にそれぞれ接続した複数の出力端子とを有し、複数の入力端子には、一端が１つにまとめられるとともに他端が複数の入力端子の数だけ分岐された信号線で分岐された入力電力がそれぞれ入力され、入力電力を２箇所以上の給電点で給電するので、電力を分配したとき給電点とトランジスタの入力との間のトランジスタ毎の導体長の違いが小さくなり、トランジスタで増幅後合成した電力の位相のばらつきは小さくなる。
【図面の簡単な説明】
【図１】この発明の実施の形態１に係わる増幅器の構成を示す図である。
【図２】図１の入力整合回路の斜視図である。
【図３】図１の入力整合回路の電流密度の分布図である。
【図４】入力端子および出力端子がそれぞれ１個の増幅器の構成を示す図である。
【図５】図１と図４の増幅器のＭＡＧ／ＭＳＧ特性を示す特性図である。
【図６】この発明の実施の形態２に係わる増幅器の構成を示す図である。
【図７】図６の入力整合回路の斜視図である。
【図８】この発明の実施の形態３に係わる増幅器の構成を示す図である。
【図９】この発明の実施の形態４に係わる増幅器の構成を示す図である。
【図１０】この発明の実施の形態５に係わる増幅器の構成を示す図である。
【図１１】この発明の実施の形態５に係わる異なった増幅器の構成を示す図である。
【図１２】この発明の実施の形態５に係わるさらに異なった増幅器の構成を示す図である。
【符号の説明】
１増幅器、２ａ、２ｂ、２ｃ、２ｄ、２ｅトランジスタ、３、３ａ、３ｂ（入力整合回路の）入力端子、４ａ、４ｂ、４ｃ（入力整合回路の）出力端子、５、５ａ、５ｂ入力整合回路、６ａ、６ｂ、６ｃ（出力整合回路の）入力端子、７ａ、７ｂ（出力整合回路の）出力端子、８、８ａ、８ｂ出力整合回路、９誘電体基板、１０接地導体、１１ストリップ導体、１２高周波伝送線路、１２ａ（高周波伝送線路の）一端、１２ｂ（高周波伝送線路の）他端、１２ｃ（高周波伝送線路の）線路幅、１３、１３ａ、１３ｂ入力整合基板、１４、１４ａ、１４ｂ出力整合基板、１５（分配線路の）外部入力端子、１６ａ、１６ｂ分岐線、１７分配線路、１８合成線路、１９ａ、１９ｂ結合線、２０（合成線路の）外部出力端子、２１接続線、２２抵抗体。

Claims

電力を増幅する複数のトランジスタと、
入力電力を上記複数のトランジスタに分配する入力整合回路と、
上記複数のトランジスタで増幅した電力を合成する出力整合回路とを有する増幅器において、
上記入力整合回路は、接地導体とストリップ導体とからなる線路幅が一定の１本の高周波伝送線路を構成する入力整合基板を有し、
上記高周波伝送線路は、一端に複数の入力端子と、他端に上記入力端子の数以上の上記複数のトランジスタの入力にそれぞれ接続した複数の出力端子とを有し、上記複数の入力端子には、一端が１つにまとめられるとともに他端が複数の入力端子の数だけ分岐された信号線で分岐された入力電力がそれぞれ入力されることを特徴とする増幅器。
電力を増幅する複数のトランジスタと、
入力電力を上記複数のトランジスタに分配する入力整合回路と、
上記複数のトランジスタで増幅した電力を合成する出力整合回路とを有する増幅器において、
上記出力整合回路は、接地導体とストリップ導体とからなる線路幅が一定の１本の高周波伝送線路を構成する出力整合基板を有し、
上記高周波伝送線路は、一端に上記複数のトランジスタの出力をそれぞれ接続した複数の入力端子と、他端に上記入力端子の数以下の複数の出力端子とを有し、上記複数の出力端子から出力された電力は、一端が上記複数の出力端子の数だけ分岐されるとともに他端が１つにまとめられた信号線で合成されることを特徴とする増幅器。
上記入力整合基板は、１個の外部入力端子を有し上記外部入力端子を上記高周波伝送線路の上記複数の入力端子にそれぞれ接続する分配線路を有することを特徴とする請求項１に記載の増幅器。
上記出力整合基板は、１個の外部出力端子を有し上記外部出力端子を上記高周波伝送線路の上記複数の出力端子にそれぞれ接続する合成線路を有することを特徴とする請求項２に記載の増幅器。
上記入力整合回路は、縦列接続した複数個の上記入力整合基板を有することを特徴とする請求項１または３に記載の増幅器。
上記出力整合回路は、縦列接続した複数個の上記出力整合基板を有することを特徴とする請求項２または４に記載の増幅器。
上記入力整合基板は、上記高周波伝送線路の入力端子間、出力端子間および分配線路間の少なくとも１つを接続する少なくとも１個の抵抗体を有することを特徴とする請求項３または５に記載の増幅器。
上記出力整合基板は、上記高周波伝送線路の入力端子間、出力端子間および合成線路間の少なくとも１つを接続する少なくとも１個の抵抗体を有することを特徴とする請求項４または６に記載の増幅器。