JP2597645B2 - 高周波電力分配／合成回路 - Google Patents
高周波電力分配／合成回路Info
- Publication number
- JP2597645B2 JP2597645B2 JP9495688A JP9495688A JP2597645B2 JP 2597645 B2 JP2597645 B2 JP 2597645B2 JP 9495688 A JP9495688 A JP 9495688A JP 9495688 A JP9495688 A JP 9495688A JP 2597645 B2 JP2597645 B2 JP 2597645B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- circuit
- terminal
- terminals
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、超小型の高周波用電力多分配／多合成回路
に関するものである。
に関するものである。
［従来の技術］ 多分配の例として、４分配について従来技術を述べ
る。
る。
高周波電力を４分配する最も単純な回路は、たとえば
第７図に示すような並列４分配回路である。ここで、P1
は入力高周波電力であり、この入力高周波電力P1を任意
長の特性インピーダンスZ0の高周波伝送線路１を介し
て、４つの1/4波長高周波伝送線路2,3,4および５（それ
ぞれ特性インピーダンス2Z0）に分配し、さらに任意長
の特性インピーダンスZ0の高周波伝送線路6,7,8および
９をそれぞれ経て、４分配された高周波電力P2,P3,P4お
よびP5を取り出す。
第７図に示すような並列４分配回路である。ここで、P1
は入力高周波電力であり、この入力高周波電力P1を任意
長の特性インピーダンスZ0の高周波伝送線路１を介し
て、４つの1/4波長高周波伝送線路2,3,4および５（それ
ぞれ特性インピーダンス2Z0）に分配し、さらに任意長
の特性インピーダンスZ0の高周波伝送線路6,7,8および
９をそれぞれ経て、４分配された高周波電力P2,P3,P4お
よびP5を取り出す。
この場合、分配後の各端子P2〜P4の出力インピーダン
スを入力インピーダンスZ0と等しくするためには、4:1
のインピーダンス変換器が必要であるから、第７図の例
では、このインピーダンス変換器として、特性インピー
ダンス2Z0の1/4波長伝送線路２〜５を使用している。
スを入力インピーダンスZ0と等しくするためには、4:1
のインピーダンス変換器が必要であるから、第７図の例
では、このインピーダンス変換器として、特性インピー
ダンス2Z0の1/4波長伝送線路２〜５を使用している。
第８図は広く使用されているウィルキンソン型電力４
分配回路の例である。ここでは、第７図の並列４分配回
路において、線路２と6,3と7,4と８および５と９の間
に、それぞれ、抵抗値Ｒの抵抗10,11,12および13の各一
端を接続し、同他端を共通に接続する。
分配回路の例である。ここでは、第７図の並列４分配回
路において、線路２と6,3と7,4と８および５と９の間
に、それぞれ、抵抗値Ｒの抵抗10,11,12および13の各一
端を接続し、同他端を共通に接続する。
この例は、これら抵抗10〜13を付加して、出力端子P2
〜P5間でのアイソレーションを持たせている点が第７図
と異なっているが、電力分配の原理は両者とも同一であ
る。
〜P5間でのアイソレーションを持たせている点が第７図
と異なっているが、電力分配の原理は両者とも同一であ
る。
［発明が解決しようとする課題］ これら両回路の問題点は以下の２点である。
（１）1/4波長インピーダンス変換器２〜５を用いてい
るため、動作帯域が制限されており、かつ回路が大型に
なる。
るため、動作帯域が制限されており、かつ回路が大型に
なる。
例えば、1GHzでの1/4波長高周波伝送線路の大きさは7
5mm,10GHzでも7.5mmである。
5mm,10GHzでも7.5mmである。
（２）多分配回路を最も必要とするのは、例えば第９図
に示すような高出力増幅器への応用である。ここで、14
は第７図または第８図に示した４分配回路、15〜18は各
分配出力を増幅する単位増幅器である。これら増幅器15
〜18の出力を第７図または第８図に示した４分配回路
を、その入出力側を逆にして用いた４合成回路であり、
合成出力を取り出す。
に示すような高出力増幅器への応用である。ここで、14
は第７図または第８図に示した４分配回路、15〜18は各
分配出力を増幅する単位増幅器である。これら増幅器15
〜18の出力を第７図または第８図に示した４分配回路
を、その入出力側を逆にして用いた４合成回路であり、
合成出力を取り出す。
ここで、これら分配回路は、入力から出力へ至る高周
波の経路を全て一致させるような多分配回路でなければ
ならない。ところが、第７図または第８図に示した回路
では、回路を立体的にしなければ、P1→Ａ→P2に至る経
路長とP1→Ｂ→P3に至る経路長とを厳密に一致させるこ
とは難しかった。
波の経路を全て一致させるような多分配回路でなければ
ならない。ところが、第７図または第８図に示した回路
では、回路を立体的にしなければ、P1→Ａ→P2に至る経
路長とP1→Ｂ→P3に至る経路長とを厳密に一致させるこ
とは難しかった。
そこで、上述した問題点（２）を解決するために、従
来技術では、第10図（Ａ）に示すように構成され、第10
図（Ｂ）に示すようにシンボル表示される２分配のウィ
ルキンソン型電力分配回路PDを、第11図のように３個組
み合わせて４分配回路を構成していた。
来技術では、第10図（Ａ）に示すように構成され、第10
図（Ｂ）に示すようにシンボル表示される２分配のウィ
ルキンソン型電力分配回路PDを、第11図のように３個組
み合わせて４分配回路を構成していた。
これは、２分配回路PDでは、P1→P2に至る経路長とP1
→P3に至る経路長とを幾何学的に常に等しくできるから
であった。しかしながら、この構成では1/2波長以上の
伝送経路を必要とし、極めて大きな回路になるという欠
点を生じた。しかもまた、高周波の伝搬長が、分配部で
長いため、電力分配回路の損失も大きかった。
→P3に至る経路長とを幾何学的に常に等しくできるから
であった。しかしながら、この構成では1/2波長以上の
伝送経路を必要とし、極めて大きな回路になるという欠
点を生じた。しかもまた、高周波の伝搬長が、分配部で
長いため、電力分配回路の損失も大きかった。
以上、要するに、従来は、主に並列分配を繰り返し縦
続継続することにより、多分配回路を構成しており、イ
ンピーダンスの上昇をインピーダンス変換器で解消する
手段をとっていたため、分配回路の特性はインピーダン
ス変換器の周波数特性に支配される。さらに加えて、イ
ンピーダンス変換器の回路自体も目的とする周波数での
1/4波長の大きさとなり、その占有面積から勘案する
と、能動回路と同一の半導体基板上に形成することに対
する利点は乏しかった。
続継続することにより、多分配回路を構成しており、イ
ンピーダンスの上昇をインピーダンス変換器で解消する
手段をとっていたため、分配回路の特性はインピーダン
ス変換器の周波数特性に支配される。さらに加えて、イ
ンピーダンス変換器の回路自体も目的とする周波数での
1/4波長の大きさとなり、その占有面積から勘案する
と、能動回路と同一の半導体基板上に形成することに対
する利点は乏しかった。
そこで、本発明の目的は、同一半導体基板上に能動回
路と混載可能な程度に小型であり、しかも周波数が制限
されない高周波電力分配／合成回路を提供することにあ
る。
路と混載可能な程度に小型であり、しかも周波数が制限
されない高周波電力分配／合成回路を提供することにあ
る。
［課題を解決するための手段］ このような目的を達成するために、請求項１の発明
は、第１端子におけるインピーダンスＺに対して、第１
端子とは反対側の第２および第３端子の各々におけるイ
ンピーダンスがZ/2となる直列２分配回路と、第２およ
び第３端子の各々に接続される第４および第５端子にお
けるインピーダンスＺ′に対して、第４および第５端子
の各々とは反対側の第６および第７端子および第８およ
び第９端子における各インピーダンスが2Z′となる第１
および第２並列２分配回路とを備え、第１端子における
インピーダンスＺをZ0とするときに、第６ないし第９端
子の各々におけるインピーダンスがZ0に等しくなるよう
に構成したことを特徴とする。
は、第１端子におけるインピーダンスＺに対して、第１
端子とは反対側の第２および第３端子の各々におけるイ
ンピーダンスがZ/2となる直列２分配回路と、第２およ
び第３端子の各々に接続される第４および第５端子にお
けるインピーダンスＺ′に対して、第４および第５端子
の各々とは反対側の第６および第７端子および第８およ
び第９端子における各インピーダンスが2Z′となる第１
および第２並列２分配回路とを備え、第１端子における
インピーダンスＺをZ0とするときに、第６ないし第９端
子の各々におけるインピーダンスがZ0に等しくなるよう
に構成したことを特徴とする。
さらにまた、請求項２の発明は、第１端子におけるイ
ンピーダンスＺに対して、第１端子とは反対側の第２お
よび第３端子の各々におけるインピーダンスが2Zとなる
並列２分配回路と、第２および第３端子の各々に接続さ
れる第４および第５端子におけるインピーダンスＺ′に
対して、第４および第５端子の各々とは反対側の第６お
よび第７端子および第８および第９端子における各イン
ピーダンスがＺ′/2となる第１および第２直列２分配回
路とを備え、第１端子におけるインピーダンスＺをZ0と
するときに、第６ないし第９端子の各々におけるインピ
ーダンスがZ0に等しくなるように構成したことを特徴と
する。
ンピーダンスＺに対して、第１端子とは反対側の第２お
よび第３端子の各々におけるインピーダンスが2Zとなる
並列２分配回路と、第２および第３端子の各々に接続さ
れる第４および第５端子におけるインピーダンスＺ′に
対して、第４および第５端子の各々とは反対側の第６お
よび第７端子および第８および第９端子における各イン
ピーダンスがＺ′/2となる第１および第２直列２分配回
路とを備え、第１端子におけるインピーダンスＺをZ0と
するときに、第６ないし第９端子の各々におけるインピ
ーダンスがZ0に等しくなるように構成したことを特徴と
する。
［作 用］ 請求項１の本発明は、インピーダンス変換器を用いな
い直列２分配の場合に生じる入力インピーダンスＺに対
する出力インピーダンスZ/2への低下と、インピーダン
ス変換器を用いない並列２分配の場合に生じる入力イン
ピーダンスＺ′に対する、出力インピーダンス2Z′への
上昇とを組み合わせることにより、入力インピーダンス
Z0に対する出力インピーダンスがZ0の４分配回路を構成
した。
い直列２分配の場合に生じる入力インピーダンスＺに対
する出力インピーダンスZ/2への低下と、インピーダン
ス変換器を用いない並列２分配の場合に生じる入力イン
ピーダンスＺ′に対する、出力インピーダンス2Z′への
上昇とを組み合わせることにより、入力インピーダンス
Z0に対する出力インピーダンスがZ0の４分配回路を構成
した。
更に、請求項２の本発明では、半導体基板上の集積回
路のような回路の平面化および超小型化を必要とする応
用のために、直列２分配回路をスロット線路による直列
分配の形態とし、および並列２分配をクプレーナ線路も
しくはマイクロストリップ線路による並列分配の形態と
する。
路のような回路の平面化および超小型化を必要とする応
用のために、直列２分配回路をスロット線路による直列
分配の形態とし、および並列２分配をクプレーナ線路も
しくはマイクロストリップ線路による並列分配の形態と
する。
本発明によれば、高周波電力多分配回路を1/4波長イ
ンピーダンス変換器等の周波数に依存する部分を設ける
ことなしに実現できることから、本質的に周波数特性を
持たず、かつ大きさも超小型にできる。その結果、本発
明によれば、半導体プロセスと完全に整合がとれてお
り、構造および寸法の点からも能動素子と共に同一の半
導体基板上へ混載することが極めて容易である。
ンピーダンス変換器等の周波数に依存する部分を設ける
ことなしに実現できることから、本質的に周波数特性を
持たず、かつ大きさも超小型にできる。その結果、本発
明によれば、半導体プロセスと完全に整合がとれてお
り、構造および寸法の点からも能動素子と共に同一の半
導体基板上へ混載することが極めて容易である。
［実施例］ 以下、図面を参照して本発明の実施例を詳細に説明す
る。
る。
第１図は本発明の第１の実施例を示す。
第１図において、21は特性インピーダンスZ0の任意長
の高周波伝送線路であり、入力高周波電力P1をこの伝送
線路21を介して1:1の理想変成器31の入力端子32に供給
する。入力端子33を零電位とする。理想変成器31では、
まずその２次側コイルの中点34を高周波的に零電位に
し、出力端子35および36から２分配された高周波出力を
取り出す。この理想変成器31は直列２分配回路を構成
し、２次側コイルの２つの出力端子35および36では、１
次側のインピーダンスZ0に対して、それぞれ、Z0/2のイ
ンピダンスとなっているので、各出力端子35および36に
特性インピーダンスがZ0/2の任意長の高周波線路41およ
び42を、それぞれ、接続する。これら伝送線路41および
42のそれぞれに特性インピーダンスZ0の任意長の高周波
伝送線路43と44および45と46を２本ずつ並列に接続す
る。これら並列接続された４つの伝送線路43,44,45およ
び46の各出力端子P2,P3,P4およびP5では出力インピーダ
ンスはZ0/2の２倍のZ0となっており、入力端子P1の入力
インピーダンスZ0に対して、４分配後の出力インピーダ
ンスもZ0と等しくできる。ここで、各伝送線路21,41〜4
6は任意長であり、零でもよい。
の高周波伝送線路であり、入力高周波電力P1をこの伝送
線路21を介して1:1の理想変成器31の入力端子32に供給
する。入力端子33を零電位とする。理想変成器31では、
まずその２次側コイルの中点34を高周波的に零電位に
し、出力端子35および36から２分配された高周波出力を
取り出す。この理想変成器31は直列２分配回路を構成
し、２次側コイルの２つの出力端子35および36では、１
次側のインピーダンスZ0に対して、それぞれ、Z0/2のイ
ンピダンスとなっているので、各出力端子35および36に
特性インピーダンスがZ0/2の任意長の高周波線路41およ
び42を、それぞれ、接続する。これら伝送線路41および
42のそれぞれに特性インピーダンスZ0の任意長の高周波
伝送線路43と44および45と46を２本ずつ並列に接続す
る。これら並列接続された４つの伝送線路43,44,45およ
び46の各出力端子P2,P3,P4およびP5では出力インピーダ
ンスはZ0/2の２倍のZ0となっており、入力端子P1の入力
インピーダンスZ0に対して、４分配後の出力インピーダ
ンスもZ0と等しくできる。ここで、各伝送線路21,41〜4
6は任意長であり、零でもよい。
一方、出力端子P2,P3,P4およびP5を入力端子、入力端
子P1を出力端子として用いれば、第１図示の回路により
高周波電力合成回路を構成することもできる。
子P1を出力端子として用いれば、第１図示の回路により
高周波電力合成回路を構成することもできる。
第２図は本発明の第２の実施例を示す。
この実施例では、第１の実施例と異なり、入力端子P1
を任意長の特性インピーダンスZ0の高周波伝送線路51に
接続し、この伝送線路51の出力端を２分岐して任意長の
特性インピーダンス2Z0の高周波伝送線路52および53に
接続する。これら伝送線路52および53の各出力端を、そ
れぞれ、理想変成器61および62を介して、任意長の特性
インピーダンスZ0の高周波伝送線路71と72および73と74
に結合する。これら伝送線路71〜74を出力端子P2〜P5に
接続する。
を任意長の特性インピーダンスZ0の高周波伝送線路51に
接続し、この伝送線路51の出力端を２分岐して任意長の
特性インピーダンス2Z0の高周波伝送線路52および53に
接続する。これら伝送線路52および53の各出力端を、そ
れぞれ、理想変成器61および62を介して、任意長の特性
インピーダンスZ0の高周波伝送線路71と72および73と74
に結合する。これら伝送線路71〜74を出力端子P2〜P5に
接続する。
この実施例では、以上のようにして、まず、入力イン
ピーダンスZ0に対して、伝送線路51〜53による並列２分
配回路により2Z0のインピーダンスに上昇させ、それぞ
れのインピーダンスを理想変成器61および62を経て直列
２分配することにより、Z0のインピーダンスに戻して出
力させる。したがって、この回路においても、入力端子
P1の入力インピーダンスZ0に対して、４分配後の出力端
子P2,P3,P4およびP5の各出力インピーダンスはZ0に等し
い。ここで、図に示す高周波伝送線路51〜53,71〜74の
各長さは第１図の例と同じく任意長でよく、零でもよ
い。
ピーダンスZ0に対して、伝送線路51〜53による並列２分
配回路により2Z0のインピーダンスに上昇させ、それぞ
れのインピーダンスを理想変成器61および62を経て直列
２分配することにより、Z0のインピーダンスに戻して出
力させる。したがって、この回路においても、入力端子
P1の入力インピーダンスZ0に対して、４分配後の出力端
子P2,P3,P4およびP5の各出力インピーダンスはZ0に等し
い。ここで、図に示す高周波伝送線路51〜53,71〜74の
各長さは第１図の例と同じく任意長でよく、零でもよ
い。
一方、出力端子P2,P3,P4およびP5を入力端子、入力端
子P1を出力端子として用いれば、第２図示の回路により
高周波電力合成回路を構成することもできる。
子P1を出力端子として用いれば、第２図示の回路により
高周波電力合成回路を構成することもできる。
第３図（Ａ）はスロット線路によって、第１図示の直
列分配回路を構成した例の斜視図、第３図（Ｂ）はその
等価回路を示す。
列分配回路を構成した例の斜視図、第３図（Ｂ）はその
等価回路を示す。
第３図（Ａ）において、81は誘電体基板、82,83およ
び84は、Ｔ字型パターンでスロット線路85,86および87
を形成するように、基板81上に配置された導体板であ
る。スロット線路85の特性インピーダンスをＺとし、ス
ロット線路86および87の各特性インピーダンスをZ/2と
する。
び84は、Ｔ字型パターンでスロット線路85,86および87
を形成するように、基板81上に配置された導体板であ
る。スロット線路85の特性インピーダンスをＺとし、ス
ロット線路86および87の各特性インピーダンスをZ/2と
する。
第４図（Ａ）および（Ｂ）は、それぞれ、コプレーナ
線路によって第２図示の並列分配回路を構成した例の斜
視図およびその等価回路を示す。
線路によって第２図示の並列分配回路を構成した例の斜
視図およびその等価回路を示す。
第４図（Ａ）において、91,92および83は、Ｔ字型パ
ターンのスロット94を形成するように、基板81上に配置
された接地導体板である。このスロット94内にはＴ字型
パターンの導体板95を配置して、特性インピーダンス
Ｚ′のコプレーナ線路97とそれぞれ特性インピーダンス
2Z′のコプレーナ線路98および99とを形成する。接地導
体板91と93および92と93を、それぞれ、導体ワイヤまた
はエアブリッジ配線96で接続する。
ターンのスロット94を形成するように、基板81上に配置
された接地導体板である。このスロット94内にはＴ字型
パターンの導体板95を配置して、特性インピーダンス
Ｚ′のコプレーナ線路97とそれぞれ特性インピーダンス
2Z′のコプレーナ線路98および99とを形成する。接地導
体板91と93および92と93を、それぞれ、導体ワイヤまた
はエアブリッジ配線96で接続する。
第５図（Ａ）および（Ｂ）は、それぞれ、マイクロス
トリップ線路によって第２図示の並列分配回路を構成し
た例の斜視図およびその等価回路図である。
トリップ線路によって第２図示の並列分配回路を構成し
た例の斜視図およびその等価回路図である。
第５図（Ａ）において、基板81の一方の主面には接地
導体板101を配置する。基板81の他方の主面にはＴ字型
パターンの導体板によるマイクロストリップ線路102,10
3および104を配置する。マイクロストリップ線路102の
特性インピーダンスをＺ′とし、マイクロストリップ線
路103および104の各特性インピーダンスを2Z′とする。
導体板101を配置する。基板81の他方の主面にはＴ字型
パターンの導体板によるマイクロストリップ線路102,10
3および104を配置する。マイクロストリップ線路102の
特性インピーダンスをＺ′とし、マイクロストリップ線
路103および104の各特性インピーダンスを2Z′とする。
第６図は本発明の第３の実施例であり、ここでは、誘
電体基板上に形成した導体パターンを示している。
電体基板上に形成した導体パターンを示している。
第６図において、111は接地導体板131と132により形
成された、特性インピーダンスZ0のスロット線路、112
および113は接地導体板131〜133により形成された、特
性インピーダンスZ0/2のスロット線路である。114およ
び115はスロット線路とコプレーナ線路とを、両者間の
整合をとって結合するための変換部であり、接地導体板
131および132にそれぞれ連続して、かつ導体板133と134
および135の間および133と136および137の間に、Ｔ字型
パターンの導体板140および141を配置する。116および1
17は導体板133〜135と140および133,136,137と141によ
り、それぞれ、形成された、特性インピーダンスZ0/2の
コプレーナ線路、118と119および120と121は同様に構成
された特性インピーダンスZ0のコプレーナ線路である。
122,123,124,125,126および127は接地導体133と134,133
と136,134と135,133と137および136と137の間を、それ
ぞれ、接続する導体ワイヤもしくはエアブリッジ配線で
ある。130は誘電体基板である。
成された、特性インピーダンスZ0のスロット線路、112
および113は接地導体板131〜133により形成された、特
性インピーダンスZ0/2のスロット線路である。114およ
び115はスロット線路とコプレーナ線路とを、両者間の
整合をとって結合するための変換部であり、接地導体板
131および132にそれぞれ連続して、かつ導体板133と134
および135の間および133と136および137の間に、Ｔ字型
パターンの導体板140および141を配置する。116および1
17は導体板133〜135と140および133,136,137と141によ
り、それぞれ、形成された、特性インピーダンスZ0/2の
コプレーナ線路、118と119および120と121は同様に構成
された特性インピーダンスZ0のコプレーナ線路である。
122,123,124,125,126および127は接地導体133と134,133
と136,134と135,133と137および136と137の間を、それ
ぞれ、接続する導体ワイヤもしくはエアブリッジ配線で
ある。130は誘電体基板である。
入力端子P1より入力された高周波電力はスロット線路
111〜113による直列分配回路を反射なく伝搬し、変換部
114および115においてコプレーナ線路のモードに変換さ
れる。さらに、コプレーナ線路116〜121による並列分配
回路で２分配され、それぞれ、出力端子P2,P3,P4および
P5に出力される。
111〜113による直列分配回路を反射なく伝搬し、変換部
114および115においてコプレーナ線路のモードに変換さ
れる。さらに、コプレーナ線路116〜121による並列分配
回路で２分配され、それぞれ、出力端子P2,P3,P4および
P5に出力される。
ここで、入力端子P1での入力インピーダンスはZ0であ
り、出力端子P2,P3,P4およびP5での出力インピーダンス
も等しくZ0となる。したがって、出力端子P2,P3,P4およ
びP5に接続されるそれぞれの負荷が全てZ0に等しいイン
ピーダンスであれば、入力端子P1で反射は生じず、高周
波電力は等しく４分配されて負荷に供給される。
り、出力端子P2,P3,P4およびP5での出力インピーダンス
も等しくZ0となる。したがって、出力端子P2,P3,P4およ
びP5に接続されるそれぞれの負荷が全てZ0に等しいイン
ピーダンスであれば、入力端子P1で反射は生じず、高周
波電力は等しく４分配されて負荷に供給される。
一方、出力端子P2,P3,P4およびP5を入力端子とし、入
力端子P1を出力端子として用いれば、第６図示の回路を
高周波電力合成回路を構成することもできる。
力端子P1を出力端子として用いれば、第６図示の回路を
高周波電力合成回路を構成することもできる。
本発明の実施例３は本発明の実施例１の回路を半導体
基板を含む誘電体基板上に平面回路で構成した場合の具
体的な例でもある。この回路は1/4波長インピーダンス
変換器等のように周波数に強く依存する部位を持ってお
らず、原理的には周波数特性を持たない。また、回路の
大きさも、製作上におりる制限のみで定まり、たとえば
100μｍ角以下の極めて小さな領域内にでも実現可能で
あり、能動回路と共に半導体基板上に混載可能である。
基板を含む誘電体基板上に平面回路で構成した場合の具
体的な例でもある。この回路は1/4波長インピーダンス
変換器等のように周波数に強く依存する部位を持ってお
らず、原理的には周波数特性を持たない。また、回路の
大きさも、製作上におりる制限のみで定まり、たとえば
100μｍ角以下の極めて小さな領域内にでも実現可能で
あり、能動回路と共に半導体基板上に混載可能である。
［発明の効果］ 以上説明したように、本発明によれば、高周波電力多
分配回路を1/4波長インピーダンス変換器等の周波数に
依存する部分を設けることなしに実現できることから、
本質的に周波数特性を持たず、かつ大きさも超小型にで
きる。その結果、本発明によれば、半導体プロセスと完
全に整合がとれており、構造および寸法の点からも能動
素子と共に同一の半導体基板上へ混載することが極めて
容易である。
分配回路を1/4波長インピーダンス変換器等の周波数に
依存する部分を設けることなしに実現できることから、
本質的に周波数特性を持たず、かつ大きさも超小型にで
きる。その結果、本発明によれば、半導体プロセスと完
全に整合がとれており、構造および寸法の点からも能動
素子と共に同一の半導体基板上へ混載することが極めて
容易である。
高周波電力多分配回路は、主に、第９図に示した高出
力増幅器において要求されるが、本発明によれば、かか
る多分配回路を、極めて容易かつ小型に実現できる。し
かもまた、本発明の回路は、単位増幅器と同一の半導体
基板上に混載して、モノリシック・マイクロ波集積回路
の形態に構成することができる。
力増幅器において要求されるが、本発明によれば、かか
る多分配回路を、極めて容易かつ小型に実現できる。し
かもまた、本発明の回路は、単位増幅器と同一の半導体
基板上に混載して、モノリシック・マイクロ波集積回路
の形態に構成することができる。
第１図は本発明の実施例１を示す回路図、 第２図は本発明の実施例２を示す回路図、 第３図（Ａ）および（Ｂ）はスロット線路による直列分
配回路の一例を示す、それぞれ、斜視図および等価回路
図、 第４図（Ａ）および（Ｂ）はコプレーナ線路による並列
分配回路の一例を示す、それぞれ、斜視図および等価回
路図、 第５図（Ａ）および（Ｂ）はマイクロストリップ線路に
よる並列分配回路の一例を示す、それぞれ、斜視図およ
び等価回路図、 第６図は本発明の実施例３を示す平面図、 第７図は従来の並列４分配回路の一例を示す回路図、 第８図は従来のウィルキンソン型電力４分配回路の一例
を示す回路図、 第９図は電力４分配回路を用いた高出力増幅器の一例を
示すブロック図、 第10図（Ａ）および（Ｂ）は従来のウィルキンソン型電
力２分配回路の一例を示す、それぞれ、回路図およびそ
のシンボル表示の説明図、 第11図は第10図（Ａ）および（Ｂ）に示したウィルキン
ソン型電力２分配回路を３個組み合わせた従来の電力４
分配回路の一例を示すブロック図である。 1,6〜９……高周波伝送線路、 ２〜５……1/4波長高周波伝送線路、 10〜13……抵抗、 14……４分配回路、 15〜18……単位増幅器、 19……４合成回路、 PD……ウィルキンソン型電力２分配回路、 21,41,42,43〜46,51〜53,71〜74……高周波伝送線路、 31,61,62……理想変成器、 81……誘電体基板、 82〜84……導体板、 91〜93,101……接地導体板、 85〜87……スロット線路、 94……スロット、 95……Ｔ字型導体板、 96……導体ワイヤ（エアブリッジ配線）、 97〜99……コプレーナ線路、 102〜104……マイクロストリップ線路、 111……特性インピーダンスZ0のスロット線路、 112,113……特性インピーダンスZ0/2のスロット線路、 114,115……スロット線路−コプレーナ線路変換部、 116,117……特性インピーダンスZ0/2のコプレーナ線
路、 118〜121……特性インピーダンスZ0のコプレーナ線路、 122〜127……接地導体板間を接続する導体ワイヤ（エア
ブリッジ配線）、 130……誘電体基板、 131〜137……接地導体板、 140,141……Ｔ字型導体板。
配回路の一例を示す、それぞれ、斜視図および等価回路
図、 第４図（Ａ）および（Ｂ）はコプレーナ線路による並列
分配回路の一例を示す、それぞれ、斜視図および等価回
路図、 第５図（Ａ）および（Ｂ）はマイクロストリップ線路に
よる並列分配回路の一例を示す、それぞれ、斜視図およ
び等価回路図、 第６図は本発明の実施例３を示す平面図、 第７図は従来の並列４分配回路の一例を示す回路図、 第８図は従来のウィルキンソン型電力４分配回路の一例
を示す回路図、 第９図は電力４分配回路を用いた高出力増幅器の一例を
示すブロック図、 第10図（Ａ）および（Ｂ）は従来のウィルキンソン型電
力２分配回路の一例を示す、それぞれ、回路図およびそ
のシンボル表示の説明図、 第11図は第10図（Ａ）および（Ｂ）に示したウィルキン
ソン型電力２分配回路を３個組み合わせた従来の電力４
分配回路の一例を示すブロック図である。 1,6〜９……高周波伝送線路、 ２〜５……1/4波長高周波伝送線路、 10〜13……抵抗、 14……４分配回路、 15〜18……単位増幅器、 19……４合成回路、 PD……ウィルキンソン型電力２分配回路、 21,41,42,43〜46,51〜53,71〜74……高周波伝送線路、 31,61,62……理想変成器、 81……誘電体基板、 82〜84……導体板、 91〜93,101……接地導体板、 85〜87……スロット線路、 94……スロット、 95……Ｔ字型導体板、 96……導体ワイヤ（エアブリッジ配線）、 97〜99……コプレーナ線路、 102〜104……マイクロストリップ線路、 111……特性インピーダンスZ0のスロット線路、 112,113……特性インピーダンスZ0/2のスロット線路、 114,115……スロット線路−コプレーナ線路変換部、 116,117……特性インピーダンスZ0/2のコプレーナ線
路、 118〜121……特性インピーダンスZ0のコプレーナ線路、 122〜127……接地導体板間を接続する導体ワイヤ（エア
ブリッジ配線）、 130……誘電体基板、 131〜137……接地導体板、 140,141……Ｔ字型導体板。
Claims (3)
- 【請求項１】第１端子におけるインピーダンスＺに対し
て、前記第１端子とは反対側の第２および第３端子の各
々におけるインピーダンスがZ/2となる直列２分配回路
と、 前記第２および第３端子の各々に接続される第４および
第５端子におけるインピーダンスＺ′に対して、前記第
４および第５端子の各々とは反対側の第６および第７端
子および第８および第９端子における各インピーダンス
が2Z′となる第１および第２並列２分配回路と を備え、前記第１端子におけるインピーダンスＺをZ0と
するときに、前記第６ないし第９端子の各々におけるイ
ンピーダンスがZ0に等しくなるように構成したことを特
徴とする高周波電力分配／合成回路。 - 【請求項２】第１端子におけるインピーダンスＺに対し
て、前記第１端子とは反対側の第２および第３端子の各
々におけるインピーダンスが2Zとなる並列２分配回路
と、 前記第２および第３端子の各々に接続される第４および
第５端子におけるインピーダンスＺ′に対して、前記第
４および第５端子の各々とは反対側の第６および第７端
子および第８および第９端子における各インピーダンス
がZ/2となる第１および第２直列２分配回路と を備え、前記第１端子におけるインピーダンスＺをZ0と
するときに、前記第６ないし第９端子の各々におけるイ
ンピーダンスがZ0に等しくなるように構成したことを特
徴とする高周波電力分配／合成回路。 - 【請求項３】誘電体基板と、 前記誘電体基板上に形成した特性インピーダンスＺの第
１スロット線路を特性インピーダンスZ/2の第２および
第３スロット線路と接続することにより構成した直列２
分配回路と、 前記誘電体基板に形成した特性インピーダンスＺ′の第
１コプレーナ線路またはマイクロストリップ線路を特性
インピーダンス2Z′の第２および第３コプレーナ線路ま
たはマイクロストリップ線路と接続することにより構成
した並列２分配回路と、 前記直列２分配回路と前記並列２分配回路との間に配置
され、前記第２および第３スロット線路と前記第１コプ
レーナ線路もしくはマイクロストリップ線路とを結合す
る線路変換部と を備え、前記第１スロット線路におけるインピーダンス
ＺをZ0とするときに、前記第２および第３コプレーナ線
路またはマイクロストリップ線路の各々におけるインピ
ーダンスがZ0に等しくなるように構成したことを特徴と
する高周波電力分配／合成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9495688A JP2597645B2 (ja) | 1988-04-18 | 1988-04-18 | 高周波電力分配／合成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9495688A JP2597645B2 (ja) | 1988-04-18 | 1988-04-18 | 高周波電力分配／合成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01265705A JPH01265705A (ja) | 1989-10-23 |
| JP2597645B2 true JP2597645B2 (ja) | 1997-04-09 |
Family
ID=14124384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9495688A Expired - Lifetime JP2597645B2 (ja) | 1988-04-18 | 1988-04-18 | 高周波電力分配／合成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2597645B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528203A (en) * | 1994-09-26 | 1996-06-18 | Endgate Corporation | Coplanar waveguide-mounted flip chip |
-
1988
- 1988-04-18 JP JP9495688A patent/JP2597645B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01265705A (ja) | 1989-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4129839A (en) | Radio frequency energy combiner or divider | |
| EP0903803B1 (en) | Power splitter/combiner circuit, high power amplifier and balun circuit | |
| US6483397B2 (en) | Tandem six port 3:1 divider combiner | |
| US5105171A (en) | Coplanar waveguide directional coupler and flip-clip microwave monolithic integrated circuit assembly incorporating the coupler | |
| US4254386A (en) | Three-way, equal-phase combiner/divider network adapted for external isolation resistors | |
| AU711010B2 (en) | Circuit structure having a flip-mounted matrix of devices | |
| EP0508662B1 (en) | N-way power combiner/divider | |
| JPH0645850A (ja) | 固体マイクロ波パワー増幅器モジュール | |
| JPS623601B2 (ja) | ||
| US5410281A (en) | Microwave high power combiner/divider | |
| JPH11330813A (ja) | 電力分配回路および電力増幅器 | |
| EP0154958B1 (en) | Microwave radio frequency power divider/combiner | |
| US4532484A (en) | Hybrid coupler having interlaced coupling conductors | |
| Grebennikov | Power combiners, impedance transformers and directional couplers: Part II | |
| US4636754A (en) | High performance interdigitated coupler with additional jumper wire | |
| US5796317A (en) | Variable impedance transmission line and high-power broadband reduced-size power divider/combiner employing same | |
| US4952895A (en) | Planar airstripline-stripline magic-tee | |
| JP2597645B2 (ja) | 高周波電力分配／合成回路 | |
| US6265937B1 (en) | Push-pull amplifier with dual coplanar transmission line | |
| JPH09246817A (ja) | 高周波電力分配合成器 | |
| JP3208848B2 (ja) | 高周波電力分配合成回路 | |
| JP2001185919A (ja) | マイクロ波回路 | |
| JP2000278011A (ja) | 電力分配合成回路 | |
| JPS5930327B2 (ja) | 電力分割装置 | |
| JPH0250641B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20090109 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090109 Year of fee payment: 12 |