JP3128820B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3128820B2 JP3128820B2 JP02315328A JP31532890A JP3128820B2 JP 3128820 B2 JP3128820 B2 JP 3128820B2 JP 02315328 A JP02315328 A JP 02315328A JP 31532890 A JP31532890 A JP 31532890A JP 3128820 B2 JP3128820 B2 JP 3128820B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- function
- bridge
- mmic
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にガリウム
ひ素あるいはインジウムリン等の半絶縁性化合物基板上
にマイクロ波モノリシック集積回路が形成された半導体
装置の製造方法に関する。
ひ素あるいはインジウムリン等の半絶縁性化合物基板上
にマイクロ波モノリシック集積回路が形成された半導体
装置の製造方法に関する。
半絶縁性化合物基板上に電界効果トランジスタ（以下
FETと記す）構造を有する能動素子とこの能動素子の機
能を発揮させるような受動素子による整合回路から成る
MMICは、ハイブリッド型集積回路（以下HICと記す）に
比べ高周波特性に優れ、小型，低価格化が可能であり且
つ高信頼度であるところから数10GHz領域に於いて実用
化されつつある。
FETと記す）構造を有する能動素子とこの能動素子の機
能を発揮させるような受動素子による整合回路から成る
MMICは、ハイブリッド型集積回路（以下HICと記す）に
比べ高周波特性に優れ、小型，低価格化が可能であり且
つ高信頼度であるところから数10GHz領域に於いて実用
化されつつある。
従来MMICは、半絶縁性基板の表面上に密着して形成さ
れた薄膜金属により回路配線が成され、能動素子と受動
素子とを接続し、また機能回路ブロック同志を１チップ
内で接続して集積化していた。
れた薄膜金属により回路配線が成され、能動素子と受動
素子とを接続し、また機能回路ブロック同志を１チップ
内で接続して集積化していた。
第５図（ａ）〜（ｇ）は従来のMMICの製造方法を説明
する為に工程順に示した模式的断面図である。
する為に工程順に示した模式的断面図である。
第５図（ａ）に示す例えばGaAs,InPといった半絶縁性
基板よりなるICチップ１の主表面上に光感光技術を応用
し例えばTiPtAu厚さ1000Åの多層構造の薄膜金属により
入力端子2,出力端子3,回路（１）4,回路（２）5,回路
（３）６を形成する。第５図（ｂ）はその断面図であ
る。
基板よりなるICチップ１の主表面上に光感光技術を応用
し例えばTiPtAu厚さ1000Åの多層構造の薄膜金属により
入力端子2,出力端子3,回路（１）4,回路（２）5,回路
（３）６を形成する。第５図（ｂ）はその断面図であ
る。
以上、MMICの化学的製造工程を完了した後、実装前に
電気的機能チェックを行なう。第５図（ｃ），（ｄ）は
導電性針８による機能チェック工程を示す。平面図及び
側面図である。針８は、入力端子2,出力端子３各々に当
てられ、回路（１）4,回路（２）5,回路（３）６をまと
めた機能をチェックする。
電気的機能チェックを行なう。第５図（ｃ），（ｄ）は
導電性針８による機能チェック工程を示す。平面図及び
側面図である。針８は、入力端子2,出力端子３各々に当
てられ、回路（１）4,回路（２）5,回路（３）６をまと
めた機能をチェックする。
例えば、回路（１）４が１〜10GHz1/2分周器、回路
（２）５が１〜5GHz1/5分周器、回路（３）６が0.2〜1G
Hz1/64分周器の構成とすると、入力端子２に必要とする
最低周波数は2GHzである。回路（１）４が1GHzから動作
するものの回路（２）５の入力周波数が1GHzの為に必要
となり、1GHz以上の高い周波数入力を必要とする。それ
に応じて針８も高周波特性の優れたものを必要とする。
この機能チェックに合格したICチップを第５図（ｅ）に
示すようにパッケージ11にマウントし、ボンディング12
して実装する。第５図（ｆ）はその側面図である。
（２）５が１〜5GHz1/5分周器、回路（３）６が0.2〜1G
Hz1/64分周器の構成とすると、入力端子２に必要とする
最低周波数は2GHzである。回路（１）４が1GHzから動作
するものの回路（２）５の入力周波数が1GHzの為に必要
となり、1GHz以上の高い周波数入力を必要とする。それ
に応じて針８も高周波特性の優れたものを必要とする。
この機能チェックに合格したICチップを第５図（ｅ）に
示すようにパッケージ11にマウントし、ボンディング12
して実装する。第５図（ｆ）はその側面図である。
実装されたMMIC13は、第５図（ｇ）に示すようにし
て、例えば信号源、オシロスコープからの信号線14とパ
ッケージ11のリード15とを接続して機能チェックを行な
っていた。
て、例えば信号源、オシロスコープからの信号線14とパ
ッケージ11のリード15とを接続して機能チェックを行な
っていた。
上述した従来のMMICは、MMICの高集積度化が進む中、
ウェハースに於けるICチップの電気的機能チェックをす
るために於いて外部ピンからチェックできる回路領域が
その回路規模に比べ限られた小さいものとなっているの
で、MMICの良否判定をする際にMMICをパッケージに実装
した最終製品形態にまで仕上げなければ、高周波的な機
能チェックができなという欠点がある。
ウェハースに於けるICチップの電気的機能チェックをす
るために於いて外部ピンからチェックできる回路領域が
その回路規模に比べ限られた小さいものとなっているの
で、MMICの良否判定をする際にMMICをパッケージに実装
した最終製品形態にまで仕上げなければ、高周波的な機
能チェックができなという欠点がある。
電気的機能チェックは、なるべく前工程で且つ低周波
もしくは直流によってチェックする事が生産効率からし
て望ましい。高周波的機能チェックをするということ
は、高性能の測定器の設備投資を必要とし、測定に於け
る相対的精度を低下させ、作業工数を必要とすること、
また正常な動作をしなかった場合のロスコスト金額も大
きく、MMICの低価格化、普及化の妨げになるという欠点
がある。
もしくは直流によってチェックする事が生産効率からし
て望ましい。高周波的機能チェックをするということ
は、高性能の測定器の設備投資を必要とし、測定に於け
る相対的精度を低下させ、作業工数を必要とすること、
また正常な動作をしなかった場合のロスコスト金額も大
きく、MMICの低価格化、普及化の妨げになるという欠点
がある。
本発明の半導体装置の製造方法は、半絶縁性化合物基
板の表面上に電界効果トランジスタ構造を有する能動素
子とその能動素子を機能させる受動素子による整合回路
から成るマイクロ波モノリシック集積回路が形成され、
該集積回路内の第１の単一回路ブロックとその回路の機
能をチェックする機能モニタ回路とを１個又は複数個の
橋状配線により電気的に接続する回路を有する半導体装
置の製造方法であって、高周波での電気的機能を深針に
より測定する工程と、前記測定後ウェハース上で前記橋
状配線を圧着により前記橋状配線下の第２の単一回路ブ
ロックに電気的に接続する工程とを含む事を特徴とする
半導体装置の製造方法が得られる。
板の表面上に電界効果トランジスタ構造を有する能動素
子とその能動素子を機能させる受動素子による整合回路
から成るマイクロ波モノリシック集積回路が形成され、
該集積回路内の第１の単一回路ブロックとその回路の機
能をチェックする機能モニタ回路とを１個又は複数個の
橋状配線により電気的に接続する回路を有する半導体装
置の製造方法であって、高周波での電気的機能を深針に
より測定する工程と、前記測定後ウェハース上で前記橋
状配線を圧着により前記橋状配線下の第２の単一回路ブ
ロックに電気的に接続する工程とを含む事を特徴とする
半導体装置の製造方法が得られる。
次に本発明の実施例について図面を用いて説明する。
第１図（ａ）〜（ｈ）は本発明の実施例を説明する為
に工程順に示したMMICの製造方法の模式図である。
に工程順に示したMMICの製造方法の模式図である。
第１図（ａ）に示す例えばGaAs,1uPといった半絶縁性
基板よりなるICチップ１の表面上に、光感光技術を応用
し例えばTi,Pt,Au、厚さ1000Åの多層構造の薄膜金属に
より入力端子2,出力端子3,回路（１）4,回路（２）5,回
路（３）６を形成する。第１図（ｂ）はその側面図であ
る。
基板よりなるICチップ１の表面上に、光感光技術を応用
し例えばTi,Pt,Au、厚さ1000Åの多層構造の薄膜金属に
より入力端子2,出力端子3,回路（１）4,回路（２）5,回
路（３）６を形成する。第１図（ｂ）はその側面図であ
る。
次に第１図（ｃ）及び第１図（ｄ）に示すように、例
えばAu厚さ２μｍ、幅50μｍの橋状配線７を電界メッキ
法により形成する。
えばAu厚さ２μｍ、幅50μｍの橋状配線７を電界メッキ
法により形成する。
以上でMMICの化学的製造工程を完了した後、実装前に
電気的機能チェックを行なう。第３図（ｅ）及び第３図
（ｆ）は、導電性針８による機能チェック工程を示す平
面図及び側面図である。針８は、入力端子2,出力端子3,
回路（１）4,回路（２）5,回路（３）６、各々に割り当
てられ、個々の回路機能をチェックする。チェック後、
これら各々の回路を接続する為に先端を例えば400℃に
加熱した金属製のウェッジにより橋状配線７を垂直方向
から例えば加重40gにて圧着し、圧着点23にて電気的に
接続する。
電気的機能チェックを行なう。第３図（ｅ）及び第３図
（ｆ）は、導電性針８による機能チェック工程を示す平
面図及び側面図である。針８は、入力端子2,出力端子3,
回路（１）4,回路（２）5,回路（３）６、各々に割り当
てられ、個々の回路機能をチェックする。チェック後、
これら各々の回路を接続する為に先端を例えば400℃に
加熱した金属製のウェッジにより橋状配線７を垂直方向
から例えば加重40gにて圧着し、圧着点23にて電気的に
接続する。
こうして製造されたICチップ１は、組立工程にて組み
立てられる。
立てられる。
第２図は、本発明の実施例を補足説明する為の図であ
る。
る。
第２図（ａ）は第１図（ｃ）に、第２図（ｂ）は第１
図（ｄ）に相当する図であり、入力側回路（１）４と出
力側回路（３）６と機能検出回路である回路（２）５が
あり、回路（１）４の出力部は検出端子（２）22と電気
的に接続されており、回路（３）６の入力部は検出端子
（１）21と検出端子（２）22をまたぐ様にして形成され
た橋状配線７により電気的に接続される。この構成をブ
ロック図として示したのが第２図（ｃ）である。
図（ｄ）に相当する図であり、入力側回路（１）４と出
力側回路（３）６と機能検出回路である回路（２）５が
あり、回路（１）４の出力部は検出端子（２）22と電気
的に接続されており、回路（３）６の入力部は検出端子
（１）21と検出端子（２）22をまたぐ様にして形成され
た橋状配線７により電気的に接続される。この構成をブ
ロック図として示したのが第２図（ｃ）である。
第２図（ａ）〜（ｃ）に示すMMICを電気的に機能チェ
ックした後第１図で前述のように橋状配線７を圧着する
事で、圧着点23にて電気的に回路（１）４の出力と回路
（３）６の出力を接続する。第２図（ｄ），（ｅ）に平
面，断面図を示す。また、これをブロック図で示したの
が第２図（ｆ）である。
ックした後第１図で前述のように橋状配線７を圧着する
事で、圧着点23にて電気的に回路（１）４の出力と回路
（３）６の出力を接続する。第２図（ｄ），（ｅ）に平
面，断面図を示す。また、これをブロック図で示したの
が第２図（ｆ）である。
第３図は本発明の第１の実施例を示す回路ブロックで
ある。
ある。
第２図は分周器MMICを示す。このICチップは、例えば
14GHzの1/2分周といった1/N1分周回路である回路（１）
４、例えば7GHzの1/64分周といった1/N2分周回路である
回路（３）６が機能モニタ回路である回路（２）５によ
り接続されている。入力端子２と検出端子（２）22間で
1/N1分周回路である回路（１）４の機能をチェックし、
検出端子（１）21と出力端子３間で1/N2分周回路である
回路（３）６の機能をチェックした後に第１図で前述し
た方法により回路接続をする事により圧着点13にて回路
（１）４と回路（３）６が接続されてICチップとして例
えば14GHzの1/128分周といった1/N1＋N2の分周器MMICが
製造できる。
14GHzの1/2分周といった1/N1分周回路である回路（１）
４、例えば7GHzの1/64分周といった1/N2分周回路である
回路（３）６が機能モニタ回路である回路（２）５によ
り接続されている。入力端子２と検出端子（２）22間で
1/N1分周回路である回路（１）４の機能をチェックし、
検出端子（１）21と出力端子３間で1/N2分周回路である
回路（３）６の機能をチェックした後に第１図で前述し
た方法により回路接続をする事により圧着点13にて回路
（１）４と回路（３）６が接続されてICチップとして例
えば14GHzの1/128分周といった1/N1＋N2の分周器MMICが
製造できる。
第４図は、本発明の第２の実施例を示す回路ブロック
図である。この第４図は増幅器MMICを示す。このICチッ
プは、例えば12GHzの電圧利得10といった電圧利得AV1の
増幅回路である回路（１）４、例えば12GHzの電圧利得1
5といった電圧利得AV2の増幅回路である回路（３）６が
機能モニタ回路である回路（２）５により接続されてい
る。入力端子２と検出端子（２）22間で回路（１）４の
機能をチェックし、検出端子（１）21と出力端子３間で
回路（３）６の機能をチェックした後に、第１図で前述
した方法により回路接続をする事により圧着点13にて回
路（１）４と回路（３）６が接続されてICチップとして
例えば12GHzで電圧利得２といったAV1＋AV2の増幅器MMI
Cが製造できる。
図である。この第４図は増幅器MMICを示す。このICチッ
プは、例えば12GHzの電圧利得10といった電圧利得AV1の
増幅回路である回路（１）４、例えば12GHzの電圧利得1
5といった電圧利得AV2の増幅回路である回路（３）６が
機能モニタ回路である回路（２）５により接続されてい
る。入力端子２と検出端子（２）22間で回路（１）４の
機能をチェックし、検出端子（１）21と出力端子３間で
回路（３）６の機能をチェックした後に、第１図で前述
した方法により回路接続をする事により圧着点13にて回
路（１）４と回路（３）６が接続されてICチップとして
例えば12GHzで電圧利得２といったAV1＋AV2の増幅器MMI
Cが製造できる。
以上説明したように本発明は、MMICチップ内の単一回
路ブロックごとに電気的機能チェックできることから、
研究開発にあってはMMICの解析力を高め早期に設計フィ
ードバックをかける事が可能であり研究開発期間の短縮
ができること、また生産トラブルに際しては解析が容易
であることから、従来１ケ月以上要した解析期間を例え
ば１週間で行なう事が可能となり短期間でリカバーでき
安定生産が可能であることの効果がある。
路ブロックごとに電気的機能チェックできることから、
研究開発にあってはMMICの解析力を高め早期に設計フィ
ードバックをかける事が可能であり研究開発期間の短縮
ができること、また生産トラブルに際しては解析が容易
であることから、従来１ケ月以上要した解析期間を例え
ば１週間で行なう事が可能となり短期間でリカバーでき
安定生産が可能であることの効果がある。
第１図は本発明の実施例を説明する為に工程順に示した
MMICの製造方法を工程順に示した模式図。第２図は第１
図の補足説明図。第３図は本発明の一実施例図、第４図
は他の実施例図、第５図は従来のMMICの製造方法を説明
する為に工程順にMMICの製造方法を示した模式図であ
る。 １……ICチップ、２……入力端子、３……出力端子、４
……回路（１）、５……回路（２）、６……回路
（３）、７……橋状配線、８……針、11……パッケー
ジ、12……ボンディング、13……実装されたMMIC、14…
…信号線、15……リード、21……検出端子（１）、22…
…検出端子（２）、23……圧着点。
MMICの製造方法を工程順に示した模式図。第２図は第１
図の補足説明図。第３図は本発明の一実施例図、第４図
は他の実施例図、第５図は従来のMMICの製造方法を説明
する為に工程順にMMICの製造方法を示した模式図であ
る。 １……ICチップ、２……入力端子、３……出力端子、４
……回路（１）、５……回路（２）、６……回路
（３）、７……橋状配線、８……針、11……パッケー
ジ、12……ボンディング、13……実装されたMMIC、14…
…信号線、15……リード、21……検出端子（１）、22…
…検出端子（２）、23……圧着点。
Claims (1)
- 【請求項１】半絶縁性化合物基板の表面上に電界効果ト
ランジスタ構造を有する能動素子とその能動素子を機能
させる受動素子による整合回路から成るマイクロ波モノ
リシック集積回路が形成され、該集積回路内の第１の単
一回路ブロックとその回路の機能をチェックする機能モ
ニタ回路とを１個又は複数個の橋状配線により電気的に
接続する回路を有する半導体装置の製造方法であって、
高周波での電気的機能を深針により測定する工程と、前
記測定後ウェハース上で前記橋状配線を圧着により前記
橋状配線下の第２の単一回路ブロックに電気的に接続す
る工程とを含む事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02315328A JP3128820B2 (ja) | 1990-11-20 | 1990-11-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02315328A JP3128820B2 (ja) | 1990-11-20 | 1990-11-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04184955A JPH04184955A (ja) | 1992-07-01 |
| JP3128820B2 true JP3128820B2 (ja) | 2001-01-29 |
Family
ID=18064087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02315328A Expired - Fee Related JP3128820B2 (ja) | 1990-11-20 | 1990-11-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3128820B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457399A (en) * | 1992-12-14 | 1995-10-10 | Hughes Aircraft Company | Microwave monolithic integrated circuit fabrication, test method and test probes |
-
1990
- 1990-11-20 JP JP02315328A patent/JP3128820B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04184955A (ja) | 1992-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036233B2 (ja) | 半導体装置およびその製造方法 | |
| US3996603A (en) | RF power semiconductor package and method of manufacture | |
| US4246697A (en) | Method of manufacturing RF power semiconductor package | |
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| EP0018091A1 (en) | A semiconductor device having a plurality of semiconductor chip portions | |
| EP0128986A2 (en) | Monolithic microwave integrated circuit and method for selecting it | |
| US5945734A (en) | Wire-bond free input/output interface for GaAs ICs with means of determining known good die | |
| JP3128820B2 (ja) | 半導体装置の製造方法 | |
| JP3058898B2 (ja) | 半導体装置及びその評価方法 | |
| US6605871B2 (en) | RF circuit chip and RF circuit device including the RF circuit chip | |
| JP2991168B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JP2003347407A (ja) | マイクロ波集積回路素子 | |
| JPH05335487A (ja) | 伝送回路素子 | |
| JPH05206286A (ja) | 半導体集積回路 | |
| JPH10321804A (ja) | マイクロ波集積回路素子 | |
| JPS6231133A (ja) | 半導体装置 | |
| JPH03116747A (ja) | 半導体装置の製造方法 | |
| JPH0249733Y2 (ja) | ||
| JPS62115783A (ja) | 半導体装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| JP2605582B2 (ja) | マイクロ波装置 | |
| JPH0218603B2 (ja) | ||
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH1093111A (ja) | 高周波半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |