JP2605582B2 - マイクロ波装置 - Google Patents
マイクロ波装置Info
- Publication number
- JP2605582B2 JP2605582B2 JP5148584A JP14858493A JP2605582B2 JP 2605582 B2 JP2605582 B2 JP 2605582B2 JP 5148584 A JP5148584 A JP 5148584A JP 14858493 A JP14858493 A JP 14858493A JP 2605582 B2 JP2605582 B2 JP 2605582B2
- Authority
- JP
- Japan
- Prior art keywords
- microwave
- lead
- diode
- temperature
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロ波装置に関
し、特に、温度補償回路を有するマイクロ波装置に関す
る。
し、特に、温度補償回路を有するマイクロ波装置に関す
る。
【０００２】
【従来の技術】従来の温度補償回路を有するマイクロ波
装置の代表的例について図面を参照して説明する。図１
０は、個別素子を用いてマイクロ波装置を構成した、第
１の従来例を示す斜視図であって、同図に示されるよう
に、円筒状のパッケージ内にＧａＡｓＭＥＳＦＥＴのよ
うな能動素子を収容し、パッケージ下面から４本のリー
ドを放射状に導出しているマイクロ波素子１と、同じく
円筒状のパッケージ内にダイオードチップを収容し、パ
ッケージ下面から２本のリードを放射状に導出している
ダイオード素子２が、膜回路基板３上に搭載されてい
る。
装置の代表的例について図面を参照して説明する。図１
０は、個別素子を用いてマイクロ波装置を構成した、第
１の従来例を示す斜視図であって、同図に示されるよう
に、円筒状のパッケージ内にＧａＡｓＭＥＳＦＥＴのよ
うな能動素子を収容し、パッケージ下面から４本のリー
ドを放射状に導出しているマイクロ波素子１と、同じく
円筒状のパッケージ内にダイオードチップを収容し、パ
ッケージ下面から２本のリードを放射状に導出している
ダイオード素子２が、膜回路基板３上に搭載されてい
る。
【０００３】膜回路基板３は、絶縁基板３ａ上に入力マ
イクロ波整合回路３ｂ、出力マイクロ波整合回路３ｃ、
ＧＮＤ電極３ｄ、３ｄ′、ダイオードアノード電極３ｅ
が形成されたものであり、マイクロ波素子１の各リード
は、入力マイクロ波整合回路３ｂ、出力マイクロ波整合
回路３ｃ、ＧＮＤ電極３ｄ、３ｄ′にそれぞれ半田等に
より接続され、また、ダイオード素子２の各リードは、
それぞれＧＮＤ電極３ｄ′とダイオードアノード電極３
ｅに半田等により接続されている。
イクロ波整合回路３ｂ、出力マイクロ波整合回路３ｃ、
ＧＮＤ電極３ｄ、３ｄ′、ダイオードアノード電極３ｅ
が形成されたものであり、マイクロ波素子１の各リード
は、入力マイクロ波整合回路３ｂ、出力マイクロ波整合
回路３ｃ、ＧＮＤ電極３ｄ、３ｄ′にそれぞれ半田等に
より接続され、また、ダイオード素子２の各リードは、
それぞれＧＮＤ電極３ｄ′とダイオードアノード電極３
ｅに半田等により接続されている。
【０００４】図１１は、第２の従来例を示す斜視図であ
る。この従来例では、マイクロ波素子チップとダイオー
ドチップとが同一パッケージ内に収容されている。すな
わち、複合マイクロ波素子１０は、ＧａＡｓＭＥＳＦＥ
Ｔ等からなるマイクロ波素子チップ８とダイオードチッ
プ９とを収容する、例えば内寸が１５×５×５ｍｍの大
型パッケージ１０ａと、パッケージ１０ａ下面から導出
されるゲートリード１０ｂ、ドレインリード１０ｃ、ア
ノードリード１０ｄおよびソースリード１０ｅからなる
リード端子群とから構成されている。マイクロ波素子チ
ップ８のゲート電極、ドレイン電極、ソース電極は、そ
れぞれゲートリード１０ｂ、ドレインリード１０ｃ、ソ
ースリード１０ｅに接続されており、またダイオードチ
ップ９のアノード電極はアノードリード１０ｄに接続さ
れ、カソード電極はマイクロ波素子チップ８のソース電
極と共通にソースリード１０ｅに接続されている。複合
マイクロ波素子１０の各リード１０ｂ〜１０ｅは、膜回
路基板３に設けられた入力マイクロ波整合回路３ｂ、出
力マイクロ波整合回路３ｃ、ダイオードアノード電極３
ｅ、ＧＮＤ電極３ｄに、それぞれ半田等により接続され
る。
る。この従来例では、マイクロ波素子チップとダイオー
ドチップとが同一パッケージ内に収容されている。すな
わち、複合マイクロ波素子１０は、ＧａＡｓＭＥＳＦＥ
Ｔ等からなるマイクロ波素子チップ８とダイオードチッ
プ９とを収容する、例えば内寸が１５×５×５ｍｍの大
型パッケージ１０ａと、パッケージ１０ａ下面から導出
されるゲートリード１０ｂ、ドレインリード１０ｃ、ア
ノードリード１０ｄおよびソースリード１０ｅからなる
リード端子群とから構成されている。マイクロ波素子チ
ップ８のゲート電極、ドレイン電極、ソース電極は、そ
れぞれゲートリード１０ｂ、ドレインリード１０ｃ、ソ
ースリード１０ｅに接続されており、またダイオードチ
ップ９のアノード電極はアノードリード１０ｄに接続さ
れ、カソード電極はマイクロ波素子チップ８のソース電
極と共通にソースリード１０ｅに接続されている。複合
マイクロ波素子１０の各リード１０ｂ〜１０ｅは、膜回
路基板３に設けられた入力マイクロ波整合回路３ｂ、出
力マイクロ波整合回路３ｃ、ダイオードアノード電極３
ｅ、ＧＮＤ電極３ｄに、それぞれ半田等により接続され
る。
【０００５】図１０、図１１に示される膜回路基板組み
立て体を用いたマイクロ波装置では、ダイオードに定電
流を供給しその順方向電圧を検出してその検出電圧に応
じたバイアス電圧をマイクロ波素子に供給することによ
り温度補償を行っている。すなわち、温度が上昇した場
合、ダイオードの順方向電圧が低下するがその変化分を
検出しその変化分に応じてマイクロ波素子に対するバイ
アス電圧を低下させてドレイン電流の増大を抑制してい
る。
立て体を用いたマイクロ波装置では、ダイオードに定電
流を供給しその順方向電圧を検出してその検出電圧に応
じたバイアス電圧をマイクロ波素子に供給することによ
り温度補償を行っている。すなわち、温度が上昇した場
合、ダイオードの順方向電圧が低下するがその変化分を
検出しその変化分に応じてマイクロ波素子に対するバイ
アス電圧を低下させてドレイン電流の増大を抑制してい
る。
【０００６】以上の従来例は個別の素子や素子チップを
用いてマイクロ波装置を構成するものであったが、これ
に対して特開平１−１１０７４６号公報、特開平１−２
１８１１１号公報には、感温素子としてのダイオードを
半導体集積回路装置内に作り込むことが提案されてい
る。図１２は、後者の公報に記載された半導体集積回路
装置の斜視図である。同図に示されるように、ＭＭＩＣ
（モノリック・マイクロ波集積回路）チップ１１内に
は、ＧａＡｓＭＥＳＦＥＴ１１ａ、ダイオード１１ｂが
作り込まれている。この回路では、温度が上昇するとＦ
ＥＴ１１ａの相互コンダクタンスｇm が低下するが、同
時にダイオード１１ｂの順方向電圧が低下してＦＥＴ１
１ａのゲートバイアス電圧の絶対値を低下させて相互コ
ンダクタンスの低下を補償している。
用いてマイクロ波装置を構成するものであったが、これ
に対して特開平１−１１０７４６号公報、特開平１−２
１８１１１号公報には、感温素子としてのダイオードを
半導体集積回路装置内に作り込むことが提案されてい
る。図１２は、後者の公報に記載された半導体集積回路
装置の斜視図である。同図に示されるように、ＭＭＩＣ
（モノリック・マイクロ波集積回路）チップ１１内に
は、ＧａＡｓＭＥＳＦＥＴ１１ａ、ダイオード１１ｂが
作り込まれている。この回路では、温度が上昇するとＦ
ＥＴ１１ａの相互コンダクタンスｇm が低下するが、同
時にダイオード１１ｂの順方向電圧が低下してＦＥＴ１
１ａのゲートバイアス電圧の絶対値を低下させて相互コ
ンダクタンスの低下を補償している。
【０００７】
【発明が解決しようとする課題】上述した第１の従来例
（第１０図参照）では、マイクロ波素子１とダイオード
素子２とを同一平面上に実装するものであるため、両者
間の間隔ｄを一定以下に小さくすることができず、両者
は例えばｄ＝８ｍｍと大きな距離で隔てられていた。そ
のため、マイクロ波素子の温度変化に対するダイオード
の順方向電圧変化の感度が低く、またダイオードは他の
回路からの熱的影響を受け易くなっておりマイクロ波素
子の温度変化に正確に追随するものではないため、正確
な温度補償は困難であった。
（第１０図参照）では、マイクロ波素子１とダイオード
素子２とを同一平面上に実装するものであるため、両者
間の間隔ｄを一定以下に小さくすることができず、両者
は例えばｄ＝８ｍｍと大きな距離で隔てられていた。そ
のため、マイクロ波素子の温度変化に対するダイオード
の順方向電圧変化の感度が低く、またダイオードは他の
回路からの熱的影響を受け易くなっておりマイクロ波素
子の温度変化に正確に追随するものではないため、正確
な温度補償は困難であった。
【０００８】さらに、素子を平面的に実装する第１の従
来例では、膜回路基板自体が、例えば１５×２５ｍｍと
大面積のものとなるため、膜回路基板にシールドを施し
た場合、空洞共振点が例えば３ＧＨｚと低くなった。ま
た、マイクロ波用の膜回路基板は極めて高価でありこれ
が大面積であることにより製品のコスト高を招いてい
た。
来例では、膜回路基板自体が、例えば１５×２５ｍｍと
大面積のものとなるため、膜回路基板にシールドを施し
た場合、空洞共振点が例えば３ＧＨｚと低くなった。ま
た、マイクロ波用の膜回路基板は極めて高価でありこれ
が大面積であることにより製品のコスト高を招いてい
た。
【０００９】図１１に記載されたような、大型パッケー
ジ内にマイクロ波素子チップおよびダイオードチップを
組み込む例やモノリシック・半導体集積回路装置内にダ
イオードを作り込むことは、いずれも専用設計を必要と
するため、開発に長期間を要するほか少量生産の場合に
は極めて高価なものとなる。また、図１２に示す、ＭＥ
ＳＦＥＴの温度特性をダイオードの特性によって直接制
御するものでは、ダイオードを、ＭＥＳＦＥＴの温度特
性を完全に補償する温度特性のものとするのが困難で、
ＭＥＳＦＥＴのゲインを一定化することが困難であっ
た。
ジ内にマイクロ波素子チップおよびダイオードチップを
組み込む例やモノリシック・半導体集積回路装置内にダ
イオードを作り込むことは、いずれも専用設計を必要と
するため、開発に長期間を要するほか少量生産の場合に
は極めて高価なものとなる。また、図１２に示す、ＭＥ
ＳＦＥＴの温度特性をダイオードの特性によって直接制
御するものでは、ダイオードを、ＭＥＳＦＥＴの温度特
性を完全に補償する温度特性のものとするのが困難で、
ＭＥＳＦＥＴのゲインを一定化することが困難であっ
た。
【００１０】よって、この発明の目的とするところは、
第１に、民生用として大量に流通しているデバイスを利
用しうるようにして専用設計を行うことによるコスト増
加と開発期間の長期化を防止することであり、第２に、
マイクロ波素子とダイオード素子とを極力接近させると
ともに個別部品と制御回路とを組み合わせることにより
より適確にマイクロ波素子の温度補償を行いうるように
することである。
第１に、民生用として大量に流通しているデバイスを利
用しうるようにして専用設計を行うことによるコスト増
加と開発期間の長期化を防止することであり、第２に、
マイクロ波素子とダイオード素子とを極力接近させると
ともに個別部品と制御回路とを組み合わせることにより
より適確にマイクロ波素子の温度補償を行いうるように
することである。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、パッケージ下面に十文字にリード
端子が導出されているマイクロ波能動素子（１）と、パ
ッケージ下面または半導体チップ下面に一文字にリード
端子が導出されている温度検出素子（２）とが、リード
端子同士が重ね合わされ互いに固着された状態にて膜回
路基板（３）上に搭載され、前記マイクロ波能動素子
（１）のバイアス電圧が前記温度検出素子（２）の検出
する温度信号を受けるバイアス回路（６）によって制御
されることを特徴とするマイクロ波装置が提供される。
そして、好ましくは、前記膜回路基板（３）には凹部ま
たは貫通孔が形成されており、該凹部または貫通孔内に
前記温度検出素子のパッケージ（２ａ）若しくは半導体
チップ（７）または前記マイクロ波素子のパッケージ
（１ａ）が配置される。
め、本発明によれば、パッケージ下面に十文字にリード
端子が導出されているマイクロ波能動素子（１）と、パ
ッケージ下面または半導体チップ下面に一文字にリード
端子が導出されている温度検出素子（２）とが、リード
端子同士が重ね合わされ互いに固着された状態にて膜回
路基板（３）上に搭載され、前記マイクロ波能動素子
（１）のバイアス電圧が前記温度検出素子（２）の検出
する温度信号を受けるバイアス回路（６）によって制御
されることを特徴とするマイクロ波装置が提供される。
そして、好ましくは、前記膜回路基板（３）には凹部ま
たは貫通孔が形成されており、該凹部または貫通孔内に
前記温度検出素子のパッケージ（２ａ）若しくは半導体
チップ（７）または前記マイクロ波素子のパッケージ
（１ａ）が配置される。
【００１２】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例のマイクロ
波装置の主要部を構成する膜回路基板組み立て体の組み
立て前の状態を示す斜視図である。本実施例の膜回路基
板組み立て体を作製するに当たってまずマイクロ波素子
１とダイオード素子２とをリード面同士を重ね合わせて
固着する。
て説明する。図１は、本発明の第１の実施例のマイクロ
波装置の主要部を構成する膜回路基板組み立て体の組み
立て前の状態を示す斜視図である。本実施例の膜回路基
板組み立て体を作製するに当たってまずマイクロ波素子
１とダイオード素子２とをリード面同士を重ね合わせて
固着する。
【００１３】図２、図３は、それぞれマイクロ波素子１
とダイオード素子２の裏面から見た平面図であり、これ
らの図にはこれらの素子の寸法も示されている。マイク
ロ波素子１は、セラミック製の円筒形のパッケージ１ａ
と、パッケージ１ａの下面から導出されるソースリード
１ｂ、ゲートリード１ｃ、ドレインリード１ｄを有す
る。パッケージ１ａ内には、ＧａＡｓＭＥＳＦＥＴチッ
プが、ソースリード１ｂ上に搭載されて収容されてい
る。ダイオード素子２は、セラミック製の円筒形のパッ
ケージ２ａと、パッケージ２ａの下面から導出されるカ
ソードリード２ｂ、アノードリード２ｃを有する。パッ
ケージ２ａ内には、ショットキー型のダイオードチップ
が、カソードリード２ｂ上に搭載されて収容されてい
る。各リード１ｂ〜１ｄ、２ｂ、２ｃは、ｔ＝０．１ｍ
ｍの４５合金からなり、表面に厚さ２μｍのＡｕめっき
の施されたものである。
とダイオード素子２の裏面から見た平面図であり、これ
らの図にはこれらの素子の寸法も示されている。マイク
ロ波素子１は、セラミック製の円筒形のパッケージ１ａ
と、パッケージ１ａの下面から導出されるソースリード
１ｂ、ゲートリード１ｃ、ドレインリード１ｄを有す
る。パッケージ１ａ内には、ＧａＡｓＭＥＳＦＥＴチッ
プが、ソースリード１ｂ上に搭載されて収容されてい
る。ダイオード素子２は、セラミック製の円筒形のパッ
ケージ２ａと、パッケージ２ａの下面から導出されるカ
ソードリード２ｂ、アノードリード２ｃを有する。パッ
ケージ２ａ内には、ショットキー型のダイオードチップ
が、カソードリード２ｂ上に搭載されて収容されてい
る。各リード１ｂ〜１ｄ、２ｂ、２ｃは、ｔ＝０．１ｍ
ｍの４５合金からなり、表面に厚さ２μｍのＡｕめっき
の施されたものである。
【００１４】ダイオード素子２のカソードリード２ｂの
ほぼ中央に、約０．３ｃｃのＡｇペーストをポッテング
にて塗付し、上からマイクロ波素子１をリード面を下に
して重ね、マイクロ波素子の自重のみによりあるいは多
少の荷重を加えつつ熱処理を施してＡｇペーストをキュ
アして両素子を固着する。その際に、ダイオード素子２
のリードの導出方向は、マイクロ波素子１のリードの導
出方向に対して４５°の角度をなすようにする。このよ
うにすることにより、ダイオード素子のアノードリード
２ｃを他のリードと接触させないようにすることができ
る。リード同士の固着には、Ａｇろう等によるろう付け
技術を適用してもよい。
ほぼ中央に、約０．３ｃｃのＡｇペーストをポッテング
にて塗付し、上からマイクロ波素子１をリード面を下に
して重ね、マイクロ波素子の自重のみによりあるいは多
少の荷重を加えつつ熱処理を施してＡｇペーストをキュ
アして両素子を固着する。その際に、ダイオード素子２
のリードの導出方向は、マイクロ波素子１のリードの導
出方向に対して４５°の角度をなすようにする。このよ
うにすることにより、ダイオード素子のアノードリード
２ｃを他のリードと接触させないようにすることができ
る。リード同士の固着には、Ａｇろう等によるろう付け
技術を適用してもよい。
【００１５】両素子を合体した後、これを膜回路基板３
に搭載する。膜回路基板３は、厚さ０．８ｍｍのアルミ
ナセラミックからなる絶縁基板３ａの表面に薄膜技術に
より、入力マイクロ波整合回路３ｂ、出力マイクロ波整
合回路３ｃ、ＧＮＤ電極３ｄ、３ｄ′、ダイオードアノ
ード電極３ｅを形成したものである。絶縁基板３ａのほ
ぼ中央には、ダイオード素子の逃げとなるφ４．５ｍｍ
の貫通孔が形成されている。ダイオード素子のパッケー
ジ２ａが膜回路基板３の貫通孔内に挿入し、各リードを
膜回路基板の導電パターンに半田付けする。その際に、
ダイオード素子の各リードは、膜回路基板の導電パター
ン面に密着されて取り付けられるが、マイクロ波素子の
各リードは基板面より若干浮いた状態で半田付けされ
る。図４の（ａ）は、膜回路基板３に各素子１、２が実
装された状態を示す平面図であり、図４の（ｂ）はその
Ａ−Ａ′線の断面図である。
に搭載する。膜回路基板３は、厚さ０．８ｍｍのアルミ
ナセラミックからなる絶縁基板３ａの表面に薄膜技術に
より、入力マイクロ波整合回路３ｂ、出力マイクロ波整
合回路３ｃ、ＧＮＤ電極３ｄ、３ｄ′、ダイオードアノ
ード電極３ｅを形成したものである。絶縁基板３ａのほ
ぼ中央には、ダイオード素子の逃げとなるφ４．５ｍｍ
の貫通孔が形成されている。ダイオード素子のパッケー
ジ２ａが膜回路基板３の貫通孔内に挿入し、各リードを
膜回路基板の導電パターンに半田付けする。その際に、
ダイオード素子の各リードは、膜回路基板の導電パター
ン面に密着されて取り付けられるが、マイクロ波素子の
各リードは基板面より若干浮いた状態で半田付けされ
る。図４の（ａ）は、膜回路基板３に各素子１、２が実
装された状態を示す平面図であり、図４の（ｂ）はその
Ａ−Ａ′線の断面図である。
【００１６】次に、図５乃至図７を参照して本実施例の
マイクロ波装置の動作について説明する。図５は、本実
施例のマイクロ波装置の等価回路図である。しかし、こ
の回路図自体は従来例のそれと同等のものである。図６
は、温度をパラメータとしたダイオード素子の順方向電
圧−電流特性図であり。図７は、マイクロ波素子の温度
とダイオード素子の順方向電圧との相関関係を示すグラ
フである。ダイオード素子２には、定電流源４から一定
の電流Ｉが供給されている。ダイオード素子２の順方向
電圧は、その温度Ｔ1 、Ｔ2 、Ｔ3 （Ｔ1 ＜Ｔ2 ＜Ｔ
3 ）に応じて、ＶF1、ＶF2、ＶF3と変化する。而して、
ダイオード素子２とマイクロ波素子１とは熱的に結合さ
れているので、マイクロ波素子の温度が、Ｔ1 ′、Ｔ
2 ′、Ｔ3 ′と変化するときそれに追随してダイオード
素子の温度が、Ｔ1 、Ｔ2 、Ｔ3 と変化し、それに応じ
てダイオード素子の順方向電圧も、ＶF1、ＶF2、ＶF3と
変化する。
マイクロ波装置の動作について説明する。図５は、本実
施例のマイクロ波装置の等価回路図である。しかし、こ
の回路図自体は従来例のそれと同等のものである。図６
は、温度をパラメータとしたダイオード素子の順方向電
圧−電流特性図であり。図７は、マイクロ波素子の温度
とダイオード素子の順方向電圧との相関関係を示すグラ
フである。ダイオード素子２には、定電流源４から一定
の電流Ｉが供給されている。ダイオード素子２の順方向
電圧は、その温度Ｔ1 、Ｔ2 、Ｔ3 （Ｔ1 ＜Ｔ2 ＜Ｔ
3 ）に応じて、ＶF1、ＶF2、ＶF3と変化する。而して、
ダイオード素子２とマイクロ波素子１とは熱的に結合さ
れているので、マイクロ波素子の温度が、Ｔ1 ′、Ｔ
2 ′、Ｔ3 ′と変化するときそれに追随してダイオード
素子の温度が、Ｔ1 、Ｔ2 、Ｔ3 と変化し、それに応じ
てダイオード素子の順方向電圧も、ＶF1、ＶF2、ＶF3と
変化する。
【００１７】いま、マイクロ波素子の温度がＴ1 ′から
Ｔ2 ′へと上昇したものとすると、それに応じてダイオ
ード素子の順方向電圧もＶF1からＶF2へと変化する。こ
の変化量ΔＶF を例えば−０．２Ｖとすると、この電圧
はオペアンプ５により増幅され、バイアス回路６に入力
される。バイアス回路６は、この順方向電圧変化量の信
号を受けてマイクロ波素子のドレイン−ソース間電圧Ｖ
DSを例えば１Ｖ高くして、マイクロ波素子がゲインを一
定に保持できるように制御する。マイクロ波素子の温度
が低下した場合には上記とは逆の動作が行われて温度補
償がなされる。
Ｔ2 ′へと上昇したものとすると、それに応じてダイオ
ード素子の順方向電圧もＶF1からＶF2へと変化する。こ
の変化量ΔＶF を例えば−０．２Ｖとすると、この電圧
はオペアンプ５により増幅され、バイアス回路６に入力
される。バイアス回路６は、この順方向電圧変化量の信
号を受けてマイクロ波素子のドレイン−ソース間電圧Ｖ
DSを例えば１Ｖ高くして、マイクロ波素子がゲインを一
定に保持できるように制御する。マイクロ波素子の温度
が低下した場合には上記とは逆の動作が行われて温度補
償がなされる。
【００１８】マイクロ波素子とダイオード素子とは熱的
に密に結合されているので（マイクロ波素子チップはソ
ースリード上に、また、ダイオードチップはカソードリ
ード上にそれぞれマウントされ、両リードは導電ペース
トを介して接続されている）、ダイオード素子の温度を
マイクロ波素子の温度変化に忠実に追随させることがで
きる。図７に示されるように、図１０に示す従来例で
は、マイクロ波素子の温度変化にたいして順方向電圧を
僅かしか変化させることができなかったが、本実施例に
よりこれを大きく変化させうるようになり、順方向電圧
変化／温度変化：ΔＶF ／ΔＴを従来例の５倍程度とす
ることができた。本実施例によれば、マイクロ波素子の
温度変化にダイオードの温度変化を速やかに対応させる
ことができ、かつダイオード素子を他の回路の温度変化
の影響を受けにくくすることができるので、マイクロ波
素子の温度補償をより正確に行いうるようになる。
に密に結合されているので（マイクロ波素子チップはソ
ースリード上に、また、ダイオードチップはカソードリ
ード上にそれぞれマウントされ、両リードは導電ペース
トを介して接続されている）、ダイオード素子の温度を
マイクロ波素子の温度変化に忠実に追随させることがで
きる。図７に示されるように、図１０に示す従来例で
は、マイクロ波素子の温度変化にたいして順方向電圧を
僅かしか変化させることができなかったが、本実施例に
よりこれを大きく変化させうるようになり、順方向電圧
変化／温度変化：ΔＶF ／ΔＴを従来例の５倍程度とす
ることができた。本実施例によれば、マイクロ波素子の
温度変化にダイオードの温度変化を速やかに対応させる
ことができ、かつダイオード素子を他の回路の温度変化
の影響を受けにくくすることができるので、マイクロ波
素子の温度補償をより正確に行いうるようになる。
【００１９】また、本実施例によれば、膜回路基板の大
きさを１５×１０ｍｍと図１０に示す従来例の４０％に
縮小することができた。そのため、膜回路基板にシール
ドを施した場合に、空洞共振点を７．５ＧＨｚと向上さ
せることができた。また、高価な基板の面積を縮小する
ことができたことによりコスト削減を同時に達成するこ
とができた。
きさを１５×１０ｍｍと図１０に示す従来例の４０％に
縮小することができた。そのため、膜回路基板にシール
ドを施した場合に、空洞共振点を７．５ＧＨｚと向上さ
せることができた。また、高価な基板の面積を縮小する
ことができたことによりコスト削減を同時に達成するこ
とができた。
【００２０】図８は、本発明の第２の実施例のマイクロ
波装置の主要部をなす膜回路基板組み立て体の組み立て
前の状態を示す斜視図である。同図において、図１に示
す第１の実施例の部分に対応する部分には同一の参照番
号が付されているので、重複する説明は省略するが、本
実施例では、ダイオード素子としてビームリード型ダイ
オード素子７が用いられている。ビームリード型ダイオ
ード素子７には、Ａｕを主体とするカソードリード７
ｂ、アノードリード７ｃが形成されている。本実施例の
膜回路基板組み立て体を作製するには、マイクロ波素子
のソースリードとダイオード素子７のカソードリード７
ｂとを、荷重２０ｇ、温度２８０℃の条件で熱圧着法に
て固着する。しかる後、これら２つの素子の結合体を膜
回路基板３に搭載し、半田付けを行う。
波装置の主要部をなす膜回路基板組み立て体の組み立て
前の状態を示す斜視図である。同図において、図１に示
す第１の実施例の部分に対応する部分には同一の参照番
号が付されているので、重複する説明は省略するが、本
実施例では、ダイオード素子としてビームリード型ダイ
オード素子７が用いられている。ビームリード型ダイオ
ード素子７には、Ａｕを主体とするカソードリード７
ｂ、アノードリード７ｃが形成されている。本実施例の
膜回路基板組み立て体を作製するには、マイクロ波素子
のソースリードとダイオード素子７のカソードリード７
ｂとを、荷重２０ｇ、温度２８０℃の条件で熱圧着法に
て固着する。しかる後、これら２つの素子の結合体を膜
回路基板３に搭載し、半田付けを行う。
【００２１】図９は、第２の実施例のマイクロ波装置の
等価回路図である。この実施例でも、ダイオード素子７
の順方向電圧ＶF はオペアンプ５を介してバイアス回路
６に伝達されるが、本実施例では、バイアス回路６の出
力はマイクロ波素子１のゲートに入力されている。すな
わち、マイクロ波素子１の温度が上昇してダイオード素
子７の順方向電圧が低下すると、この変化信号はオペア
ンプ５を介してバイアス回路６に伝達される。そして、
この変化信号を受けたバイアス回路６は、ゲートバイア
スを上昇させてマイクロ波素子のゲインの一定化を図
る。温度が低下した場合にはこれと逆の動作が行われ
る。
等価回路図である。この実施例でも、ダイオード素子７
の順方向電圧ＶF はオペアンプ５を介してバイアス回路
６に伝達されるが、本実施例では、バイアス回路６の出
力はマイクロ波素子１のゲートに入力されている。すな
わち、マイクロ波素子１の温度が上昇してダイオード素
子７の順方向電圧が低下すると、この変化信号はオペア
ンプ５を介してバイアス回路６に伝達される。そして、
この変化信号を受けたバイアス回路６は、ゲートバイア
スを上昇させてマイクロ波素子のゲインの一定化を図
る。温度が低下した場合にはこれと逆の動作が行われ
る。
【００２２】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の範囲内において各種
の変更が可能である。例えば、マイクロ波素子の温度を
検出するのにダイオード素子に代え他の温度検出素子を
用いることができ、また、膜回路基板の貫通孔に挿入す
る素子をマイクロ波素子としてもよい。また、この貫通
孔を凹部に変えることができる。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の範囲内において各種
の変更が可能である。例えば、マイクロ波素子の温度を
検出するのにダイオード素子に代え他の温度検出素子を
用いることができ、また、膜回路基板の貫通孔に挿入す
る素子をマイクロ波素子としてもよい。また、この貫通
孔を凹部に変えることができる。
【００２３】
【発明の効果】以上説明したように、本発明のマイクロ
波装置は、マイクロ波素子のリードと感温素子のリード
とを相対させて接続した態様にて膜回路基板に実装する
ものであるので、本発明によれば、マイクロ波素子の温
度変化にダイオードの温度変化を忠実にかつ速やかに対
応させることができ、そしてダイオード素子を他の回路
の温度変化の影響を受けにくくすることができるので、
マイクロ波素子の温度補償をより正確に行いうるように
なる。また、膜回路基板の大きさを大幅に縮小すること
ができるため、膜回路基板にシールドを施した場合に、
空洞共振点を飛躍的に向上させることができる。またこ
れとともに高価な基板の面積を縮小することができたこ
とによりコスト削減を同時に達成することができる。
波装置は、マイクロ波素子のリードと感温素子のリード
とを相対させて接続した態様にて膜回路基板に実装する
ものであるので、本発明によれば、マイクロ波素子の温
度変化にダイオードの温度変化を忠実にかつ速やかに対
応させることができ、そしてダイオード素子を他の回路
の温度変化の影響を受けにくくすることができるので、
マイクロ波素子の温度補償をより正確に行いうるように
なる。また、膜回路基板の大きさを大幅に縮小すること
ができるため、膜回路基板にシールドを施した場合に、
空洞共振点を飛躍的に向上させることができる。またこ
れとともに高価な基板の面積を縮小することができたこ
とによりコスト削減を同時に達成することができる。
【００２４】また、本発明によれば、市場で容易に入手
できる素子を用いて装置を構成できるので、小規模生産
の場合には、ＭＭＩＣのように専用設計を要する場合と
比較して単価を抑制しつつ開発期間の長期化を防止する
ことができる。また、本発明の装置は、個別素子を組み
合わせて構成されるものであるから特性の合致したもの
同士を組み合わせることができるという利益を享受する
ことができる。さらに、ＭＭＩＣの場合のように直接ダ
イオード素子によってマイクロ波素子のバイアスを制御
するものではなく、オペアンプ、バイアス回路のような
外部回路を介して制御するものであるので、調整が容易
でありまたマイクロ波素子とダイオード素子との特性の
アンバランスがあっても回路上でこのアンバランスを補
償することができる。
できる素子を用いて装置を構成できるので、小規模生産
の場合には、ＭＭＩＣのように専用設計を要する場合と
比較して単価を抑制しつつ開発期間の長期化を防止する
ことができる。また、本発明の装置は、個別素子を組み
合わせて構成されるものであるから特性の合致したもの
同士を組み合わせることができるという利益を享受する
ことができる。さらに、ＭＭＩＣの場合のように直接ダ
イオード素子によってマイクロ波素子のバイアスを制御
するものではなく、オペアンプ、バイアス回路のような
外部回路を介して制御するものであるので、調整が容易
でありまたマイクロ波素子とダイオード素子との特性の
アンバランスがあっても回路上でこのアンバランスを補
償することができる。
【図１】本発明の第１の実施例の主要部の組み立て前の
状態を示す斜視図。
状態を示す斜視図。
【図２】本発明の実施例に用いられるマイクロ波素子の
底面図。
底面図。
【図３】本発明の第１の実施例に用いられるダイオード
素子の底面図。
素子の底面図。
【図４】本発明の第１の実施例の主要部の平面図と断面
図。
図。
【図５】本発明の第１の実施例の等価回路図。
【図６】ダイオード素子の順方向の電圧−電流特性を示
すグラフ。
すグラフ。
【図７】本発明の第１の実施例の効果を説明するための
グラフ。
グラフ。
【図８】本発明の第２の実施例の主要部の組み立て前の
状態を示す斜視図。
状態を示す斜視図。
【図９】本発明の第２の実施例の等価回路図。
【図１０】第１の従来例の膜回路基板組み立て体の斜視
図。
図。
【図１１】第２の従来例の膜回路基板組み立て体の組み
立て前の状態を示す斜視図。
立て前の状態を示す斜視図。
【図１２】第３の従来例の斜視図。
１ マイクロ波素子 １ａ パッケージ １ｂ ソースリード １ｃ ゲートリード １ｄ ドレインリード ２ ダイオード素子 ２ａ パッケージ ２ｂ カソードリード ２ｃ アノードリード ３ 膜回路基板 ３ａ 絶縁基板 ３ｂ 入力マイクロ波整合回路 ３ｃ 出力マイクロ波整合回路 ３ｄ、３ｄ′ ＧＮＤ電極 ３ｅ ダイオードアノード電極 ４ 電流源 ５ オペアンプ ６ バイアス回路 ７ ビームリード型ダイオード素子 ７ｂ カソードリード ７ｃ アノードリード ８ マイクロ波素子チップ ９ ダイオードチップ １０ 複合マイクロ波素子 １０ａ 大型パッケージ １０ｂ ゲートリード １０ｃ ドレインリード １０ｄ アノードリード １０ｅ ソースリード １１ ＭＭＩＣチップ １１ａ ＭＥＳＦＥＴ １１ｂ ダイオード
Claims (4)
- 【請求項１】 パッケージ下面に十文字にリード端子が
導出されているマイクロ波能動素子と、パッケージ下面
または半導体チップ下面に一文字にリード端子が導出さ
れている温度検出素子とが、リード端子同士が重ね合わ
され互いに固着された状態にて膜回路基板上に搭載さ
れ、前記マイクロ波能動素子のバイアス電圧が前記温度
検出素子の検出する温度信号を受けるバイアス回路によ
って制御されることを特徴とするマイクロ波装置。 - 【請求項２】 前記マイクロ波素子のリード端子の導出
方向に対し前記温度検出素子のリード端子の導出方向が
傾いていることを特徴とする請求項１記載のマイクロ波
装置。 - 【請求項３】 前記膜回路基板には凹部または貫通孔が
形成されており、該凹部または貫通孔内に前記温度検出
素子のパッケージ若しくは半導体チップまたは前記マイ
クロ波素子のパッケージが配置されていることを特徴と
する請求項１記載のマイクロ波装置。 - 【請求項４】 前記温度検出素子がダイオード素子であ
ることを特徴とする請求項１記載のマイクロ波装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148584A JP2605582B2 (ja) | 1993-05-27 | 1993-05-27 | マイクロ波装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5148584A JP2605582B2 (ja) | 1993-05-27 | 1993-05-27 | マイクロ波装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06338521A JPH06338521A (ja) | 1994-12-06 |
| JP2605582B2 true JP2605582B2 (ja) | 1997-04-30 |
Family
ID=15456020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5148584A Expired - Fee Related JP2605582B2 (ja) | 1993-05-27 | 1993-05-27 | マイクロ波装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2605582B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19728281C1 (de) * | 1997-07-02 | 1998-10-29 | Siemens Ag | Zwei-Chip-Leistungs-IC mit verbessertem Kurzschlußverhalten |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5649161U (ja) * | 1979-09-25 | 1981-05-01 |
-
1993
- 1993-05-27 JP JP5148584A patent/JP2605582B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06338521A (ja) | 1994-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788584A (en) | RF transistor package with capacitor | |
| US6300146B1 (en) | Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET | |
| US20060118970A1 (en) | Semiconductor device, its manufacturing method, and radio communication device | |
| US6031251A (en) | Linear integrated optocoupler and method for forming the same | |
| US4198564A (en) | Pyroelectric detector circuits and devices | |
| US4427991A (en) | High frequency semiconductor device | |
| EP0018091A1 (en) | A semiconductor device having a plurality of semiconductor chip portions | |
| JP2605582B2 (ja) | マイクロ波装置 | |
| JPH10116917A (ja) | パワートランジスタ | |
| JP2991168B2 (ja) | 半導体装置およびその製造方法 | |
| US4454481A (en) | Shielded amplifier | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JP3128820B2 (ja) | 半導体装置の製造方法 | |
| JP2000068329A (ja) | 半導体集積装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| CA1134489A (en) | High frequency semiconductor device | |
| JPS607793A (ja) | 混成集積回路 | |
| JPH10107076A (ja) | 半導体装置およびその実装方法 | |
| JPH06338734A (ja) | パワートランジスタ温度保護回路装置 | |
| JPH04346501A (ja) | マイクロ波集積回路モジュール | |
| JPS61224427A (ja) | 高周波集積デバイス用パツケ−ジ | |
| JPH04129402A (ja) | マイクロ波回路用パッケージ | |
| CN114649276A (zh) | 半导体装置 | |
| JP2908111B2 (ja) | 半導体レーザ装置 | |
| JPH07142626A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |