JPH02260561A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02260561A JPH02260561A JP1081290A JP8129089A JPH02260561A JP H02260561 A JPH02260561 A JP H02260561A JP 1081290 A JP1081290 A JP 1081290A JP 8129089 A JP8129089 A JP 8129089A JP H02260561 A JPH02260561 A JP H02260561A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- electrode wiring
- semiconductor device
- substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000010354 integration Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、半導体装置に関するもので、特に共通電位端
子(以下グランド端子と記す)を有する半導体装置にお
いて、グランド端子用リード部材としてボンディングワ
イヤを使用しない構造の半導体装置に利用されるもので
ある。
子(以下グランド端子と記す)を有する半導体装置にお
いて、グランド端子用リード部材としてボンディングワ
イヤを使用しない構造の半導体装置に利用されるもので
ある。
(従来の技術)
一般に1つの半導体チップに複数の回路素子を搭載した
半導体装置、即ちモノリシック集積回路は、小形、軽量
、低消費電力、低コスト、°高信°頼性、高密度等の特
徴を持ち、電子計算機、テレビ、ラジオ、カメラ、自動
車等各方面に応用されている。
半導体装置、即ちモノリシック集積回路は、小形、軽量
、低消費電力、低コスト、°高信°頼性、高密度等の特
徴を持ち、電子計算機、テレビ、ラジオ、カメラ、自動
車等各方面に応用されている。
以下、グランド端子を有する半導体装置の一例として、
モノリシック集積回路の直接結合増幅半導体装置を取り
上げ、従来技術について説明する。
モノリシック集積回路の直接結合増幅半導体装置を取り
上げ、従来技術について説明する。
第7図は上記半導体装置の回路図である。 この集積回
路は、2個のトランジスタ1(区別する必要のあるとき
は符号ia、tbで表わす)と6個の抵抗2(符号2a
ないし2f)か°ら構成され、入力端子38、出力端子
3b、バイアス端子3c及びグランド端子3dを備えて
いる。
路は、2個のトランジスタ1(区別する必要のあるとき
は符号ia、tbで表わす)と6個の抵抗2(符号2a
ないし2f)か°ら構成され、入力端子38、出力端子
3b、バイアス端子3c及びグランド端子3dを備えて
いる。
第751に示した半導体装置をモノリシック亀積回路に
した時の回路素子等の割付は配置パターン(以下レイア
ウトパターンという)の−例を第8図に示す、 トラン
ジスタ領域4は2ケ所(4a。
した時の回路素子等の割付は配置パターン(以下レイア
ウトパターンという)の−例を第8図に示す、 トラン
ジスタ領域4は2ケ所(4a。
4b)、抵抗領域5は6ケ所(5aないし5f)設けら
れ、各領域はPN接合により分離されると共に、各トラ
ンジスタ素子及び抵抗素子間はアルミ配線6(斜線部分
)によって接続される。 又入力、出力、バイアス及び
グランドの各端子3aないし3dは、それぞれリード部
材9aないし9dと同体で、外囲器から突出して形成さ
れる。
れ、各領域はPN接合により分離されると共に、各トラ
ンジスタ素子及び抵抗素子間はアルミ配線6(斜線部分
)によって接続される。 又入力、出力、バイアス及び
グランドの各端子3aないし3dは、それぞれリード部
材9aないし9dと同体で、外囲器から突出して形成さ
れる。
各リード部材9とチップ上に形成されるポンディングパ
ッド7(7aないし7d)とはそれぞれ対応するボンデ
ィングワイヤ8(8aないし8d )によって接続され
ている。
ッド7(7aないし7d)とはそれぞれ対応するボンデ
ィングワイヤ8(8aないし8d )によって接続され
ている。
上記構成のモノリシック集積回路の機能の概要は次の通
りである。 入力端子3aとグランド端子3dとに印加
される入力信号電圧は、トランジスタla、lbにより
増幅され、出力端子3bとグランド端子3dとから外部
回路(図示してない)に出力される。 入力端子3a、
前段トランジスタ1a、次段トランジスタ1b及び出力
端子3bは導電部材により結ばれ、いわゆる直接結合2
段増幅回路を構成する。 抵抗2aないし2[の第1の
機能は、バイアス端子3Cとグランド端子3dとの間に
供給される直流電圧を分圧して、トランジスタ1a及び
1bのコレクタ、ベース及びエミッタに所定のバイアス
電圧を与え、これによりトランジスタの動作点を決める
ものである。
りである。 入力端子3aとグランド端子3dとに印加
される入力信号電圧は、トランジスタla、lbにより
増幅され、出力端子3bとグランド端子3dとから外部
回路(図示してない)に出力される。 入力端子3a、
前段トランジスタ1a、次段トランジスタ1b及び出力
端子3bは導電部材により結ばれ、いわゆる直接結合2
段増幅回路を構成する。 抵抗2aないし2[の第1の
機能は、バイアス端子3Cとグランド端子3dとの間に
供給される直流電圧を分圧して、トランジスタ1a及び
1bのコレクタ、ベース及びエミッタに所定のバイアス
電圧を与え、これによりトランジスタの動作点を決める
ものである。
又抵抗2d及び2fは負帰還抵抗とも呼ばれ、安定で良
質な増幅動作を得るために設けられる。
質な増幅動作を得るために設けられる。
第9図は、上記半導体装置の模式的な一断面図である。
即ち従来の半導体チップは、高比抵抗の一導電型(例
えばP型)半導体基板10に一導電型とは反対の導電型
(例えばN型)のエピタキシャル層11を備え、更にこ
のエピタキシャル層11上に形成されたシリコン酸化膜
12上にポンディングパッド7を備えた構造になってい
る。
えばP型)半導体基板10に一導電型とは反対の導電型
(例えばN型)のエピタキシャル層11を備え、更にこ
のエピタキシャル層11上に形成されたシリコン酸化膜
12上にポンディングパッド7を備えた構造になってい
る。
このような構造を持つモノリシック集積回路チップは、
リード部材9(9aないし9d)上に搭載され、ポンデ
ィングパッド7とリード部材9とは、ボンディングワイ
ヤ8によって接続されている。
リード部材9(9aないし9d)上に搭載され、ポンデ
ィングパッド7とリード部材9とは、ボンディングワイ
ヤ8によって接続されている。
以上述べたように従来の上記半導体装置では、ボンディ
ングワイヤ8によって、ポンディングパッド7とリード
部材9とを接続しているので、ボンディングワイヤ8の
インダクタンスが寄生成分として付加されることになる
。 従って直接結合増幅半導体装置をモノリシックに集
積化したときの等価回路は、第10図に示すようにトラ
ンジスタ1と抵抗2との他に、インダクタンス13aな
いし13dが付加されたものになる。 この寄生インダ
クタ、ンス13のうち、グランド端子3dに接続された
寄生インダクタンス13dによって生ずるインピーダン
スは、信号周波数によってその値が異なり、又トランジ
スタ1a又はtbのエミッタ抵抗に抵抗2d又は2「を
介して直列に接続されているので、トランジスタ1a及
び1bの利得を低下させる原因となる。 特に信号周波
数が高くなるほど、インピーダンスが高くなり、寄生イ
ンダクタンスによる効果が強くなる。
ングワイヤ8によって、ポンディングパッド7とリード
部材9とを接続しているので、ボンディングワイヤ8の
インダクタンスが寄生成分として付加されることになる
。 従って直接結合増幅半導体装置をモノリシックに集
積化したときの等価回路は、第10図に示すようにトラ
ンジスタ1と抵抗2との他に、インダクタンス13aな
いし13dが付加されたものになる。 この寄生インダ
クタ、ンス13のうち、グランド端子3dに接続された
寄生インダクタンス13dによって生ずるインピーダン
スは、信号周波数によってその値が異なり、又トランジ
スタ1a又はtbのエミッタ抵抗に抵抗2d又は2「を
介して直列に接続されているので、トランジスタ1a及
び1bの利得を低下させる原因となる。 特に信号周波
数が高くなるほど、インピーダンスが高くなり、寄生イ
ンダクタンスによる効果が強くなる。
(発哄が解決しようとする課題)
これまで述べたように、グランド端子を有する従来のモ
ノリシック半導体装置においては、グランド用リード部
材としてボンディングワイヤを使用している。一般にボ
ンディングワイヤには寄生インダクタンスが存在する。
ノリシック半導体装置においては、グランド用リード部
材としてボンディングワイヤを使用している。一般にボ
ンディングワイヤには寄生インダクタンスが存在する。
特にグ、ランド用ボンディングワイヤは、入力電流、
出力電流及びバイアス電流の共通電路であり且つエミッ
タに直列に接続されるので、寄生インダクタンスの値が
僅かであっても、装置の特性に与える影響、例えば利得
低下等について無視することができない大きさとなる。
出力電流及びバイアス電流の共通電路であり且つエミッ
タに直列に接続されるので、寄生インダクタンスの値が
僅かであっても、装置の特性に与える影響、例えば利得
低下等について無視することができない大きさとなる。
この寄生インダクタンスのインピーダンスは、周波数
が高くなるほど大きくなり、高周波特性等、装置の特性
を著しく劣化させるという問題がある。
が高くなるほど大きくなり、高周波特性等、装置の特性
を著しく劣化させるという問題がある。
本発明の目的は、このような欠点を除去し、高周波特性
の改善を図り、併せて搭載される素子のレイアウトパタ
ーン設計の自由度を増加する等を図った半導体装置を提
供することである。
の改善を図り、併せて搭載される素子のレイアウトパタ
ーン設計の自由度を増加する等を図った半導体装置を提
供することである。
[発明の構成]
(課題を解決するための手段)
本発明は、<a >低比抵抗で、共通電位端子用リード
部材を兼ねる一導電型の半導体基板と、(b )この半
導体基板上に形成される高比抵抗の一導電型の第1エピ
タキシャル層と、(C)第1エピタキシャル層上に形成
される反対導電型の第2エピタキシャル層と、(d )
第2エピタキシャル層の表面上から選択的に形成され、
第2及び第1のエピタキシャル層を通り前記半導体基板
に達すると共に第2エピタキシャル層とPN接合により
分離される低比抵抗の一導電型半導体層とを、具備する
ことを特徴とする半導体装置である。
部材を兼ねる一導電型の半導体基板と、(b )この半
導体基板上に形成される高比抵抗の一導電型の第1エピ
タキシャル層と、(C)第1エピタキシャル層上に形成
される反対導電型の第2エピタキシャル層と、(d )
第2エピタキシャル層の表面上から選択的に形成され、
第2及び第1のエピタキシャル層を通り前記半導体基板
に達すると共に第2エピタキシャル層とPN接合により
分離される低比抵抗の一導電型半導体層とを、具備する
ことを特徴とする半導体装置である。
なお共通電位端子は多くの場合、接地電位で使用される
ので、グランド端子又は接地端子と呼ばれるが、必ずし
も接地電位とは限らない、 共通電位端子は、装置の入
力端子対、出力端子対、又はバイアス電源端子対の各2
つの端子のうち共通電位の端子である(以下便宜上グラ
ンド端子と呼ぶ)、 グランド端子用リード部材は、ベ
レットに搭載される回路素子のグランド電位となる電極
をグランド端子に収り出す導電部材である。
ので、グランド端子又は接地端子と呼ばれるが、必ずし
も接地電位とは限らない、 共通電位端子は、装置の入
力端子対、出力端子対、又はバイアス電源端子対の各2
つの端子のうち共通電位の端子である(以下便宜上グラ
ンド端子と呼ぶ)、 グランド端子用リード部材は、ベ
レットに搭載される回路素子のグランド電位となる電極
をグランド端子に収り出す導電部材である。
(作用)
上記(a )項記載の半導体基板は、基板本来の機能の
ほか、グランド用リード部材を兼ねるので低比抵抗とす
る。 (C)項記載の第2エピタキシャル層は、トラ
ンジスタ等の能動回路素子及び抵抗等の受動回路素子を
形成する素子領域を選択的に含む、 (b)項記載の
エピタキシャル層は、第2エピタキシャル層と半導体基
板との間に介在し、PN接合による所定の素子分離耐圧
が得られるように高比抵抗とする。 (d)項記載の
一導電型半導体層は、第2エピタキシャル層の表面上に
、選択的に形成される回路素子のグランド電位となる電
極又は電極配線から、基板の厚さ方向に第2、第1エピ
タキシャル層を通り、半導体基板に達する例えば低い高
さの柱状形のグランド用リード部材である。 即ちこの
リード部材は入力信号電流、出力信号電流及びバイアス
電流のうち少なくともいずれかの電、流が通過する電路
となるもので、低比抵抗の半導体層から構成されるが、
所定の抵抗値を満たす範囲で電路の断面積は小さいこと
が望ましい、 上記構成の半導体装置では、チップ上に
形成される回路素子のグランド電位となる電極又は電極
配線が、従来のボンディングワイヤに代わって低い高さ
の低比抵抗の半導体層によってリード部材を兼ねる基板
と結ばれるので、その寄生インダクタンスは大幅に削減
される。
ほか、グランド用リード部材を兼ねるので低比抵抗とす
る。 (C)項記載の第2エピタキシャル層は、トラ
ンジスタ等の能動回路素子及び抵抗等の受動回路素子を
形成する素子領域を選択的に含む、 (b)項記載の
エピタキシャル層は、第2エピタキシャル層と半導体基
板との間に介在し、PN接合による所定の素子分離耐圧
が得られるように高比抵抗とする。 (d)項記載の
一導電型半導体層は、第2エピタキシャル層の表面上に
、選択的に形成される回路素子のグランド電位となる電
極又は電極配線から、基板の厚さ方向に第2、第1エピ
タキシャル層を通り、半導体基板に達する例えば低い高
さの柱状形のグランド用リード部材である。 即ちこの
リード部材は入力信号電流、出力信号電流及びバイアス
電流のうち少なくともいずれかの電、流が通過する電路
となるもので、低比抵抗の半導体層から構成されるが、
所定の抵抗値を満たす範囲で電路の断面積は小さいこと
が望ましい、 上記構成の半導体装置では、チップ上に
形成される回路素子のグランド電位となる電極又は電極
配線が、従来のボンディングワイヤに代わって低い高さ
の低比抵抗の半導体層によってリード部材を兼ねる基板
と結ばれるので、その寄生インダクタンスは大幅に削減
される。
又チップ上のグランド配線の引き回しや、グランド用ポ
ンディングパッドも削減されるので、素子形成領域を広
くすることができる。
ンディングパッドも削減されるので、素子形成領域を広
くすることができる。
(実施例)
以下本発明の一実施例について第1図ないし第3図を参
照して説明する。 本実施例の半導体装置は、直接結合
増幅半導体装置であり、第7図ないし第9図と同符号は
同じ部分を表わし、説明を省略することがある。
照して説明する。 本実施例の半導体装置は、直接結合
増幅半導体装置であり、第7図ないし第9図と同符号は
同じ部分を表わし、説明を省略することがある。
第1図(a)及び(b)は、それぞれ第2図に示すレイ
アウトパターンのX、−X、線及びX2−X2線断面図
である。 第1図(a)に示すように、まず不純物濃度
I X 1G” atolls/ Clm3で、厚さ5
00〜600μmの低比抵抗の一導電型(P型)半導体
基板20を用意する。 このP1基板20上に、不純物
濃度4X10” atoms/CI’の高比抵抗で、
厚さ20〜25μlのP型第1エピタキシャル層21を
堆積する。 更に第1エピタキシャル層21上に不純物
濃度1 x 1G’ atoms/ cm’で、厚さ
2〜5μmの反対導電型(N型)第2エピタキシャル層
22を形成する°、 その後、この第2エピタキシャル
層220表面からイオン注入又は熱拡散等の方法によっ
て、P型の不純物例えばボロン(B)を選択的に拡散し
、第2及び第1エピタキシャル層を通りP+″基板20
に達する低比抵抗(不純物濃度5xlO’ atol
ls/C11’ )のP1型型半体層30を形成する。
アウトパターンのX、−X、線及びX2−X2線断面図
である。 第1図(a)に示すように、まず不純物濃度
I X 1G” atolls/ Clm3で、厚さ5
00〜600μmの低比抵抗の一導電型(P型)半導体
基板20を用意する。 このP1基板20上に、不純物
濃度4X10” atoms/CI’の高比抵抗で、
厚さ20〜25μlのP型第1エピタキシャル層21を
堆積する。 更に第1エピタキシャル層21上に不純物
濃度1 x 1G’ atoms/ cm’で、厚さ
2〜5μmの反対導電型(N型)第2エピタキシャル層
22を形成する°、 その後、この第2エピタキシャル
層220表面からイオン注入又は熱拡散等の方法によっ
て、P型の不純物例えばボロン(B)を選択的に拡散し
、第2及び第1エピタキシャル層を通りP+″基板20
に達する低比抵抗(不純物濃度5xlO’ atol
ls/C11’ )のP1型型半体層30を形成する。
第2エピタキシャル層22の表面から不純物を拡散す
る領域は、後工程で形成される電極配線のうち、グラン
ド電位となる電極配線(電極を含む、以下グランドtf
I配線と呼ぶ)直下の所定の選択領域である。
る領域は、後工程で形成される電極配線のうち、グラン
ド電位となる電極配線(電極を含む、以下グランドtf
I配線と呼ぶ)直下の所定の選択領域である。
第1図(b)に示すように、この拡散工程で、トランジ
スタ素子分離領域31も形成される。
スタ素子分離領域31も形成される。
更に引き続き公知の方法により、第2エピタキシャル層
内にトランジスタのPベース領域32、抵抗領域5b及
びNエミッタ領域34が設けられ、トランジスタ及び抵
抗等の回路素子が形成される。
内にトランジスタのPベース領域32、抵抗領域5b及
びNエミッタ領域34が設けられ、トランジスタ及び抵
抗等の回路素子が形成される。
次に、第2エピタキシャル層上のシリコン酸化膜12の
うち、各回路素子の電極を形成する部分と、P型半導体
層30上との一部を開口し、アルミ電極を含む電極配線
26を形成する。 この時、グランド電極配線26gと
P11型半導層30とは導通するように形成される。
その後、半導体基板20をグランド端子と同体のリード
部材9d上に半田付は等により固着する。
うち、各回路素子の電極を形成する部分と、P型半導体
層30上との一部を開口し、アルミ電極を含む電極配線
26を形成する。 この時、グランド電極配線26gと
P11型半導層30とは導通するように形成される。
その後、半導体基板20をグランド端子と同体のリード
部材9d上に半田付は等により固着する。
第2図に本実施例の半導体装置のレイアウトパターンを
示す、 入力端子23a、出力端子23b及びバイアス
端子23Cは従来例と同様、リード部材9aないし9C
を介してボンディングワイヤ8aないし8Cにより、そ
れぞれポンディングパッド7aないし7Cに接続されて
いる。
示す、 入力端子23a、出力端子23b及びバイアス
端子23Cは従来例と同様、リード部材9aないし9C
を介してボンディングワイヤ8aないし8Cにより、そ
れぞれポンディングパッド7aないし7Cに接続されて
いる。
本実施例では、回路素子の電極のうちグランド電位とな
る電極は、抵抗領域5b、5d及び5ずの一方の側に形
成される電極であり、これらグランド電位電極はグラン
ド電極配線26C1により互いに接続される。 この電
極配線26g直下の選択領域に、これと接し且つ基板2
0に達するP+型半導体層30が形成されている。 又
基板20は、グランド端子23dを含むリード部材9d
上に搭載される。
る電極は、抵抗領域5b、5d及び5ずの一方の側に形
成される電極であり、これらグランド電位電極はグラン
ド電極配線26C1により互いに接続される。 この電
極配線26g直下の選択領域に、これと接し且つ基板2
0に達するP+型半導体層30が形成されている。 又
基板20は、グランド端子23dを含むリード部材9d
上に搭載される。
以上のような構成であれば、P44型半導層30と半導
体基板20とを通して、チップ上のグランド電極配線2
6gをグランド端子用リード部材9dまで導通させるこ
とができる。 このためポンディングパッドからボンデ
ィングワイヤを使用して、グランド電極配線26Qをリ
ード部材9dに接続する必要がなく、グランド端子用ポ
ンディングパッドとボンディングワイヤは不要となる。
体基板20とを通して、チップ上のグランド電極配線2
6gをグランド端子用リード部材9dまで導通させるこ
とができる。 このためポンディングパッドからボンデ
ィングワイヤを使用して、グランド電極配線26Qをリ
ード部材9dに接続する必要がなく、グランド端子用ポ
ンディングパッドとボンディングワイヤは不要となる。
第3図は上記の本実施例における半導体装置の等価回路
を示すものである。 本実施例では、グランド端子用ボ
ンディングワイヤを使用しないので、その寄生インダク
タンスは存在しない、 ボンディングワイヤに代わって
グランド電極配線とリード部材とを接続するP44型半
導層30の寄生インダクタンスは、実質的に無視できる
ほど小さい、 従って本等価回路ではグランド端子側に
は寄生インダクタンスは付加されていない。
を示すものである。 本実施例では、グランド端子用ボ
ンディングワイヤを使用しないので、その寄生インダク
タンスは存在しない、 ボンディングワイヤに代わって
グランド電極配線とリード部材とを接続するP44型半
導層30の寄生インダクタンスは、実質的に無視できる
ほど小さい、 従って本等価回路ではグランド端子側に
は寄生インダクタンスは付加されていない。
上記構成の半導体装置を動作させたとき、Pゝ型型半体
体層30第2エピタキシャル層22との間に形成される
PN接合は逆バイアスされ相互に分離される。 又P1
1型半導層30は、入力電流、出力電流及びバイアス電
流の共通の電路となるが、これらの合成電流の流れは寄
生インダクタンスの影響5を受けない。
体層30第2エピタキシャル層22との間に形成される
PN接合は逆バイアスされ相互に分離される。 又P1
1型半導層30は、入力電流、出力電流及びバイアス電
流の共通の電路となるが、これらの合成電流の流れは寄
生インダクタンスの影響5を受けない。
このため本実施例の半導体装置では、従来例に比し、利
得対周波数特性が極めて優れ、特に使用周波数帯の高域
部分における特性劣化が大幅に改善された。
得対周波数特性が極めて優れ、特に使用周波数帯の高域
部分における特性劣化が大幅に改善された。
又ボンディングワイヤが1本減るため、ボンディングワ
イヤによる不良に対して信頼性が向上する。 更にグラ
ンド端子用ポンデイ6ングパツドも不要となるので、素
子形成領域を広くすることが可能である。
イヤによる不良に対して信頼性が向上する。 更にグラ
ンド端子用ポンデイ6ングパツドも不要となるので、素
子形成領域を広くすることが可能である。
上記実施例においては、基板表面のグランド電極配線2
flを、1ケ所の24型半導体層30により半導体基板
20に接続させた装置について述べたが、1ケ所に限定
されない、 例えば第4図に示すように複数(この例で
は3ケ所)のP11型半導層(30a 、30b 、3
0c )により、グランド電極配線と半導体基板とを電
気接続しても差支えない、 この時の半導体装置のレイ
アウトパターンを第5図に、又電気等価回路図を第6図
に示す、 第4図ないし第6図において、符号26a
、26b 、26cはそれぞれ抵抗領域5b(又は抵抗
2b )、5d (2d )、5f <2f )の
一方の端部に設けられるグランド電極配線で、各グラン
ド電極配線はP′″型半型体導体層30a0b 、30
cにより、いずれも半導体基板20に電気接続される。
flを、1ケ所の24型半導体層30により半導体基板
20に接続させた装置について述べたが、1ケ所に限定
されない、 例えば第4図に示すように複数(この例で
は3ケ所)のP11型半導層(30a 、30b 、3
0c )により、グランド電極配線と半導体基板とを電
気接続しても差支えない、 この時の半導体装置のレイ
アウトパターンを第5図に、又電気等価回路図を第6図
に示す、 第4図ないし第6図において、符号26a
、26b 、26cはそれぞれ抵抗領域5b(又は抵抗
2b )、5d (2d )、5f <2f )の
一方の端部に設けられるグランド電極配線で、各グラン
ド電極配線はP′″型半型体導体層30a0b 、30
cにより、いずれも半導体基板20に電気接続される。
この実施例では、グランド電位となる電極を含み且つ
これに近接するグランド電極配線直下に、P11型半導
層を設け、該電極配線と半導体基板20との電気接続を
素子ごとに実施することが可能となる。 これにより従
来のようにグランド電極配線の引き回しを行なう必要が
なくなり、レイアウトパターン設計の自由度が大幅に増
加すると共に素子形成領域を広くすることができ、集積
度を向上できる。
これに近接するグランド電極配線直下に、P11型半導
層を設け、該電極配線と半導体基板20との電気接続を
素子ごとに実施することが可能となる。 これにより従
来のようにグランド電極配線の引き回しを行なう必要が
なくなり、レイアウトパターン設計の自由度が大幅に増
加すると共に素子形成領域を広くすることができ、集積
度を向上できる。
これまでの実施例では一導電型をP型、反対導電型をN
型とする半導体装置について述べたが、P型とN型とを
入れ替えても同様に適用できることは勿論である。
型とする半導体装置について述べたが、P型とN型とを
入れ替えても同様に適用できることは勿論である。
又本実施例では、モノリシック集積回路として直接結合
増幅半導体装置を取り上げたがこれに限定されない、
即ちモノリシックに形成される半導体装置で、入力端子
対、出力端子対及びバイアス端子対のうち少なくとも2
つ以上の端子対を有し、対をなす一方の端子を共通電位
端子として構成する半導体装置に対し本発明を適用する
ことができる。
増幅半導体装置を取り上げたがこれに限定されない、
即ちモノリシックに形成される半導体装置で、入力端子
対、出力端子対及びバイアス端子対のうち少なくとも2
つ以上の端子対を有し、対をなす一方の端子を共通電位
端子として構成する半導体装置に対し本発明を適用する
ことができる。
[発明の効果]
これまで詳述したように、本発明のグランド端子を有す
るモノリシック半導体装置においては、半導体基板の裏
面をグランド端子用リード板とし、基板表面上に形成さ
れるグランド電極配線と前記リード板とを、基板の厚さ
方向に形成される低抵抗の半導体層により接続し、従来
のグランド端子用ボンディングワイヤを使用しない、
これにより、該ボンディングワイヤによって生ずるグラ
ンド端子側に付加される寄生インダクタンスの影響を取
り除くことができ、極めて高周波特性が優れた半導体装
置を提供することができな、 又前記低抵抗の半導体層
は複数箇所に設けることが可能で、レイアウトパターン
設計の自由度は大幅に増加する。 又グランド電極配線
の引き回し及びグランド端子用ポンディングパッド等が
不要となるので素子領域を広くすることができ、集積度
を向上することができる。 又ボンディングワイヤを使
用しないので、信頼性に劣るボンディング箇所が減少し
、装置の信頼性も向上する。
るモノリシック半導体装置においては、半導体基板の裏
面をグランド端子用リード板とし、基板表面上に形成さ
れるグランド電極配線と前記リード板とを、基板の厚さ
方向に形成される低抵抗の半導体層により接続し、従来
のグランド端子用ボンディングワイヤを使用しない、
これにより、該ボンディングワイヤによって生ずるグラ
ンド端子側に付加される寄生インダクタンスの影響を取
り除くことができ、極めて高周波特性が優れた半導体装
置を提供することができな、 又前記低抵抗の半導体層
は複数箇所に設けることが可能で、レイアウトパターン
設計の自由度は大幅に増加する。 又グランド電極配線
の引き回し及びグランド端子用ポンディングパッド等が
不要となるので素子領域を広くすることができ、集積度
を向上することができる。 又ボンディングワイヤを使
用しないので、信頼性に劣るボンディング箇所が減少し
、装置の信頼性も向上する。
第1図は本発明の半導体装置の一実施例の断面図、第2
図は第1図の半導体装置のレイアウトパターン、第3図
は第1図の半導体装置の等価回路図、第4図は本発明の
半導体装置の他の実施例の断面図、第5図は第4図の半
導体装置のレイアウトパターン、第6図は第4図の半導
体装置の等価回F#1図、第7図は従来の半導体装置の
回路図、第8図はこの従来の半導体装置のレイアウトパ
ターン、第9図は第8図の半導体装置の断面図、第1O
図は第8図の半導体装Iの等価回路図である。 1・・・トランジスタ素子、 2・・・抵抗素子、3a
、 23a ・・・入力端子、 3b 、 23b
・・・出力端子、 3C,23c・・・バイアス端子、
3d。 23d・・・共通電位端子(グランド端子)、 4・・
・トランジスタ領域、 5・・・抵抗領域、 6.26
・・・電極を含む電極配線、 7・・・ポンディングパ
ッド、 8・・・ボンディングワイヤ、 9・・・リー
ド部材、 10.20・・・半導体基板、 21・・・
第1エピタキシャル層、 22・・・第2エピタキシャ
ル層、26a 、26b 、26c 、26g”−グラ
ンド電極配線、 30.30a 、30b 、30c
・・・低比抵抗の一導電型半導体層。 第1図 第 p道 第 0℃ 第 図 第 図 第10図
図は第1図の半導体装置のレイアウトパターン、第3図
は第1図の半導体装置の等価回路図、第4図は本発明の
半導体装置の他の実施例の断面図、第5図は第4図の半
導体装置のレイアウトパターン、第6図は第4図の半導
体装置の等価回F#1図、第7図は従来の半導体装置の
回路図、第8図はこの従来の半導体装置のレイアウトパ
ターン、第9図は第8図の半導体装置の断面図、第1O
図は第8図の半導体装Iの等価回路図である。 1・・・トランジスタ素子、 2・・・抵抗素子、3a
、 23a ・・・入力端子、 3b 、 23b
・・・出力端子、 3C,23c・・・バイアス端子、
3d。 23d・・・共通電位端子(グランド端子)、 4・・
・トランジスタ領域、 5・・・抵抗領域、 6.26
・・・電極を含む電極配線、 7・・・ポンディングパ
ッド、 8・・・ボンディングワイヤ、 9・・・リー
ド部材、 10.20・・・半導体基板、 21・・・
第1エピタキシャル層、 22・・・第2エピタキシャ
ル層、26a 、26b 、26c 、26g”−グラ
ンド電極配線、 30.30a 、30b 、30c
・・・低比抵抗の一導電型半導体層。 第1図 第 p道 第 0℃ 第 図 第 図 第10図
Claims (1)
- 【特許請求の範囲】 1 低比抵抗で、共通電位端子用リード部材を兼ねる一
導電型の半導体基板と、この半導体基板上に形成される
高比抵抗の一導電型の第1エピタキシャル層と、第1エ
ピタキシャル層上に形成される反対導電型の第2エピタ
キシャル層と、第2エピタキシャル層の表面上から選択
的に形成され、第2及び第1のエピタキシャル層を通り
前記半導体基板に達すると共に第2エピタキシャル層と
PN接合により分離される低比抵抗の一導電型半導体層
とを、 具備することを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081290A JPH063840B2 (ja) | 1989-03-31 | 1989-03-31 | 半導体装置 |
EP19900104978 EP0395862A3 (en) | 1989-03-31 | 1990-03-16 | Semiconductor device comprising a lead member |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1081290A JPH063840B2 (ja) | 1989-03-31 | 1989-03-31 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02260561A true JPH02260561A (ja) | 1990-10-23 |
JPH063840B2 JPH063840B2 (ja) | 1994-01-12 |
Family
ID=13742252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1081290A Expired - Fee Related JPH063840B2 (ja) | 1989-03-31 | 1989-03-31 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
EP (1) | EP0395862A3 (ja) |
JP (1) | JPH063840B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5652460A (en) * | 1995-10-06 | 1997-07-29 | California Micro Devices Corporation | Integrated resistor networks having reduced cross talk |
SE515158C2 (sv) * | 1999-02-10 | 2001-06-18 | Ericsson Telefon Ab L M | Halvledaranordning med jordanslutning via en ej genomgående plugg |
JP4626935B2 (ja) * | 2002-10-01 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3423650A (en) * | 1966-07-01 | 1969-01-21 | Rca Corp | Monolithic semiconductor microcircuits with improved means for connecting points of common potential |
DE3213503A1 (de) * | 1981-04-14 | 1982-12-02 | Fairchild Camera and Instrument Corp., 94042 Mountain View, Calif. | Ingetrierter schaltkreis |
-
1989
- 1989-03-31 JP JP1081290A patent/JPH063840B2/ja not_active Expired - Fee Related
-
1990
- 1990-03-16 EP EP19900104978 patent/EP0395862A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
JPH063840B2 (ja) | 1994-01-12 |
EP0395862A2 (en) | 1990-11-07 |
EP0395862A3 (en) | 1992-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5534465A (en) | Method for making multichip circuits using active semiconductor substrates | |
US9263559B2 (en) | Semiconductor device and radio communication device | |
US3423650A (en) | Monolithic semiconductor microcircuits with improved means for connecting points of common potential | |
US3373323A (en) | Planar semiconductor device with an incorporated shield member reducing feedback capacitance | |
JPH0227819B2 (ja) | ||
TWI752598B (zh) | 放大電路之單位單元及功率放大器模組 | |
JPH05251963A (ja) | 高利得モノリシックマイクロ波集積回路増幅器 | |
JP3325396B2 (ja) | 半導体集積回路 | |
US5027183A (en) | Isolated semiconductor macro circuit | |
TWI719455B (zh) | 半導體裝置 | |
US5773873A (en) | Semiconductor device having multi-emitter structure | |
JPH02260561A (ja) | 半導体装置 | |
JP4031032B2 (ja) | 不所望なキャパシタンスを補償する手段を有する電子集積回路装置 | |
CN111916494A (zh) | 半导体装置 | |
US4646125A (en) | Semiconductor device including Darlington connections | |
JPS6098659A (ja) | 直列接続トランジスタを有する半導体集積回路 | |
JP3483174B2 (ja) | 複合回路部品 | |
JP3084474B2 (ja) | 複合半導体素子及びこれを使用した回路装置 | |
JPH0453104B2 (ja) | ||
JPH0526769Y2 (ja) | ||
JPH0629466A (ja) | 半導体集積回路 | |
JPH10256467A (ja) | シリコン高周波集積回路 | |
JPH0249733Y2 (ja) | ||
JPS5984541A (ja) | 半導体装置 | |
JP2001127167A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 15 |
|
LAPS | Cancellation because of no payment of annual fees |