DE3213503A1 - Ingetrierter schaltkreis - Google Patents

Ingetrierter schaltkreis

Info

Publication number
DE3213503A1
DE3213503A1 DE19823213503 DE3213503A DE3213503A1 DE 3213503 A1 DE3213503 A1 DE 3213503A1 DE 19823213503 DE19823213503 DE 19823213503 DE 3213503 A DE3213503 A DE 3213503A DE 3213503 A1 DE3213503 A1 DE 3213503A1
Authority
DE
Germany
Prior art keywords
circuit
layer
area
conductivity type
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823213503
Other languages
English (en)
Inventor
James R. 95014 Cupertino Calif. Kuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of DE3213503A1 publication Critical patent/DE3213503A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5286Arrangements of power or ground buses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Fairchild Camera and Instrument Corporation 464 Ellis Street
Mountain View, Calif. /USA
Integrierter Schaltkreis
Die Erfindung bezieht i;ich auf einen integrierten Schaltkreis, insbesondere auf die Auslegung bzw. Anordnung eines Systems oder einer Folge von Transistoren, die an einen Leiter angeschlossen r.ind. insbesondere bezieht sich die Erfindung auf eine Technik, mittels der eine größere Anzahl von Transistoren auf einem gegebenen Flächenbereich eines Schaltkreischips untergebracht werden können, ohne daß dadurch die Leistungsdaten der Transistoren nachteilig beeinflußt würden.Die Erfindung bezieht sich zugleich auf eine Technik, mittels der bestimmte Potentialpegel in einer integrierten Schaltung herabgesetzt werden können, indem der Widerstand bestimmter Verbindungen verringert wird.
Seit dem Aufkommen integrierter Schaltkreise wurde eine Vielzahl von Auslegungsmethoden entwickelt, um die Anzahl von Schaltkreiselementen zu vergrößern, die auf einem Schaltkreischip gegebener Größe untergebracht werden können. Packungen integrierter Schaltkreise weisen eine Mehrzahl von Leitern auf zum Anschluß an eine Schaltungsplatte, in die die Leiter eingestöpselt werden. Eine relativ kleine Anzahl von Normgrößen solcher Packungen liegen vor, um die Massenherstellung in standardisierten Komponentengrößen zu ermöglichen. Die Möglichkeit, die Anzahl von Schaltkreisfunktionen zu erhöhen, die mit einer gegebenen Packungsgröße erzielbar ist, erlaubt eine deutliche Kostenherabsetzung.
Die Verwendung solcher standardisierter Packungen, wie auch die bekannten Beziehungen zwischen der Chipgröße der integrierten Schaltung und der Ausbeute begrenzen die die Größe der Chips für integrierte Schaltkreise. Integrierte Schaltkreise mit einem System von Leistungstransistoren, die Treibersignale für andere, außerhalb des integrierten Schaltkreises angeordnete Schaltungselemente liefern, sind bekannt. Bei solchen Systemen von Leistungstransistoren ist es höchst wichtig, gleichförmige Ausgänge für alle Transistoren des Systems vorzusehen, um Unterschiede in der Betriebsweise derjenigen Schaltungselemente zu vermeiden, die für Ansteuerung durch die Treiberausgänge der Treibertransistoren angeschlossen sind. Dies ist insbesondere zutreffend, wenn ein System von Leistungstransistoren vorliegt, die jeweils mit ihren Ausgängen an identische Schaltungselemente angeschlossen sind, die ihrerseits in identischer Weise arbeiten sollen.
Eine besonders schwierig zu lösende Aufgabe solcher Leistungstransistorsysteme besteht bei der Treiberansteuerung von Thermodruckkopfelementen. Derartige Thermodruckkopfelemente müssen jeweils sowohl schnell als auch untereinander identisch arbeiten, damit man gleichförmige Zeichen mit akzeptabler Geschwindigkeit ausdrucken kann. In der Vergangenheit war die Notwendigkeit, identische Treibersignale von Leistangstransistoren bereitzustellen, die bei der Ansteuerung thermischer Druckköpfe verwendet werden, eine erhebliche Beschränkung bezüglich der Anzahl solcher Leistungstransistoren, die auf einem integrierten Schaltkreis gegebener Größe untergebracht werden können.
Wenn eine Anzahl von Transistoren in einem System jeweils an einen gemeinsamen Leiter angeschlossen ist, besteht ein erheblicher Spannungsabfall längs des Leiters, was zu Veränderungen in den Signalen führt, die den an die Leitung angeschlossenen Transistoren zugeführt werden. Ein in der Vergangenheit vorgeschlagener Versuch zum Minimal-
halten der Veränderungen in den Ausgängen solcher Transistoren bestand darin, die Größe des Leiters über seine Länge zu verringern. Das Ergebnis besteht darin, daß der relative Widerstand der Leitung nahe ihrem Beginn verringert wird, womit auch der Spannungsabfall über ihrer Länge abnimmt.
Zwar kann man auf diese Weise die Veränderungen in den AusgangsSignalen von den Transistoren in dem System verringern, doch erhält man dann eine Auslegung, die enger wird, wenn man sich dem Ende des Leiters nähert. Eine solche Form bedeutet eine Verschwendung /on Chipfläche, weil die integrierten Schaltkreise und einzelnen Schaltungskomponenten, die auf dem Chip unterzubringen sind, beinahe immer in rechteckigen Formen vorliegen.
Es ist ferner bei der Auslegung integrierter Schaltkreise bekannt, einen Bereich des Schaltkreises zur Ausbildung einer in Sperrichtung vorgespannten P-N-Grenzschicht auszunutzen, um Schaltkreiselemente beidseits der Schicht als Schaltkreismasse zu verwenden, um so die Notwendigkeit eines getrennten Massemetallisationsanschlusses zu elminieren. Das Ergebnis ist eine deutliche Vereinfachung der Schaltkreisanordnung, was eine kleinere Chipgröße zu verwenden gestattet. Wenn jedoch die Dotierungskonzentration an der Oberfläche eines solchen Isolationsbereiches niedrig ist, resultiert ein unakzeptabel hoher Widerstand im Isolationsbereich. Ein solcher hoher Widerstand kann die richtige Arbeitsweise eine integrierten Schaltkreises dann stören, wenn Transistoren nahe dor Schaltkreismasse ausgeschaltet werden sollen, während Transistoren, die weiter entfernt liegen von Schaltkreismasse entsperrt werden sollen.
Während demgemäß die Auslegung von integrierten Schaltkeisen eine hochentwickelte Technik darstellt, verbleiben immer noch Notwendigkeiten für Verbesserungen in der Anordung eines Systems oder Feldes von Transistoren, die gemeinsam an eine Leiterbahn angeschlossen sind,
Aufgabe der vorliegenden Erfindung ist es, ein System oder ein Feld von Transistoren in einer integrierten Schalturig zu schaffen, wobei die Transistoren gleichförmige Ausgangsspannungen liefern,und die Anordnung platzsparend auf dem Chip untergebracht werden kann. Im Ergebnis soll die Anzahl der Leistunqstransistoren auf dem Chip gegebener Größe gesteigert worden können, wobei insbesondere an die Anwendung zur Ansteuerung von Thermodruckköpfen gedacht ist, weil dort eine Anzahl von Transistoren vorzusehen sind, die jeweils gleichförmige Ausgangsspannungen liefern. Dabei soll ein verbesserter AnschLuß an die Schaltkreismasse möglich sein unter Verwendung eines Isolationsbereiches in dem integrierten Schaltkreis. Der Widerstand der Strecke zum Masseanschluß soll verringert werden, damit der Schaltkreis gleichwohl zuverlässig arbeiten kann.
Die oben umrissene Aufgabe wird gemäß der Erfindung durch die im Patentanspruch 1 angegebenen Merkmale gelöst.
Demgemäß weist der integrierte Schaltkreis ein System oder ein Feld oder eine Serie von Transistoren auf, die je-2a wells mit einer Elektrode gemeinsam an eine Leiterbahn oder ιΛίηοη Loiter anqei.cih 1.ο;;·-;οη sind, der einen Teil des integrierten Schaltkrt isos bildet. Die Elektroden der Transistoren liegen im Abstand längs des Leiters und weisen eine abnehmende Länge aui in der gegebenen Richtung längs des Leiters. Der Leiter selbst weist eine zunehmende Breite in derselben gegebenen Richtung auf. Die Verringerung der Elektrodenlänge und die Erhöhung der Breite des Leiters sind so ausgelegt, daß die Elektroden und Leiter eine generell rechteckige Kontur annehmen. Es ist festzuhalten, daß die Änderung der Elektrodenlänge der Transistoren längs des Leiters eine Differenz in dem Durchschaltspannungsabfall f.'Ur di.o Transistoren einführt. Indem man die Elektrodenlänge der Transistoren abnehmend gestaltet entsprechend der zunehmenden Broito des Leiters, hat der Einschaltspannungsabfall der Transistoren die Tendenz, den Spannungsabfall
über dem Leiter selbst zu kompensieren.
In einer bevorzugten Ausführungsform für die Praxis hat' die Leiter Fortsätze, die im wesentlichen senkrecht zu seinem Hauptbereich verlaufen, so daß sich eine kammähnliche Gestalt ergibt, wobei Ohm'scher Kontakt mit den Emitterelektroden der Transistoren vorliegt. In dieser Ausführungsform bildet der Haupt toil de:; Leiters eine erste generell trapezförmige Form, also mit einem relativ breiten Ende und einem relativ schmalen Ende. Die Fortsätze, welche den Ohm1-schen Kontakt zu den Emitterelektroden herstellen, die Emitterelektroden selbst und der Rest der Transistorgeometrie bilden eine zweite generell trapezförmige Gestalt mit komplementären, relativ schmalen bzw. relativ breiten Enden bezüglich der entsprechenden Enden der ersten Trapezform.
Gemäß einem weiteren Aspekt der Erfindung ergibt sich ein verbesserter integrierter Schaltkreis, bei dem Schaltkreiselemente elektrisch voneinander durch eine in Sperrrichtung vorgespannte P-N-Schicht isoliert sind. Elektroden der isolierten Schaltkreisel<-ment'ä werden elektrisch angeschlossen durch eine gemeinsame Verbindung mit einem ersten Bereich, der verwendet wird ?:ur Ausbildung der in Sperrrichtung vorgespannten P-N-Schicht. Mittel sind vorgesehen zum Absenken des Widerstandes in einer leitenden Strecke einschließlich der Verbindung und des Kastenbereichs. Diese Mittel umfassen einen zweiten Bereich gleichen Leitfähigkeitstyps wie der erste Bereich und sind in dem ersten Bereich enthalten. Der zweite Bereich weist eine höhere Dotierungsverunreinigungskonzentration auf als der erste Bereich. Durch Kontaktbildung mit dem höher dotierten zweiten Bereich wird der Widerstand in der Verbindung erheblich herabgesetzt. DieseTechnik ist besonders nützlich, wenn der Fall vorliegt, daß jede der Elektroden der isolierten Schaltkreiselemente mit Masse verbunden ist über den ersten und zweiten Bereich.
Die Unteransprüche definieren zweckmäßige Weiterbildungen des Erfindungsgegenstandes.
Ausführungsbeispiele des Gegenstandes der Erfindung werden nachstehend unter Bezugnahme auf die beigefügten Zeichnungen im einzelnen erläutert.
Fig. 1 ist eine Grundrißdarstellung eines Ausschnitts aus einem integrierten Schaltkreis, bei dem die Erfindung angewandt wird,
Fig. 2 ist ein schematisches Schaltkreisdiagramm einer Ausfuhrungsform der Erfindung, Fig. 3 ist eine vergrößerte fotografische Grundriß-
darstelluny einer Ausführungsform eines integrierten Schaltkreises unter Verwendung der Erfindung, Fig. 4 ist eine vergrößerte Grundrißdarstellung einer Diffusionsmaske für die Modifikation der Ausführungsform der Erfindung gemäß Fig. 3, Fig. 5 ist einevergrößerte Grundrißdarstellung eines
teilweise fertiggestellten integrierten Schaltkreises gemäß der Erfindung, Fig. 6 ist ein verallgemeinerter Schnitt durch den integrierten Schaltkreis nach Fig. 5,
Fig. 7 ist eine vergrößerter Grundrißdarstellung des Abschnitts 7 des integrierten Schaltkreises nach Fig. 5, stellt jedoch den vollständigen SchaJ tkrei.s dar,
Fig.8 ist ein S ;hnitt nach Linie 8-8 der Fig, I1 Fig. 9 ist ein Schnitt nach Linie 9-9 in Fig. 7, Fig. 1o ist ein ;;chematisches Schaltkreisdiagramm für das Verständnis der Ausführungsformen gemäß Fig. 4 bis 9.
In Fig. 1 ist ein Abschnitt 1o eines integrierten Schaltkreises gemäß der Erfindung dargestellt. Erste und zweite Reihen 12 und 14 von Ausgangsleistungstransistorpaaren 15 befinden sich beidseits von Schenkeln 16 und 18 einer im allgemeinen U-förmigen Basismetallisierung 2o, die aus Aluminium
gefertigt wird und einen kloinen Kupferanteil entsprechend der üblichen Praxis in der Halbleiterfertigung aufweisen kann. Alternativ könnte die Metallisierung'2ö aus Gold oder einem anderen leitenden Meta Ll bestehen» wie es üblicherweise für diesen Zweck ._ e. in-ao-so-fc-z fc wird-. · Jedes" deT"Tifans is torpaare 15 wird durch Verwendung von dotierten Bereichen in einem Halbleitersubstrat 22 hergestellt entsprechend der üblichen Technik bei integrierten Schaltkreisen. Eine Oxidschicht oder andere Isolierschicht (nicht dargestellt) ist über dem Halbleitersubstrat 22 vorgesehen mit Ausnahme der Stellen, wo Ohm1scher Kontakt mit dem Substrat 22 oder dotierte Bereiche innerhalb des Substrats 22 gewünscht werden. Die Metallisierungsschicht 2o wird dann über der Isolierschicht vorgesehen und bewirkt Ohm'sehen Kontakt mit den Transistorpaaren 15 durch Kontaköffnun-jen (nicht dargestellt) in den isolierenden Bereichen. Kontakte 24 führen Ausgangssignale von den Transistorpaaren 15.
Die Schenkel 16 und 1 >3 der Metallisierung 2o weisen eine abnehmende Breite auf, wenn man längs ihrer Länge nach unten in der Zeichnung fortschreitet, wobei diese abnehmende Breite durch die Pfeile 19 angedeutet ist. Die Breite der Schenkel nimmt schrittweise für jedes der Transistorpaare 15 ab. Demgemäß werden die Emitter 21 der Ausgangstransitorpaare 15 immer langer, wobei jedes Paar längs der Schenkel 16 und 18 der Metallisierung 2o sich abwärts erstreckt. Der oben verwendete Ausdruck "Emitterlänge" bezieht sich auf die Abmessung des Emitterbereichs 21 senkrecht zu den Schenkeln 16 und 18 der Metallisierung 2o.Die Vergrößerungen der Emitterlänge der Transistorpaare 15 entspricht demgemäß der Verringerung der Breite der Schenkel 16 und 18, so daß die Kombination jeweils eines Metallisierungsschenkels 16 bzw. 18 mit den zugeordneten Transistorpaaren 15 eine Rechteckform ausbildet. Im Ergebnis können andere rechteckige integrierte Schaltkreiskomponenten (nicht dargestellt) unter guter Ausnutzung rings um die Metallisierung 2o und
V t *
-ff-Ό
die Transistorpaare 15 untergebracht werden. Zusätzlich haben horizontale N+-Diffus ionen 2 6 abnehmende Längen entsprechend den abnehmenden Breiten der Schenkel 16 und 18. Die N+- Diffusionen 26 schneiden sich mit vertikalen Isolationsdiffusionen 2 8 in konventioneller Weise.
Fig. 2 zeigt die schematische Schaltung eines Darlington-Transistorpaares 15, was für das weitere Verständnis der Erfindung nützlich ist. Die Transistoren Q1 und Q2 sind mit ihren Emittern an Masse angeschlossen mittels Leitungen 2oa bzw. 2ob, wobei die letzere den Widerstand R1 enthält. Die Leitungen 2oA bzw. 2oB entsprechen der Metallisierung 2o in Fig. 1. Die Basis des Transistors Q1 ist über Leitung 3o und Widerstand R2 an eine Quelle positiven
Potentials V angeschlossen. Die Basis des Transistors Q2' cc J
ist ebenfalls über Leitung 32, Widerstand R3, Leitung 3o und Widerstand R2 an die Quelle positiven Potentials +V
CC
angeschlossen. Die Schottky-Diode S1 und die Leitung 32 verbinden den Eingang 36 mit der Leitung 3o. Die Schottky-Diode S2 und die Leitung 33 verbinden den Eingang 4o mit der Leitung 3o. Die Leitung 42 verbindet den Kollektor des Transistors Q1 mit der Ausgangsquelle 2 4 der Schaltung, und die Leitung 44 verbindet den Kollektor des Transistors Q2 über Widerstand R4, welcher den Widerstandswert der Leitung 44 und der Klemme 2 4 in der integrierten Schaltkreisform bei Sättigung von Q2 darstellt, mit der Ausgangsquelle 2 4 der Schaltung.
In der Ausführungsform nach Fig. 1, 3 und 4 haben die Widerstände der Fig. 2 die folgenden Werte:
Widerstand Ohm
R1 1oK
R2 8k
R3 1oK
R4 4 + 2o% von oben nach unten
in dem System (Fig. 3 und 5)
Im Betrieb fließt Ladestrom IT durch Transistor Q2
JLj
nach Masse im Ansprechen auf Steuereingänge, die an den Klemmen 36 und 4o angelegt sind. Wenn der Transistor Q2 vollständig durchgeschaltet ist, besteht ein Spannungsabfall νσΛΙΤ, über ihm. Eine Ausgangsspannung V_.T entwickelt sich zwischen der Ausgangsklemme 2 4 und Masse. Es ist die Spannung V_T, die gleichförmig zu halten ist zwischen den
UL
Transistorpaaren 15, indem die Konfiguration gemäß der Erfindung angewandt wird.
Fig. 3 ist ein vergrößertes Foto eines Darlington-Leistungstransistorpaarsystems in Form eines integrierten Schaltkreises 1oo zur Verwendung als Treiberstufe für einen Thermodruckkopf. Die Darlington-Transistorpaare 15 sind längs den Seiten des integrierten Schaltkreises in demselben allgemeinen Muster angeordnet, wie dies in Fig. 1 angedeutet ist. Emittermetallisierungskontakte 226 erstrecken sich von der Massemetallisierungsleitung 2o in Ohm'schen Kontakt mit den Emitterregionen 22 8 (Fig.8.) über übliche Kontaktöffnungen in der Oxidschicht 22o.
Der Rest des integrierten Schaltkreises 1oo umfaßt verschiedene Eingangs- und Steuerschaltkreise 12o für den integrierten Schaltkreis 1oo als Thermodruckertreiber. Diese Eingangs- und Steuerschaltkreise 12o sind größtenteils konventionell und im Stand der Technik bekannt. Eine Ausnahme ist jedoch der Versorgungsspannungsprüfverstärkerkreis 122, der den Gegenstand einer parallelen Patentanmeldung bildet, auf die hier zu verweisen ist.
Es ist zu erkennen, daß wegen der Auslegung der Darlington-Transistorpaare 15 und der zugehörigen Basismetallisierung 2o gemäß der Lehre der vorliegenden Erfindung derart, daß die abnehmenden Emitterlängen der Darlington-Transistorpaare 15 von der Unterseite zur Oberseite der Fig. 3 kompensiert werden durch eine zunehmende Breite der Metallisierung 2o von unten nach oben in Fig. 3, wobei der verbleibende Platz auf dem integrierten Schaltkreis 1oo
eine umgekehrte T-Form aufweist bzw. zwei Rechtecke umfaßt. Dies ermöglicht, daß die Eingangs- und Steuerkreise 12o sparsam ohne Verwendung von Oberflächenraum in dem integrierten Schaltkreis 1oo ausgelegt werden können.
Wenn die Darlington-Transistorpaare 15 mit gleichförmigen Emitterlängen ausgebildet werden und die Metallisierung 2o eine gleichförmige Breite über Ihre Lange besitzt, betrüge der Spannungsabfall längs der Metallisierung 165 mV, wenn alle sechs Trans is torpaare 15 gleichzeitig mit 1oo mA Strom durchgeschaltet wären. Wenn die Metallisierung 2o in ihrer Breite von 6/I00 mm unten auf II/I00 mm oben entsprechend dem Stand der Technik zunähme, kann dieser Spannungsabfall für den schwierigsten Fall verringert werden auf 13o mV.
Wenn jedoch unter Verwendung der gleichen Breitenzunähme von unten nach oben für die Metallisierung 2o eine Verringerung der Emitterlänge der Darlington-Transistorpaare vorgesehen wird, um eine Kompensation der zunehmenden Breite der Metallisierung 2o zu erzielen, verringert sich die Spannungsfehlanpassung von oben nach unten für die Darlington-Transistorpaarsysteme auf 4o mV. Diese erhebliche Verringerung der Spannungsfehlanpassung tritt ein, weil die Differenz in dem Durchschaltspannungsabfall zwischen obenliegenden und untenliegenden Transistorpaaren 15 in dem System die Tendenz hat, eine Kompensation herbeizuführen für die Metallisierungsspannungsdifferenz von oben nach unten in der Zuleitung 2o.
Gleichzeitig ist die Gesamtumrißform der Darlington-Transistorpaarsysteme und ihrer Zuleitungen rechteckig, so daß die besten Voraussetzungen für die Auslegung des Restes der integrierten Schaltung erzielt werden.
Der integrierte Schaltkreis nach Fig. 3 erreicht die obigen Ergebnisse. Eine Modifikation dieses integrierten Schaltkreises stellt sicher, daß der Schaltkreis richtig unter einem breiteren Bereich von angelegten Signalen arbeitet. Fig. 4 ist eine Draufsicht auf ein Muster einer Diffusionsmaske für einen integrierten Schaltkreis, mit
2οο bezeichnet, verwendbar für die Ausbildung der P++ Diffusionen 2o2 (Fig. 6), enthalten innerhalb P+ Isolationsbefeichen 2o4, was weiter unten näher erläutert wird. Derartige P++ Diffusionen 2o2 werden in Abschnitten eines Siliciumhalbleitersubstrats ausgebildet entsprechend den weißen Bereichen 2o6 in Fig. 4. fotolithografischer Technik, wie dies im Stand der Technik für die Fertigung integrierter Schaltkreise bekannt ist. Wie gezeigt, sind die Breiten der weißen Bereiche 2o6 nahe der Oberseite der Maske 2oo breiter als die weißen Bereiche 2o6 nahe dem Unterteil der Maske 2oo entsprechend der Abnahme der Breite der Metallisierung 2o in Fig. 2. Diese Bereiche werden verwendet, um Massekontakte in der Schaltung herzustellen, wie dies weiter unten erläutert wird.
Fig. 5 ist eine entsprechende Grundrißdarstellung einer Zusammensetzung von Maskenmustern, verwendet für die Herstellung eines integrierton Schaltkreises mit P++ Diffusion 2o2 gemäß Fig. 6, die einen verallgemeinerten Querschnitt des resultierenden integrierten Schaltkreises darstellen. Anders als beim Vorhandensein der Öffnungen 2o6 für die Bildung der P++ Regionen 2o2, entsprechen die Muster nach Fig. 5 jenen, die verwendet werden, um den integrierten Schaltkreis nach Fig. 3 zu erzeugen.
Hinsichtlich des integrierten Schaltkreises mit der Schnittdarstellung nach Fig. 6 soll die Fertigung eines integrierten Schaltkreises 2o1 erläutert werden, welcher die Elemente gemäß dieser Darstellung aufweist. Das Ausgangsmaterial für die Fertigung des integrierten Schaltkreises ist ein Siliciumsubstrat 2o8 vom P-Typ Halbleitermaterial mit einer Resistivität von 1o bis 2o Ohm-cm. Eingebettete N+ Schicht 21o wird im Substrat 2o8 ausgebildet zum Eindiffundieren einer N-Typ Verunreinigung, etwa Antimon, in das Substrat 2o8. Der Flächenwiderstand der eingegrabenen Schicht 21 ο beträgt typischerweise etwa 3o bis 4o Ohm pro Quadrat der Flächeneinheit. Eine N-Epitaxial-
schicht 2o2 läßt man dann aufwachsen über dem Substrat 2o8 und dem eingrabenen N+ Bereich 21o, typischerweise entweder mittels des bekannton Silan oder des Dichlorosilan-Prozesses. Die Epitaxialschicht 21o enthält die Schaltkreiselemente des integrierten Schaltkreises 2o1. Das Dotierungsmaterial vom N-Typ für die Epitaxialschicht 212 ist typischerweise Phosphor. Der spezifische Widerstand für die Epitaxialschicht -212 beträgt etwa 1 bis 1,5 Ohm-cm.
Dann werden P+ Isolationsbereiche 2o4 ausgebildet durch Diffusion einer P-Typ-Verunreinigung, etwa Bor, in die N-Epitaxialschicht 212, und zwar hinreichend tief, so daß sich die P+ Bereiche 2o4 bis in das P-Substrat 2o8 erstrecken. Der Flächenwiderstand der Isolationsbereiche 2o4 beträgt etw 2o bis loo Ohm pro Flächeneinheit.
Dann wird der Basisbereich 214 vom P-Typ in der N-Epitaxialschicht 212 ausgebildet, ebenfalls durch Diffundierenlassen von Bor, jedoch mit einem niedrigeren Dotierungskonzentrat ionspegel, um einen Flächenwiderstand von etwa 1oo bis 15o Ohm pro Flächeneinheitsquadrat auszubilden.
N+ Emitterbereich 216 und N+ Kollektorkontakt 218 werden dann gleichzeitig ausgebildet durch Eindiffundieren einer N-Verunreinigung, etwa Phosphor, in den Baäisbereich 214 bzw. in die Epitaxialschicht 212, so daß man für diese Bereiche einen Flächenwiderstand von etwa 1o Ohm pro Quadrat 5 der Flächeneinheit erhält. Im Ergebnis der aufeinanderfolgenden Diffusions- und weiterer Aufheizschritte während der Herstellung des integrierten Schaltkreises 2o1 tendiert die P-Dotierungskonzentration an der Oberfläche der Isolationsbereiche 2o4 zur Verarmung. Dor Enddiffusionsschritt in der Fertigung des integrierten Schaltkreises 2o1 beträgt in der Ausbildung der P++ Bereiche 2o2 an der Oberfläche der Isolationsbereiche 2o4. Die Bereiche 2o2 werden ebenfalls durch Diffusion von Bor ausgebildet, so daß man einen Flächenwiderstand von etwa 1o Ohm pro Flächeneinheitsquadrat für diese Bereiche erzielt.
Um die Fertigung des integrierten Schaltkreises 2o1 abzuschließen, läßt man dann die Oxidschicht 22o thermisch über der N-Epitaxialschicht 212 und verschiedenen Diffusionsbereichen aufwachsen, wobei Kontaktöffnungen vorgesehen werden, wo Ohm1scher Kontakt mit den Diffusionen erwünscht wird, und Aluminium oder ein anderes geeignetes Kontaktmetall 222 wird an den gewünschten Stellen des Verbindungsmusters niedergeschlagen, wie in Fig. 3 dargestellt, wobei man jeweils konventionelle Techniken verwendet, die aus dem Stand der Technik der Fertigung integrierter Schaltkreise bekannt sind. Die Kontaktmetallisierung 222 wird niedergeschlagen und geätzt gleichzeitig mit der Massemetallisierung 2o (Fig. 2).
Die Figuren 7 und 8 zeigen die Auslegung eines Darlington-AusgangstransLstorpaares 15 entsprechend der Erfindung. Die Isolationsdiffusionen 2o4 und die P++ Diffusion -2o2 entsprechen jenen nach Fig. 6. Abweichend jedoch von der Schaltungskonfiguration nach Fig. 6 ist ein Kontakt zu der P++ Diffusion 2o2 nicht erforderlich für die Darlington-Paare 15. Die Transistoren Q1 bzw. Q2 (siehe auch Fig. 2) befinden sich links bzw. rechts der Auslegung und des Querschnitts nach Fig. 7 und 8. In ähnlicher Weise entspricht die eingegrabene N+ Schicht 21o derjenigen nach Fig. 6 und bildet (zusammen mit der N-Epitaxialschicht 212) die KoI-lektoren beider Transistoren Q1 bzw. Q2. Die Kollektorkontakte 224 dienen dazu, die Kollektoren der Transistoren an die Ausgangsklemme 24 zu legen. Die Emitterkontakte 226 dienen zum Anschluß der Emitter 22 8 an die Massemetallisierung 2o. Die Massekontakte 2 3o, bestimmte Bereiche der Diffusionen 2o4 und 2o2 umfassend, erstrecken sich nach unten zum Substrat 2o8 und sind bei jedem der Darlington-Paare 15 vorgesehen zum Sicherstellen einer korrekturen Masseverbindung der Metallisierung 2o (siehe auch Fig. 3 und 5).
Die Schnittdarstellungen nach Fig. 9 und Fig. 7 zeigen, wie die Einsinkdiffusion 232 verwendet wird, um die Eingangs-
Schottky-Dioden S1 und S2 zur Basis des Transistors Q1 zu überbrücken, ebenfalls über Metallisierung 234. Pig. 9 zeigt ferner die Struktur der Diffusionen 2o4 und 2o2, umfassend die Massekontakte 2 3o. Der ionenimplantierte Bereich 2 36 unter der Isolierschicht 22o umfaßt den Widerstand R3 und verbindet zusammen mit der Metallisation 2 3o die Basis des Transistors Q1 mit dor Basis des Transistors Q2. Ein ähnlicher ionenimplantierter Boreich 238 bildet den Widerstand R1 . Wie in dem Schnitt nach BMg. 6 bilden die P+ Diffusionen 2o4 und P++ Diffusionen 2o2, enthaltend innerhalb des letzteren eine Verbindung niedrigen Widerstand für die Massekontakte 2 3o zum Substrat 2o8. Die Einsinkdiffusionen 232 ändern sich auch in der Länge für die Transistorpaare 15, wenn man von oben nach unten im System nach Fig. 3 und 5 fortschreitet. Die Massekontakte 23o ändern sich ebenfalls in ihrer Breite von oben nach unten in dem System gemäß Fig. 3 und 5.
Das Ergebnis des Vorsehens der P++ Bereiche 2o2 in dem Isolationsbereich 2o4 des integrierten Schaltkreises 2o1 besteht darin, daß dor Widerstand der Schaltungsstrecke zu Masse durch die Metallisierung 221, Bereiche 2o2, Regionen 2o4 und Substrat 2o8 herabgesetzt werden, um ein Drittel bis ein Sechstel ihres typischen Wertes ohne das Vorhandensein der P++ Bereiche 2o2. Die Bedeutung einer solche Verringerung im Massewiderstand in dem integrierten Schaltkreis 2o1 läßt sich abschätzen unter Benutzung des Schaltschemas nach Fig. 1o. Wie dargestellt, ist die Quelle 25o des Stromes I zwischen positivem Potential V und Masse angeschlossen über Leitungen 252 und 254. Ein weiterer Strompfad nach Masse wird durch Leitung 256, Widerstand Rio, Leitung 25 8, Transistor Qio, Leitung 259 und Leitung 254 dargestellt. Der Transistor Q12 bildet einen Teil eines anderen Strompfades zur Masse, der auch die Leitungen 26o und 262 umfaßt.
32135Q3
Bei Ausbildung in Form eines integrierten Schaltkreises ergibt sich, wenn der Transistor Qio wesentlich weiter weg ist'vom Masseanschluß dos integrierten Schaltkreises als der Transistor QI2, eine erhob licht» Gefahr unrichtiger Arbeitsweise, wenn nicht der Wert von R (Masse), welcher die wirksame Masseimpedanz zwischen den Transistoren Qio und Q12 durch den Isolationsbereich 2o4 (Fig. 6) repräsentiert, für den Strom I, der Äquivalentschaltkreis der Stromeinspeisung in Masse nahe dem Transistor Q1o, verringert wird. Damit der Tranistor Q12 gesperrt ist, wenn der Transistor Q1o durchschaltet, muß die folgende Bedingung erfüllt sein: V . des Transistor QIo plus IR(Masse) muß kleiner
Sau
sein als die Basisemitterspannung V, des Transistors Q12. Diese Bedingung kann leicht erletzt werden, wenn entweder I oder R(Masse) zu groß sind. Das Vorhandensein der P++ Oberflächendiffusionen 2o2 im Isolationsbereich 2o4 dient zum Verringern von R (Masse) um ein Drittel bis ein Sechstel desjenigen Wertes, der bei Fehlen der Diffusionen 2o2 vorliegt. Die Verwirklichung dieser Technik in der integrierten Schaltung nach Fig. 3 ergibt die Auslegung des integrierten Schaltkreises, dargestellt durch das Auslegungskompositum nach Fig. 5. Der resultierende integrierte Schaltkreis weist eine erheblich einfachere Auslegung auf als ein entsprechender intregrierter Schaltkreis, bei welchem alle Transistor-Emitter, die mit Masse zu verbinden wären, diesen Anschluß allein durch Metallisierung bewirken, was die einzige Alternative wäre für die Ausführung mit den Äquivalenzschaltkreis. Im Ergebnis ist ein integrierter Schaltkreis mit der Auslegung nach Fig. 5 in der Lage, die Anforderungen für die Einspeisung von Betriebsströmen in die Elemente eines Thormodruckkopi'es zu verfüllen.
Die verbesserte Massoverbindung gemäß der Erfindung kann in anderen Digital- und Analogschaltungsaus legungen in ähnlicher Weise vorgesehen werden, um solche
321350
Masseschleifenprobleme' zu vermeiden, wie sie oben in Verbindung mit Fiq. U) diskutiert wurden, und um die Auslegung des integrierten Schaltkreises zu vereinfachen im Vergleich mit allen metallischen Masseanschlüssen, womit man die Chipgröße für die integrierten Schaltkreise herkömmlicher Bauart, jedoch äquivalenter Leistung verringert.
Aus vorstehender Erläuterung ergibt sich für den Fachmann, daß sich auf diese Weise eine als integrierte Schaltung ausgebildete Leistungstransistoranordnung erzielen läßt, die in der Lage ist, das eingangs genannte Ziel zu erreichen. Die Gleichförmigkeit der Treiberausgänge wird erreicht, während gleichwohl eine rechteckige Form für das Leistungstransistorsystem aufrechterhalten wird einschließelich seiner Zuleitungen, so daß man eine brauchbare Auslegung erhält.
11J Während die Erfindung besonders brauchbar ist für Darlington-Transistorpaare in einer integrierten Schaltung zur Ansteuerung eines Thermodruckkopfes, machen die oben erläuterten Vorteile die Erfindung auch brauchbar für andere Typen von Treiberschaltungen, etwa Anzeigetreiberstufen, Speichertrciberstufen, Hochstromperipherietreiberstufen und dergleichen. Die Erfindung kann auch · verwendet werden mit anderen Systemen von Mehrfachtransistorkombinationen und ist nicht auf Darlington-Transistorpaare beschränkt, und sie ist auch anwendbar bei Systemen von einzelnen Leistungstransistoren. Die Erfindung kann ferner verwendet werden mit anderen Typen von Transistoren als bipolaren Transistoren, etwa bei Feldeffekttransistoren oder dergleichen.
Leerseite

Claims (8)

  1. I)I IMj."L\(i. II. MAIiSCII i^i. i..;.. 1000 Düsseldorf i.
    I) I P L.-1 IV <i. K. S PA RIN(J hhthblstrasse 123
    I)IIM -PIIYS I)Ii W TI liÖUI Postfach HO208
    IiIi l,.-i 1I\^. I)K. W.U. KUIU. TELIiFOM <O2 11) 07 IO S*
    PATENTANWÄLTE
    Fairchild Camera and Instrument Corporation 464 Ellis Street
    Mountain View, Calif./USA
    Paten t a η s ρ r ι c Ii e
    Integrierter Schaltkreis, gekennzeichnet durch
    - ein Substrat eines ersten Leitfähigkeitstyps,
    - eine Schicht eines zweiten, dem ersten gegengesetzten Leitfähigkeitstyps, ausgebildet auf dem Substrat und mit einer oberen Oberfläche versehen,
    - einen ersten Bereich des ersten Leitfähigkeitstyps, der sich zwischen dem Substrat und der oberen Oberfläche der Schicht erstreckt zum Unterteilen der Schicht in zweite und dritte Bereiche des zweiten Leitfähigkeitstyps, voneinander getrennt durch eine P-N-Schicht,
    - Mittel zum Vorspannen der P-N-Schicht in Sperrrichtung zwecks elektrischer Isolation des zweiten und dritten Bereiches vom zweiten Leitfähigkeitstyp gegeneinander,
    - einen vierten Bereich größerer Dotierungskonzentration als der erste Bereich vom ersten Leitfähigkeitstyp, enthalten innerhalb des ersten Bereichs und sich bis zur oberen Oberfläche der Schicht erstreckend,
    - eine auf der Schicht des zweiten Leitfätigkeitstyps ausgebildete Isolationsschicht,
    - Öffnungen in der Isolationsschicht zu dem vierten Bereich und einer Elektrode eines Schaltkreiselements, enthalten in einem der zweiten bzw. dritten Bereiche und
    - Leitungen in den Öffnungen und auf der Isolationsschicht, welche den vierten Bereich und die Elektrode des
    Schaltkreiselementes miteinander verbinden.
  2. 2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß'das Schal tkro hit· lenient ein bipolarer Transistor ist.
  3. 3. Schaltkreis nach Anspruch 2,. dadurch gekennzeichnet, daß die Elektrode des bipolaren Transistors ein Emitter ist.
  4. 4. Schaltkreis nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß das Substrat und der erste Bereich an Masse liegen.
  5. 5. Integrierter Schaltkreis, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß seine Schaltkreiselemente voneinander durch eine in Sperrichtung vorgespannte P-N-Schicht isoliert sind und daß Elektroden der Schaltkreiselemente elektrisch über einen gemeinsamen Anschluß mit dem ersten Bereich verbunden sind, verwendet zur Ausbildung der in Sperrichtung vorgespannt cn P-N-Schicht, daß Mittel zum Verrinqern dos Widersi.iinde:·. in einer Leitungsstrecke, die den Anschluß und den Bi-reich umfaßt, vorgesehen sind, welche Mittel einen zweiten Bereich gleichen Leitfähigkeitstyps wie der erste Bereich umfassen, welcher in dem ersten Bereich enthalten ist und υ ine höhere DotierungsVerunreinigungskonzentration aufweist, als der erste Bereich.
  6. 6. Schaltkreis nach Anspruch 5, dadurch gekennzeichnet, daß die Schaltkreiselemente bipolare Transistoren sind.
  7. 7. Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß die Elektroden der bipolaren Transistoren Emitterelektroden sind.
  8. 8. Schaltkreis nach Anspruch 5, 6 oder 7, dadurch gekennzeichnet, daß die ersten und zweiten Bereiche an Masse 1 Lotjon .
DE19823213503 1981-04-14 1982-04-10 Ingetrierter schaltkreis Withdrawn DE3213503A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US25403281A 1981-04-14 1981-04-14

Publications (1)

Publication Number Publication Date
DE3213503A1 true DE3213503A1 (de) 1982-12-02

Family

ID=22962673

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823213503 Withdrawn DE3213503A1 (de) 1981-04-14 1982-04-10 Ingetrierter schaltkreis

Country Status (4)

Country Link
JP (1) JPS57178358A (de)
DE (1) DE3213503A1 (de)
FR (1) FR2503934A1 (de)
GB (1) GB2096828A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3431676A1 (de) * 1984-08-29 1986-03-13 Robert Bosch Gmbh, 7000 Stuttgart Integrierte leistungsendstufe

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0638471B2 (ja) * 1987-02-09 1994-05-18 三菱電機株式会社 半導体装置
JPH063840B2 (ja) * 1989-03-31 1994-01-12 株式会社東芝 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3423650A (en) * 1966-07-01 1969-01-21 Rca Corp Monolithic semiconductor microcircuits with improved means for connecting points of common potential
US3974517A (en) * 1973-11-02 1976-08-10 Harris Corporation Metallic ground grid for integrated circuits
US4233618A (en) * 1978-07-31 1980-11-11 Sprague Electric Company Integrated circuit with power transistor
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3431676A1 (de) * 1984-08-29 1986-03-13 Robert Bosch Gmbh, 7000 Stuttgart Integrierte leistungsendstufe

Also Published As

Publication number Publication date
GB2096828A (en) 1982-10-20
FR2503934A1 (fr) 1982-10-15
JPS57178358A (en) 1982-11-02

Similar Documents

Publication Publication Date Title
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE3738670A1 (de) Leitfaehigkeitsmodulierter mosfet
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE3823270A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE19701189A1 (de) Halbleiterbauteil
DE1489894B2 (de) In zwei richtungen schaltbares halbleiterbauelement
DE2658090C2 (de) Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand
DE2045567C3 (de) Integrierte Halbleiterschaltung
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE3337156C2 (de)
DE3213504A1 (de) Integrierter schaltkreis mit einem leistungstransistorsystem
DE19534388B4 (de) IGBT-Transistorbauteil
DE3119288A1 (de) Halbleiteranordnung
DE19810579B4 (de) Integrierte Halbleiterschaltungsvorrichtung
DE10054184C1 (de) Transistor mit ESD-Schutz
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE3103785C2 (de)
DE3206060A1 (de) Halbleiteranordnung
DE3002897A1 (de) Torgesteuerter halbleiterbaustein
DE3213503A1 (de) Ingetrierter schaltkreis
EP0226021A1 (de) Thyristor mit schaltbarem Emitter-Kurzschluss
DE2822166A1 (de) Halbleiteranordnung
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
DE2444589A1 (de) Integrierte halbleiterschaltung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee