FR2503934A1 - Circuit integre avec reduction de potentiel - Google Patents

Circuit integre avec reduction de potentiel Download PDF

Info

Publication number
FR2503934A1
FR2503934A1 FR8206419A FR8206419A FR2503934A1 FR 2503934 A1 FR2503934 A1 FR 2503934A1 FR 8206419 A FR8206419 A FR 8206419A FR 8206419 A FR8206419 A FR 8206419A FR 2503934 A1 FR2503934 A1 FR 2503934A1
Authority
FR
France
Prior art keywords
region
transistors
integrated circuit
circuit
conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8206419A
Other languages
English (en)
Inventor
James R Kuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of FR2503934A1 publication Critical patent/FR2503934A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

CE CIRCUIT INTEGRE COMPREND UN RESEAU DE TRANSISTORS AYANT CHACUN UNE ELECTRODE RELIEE A UNE LIGNE CONDUCTRICE. LES ELECTRODES DES TRANSISTORS SONT ESPACEES LE LONG DE CETTE LIGNE ET LEUR LONGUEUR DIMINUE DANS UNE DIRECTION DONNEE DE LADITE LIGNE TANDIS QUE LA LARGEUR DE CETTE LIGNE AUGMENT DANS LA DIRECTION DONNEE. L'ENSEMBLE DES ELECTRODES ET DE LA LIGNE A UNE CONFIGURATION SENSIBLEMENT RECTANGULAIRE. UNE REGION 204 FORMANT UNE JONCTION P-N POLARISEE EN SENS INVERSE POUR ISOLER LES ELEMENTS DE CIRCUIT EST UTILISEE DANS UN TRAJET CONDUCTEUR CONDUISANT A LA MASSE ET COMPORTE UNE REGION DE CONTACT SUPERFICIELLE 202 DE MEME CONDUCTIVITE ET PLUS FORTEMENT DOPEE QUE LA REGION DE LA JONCTION P-N POLARISEE EN SENS INVERSE. CE CIRCUIT EST PARTICULIEREMENT INTERESSANT COMME COMMANDE D'UNE TETE D'IMPRIMANTE THERMIQUE.

Description

CIRCUIT INTEGRE AVEC REDUCTION DE POTENTIEL
1 L'invention concerne la réalisation de circuits intégrés.
Elle concerne plus particulièrement une façon d'agencer un réseau de transistors et une ligne conductrice reliée aux transistors dans un circuit intégré. Elle concerne plus particulièrement une technique permettant de loger un nombre de transistors plus important dans une zone de dimensions données d'un circuit intégré sans compromettre les caractéristiques de fonctionnement des transistors. L'invention concerne également une technique qui réduit certains niveaux de potentiel d'un circuit intégré en diminuant la résistance de
certaines connexions.
Depuis l'invention du circuit intégré, un grand nombre de techniques de réalisation ont été utilisées pour augmenter le nombre d'éléments pouvant être logés dans un circuit intégré de dimensions données. Les boîtiers de circuits intégrés comportant plusieurs conducteurs destinés à être enfichés sur une plaquette existent en nombre relativement faible de dimensions normalisées, pour permettre la fabrication en grande série et une normalisation de l'encapsulation. La possibilité d'augmenter le nombre de fonctions de circuit pouvant être obtenues avec de tels boîtiers de dimensions données permet de réduire fortement le coût. L'utilisation de ces boîtiers normalisés et les relations connues entre les dimensions de la pastille de circuit intégré et son rendement, limitent les
dimensions des pastilles de circuit intégré.
En particulier, on connaît des circuits intégrés comportant un réseau de transistors de puissance qui fournissent des signaux de commande pour d'autres circuits. Il est très important que, dans de tels réseaux de transistors de puissance, ceux-ci fournissent des signaux de sortie uniformes afin d'éviter des différences dans le -2- 1 fonctionnement des circuits recevant ces signaux de commande. Ceci est vrai en particulier dans le cas d'un réseau de transistors de puissance dont les sorties sont reliées à des circuits identiques
devant fonctionner de la même façon.
Une application particulière de ces réseaux de transistors de puissance est de commander des éléments de tête d'imprimante thermique. Ces éléments doivent fonctionner à la fois rapidement et d'une manière identique pour assurer l'impression de caractères uniformes avec une vitesse acceptable. Jusqu'à présent, la nécessité pour les transistors de fournir des signaux de commande identiques a constitué une limitation importante au nombre de
transistors d'un circuit intégré de dimensions données.
Lorsque de nombreux transistors sont reliés à une ligne conductrice commune, il y a, le long de cette ligne, une chute de tension importante qui produit des variations dans les signaux appliqués aux différents transistors. Jusqu'ici, pour minimiser les variations résultantes des signaux de sortie de ces transistors, on a réalisé des lignes conductrices dont la section décroit. Il en résulte une diminution de la résistance relative de cette ligne à
son début, ce qui réduit la chute de tension suivant sa longueur.
Bien que cette solution ait permis de réduire les variations des signaux de sortie des transistors, elle donne un réseau qui se rétrécit lorsqu'on arrive à la fin de la ligne. On pert ainsi une partie importante de surface de circuit intégré car les boîtiers et les circuits individuels qui y sont contenus ont
presque toujours une forme rectangulaire.
Pour la réalisation des circuits intégrés, il est également
connu d'utiliser une région du circuit formant une jonction P-N.
polarisée en sens inverse pour isoler des éléments de circuit de chaque côté de la jonction comme une masse, afin d'éliminer l'utilisation d'une métallisation distincte de masse. Il en résulte une simplification importante de la disposition, permettant d'utiliser une pastille de dimensions plus faibles. Cependant, si la concentration de dopant à la surface d'une telle région d'isolation est faible, il en résulte une résistance élevée inacceptable dans la région d'isolation. Une telle résistance élevée peut interférer avec le fonctionnement correct d'un circuit
2 5503934
-3- 1 intégré lorsque des transistors proches de la nasse doivent être bloqués alors que des transistors éloignés de la masse doivent être
rendus conducteur s.
Ainsi, bien que la réalisation de circuits intégrés soit un art très élaboré, des perfectionnements sont encore nécessaires pour l'agencement d'un réseau de transistors reliés en commun à une ligne conductrice. Par conséquent, l'invention se propose de fournir dans un circuit intégré, un réseau de transistors délivrant des tensions de
sortie uniformes et disposé de façon efficace.
L'invention se propose également d'augmenter le nombre de transistors de puissance dans un réseau de circuit intégré, tout en
maintenant l'uniformité des signaux de sortie de commande.
L'invention se propose aussi de fournir un circuit intégré pour la commande d'une tête d'imprimante thermique comportant un réseau ayant un nombre plus élevé de transistors de commande dont
les tensions de sortie sont uniformes.
L'invention concerne encore une connexion à la masse perfectionnée utilisant une région d'isolation dans un circuit
intégré.
Le circuit intégré suivant l'invention comprend un réseau de transistors ayant chacun une électrode reliée en commun à une ligne conductrice faisant partie du circuit intégré. Les électrodes des transistors sont espacées les unes des autres le long de la ligne conductrice et leur longueur diminue dans une direction donnée le long de cette ligne. La ligne possède une largeur croissante dans la direction donnée. La diminution de longueur des électrodes et l'augmentation de largeur de la ligne conductrice sont telles que les électrodes et la ligne conductrice ont une forme généralement rectangulaire. Le changement de longueur des électrodes le long de la ligne conductrice introduit une différence dans la chute de tension de mise à l'état conducteur pour les transistors. Comme la longueur de l'électrode des transistors diminue lorsque la largeur de la ligne conductrice augmente, cette chute de tension de mise à l'état conducteur des transistors a tendance à compenser la chute de
tension de la ligne conductrice.
De préférence, la ligne conductrice comporte des prolongements sensiblement perpendiculaires à la partie principale -4- 1 de cette ligne conductrice, d'une façon similaire aux dents d'un peigne, et établissant un contact ohmique avec les électrodes d'émetteur des transistors. Dans ce mode de réalisation, la partie principale de la ligne conductrice a une forme généralement trapézoïdale, avec une extrémité relativement large et une extrémité relativement étroite. Les prolongements établissant le contact ohmique avec les électrodes d'émetteur, les électrodes d'émetteur elles-mêmes et les autres éléments des transistors ont un tracé d'ensemble ayant une forme trapézoïdale avec une extrémité relativement étroite et une extrémité relativement plus large
complémentaires de celles de la partie principale de la ligne.
Suivant une autre caractéristique de l'invention, un circuit intégré perfectionné comprend des éléments isolés électriquement les uns des autres par une jonction P-N. polarisée en sens inverse. Les électrodes des éléments isolés sont reliées par une connexion commune avec une première région utilisée pour former la jonction P-N. polarisée en sens inverse. Des moyens sont prévus pour diminuer la résistance dans un trajet conducteur comprenant la connexion et la première région. Les moyens comportent une deuxième région de même type que la première région, et sont contenus à l'intérieur de la première région. La deuxième région possède une concentration d'impuretés dopantes plus élevée que la première. En établissant un contact avec la deuxième région plus fortement dopée, la résistance de la connexion est nettement diminuée. Cette technique est particulièrement intéressante lorsque chacune des électrodes des éléments isolés de circuit est reliée à la masse par
l'intermédiaire des première et deuxième régions.
La présente invention sera mieux comprise à l'aide de la
description suivante d'un mode de réalisation préféré donné à titre
d'exemple en référence aux dessins annexés dans lesquels: - la figure 1 est une vue de dessus d'une partie d'un circuit intégré suivant l'invention; - la figure 2 est un schéma d'un mode de réalisation de l'invention; - la figure 3 est une photographie agrandie d'un mode de réalisation d'un circuit intégré suivant l'invention; -5- 1 - la figure 4 est une vue de dessus agrandie d'un modèle de masque de diffusion pour modifier le mode de réalisation de la figure 3; - La figure 5 est une vue de dessus agrandie d'un circuit intégré suivant l'invention en cours de fabrication; - La figure 6 est une coupe transversale du circuit intégré de la figure 5; - La figure 7 est une vue de dessus agrandie de la partie 7 du circuit intégré de la figure 5, une fois terminé; - la figure 8 est une coupe transversale suivant la ligne 8-8 de la figure 7; - La figure 9 est une-coupe transversale suivant la ligne 9-9 de la figure 7; et - la figure 10 est le schéma d'un circuit utile pour la
compréhension du mode de réalisation des figures 4 à 9.
En se référant maintenant aux dessins et plus particulièrement à la figure 1, on a représenté une partie 10 d'un circuit intégré suivant l'invention. Une première et une deuxième colonne 12 et 14 de paires de transistors de puissance 15 sont disposées de part et d'autre de branches 16 et 18 d'une métallisation 20 de mise à la masse en forme de U, constituée par de l'aluminium et éventuellement par une faible quantité de cuivre. La métallisation 20 pourrait aussi être en or ou en tout autre métal conducteur utilisé de façon classique. Chaque paire de transistors 15 est formée en utilisant des régions dopées dans un substrat semiconducteur 22, suivant des techniques classiques de circuits intégrés. Une couche d'oxyde ou d'autre matériau isolant (non représentée) est prévue sur le substrat semiconducteur 22, excepté aux emplacements o l'on souhaite un contact ohmique avec le substrat 22 ou des régions dopées à l'intérieur du substrat. La couche de métallisation 20 est alors placée sur la couche isolante et établit un contact ohmigue avec les paires de transistors 15 par des ouvertures de contact (non représentées) dans la couche isolante. Des contacts 24 délivrent les signaux de sortie des paires
de transistors 15.
Les branches 16 et 18 de la métallisation 20 ont une
largeur qui décroit par paliers pour chaque paire de transistors 15.
De façon correspondante, la longueur des émetteurs 21 des paires de -6- 1 transistors 15 augmente au fur et à mesure que l'on se déplace vers
le bas le long des branches 16 et 18.
Tel qu'utilisé ici, le terme "longueur d'émetteur' désigne la dimension de la zone d'émetteur 21 perpendiculaire aux branches 16 et 18. Par conséquent, l'augmentation de longueur des émetteurs correspond à la diminution de largeur des branches 16 et 18, de sorte que la combinaison de chacune des branches 16 et 18 et des paires de transistors 15 associées a une forme rectangulaire. Par conséquent, d'autres éléments de circuit intégré rectangulaires (non représentés) peuvent être disposés efficacement autour de la métallisation 20 et des paires de transistors 15. De plus, la longueur de zones de diffusion N+ 26 diminue en correspondance avec la diminution de largeur des branches 16 et 18. Les zones de diffusion N+ 26 coupent des zones verticales de diffusion
d'isolation 28 de façon classique.
La figure 2 rappelle le schéma classique d'une paire de transistors 15 en montage Darlington, pour une meilleure compréhension de l'invention. Les émetteurs des transistors Ql et Q2 sont reliés à la masse par des lignes 20A et 20B, cette dernière contenant la résistance Rl. Les lignes 20A et 20B correspondent à la métallisation 20 de la figure 1. La base du transistor Ql est reliée, par l'intermédiaire d'une ligne 30 et d'une résistance R2, à une tension d'alimentation positive +Vc. La base du transistor Q2 est également reliée, par une ligne 32, une résistance R3, la ligne 30 et la résistance R2, à l'alimentation +V. Une diode Schottky cc Sl et une ligne 34 relient l'entrée 36 à la ligne 30. Une diode Schottky S2 et une ligne 33 relient l'entrée 40 à la ligne 30. Une ligne 42 relie le collecteur du transistor Ql à la borne de sortie 24 du circuit, et une ligne 44 relie le collecteur du transistor Q2 -à la borne de sortie 24 du circuit, par l'intermédiaire d'une résistance R4, qui représente la résistance de la ligne 44 et de la borne 24, se présentant dans le circuit intégré, lors de la
saturation de Q2.
Dans le mode de réalisation intégré des figures 1, 3 et 4, les résistances de la figure 2 ont les valeurs suivantes:
250393 4
-7- 1 Résistance Ohms Ri 10 K
R2 8 K
R3 10 K
R4 4 + 20 % de haut en bas du réseau (Fig. 3 et 5) En fonctionnement, un courant de charge IL circule par le transistor Q2 jusqu'à la masse en réponse à des signaux d'entrée appliqués sur les bornes 36 et 40. Lorsque le transistor Q2 est complètement conducteur, il apparait une chute de tension VSAT a ses bornes. Une tension de sortie VOL apparaît entre la borne de sortie 24 et la masse. C'est cette tension VOL qui est maintenue uniforme pour toutes les paires de transistors 15 grâce à la
présente invention.
La figure 3 est une photographie agrandie d'un réseau 100 de paires de transistors de puissance en montage Darlington réalisé sous forme de circuit-intégré, pour la commande d'une tête d'imprimante thermique. Les paires de transistors 15 sont disposées sur les côtés du circuit intégré, suivant le même modèle général que celui représenté sur la figure 1. Les contacts de la métallisation d'émetteur 226 s'étendent entre les lignes de métallisation de masse et établissent un contact ohmique avec des régions d'émetteur 228 (fig. 8) par l'intermédiaire d'ouvertures de contact classiques
réalisées dans la couche d'oxyde 220.
Le reste du circuit intégré 100 comporte différents circuits 120 d'entrée et de commande de la tête d'imprimante thermique. Ces circuits 120 sont pour la plupart, de conception classiques. Une exception est constituée par les circuits amplificateurs de détection de la tension d'alimentation 122 qui sont l'objet de la demande de brevet français déposée le même jour par la demanderesse et ayant pour titre "Amplificateur détecteur de
tension d'alimentation".
Du fait de la disposition des paires de transistors 15 et de leur métallisation associée 20 de mise à la masse de manière que les longueurs d'émetteur décroissantes soient compensées par une largeur croissante de la métallisation 20, l'espace restant dans le circuit intégré 100 possède une forme de T inversé ou de deux rectangles. Les circuits d'entrée et de commande 120 peuvent alors -8- 1 être disposés de façon efficace sans perdre de surface dans le
circuit intégré 100.
Si les paires de transistors 15 étaient disposées avec des longueurs d'émetteur uniformes et que la métallisation 20 ait une largeur uniforme, la chute de tension le long de la métallisation serait de 165 mV lorsque les six paires de transistors 15 conduisent simultanément, avec un courant de 100 mA chacun. Si la largeur de la métallisation 20 augmente de 76,2 à 139,7 microns comme dans l'art antérieur, cette chute de tension maximale peut être réduite jusqu'à
130 mV.
Par contre, si l'on utilise la même augmentation de largeur de la métallisation 20, plus une diminution de la longueur des émetteurs des paires de transistors qui compense cette augmentation de largeur, on peut réduire la chute de tension jusqu'à 40 mV. Cette réduction importante provient du fait que la différence de tension pour mettre à l'état conducteur, les paires de transistors 15 du haut et celles du bas, a tendance à compenser la différence de tension entre le haut et le bas des lignes conductrices 20. De plus, la forme rectangulaire du réseau de transistors et des lignes conductrices permet la disposition la plus efficace du reste du
circuit intégré.
Le circuit intégré de la figure 3 permet d'obtenir les résultats cidessus. Une modification de ce circuit intégré améliore son fonctionnement pour une gamme plus importante de signaux appliqués. La figure 4 est une vue de dessus d'un masque 200 de diffusion permettant de former des régions de diffusion P++ 202 (fig. 6) contenues dans des régions d'isolation P+ 204. De telles régions de diffusion P++ 202 sont formées dans les parties d'un substrat semiconducteur en silicium correspondant aux zones blanches 206 représentées sur la figure 4, suivant des techniques de fabrication des circuits intégrés. Comme représenté, la largeur des zones blanches 206 est plus importante en haut qu'en bas du masque, en correspondance avec la largeur de la métallisation 20 sur la figure 3. Ces zones sont utilisées pour former des contacts de masse
dans le circuit, comme expliqué plus en détail ci-après.
La figure 5 est une vue de dessus d'une combinaison de masques utilisée pour fabriquer un circuit intégré comportant les régions de diffusion 202 représentées sur la figure 6, laquelle -9- 1 représente une coupe transversale générale du circuit intégré obtenu. A part la présence des ouvertures 206 pour la formation des régions P++ 202, les modèles de la figure 5 correspondent à ceux
utilisés pour fabriquer le circuit intégré de la figure 3.
En se référant maintenant à la coupe transversale du circuit intégré de la figure 6, on va expliquer la fabrication d'un circuit intégré 201 comprenant les éléments représentés. Le matériau de départ pour la fabrication de ce circuit intégré est un substrat en silicium de type P et possédant une résistivité de 10 à 20 ohm-cm. Une couche enterrée N+ 210 est formée dans le substrat 208 en diffusant une impureté de type N, par exemple de l'antimoine, dans le substrat 208. La résistance de -la couche enterrée 210 est généralement comprise entre 30 et 40 ohms par carré. Une couche épitaxiale N- 212 est alors formée sur le substrat 208 et sur la couche enterrée N+ 210 suivant l'un des procédés bien connu au silane ou au dichlorosilane. La couche épitaxiale 212 contient les éléments du circuit intégré 201. Le matériau dopant de type N pour la couche épitaxiale 212 est typiquement du phosphore. La résistivité de la couche épitaxiale 212 est comprise entre environ 1
et 1,5 ohm-cm.
Des régions d'isolation P+ 204 sont alors formées en diffusant une impureté de type P, par exemple du bore, dans la couche épitaxiale 212, suffisamment profondément pour que les régions P+ 204 s'étendent dans le substrat de type P 208. La résistance de couche des régions d'isolation 204 est comprise entre
environ 20 et 100 ohms par carré.
La région de base de type P 214 est alors formée dans la couche épitaxiale 212, également par diffusion de bore, mais avec une teneur en dopant plus faible, pour obtenir une résistance de
couche d'environ 100 à 150 ohms par carré.
La région d'émetteur N+ 216 et le contact de collecteur N+ 213 sont alors formés simultanément en diffusant une impureté de type N, par exemple du phosphore, dans la région de base 214 et dans la couche épitaxiale 212 pour obtenir dans ces régions une
résistance de couche d'approximativement 10 ohms par carré.
Par suite de diffusions ultérieures et autres phases d'échauffement iirant la fabrication du circuit intégré 201, la concentration en dopant de type P à la surface des régions -10- 1 d'isolation 204 a tendance à s'appauvrir. La phase de diffusion finale dans la fabrication du circuit intégré 201 consiste à former les régions P++ 202 à la surface des régions d'isolation 204. Les régions 202 sont également formées par diffusion de bore pour obtenir une résistance de couche d'environ 10 ohms par carré. Pour compléter la fabrication du circuit intégré 201, la couche d'oxyde 202 est formée par croissance thermique sur la couche épitaxiale 212 et différentes ouvertures de contact sont formées dans les régions de diffusion aux endroits o l'on souhaite établir un contact ohmique avec ces régions de diffusion. De l'aluminium ou une autre métallisation de contact appropriée 22 est déposée suivant le modèle d'interconnexion souhaité, comme représenté sur la figure 3, en utilisant des techniques classiques. La métallisation de contact 222 est déposée et attaquée en même temps que la
métallisation de masse 20 (fig. 1).
Les figures 7 et 8 représentent la disposition d'une paire de transistors 15 en montage Darlington. Les régions de diffusion d'isolation 204 et la région de diffusion 202 correspondent à celles représentées sur la figure 6. Cependant, contrairement à la partie de circuit représentée sur la figure 6, un contact avec la zone de diffusion P++ 202 n'est pas nécessaire au niveau des paires de transistors 15. Des transistors Ql et Q2 (voir également fig. 2) sont respectivement disposés à gauche et à droite des figures 7 et 8. De même, une couche enterrée N+ 210 correspond à celle représentée sur la figure 6 et (en association avec la couche épitaxiale N 212) forme les collecteurs des deux transistors Ql et Q2. Des contacts 224 servent à relier les collecteurs de chaque transistor à la borne de sortie 24. Des contacts 226 servent à relier les émetteurs 228 à la métallisation de masse 20. Des contacts de masse 230, comprenant certaines des régions diffusées 204 et 202 se prolongent vers le bas jusqu'au substrat 208, au niveau de chaque paire de transistors 15, pour assurer une mise à la
masse correcte de la métallisation 20 (voir également fig. 3 et 5).
Les figures 9 et 7 montrent comment une région de diffusion de contact profond 232 est utilisée pour relier les diodes Schottky d'entrée Sl et S2 à la base du transistor Q1, également par l'intermédiaire de la métallisation 234. La figure 9 montre en outre la structure des régions de diffusion 204 et 202, comprenant les -11- 1 contacts de masse 230. Une région 236 constituée par implantation d'ions sous la couche isolante 220, formant la résistance R3 avec la couche de métallisation 32, relie la base du transistor Ql à la base du transistor Q2. Une région similaire 238 formée par implantation d'ions forme la résistance Ri. Comme dans la coupe de la figure 6, la région de diffusion P+ 204 et les régions de diffusion P++ 202 qui y sont contenues forment une connexion de faible résistance entre les contacts de masse 230 et le substrat 208. La longueur des régions de diffusion de contact profond 232 varie également pour les paires de transistors 15, de haut en bas du réseau représenté sur les figures 3 et 5. La largeur des contacts de masse 230 varie également de haut en bas du réseau, comme représenté sur les figures
3 et 5.
L'existence des régions P++ 202 dans les régions d'isolation 204 du circuit intégré 201 se traduit par une réduction pouvant atteindre 1/3 à 1/6 de la valeur normale de la résistance du trajet allant à la masse par l'intermédiaire de la métallisation
222, des régions 202, des régions 204 et du substrat 208.
L'importance d'une telle réduction de résistance peut être appréciée à l'aide du schéma de la figure 10. Comme représenté, une source 250 de courant I est branchée entre la tension positive V et la masse, par des lignes 252 et 254. Un trajet de courant supplémentaire vers la masse est formé par une ligne 256, une résistance R10, une ligne 258, un transistor Q10, une ligne 259, et la ligne 254. Un transistor Q12 fait partie d'un autre trajet de
courant vers la masse, comprenant également des lignes 260 et 262.
Si l'on réalise ce circuit sous forme de circuit intégré et, si le transistor Q10 est situé nettement plus loin de la connexion de masse que le transistor Q12, il y a un risque important de mauvais fonctionnement à moins que la valeur de R(GND) soit faible, cette valeur R(GND) représentant l'impédance de masse effective entre les transistors Q10 et Q12 par les régions d'isolation 204 (fig. 6), avec le courant I, pour le circuit
équivalent arrivant à la masse près du transistor Q10.
Pour que le transistor Q12 soit bloqué pendant que le transistor Q10 est conducteur, la condition suivante doit être satisfaite. VSAT du transistor Q10 plus IR(GND) doit être inférieur à la tension base- émetteur Vbe du transistor Q12. Cette -12- 1 condition peut facilement ne pas être satisfaite si soit I, soit R(GND) est trop important. La présence de régions de diffusion P++ 202 dans les régions d'isolation 204 sert à réduire R(GND) jusqu'à 1/3 à 1/6 de sa valeur. La mise en oeuvre de cette technique dans le circuit intégré de la figure 3 donne la disposition représentée par la figure 5. Le circuit intégré résultant possède une disposition nettement plus simple qu'un circuit intégré correspondant dans lequel tous les émetteurs des transistors devant être reliés à la masse le sont par une métallisation, la seule variante pour obtenir une performance équivalente. Il en résulte qu'un circuit intégré agencé de la manière représentée sur la figure 5 permet de satisfaire aux exigences imposées pour fournir des courants de
commande aux éléments d'une tête d'imprimante thermique.
Cette connexion à la masse perfectionnée peut être utilisée de façon similaire dans d'autres circuits numériques et analogiques, pour éliminer des problèmes de masse de type décrit en référence à la figure 10, pour simplifier la disposition du circuit intégré par rapport à des connexions à la masse entièrement métalliques, et, par conséquent, pour réduire les dimensions de la pastille de circuit intégré pour des performances équivalentes, L'invention permet donc d'obtenir un réseau de transistors de puissance sous forme intégrée qui satisfait aux exigences qui lui sont imposées. On obtient une uniformité des signaux de sortie tout en conservant une forme rectangulaire ce qui permet une disposition
efficace.
Bien que l'invention soit particulièrement utile pour réaliser des paires de transistors en montage Darlington en vue de commander une tête d'imprimante thermique, elle peut aussi être utilisée pour d'autres types de circuit de commande, par exemple des circuits de commande d'affichage, de mémoire, et de dispositifs périphériques à courant élevé. L'invention peut également être utilisée pour des réseaux de plusieurs transistors autres que des paires de transistors en montage Darlington, ainsi que pour des réseaux de transistors uniques. L'invention peut également être utilisée avec d'autres types de transistors que les transistors
bipolaires, par exemple des transistors à effet de champs ou autres.
Bien que la description ci-dessus se réfère à une mode de
réalisation préféré, on peut y apporter différentes modifications
sans sortir du cadre de l'invention.
-13-

Claims (1)

1 REVENDICATIONS 1. Circuit intégré, caractérisé en ce qu'il comprend en combinaison - un substrat possédant un premier type de conductivité; - une couche possédant un deuxième type de conductivité opposé au premier, formée sur le substrat et ayant une surface supérieure; - une première région possédant le premier type de conductivité et s'étendant entre le- substrat et la surface supérieure de ladite couche pour diviser ladite couche en une deuxième et une troisième région possédant le deuxième type de conductivité, séparées par une jonction P-N; - des moyens pour polariser en sens inverse la jonction P-N afin d'isoler électriquement l'une de l'autre les deuxième et troisième régions possédant le deuxième type de conductivité; - une quatrième région présentant une concentration en dopant plus importante que celle de la première région et possédant le premier type de conductivité, qui est contenue dans la première région et qui s'étend jusqu'à la surface supérieure de ladite couche; - une couche isolante formée sur la couche possédant le deuxième type de conductivité; - des ouvertures ménagées dans ladite couche isolante jusqu'à la quatrième région et une électrode d'un élément de circuit contenu dans une des deuxième et troisième régions; et - des moyens conducteurs disposés dans lesdites ouvertures et sur ladite couche isolante, ces moyens conducteurs reliant électriquement la quatrième région et l'électrode de l'élément de circuit. 2. Circuit suivant la revendication 1, caractérisé en ce que l'élément de circuit est un transistor bipolaire. 3. circuit suivant la revendication 2, caractérisé en ce que l'électrode du-transistor bipolaire est l'émetteur. -14-
1 4. Circuit suivant l'une des revendications 1 à 3,
caractérisé en ce que le substrat et la première région sont mis à
la masse.
5. Circuit intégré dans lequel des éléments de circuit sont isolés électriquement l'un de l'autre par une jonction P-N polarisée en sens inverse et des électrodes desdits éléments de circuit sont reliées électriquement par une connexion commune à une première région utilisée pour former ladite jonction polarisée en inverse, caractérisé en ce qu'il comprend des moyens pour diminuer la résistance d'un trajet conducteur incluant la connexion et ladite région, ces moyens comprenant une deuxième région de même type de conductivité que la première région, cette deuxième région étant contenue dans la première région et possédant une concentration
d'impureté dopante plus importante que celle de la première région.
6. Circuit suivant la revendication 5, caractérisé en ce
que lesdits éléments de circuit sont des transistors bipolaires.
7. Circuit suivant la revendication 6, caractérisé en ce
que les électrodes des transistors bipolaires sont les émetteurs.
8. Circuit suivant l'une des revendications 5 à 7,
caractérisé en ce que les première et deuxième régions sont mises à
la masse.
FR8206419A 1981-04-14 1982-04-14 Circuit integre avec reduction de potentiel Withdrawn FR2503934A1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US25403281A 1981-04-14 1981-04-14

Publications (1)

Publication Number Publication Date
FR2503934A1 true FR2503934A1 (fr) 1982-10-15

Family

ID=22962673

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8206419A Withdrawn FR2503934A1 (fr) 1981-04-14 1982-04-14 Circuit integre avec reduction de potentiel

Country Status (4)

Country Link
JP (1) JPS57178358A (fr)
DE (1) DE3213503A1 (fr)
FR (1) FR2503934A1 (fr)
GB (1) GB2096828A (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3431676A1 (de) * 1984-08-29 1986-03-13 Robert Bosch Gmbh, 7000 Stuttgart Integrierte leistungsendstufe
JPH0638471B2 (ja) * 1987-02-09 1994-05-18 三菱電機株式会社 半導体装置
JPH063840B2 (ja) * 1989-03-31 1994-01-12 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1154805A (en) * 1966-07-01 1969-06-11 Rca Corp Monolithic Semiconductor Microcircuits with Improved Means for Connecting Points of Common Potential
US3974517A (en) * 1973-11-02 1976-08-10 Harris Corporation Metallic ground grid for integrated circuits
US4233618A (en) * 1978-07-31 1980-11-11 Sprague Electric Company Integrated circuit with power transistor
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1154805A (en) * 1966-07-01 1969-06-11 Rca Corp Monolithic Semiconductor Microcircuits with Improved Means for Connecting Points of Common Potential
US3974517A (en) * 1973-11-02 1976-08-10 Harris Corporation Metallic ground grid for integrated circuits
US4233618A (en) * 1978-07-31 1980-11-11 Sprague Electric Company Integrated circuit with power transistor
US4258379A (en) * 1978-09-25 1981-03-24 Hitachi, Ltd. IIL With in and outdiffused emitter pocket

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 10, no. 6, novembre 1967, pages 850-851, New York (USA); A.J.RIDEOUT: "Contacts to isolation region". *

Also Published As

Publication number Publication date
GB2096828A (en) 1982-10-20
JPS57178358A (en) 1982-11-02
DE3213503A1 (de) 1982-12-02

Similar Documents

Publication Publication Date Title
EP0721218B1 (fr) Circuit intégré de puissance
EP0040125B1 (fr) Dispositif de protection contre les courants de fuite dans des circuits intégrés
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
EP2806457B1 (fr) Dispositif à matrice de diodes à stabilite ameliorée
EP0006474A1 (fr) Procédé de correction du coefficient en tension de résistances semi-conductrices diffusées ou implantées
FR2773265A1 (fr) Circuit de protection d'interface d'abonnes
EP3262403B1 (fr) Capteur d'humidite avec module thermique
EP0614232B1 (fr) Diode de référence dans un circuit intégré bipolaire
EP0620596A1 (fr) Réseau de diodes monolithique
EP0289431B1 (fr) Circuit intégré protégé contre des surtensions
FR2503933A1 (fr) Circuit integre comprenant un reseau de transistors
EP3276662B1 (fr) Structure de protection d'un circuit intégré contre les décharges électrostatiques
FR2523370A1 (fr) Transistor pnp fort courant faisant partie d'un circuit integre monolithique
FR2503934A1 (fr) Circuit integre avec reduction de potentiel
EP0599739B1 (fr) Thyristor et assemblage de thyristors à cathode commune
FR2542946A1 (fr) Amplificateur differentiel a transistors bipolaires realises en technologie cmos
FR2787637A1 (fr) Structure peripherique pour dispositif monolithique de puissance
FR2561470A1 (fr) Filtre transversal a couplage de charges
FR3011121A1 (fr) Assemblage de puces de circuits integres comprenant un composant de protection contre les surtensions
EP0093086A2 (fr) Dispositif semiconducteur bipolaire et circuit MOS incorporant un tel dispositif
FR2764735A1 (fr) Protection du caisson logique d'un composant incluant un transistor mos de puissance integre
FR2982077A1 (fr) Triac a amplification de gachette
EP0220974B1 (fr) Composant semiconducteur de puissance et logique de commande associée
EP2495764B1 (fr) Matrice de détection à conditions de polarisation améliorées et procédé de fabrication
EP0771031B1 (fr) Circuit intégré de régulateur de la tension de charge d'une batterie par un alternateur, notamment dans un véhicule automobile

Legal Events

Date Code Title Description
ST Notification of lapse