WO2020070919A1 - 高周波回路基板の接地構造 - Google Patents
高周波回路基板の接地構造Info
- Publication number
- WO2020070919A1 WO2020070919A1 PCT/JP2019/020861 JP2019020861W WO2020070919A1 WO 2020070919 A1 WO2020070919 A1 WO 2020070919A1 JP 2019020861 W JP2019020861 W JP 2019020861W WO 2020070919 A1 WO2020070919 A1 WO 2020070919A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- hole
- conductor layer
- ground
- circuit board
- frequency circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
- H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
- H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
- H01P3/006—Conductor backed coplanar waveguides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0246—Termination of transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
Definitions
- the embodiment of the present invention relates to a grounding structure for a high-frequency circuit board.
- FIG. 4A is a schematic plan view in which QFN is surface-mounted on the high-frequency circuit board according to the first embodiment
- FIG. 4B is a schematic cross-sectional view along line BB.
- FIG. 5A is a graph showing the ground inductance of the through hole with respect to the thickness of the dielectric substrate
- FIG. 5B is a schematic perspective view of an example of the through hole.
- FIG. 4 is a graph showing ground impedance with respect to a thickness of a dielectric substrate of a through hole.
- FIG. 7A is a schematic plan view in which a terminating resistance of 50 ⁇ is connected between the upper electrode of the microstrip line of the high-frequency circuit board and the ground
- FIG. 7B is a graph showing the results of the electromagnetic field simulation. is there.
- FIG. 8A is a schematic perspective view of the grounding structure of the high-frequency circuit board according to the first comparative example
- FIG. 8B is a schematic plan view thereof
- FIG. 8C is a schematic cross-sectional view along line DD.
- FIG. 9 is a graph illustrating a result of an electromagnetic field simulation when a termination of 50 ⁇ is connected to the high-frequency substrate of the first comparative example.
- FIG. 10A is a schematic perspective view of the grounding structure of the high-frequency circuit board according to the second embodiment
- FIG. 10B is a schematic plan view thereof
- FIG. 10C is a dielectric taken along line AA.
- FIG. 10D is a schematic cross-sectional view of a substrate
- FIG. 10D is a schematic cross-sectional view of a substrate
- the microstrip line upper electrode 65 is provided on the first surface 11.
- the microstrip line upper electrode 65 has at least a first region 61.
- a second region 63 is further provided.
- One end of the microstrip line upper electrode 65 (which is the end of the second region in this drawing) is provided so as to face the first opening 13a and overlap the second opening 13b in plan view.
- the line width W2 at one end is smaller than the line width W1 of the first region 61.
- the microstrip line upper electrode 65 may be provided between the first region 61 and the second region 63, and may have a third region 62 for continuously changing the line width.
- the thickness T11 of the dielectric substrate 110 can be, for example, 0.4 mm.
- the back surface ground electrode 140 is connected to the first ground conductor layer 130.
- the upper ground electrode 150 is connected to the first ground conductor layer 130 and further connected to the back ground electrode 140.
- the length of the ground conductor layer 130 in the first through hole 113 is the same as the thickness T11 of the dielectric substrate 110. Therefore, the ground inductance increases.
- FIG. 10A is a schematic perspective view of the grounding structure of the high-frequency circuit board according to the second embodiment
- FIG. 10B is a schematic plan view thereof
- FIG. 10C is a dielectric taken along line AA
- FIG. 10D is a schematic cross-sectional view of a substrate
- FIG. 10D is a schematic cross-sectional view in which first and second conductor layers are embedded in first through holes.
- the first through hole 13 has a side wall that widens from the boundary between the first opening 13a and the second opening 13b toward the second surface 12. For this reason, the thickness of the dielectric substrate 10 becomes thinner toward the first opening 13a from the end (thickness T1) of the second opening 13b.
- the high-frequency device 90 is an amplifier or an RF switch
- the first conductor layer 80 when the first conductor layer 80 is embedded in the first ground conductor layer 38a provided on the side wall of the first opening 13a, the first conductor layer 80 Is a heat radiation path, so that the thermal resistance is reduced.
- the second conductor layer 82 when the second conductor layer 82 is embedded in the first ground conductor layer 38b provided on the side wall of the second opening 13b, the heat radiation path further expands downward, so that the generated heat is reduced by a heat radiation plate or the like. It is easy to be discharged to the outside via.
- the second conductor layer 82 is made of, for example, a solder material, it becomes easy to bring the second conductor layer 82 into close contact with a heat sink or the like.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
高周波回路基板の接地構造は、誘電体基板と、裏面接地電極と、上部接地電極と、マイクロストリップ線路上部電極と、を有する。誘電体基板は、第1の面と、第2の面と、を有し、第1のスルーホールが設けられる。第1の面における第1のスルーホールの第1の開口は、第2の面における第1のスルーホールの第2の開口よりも小さい。第1の接地導体層は、第1のスルーホール内に設けられる。裏面電極は、第2の面に設けられ、かつ第1の接地導体層と接続される。上部接地電極は、第1の面に設けられ、かつ第1の接地導体層と接続される。マイクロストリップ線路上部電極は、第1の面に設けられる。
Description
本発明の実施形態は、高周波回路基板の接地構造に関する。
MMIC(Monolithic Microwave Integrated Circuit:モノリシックマイクロ波集積回路)のチップは、QFN(Quad Flat Non-leaded Package)のような表面実装パッケージ内に収納されることが多い。
このパッケージはリフロー半田を用いて高周波回路基板に表面実装することができる。この場合、高周波回路基板の反りを低減するには、その誘電体厚さを大きくすることが要求される。
しかし、数GHz以上の高周波において、厚い誘電体基板に設けられたスルーホールを介して接地を行うと接地インダクタンスの増大により高周波特性が低下する。
接地インダクタンスが低減され、数GHz以上において高周波特性が改善された高周波回路基板の接地構造を提供する。
実施形態の高周波回路基板の接地構造は、誘電体基板と、裏面接地電極と、上部接地電極と、マイクロストリップ線路上部電極と、を有する。前記誘電体基板は、第1の面と、前記第1の面とは反対の側に設けられた第2の面と、を有し、第1のスルーホールが設けられる。前記第1の面における前記第1のスルーホールの第1の開口は、前記第2の面における前記第1のスルーホールの第2の開口よりも小さい。前記第1の接地導体層は、前記第1のスルーホール内に設けられる。前記裏面電極は、前記第2の面に設けられ、かつ前記第1の接地導体層と接続される。前記上部接地電極は、前記第1の面に設けられ、かつ少なくとも前記第1の接地導体層と接続される。前記マイクロストリップ線路上部電極は、前記第1の面に設けられる。前記マイクロストリップ線路上部電極は、第1線路幅を有する第1領域を少なくとも有し、一方の端部は前記第1の開口と対向しかつ前記第2の開口に重なるように設けられ、前記一方の端部の第2線路幅は前記第1線路幅よりも狭い。
以下、図面を参照しつつ本発明の実施形態について説明する。
図1(a)は第1の実施形態にかかる高周波回路基板の接地構造の模式斜視図、図1(b)はその模式上面図、図1(c)はA-A線に沿った模式断面図、である。
図1(a)は第1の実施形態にかかる高周波回路基板の接地構造の模式斜視図、図1(b)はその模式上面図、図1(c)はA-A線に沿った模式断面図、である。
高周波回路基板5の接地構造は、誘電体基板10と、第1の接地導体層30と、裏面接地電極40と、上部接地電極50と、マイクロストリップ線路上部電極65と、を有する。
図1(c)に表すように、誘電体基板10は、第1の面11と、第1の面11とは反対の側に設けられた第2の面12と、を有する。誘電体基板10には、第1のスルーホール13が設けられる。第1の面11における第1のスルーホール13の第1の開口13aは、第2の面12における第1のスルーホール13の第2の開口13bよりも小さい。
誘電体基板10の厚さT1を小さくすると、スルーホールの接地インダクタンスが抑えられて高周波特性が良くなるが、その反面、高周波回路基板5の反りが増大するなどにより機械的強度が低下するので好ましくない。このため、誘電体基板10の厚さT1は、たとえば、0.4mmなどとされる。
第1の実施形態の誘電体基板10は、図1(c)のような断面を有する。まず、誘電体基板10を第2の面12の側から切削加工する。第2の開口13bの直径を、1.7mmなどとし、第1の開口13aの直径を0.4mmなどとする。第2の開口13bの第2の面12からの深さT2は、0.3mmなどとする。また第1の開口13aの第1の面11からの深さT3は、0.1mmなどとする。
次に、切削面にメタライズを行う。本図では、第1の開口13aは、3つの領域を含む。第1の接地導電体30は、第1のスルーホール13の側壁13cに設けられる。
裏面接地電極40は、第2の面12に設けられ、かつ第1の接地導体層30と接続される。
上部接地電極50は、第1の面11に設けられ、かつ第1の接地導体層30と接続される。
マイクロストリップ線路上部電極65は、第1の面11に設けられる。マイクロストリップ線路上部電極65は、第1領域61を少なくとも有する。本図において、第2領域63がさらに設けられる。マイクロストリップ線路上部電極65の一方の端部(本図では第2領域の端部となる)は第1の開口13aと対向しかつ第2の開口13bに平面視で重なるように設けられる。一方の端部の線路幅W2は、第1領域61の線路幅W1よりも狭い。なお、マイクロストリップ線路上部電極65は、第1領域61と第2領域63との間に設けられ、線路幅を連続的に変化させる第3領域62を有していてもよい。
図2(a)は第1の実施形態にかかる接地構造を用いてMMICが組み込まれたQFN(Quad Flat Non-leaded Package)を実装する高周波回路基板の模式平面図、図2(b)はB-B線に沿った模式断面図、である。
QFNに信号を入力するためのマイクロストリップ線路上部電極65aと、QFNからの信号を出力するためのマイクロストリップ線路上部電極65bと、が設けられる。また、QFNの入力端子側と出力端子側とに2つの接地構造がそれぞれ設けられる。
QFNに信号を入力するためのマイクロストリップ線路上部電極65aと、QFNからの信号を出力するためのマイクロストリップ線路上部電極65bと、が設けられる。また、QFNの入力端子側と出力端子側とに2つの接地構造がそれぞれ設けられる。
図3(a)はQFNの模式下面図、図3(b)は模式側面図、図3(c)は模式上面図、である。
図3(a)に表すように、QFNの下面には、中央部に設けられた接地電極95、これを囲むように配置されたRF信号入力(RFIN)電極91、RF信号出力(RFOUT)電極92、電源電圧を含むバイアス電源用電極、接地電極(GND)などが配置される。RF信号入力電極91とその両側の接地電極(GND)とのピッチP1は0.5mmなどとされる。なお、図3(c)に表すように、QFNでは、上面に電極パターンなどを設けなくともよい。
図3(a)に表すように、QFNの下面には、中央部に設けられた接地電極95、これを囲むように配置されたRF信号入力(RFIN)電極91、RF信号出力(RFOUT)電極92、電源電圧を含むバイアス電源用電極、接地電極(GND)などが配置される。RF信号入力電極91とその両側の接地電極(GND)とのピッチP1は0.5mmなどとされる。なお、図3(c)に表すように、QFNでは、上面に電極パターンなどを設けなくともよい。
図4(a)は第1の実施形態にかかる高周波回路基板にQFNを表面実装した模式平面図、図4(b)はB-B線に沿った模式断面図、である。
高周波デバイス90は、リフロー半田工程などにより高周波回路基板7に表面実装される。中央に設けられた接地電極95は、高周波回路基板7の上部接地電極50に接続される。高周波デバイス90は、たとえば、増幅器、RFスイッチ、移相器、アッテネータなどとすることができる。その用途は、ミリ波無線装置、小型衛星通信局などを含む。
高周波デバイス90は、リフロー半田工程などにより高周波回路基板7に表面実装される。中央に設けられた接地電極95は、高周波回路基板7の上部接地電極50に接続される。高周波デバイス90は、たとえば、増幅器、RFスイッチ、移相器、アッテネータなどとすることができる。その用途は、ミリ波無線装置、小型衛星通信局などを含む。
第1の実施形態では、第1領域61の線路幅W1を0.8mm、第2領域63の幅W2を0.25mmなどとすることができる。このため、信号端子と、これに隣接した接地電極とが、マイクロストリップ線路上部電極65により短絡することはない。
次に、第1の実施形態において、第1のスルーホール13の側壁に設けられた第1の接地導体層30の接地インダクタンスが低減され数GHz以上での高周波特性が改善されることを説明する。
図5(a)は誘電体基板の厚さに対するスルーホールの接地インダクタンスを表すグラフ図、図5(b)はスルーホールの一例の模式斜視図、である。
図5(b)に表すように、スルーホールは直径がdで、高さがhの円柱形状とする。たとえば、直径dが0.2mmの場合、誘電体基板厚さが0.4mmではインダクタンスが0.25nHである。他方、誘電体基板厚さが0.1mmではインダクタンスが0.04nHと小さくなる。
図5(b)に表すように、スルーホールは直径がdで、高さがhの円柱形状とする。たとえば、直径dが0.2mmの場合、誘電体基板厚さが0.4mmではインダクタンスが0.25nHである。他方、誘電体基板厚さが0.1mmではインダクタンスが0.04nHと小さくなる。
図6は、スルーホールの誘電体基板厚さに対する接地インピーダンスを表すグラフ図である。
直径dが0.2mm、誘電体基板厚さが0.4mmの場合、接地インダクタンスによるインピーダンス(@20GHz)は約30Ωである。他方、直径dが0.2mm、誘電体基板厚さが0.1mmの場合、接地インダクタンスによるインピーダンス(@20GHz)は約5Ωに低減される。
直径dが0.2mm、誘電体基板厚さが0.4mmの場合、接地インダクタンスによるインピーダンス(@20GHz)は約30Ωである。他方、直径dが0.2mm、誘電体基板厚さが0.1mmの場合、接地インダクタンスによるインピーダンス(@20GHz)は約5Ωに低減される。
図7(a)は高周波回路基板のマイクロストリップ線路上部電極と接地との間に終端抵抗50Ωが接続された模式平面図、図7(b)はその電磁界シミュレーションによる電圧定在波比の周波数特性を表すグラフ図、である。
図7(a)に表すように、終端抵抗R1は、マイクロストリップ線路上部電極65と、上部接地電極50と、の間に配置される。図7(b)において、縦軸は電磁界シミュレーションにより求められたVSWR(Voltage Standing Wave Ratio: 電圧定在波比)、横軸は周波数、を表す。第1の実施形態では、線路インピーダンスの不連続や接地スルーホールの不要なインダクタンスによる高周波特性の低下が抑制されている。この結果、40GHzに亘ってVSWRが約1.2以下に押さえられる。なお、高周波共振を抑制するため、必要に応じて、第1の開口13aを複数にする。
図7(a)に表すように、終端抵抗R1は、マイクロストリップ線路上部電極65と、上部接地電極50と、の間に配置される。図7(b)において、縦軸は電磁界シミュレーションにより求められたVSWR(Voltage Standing Wave Ratio: 電圧定在波比)、横軸は周波数、を表す。第1の実施形態では、線路インピーダンスの不連続や接地スルーホールの不要なインダクタンスによる高周波特性の低下が抑制されている。この結果、40GHzに亘ってVSWRが約1.2以下に押さえられる。なお、高周波共振を抑制するため、必要に応じて、第1の開口13aを複数にする。
図8(a)は第1比較例にかかる高周波回路基板の接地構造の模式斜視図、図8(b)はその模式平面図、図8(c)はD-D線に沿った模式断面図、である。
高周波回路基板107の接地構造は、誘電体基板110と、第1の接地導体層130と、裏面接地電極140と、上部接地電極150と、マイクロストリップ線路上部電極165と、を有する。誘電体基板110には、第1のスルーホール113が設けられる。
誘電体基板110の厚さT11は、たとえば、0.4mmなどとすることができる。
裏面接地電極140は、第1の接地導体層130と接続される。また、上部接地電極150は、第1の接地導体層130と接続され、さらに裏面接地電極140に接続される。第1比較例では、第1のスルーホール113内の接地導体層130の長さは、誘電体基板110の厚さT11と同一である。このため、接地インダクタンスが大きくなる。
裏面接地電極140は、第1の接地導体層130と接続される。また、上部接地電極150は、第1の接地導体層130と接続され、さらに裏面接地電極140に接続される。第1比較例では、第1のスルーホール113内の接地導体層130の長さは、誘電体基板110の厚さT11と同一である。このため、接地インダクタンスが大きくなる。
マイクロストリップ線路上部電極165は、第1領域161および第2領域163を有する。第2領域163の一方の端部は第1のスルーホール113と対向するように設けられる。第2領域163の線路幅W12は、第1領域161の線路幅W11よりも狭い。
図9は、第1比較例の高周波回路基板に終端50Ωが接続された時の電磁界シミュレーションの結果を表すグラフ図である。
縦軸はVSWR、横軸は周波数、を表す。線路幅が狭くなる第2領域163の線路インピーダンスの不連続や接地スルーホールの不要なインダクタンス(高さが0.4mm)が大きいため、数GHz以上でVSWRが悪化し始める。たとえば、40GHzにおいてVSWRが約2.8となり高周波特性が低下する。
縦軸はVSWR、横軸は周波数、を表す。線路幅が狭くなる第2領域163の線路インピーダンスの不連続や接地スルーホールの不要なインダクタンス(高さが0.4mm)が大きいため、数GHz以上でVSWRが悪化し始める。たとえば、40GHzにおいてVSWRが約2.8となり高周波特性が低下する。
図10(a)は第2の実施形態にかかる高周波回路基板の接地構造の模式斜視図、図10(b)はその模式平面図、図10(c)はA-A線に沿った誘電体基板の模式断面図、図10(d)は第1のスルーホールに第1および第2導電体層を埋め込んだ模式断面図、である。
第2の実施形態にかかる接地構造では、第1のスルーホール13は、第1の開口13aと第2の開口13bとの境界から第2の面12に向かって拡幅する側壁を有する。このため、誘電体基板10の厚さは、第2の開口13bの端部(厚さT1)から第1の開口13aに向かうに従って薄くなる。また、マイクロストリップ線路上部電極65のテーパ領域62は、第1のスルーホール13の第1の開口13aに向かうに従って、線路幅が狭くなる。マイクロストリップ線路の特性インピーダンスは、線路幅と誘電体基板厚さとの比に依存する。このため、線路幅と誘電体基板厚さとの比を、第1のスルーホール13の第1の開口13aに向かって所定値に保ちつつ、共に減少させるとインピーダンス値を所定値(たとえば、50Ω)に保ちつつ第1の接地導体層38のインダクタンスを低減できる。
第2の実施形態にかかる接地構造では、第1のスルーホール13は、第1の開口13aと第2の開口13bとの境界から第2の面12に向かって拡幅する側壁を有する。このため、誘電体基板10の厚さは、第2の開口13bの端部(厚さT1)から第1の開口13aに向かうに従って薄くなる。また、マイクロストリップ線路上部電極65のテーパ領域62は、第1のスルーホール13の第1の開口13aに向かうに従って、線路幅が狭くなる。マイクロストリップ線路の特性インピーダンスは、線路幅と誘電体基板厚さとの比に依存する。このため、線路幅と誘電体基板厚さとの比を、第1のスルーホール13の第1の開口13aに向かって所定値に保ちつつ、共に減少させるとインピーダンス値を所定値(たとえば、50Ω)に保ちつつ第1の接地導体層38のインダクタンスを低減できる。
誘電体基板10の厚さT1は、たとえば、0.4mmなどとされる。また、第1の開口13aの深さT3は、たとえば、0.1mmなどとすることができる。また、マイクロストリップ線路65の第1領域61の線路幅W1は、たとえば、0.8mm、マイクロストリップ線路65の一方の端部の線路幅W2は、たとえば、0.2mmなどとされる。
高周波デバイス90が、増幅器やRFスイッチである場合、第1の開口13aの側壁に設けられた第1の接地導体層38a内に第1の導電体層80を埋め込むと、第1導電体層80が放熱路となるので熱抵抗が低減される。さらに、第2の開口13bの側壁に設けられた第1の接地導体層38b内に第2の導体層82を埋め込むと、放熱路が下方に向かって放射状にさらに広がるので発生熱が放熱板などを経由して外部に排出され易くなる。第2の導体層82を、たとえば、半田材とすると放熱板などに密着させることが容易となる。
図11は、第2の実施形態の高周波基板に終端50Ωが接続された時の電磁界シミュレーションによる電圧定在波比の周波数特性を表すグラフ図である。
電圧定在波比は、3~40GHzの帯域において1.03以下であり、図7(b)の第1の実施形態における3~40GHzにおいて1.2以下であるのに比較してより低減されている。すなわち、マイクロストリップ線路幅に対する誘電体基板の厚さの比を所定値としつつ接地インダクタンスが低減されるため、高周波特性が改善されている。
電圧定在波比は、3~40GHzの帯域において1.03以下であり、図7(b)の第1の実施形態における3~40GHzにおいて1.2以下であるのに比較してより低減されている。すなわち、マイクロストリップ線路幅に対する誘電体基板の厚さの比を所定値としつつ接地インダクタンスが低減されるため、高周波特性が改善されている。
図12(a)は第2比較例にかかる高周波回路基板の接地構造の模式平面図、図12(b)はE-E線に沿った模式断面図、である。
第1および第2の実施形態によれば、接地インダクタンスが低減され、数GHz以上の高周波数帯において高周波特性が改善された高周波回路基板の接地構造が提供される。このため、本実施形態は、マイクロ波~ミリ波帯通信装置に広く応用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、請求の範囲に記載された発明とその均等の範囲に含まれる。
Claims (6)
- 第1の面と、前記第1の面とは反対の側に設けられた第2の面と、を有し、第1のスルーホールが設けられた誘電体基板であって、前記第1の面における前記第1のスルーホールの第1の開口は前記第2の面における前記第1のスルーホールの第2の開口よりも小さい、誘電体基板と、
前記第1のスルーホール内に設けられた第1の接地導体層と、
前記第2の面に設けられ、かつ前記第1の接地導体層と接続された裏面接地電極と、
前記第1の面に設けられ、かつ少なくとも前記第1の接地導体層と接続された上部接地電極と、
前記第1の面に設けられたマイクロストリップ線路上部電極であって、第1線路幅を有する第1領域を少なくとも有し、一方の端部は前記第1の開口と対向しかつ前記第2の開口に重なるように設けられ、前記一方の端部の第2線路幅は前記第1線路幅よりも狭い、マイクロストリップ線路上部電極と、
を備えた高周波回路基板の接地構造。 - 前記第1の接地導体層は、前記第1のスルーホールの側壁を覆う、請求項1記載の高周波回路基板の接地構造。
- 前記マイクロストリップ線路上部電極は、前記第1領域と前記一方の端部との間に、テーパ領域を有し、
前記テーパ領域の線路幅と前記誘電体基板の厚さとの比は、前記第2の開口の端部と前記第1の開口との間において所定値とされる、請求項1または2に記載の高周波回路基板の接地構造。 - 前記第1のスルーホールの前記側壁の前記第1の接地導体層の内部には、第1の導電体層が埋め込まれる、請求項2記載の高周波回路基板の接地構造。
- 前記第1のスルーホールの前記第2の開口には、第2の導体層が埋め混まれる、請求項4記載の高周波回路基板の接地構造。
- 前記第2の導体層は、半田材を含む請求項5記載の高周波回路基板の接地構造。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019564121A JP7171618B2 (ja) | 2018-10-05 | 2019-05-27 | 高周波回路基板の接地構造 |
EP19853252.5A EP3863113A4 (en) | 2018-10-05 | 2019-05-27 | GROUNDING STRUCTURE FOR A HIGH FREQUENCY PCB |
US16/645,956 US11252814B2 (en) | 2018-10-05 | 2019-05-27 | Grounding structure of high frequency circuit board |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018190092 | 2018-10-05 | ||
JP2018-190092 | 2018-10-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2020070919A1 true WO2020070919A1 (ja) | 2020-04-09 |
Family
ID=70055437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/020861 WO2020070919A1 (ja) | 2018-10-05 | 2019-05-27 | 高周波回路基板の接地構造 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11252814B2 (ja) |
EP (1) | EP3863113A4 (ja) |
JP (1) | JP7171618B2 (ja) |
WO (1) | WO2020070919A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10950562B1 (en) * | 2018-11-30 | 2021-03-16 | Hrl Laboratories, Llc | Impedance-matched through-wafer transition using integrated heat-spreader technology |
US11300587B1 (en) * | 2020-12-21 | 2022-04-12 | Wanshih Electronic Co., Ltd. | High-frequency measurement line structure |
EP4287253A1 (en) * | 2022-06-01 | 2023-12-06 | Aselsan Elektronik Sanayi ve Ticaret Anonim Sirketi | Chip scale qfn plastic packaging system for high frequency integrated circuits |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112701A (ja) | 1982-12-20 | 1984-06-29 | Matsushita Electric Ind Co Ltd | マイクロ波集積回路 |
JPH04297085A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 混成集積回路装置 |
JPH11145335A (ja) * | 1997-11-11 | 1999-05-28 | Toyota Central Res & Dev Lab Inc | 半導体装置及び半導体装置の製造方法 |
JP2002313982A (ja) * | 2001-04-18 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2011172173A (ja) * | 2010-02-22 | 2011-09-01 | Hitachi Metals Ltd | ミリ波回路モジュール及びそれを用いたミリ波送受信機 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5846571Y2 (ja) | 1979-12-04 | 1983-10-24 | 富士通株式会社 | 高周波回路装置 |
JPS6159764A (ja) | 1984-08-30 | 1986-03-27 | Fujitsu Ltd | マイクロ波リ−ドレスパツケ−ジの縦続接続構造 |
JPH0236202U (ja) | 1988-09-01 | 1990-03-08 | ||
JPH03131102A (ja) | 1989-10-17 | 1991-06-04 | Mitsubishi Materials Corp | 半導体素子と回路基板又はキャリヤとの接続方法 |
JPH05327323A (ja) | 1992-05-20 | 1993-12-10 | Matsushita Electric Ind Co Ltd | 共振器 |
EP0718905A1 (en) * | 1994-12-21 | 1996-06-26 | Industrial Technology Research Institute | Surface mountable microwave IC package |
JPH0951209A (ja) * | 1995-08-08 | 1997-02-18 | Nippon Telegr & Teleph Corp <Ntt> | 誘電体基板および配線基板 |
JP3897401B2 (ja) | 1997-06-12 | 2007-03-22 | 沖電気工業株式会社 | 高周波用チップキャリアおよびそれを用いた半導体光制御素子の実装構造 |
JP2010199392A (ja) | 2009-02-26 | 2010-09-09 | Toshiba Corp | 高周波モジュール |
US9526184B2 (en) * | 2012-06-29 | 2016-12-20 | Viasystems, Inc. | Circuit board multi-functional hole system and method |
US20160195432A1 (en) * | 2013-02-27 | 2016-07-07 | Electronics And Telecommunications Research Institute | Optical transceiver module |
US20170318673A1 (en) * | 2016-04-29 | 2017-11-02 | Arista Networks, Inc. | Connector for printed circuit board |
KR102390322B1 (ko) * | 2017-12-19 | 2022-04-26 | 삼성전자주식회사 | 안테나 장치를 포함하는 전자 장치 |
-
2019
- 2019-05-27 JP JP2019564121A patent/JP7171618B2/ja active Active
- 2019-05-27 US US16/645,956 patent/US11252814B2/en active Active
- 2019-05-27 EP EP19853252.5A patent/EP3863113A4/en active Pending
- 2019-05-27 WO PCT/JP2019/020861 patent/WO2020070919A1/ja unknown
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59112701A (ja) | 1982-12-20 | 1984-06-29 | Matsushita Electric Ind Co Ltd | マイクロ波集積回路 |
JPH04297085A (ja) * | 1991-03-13 | 1992-10-21 | Mitsubishi Electric Corp | 混成集積回路装置 |
JPH11145335A (ja) * | 1997-11-11 | 1999-05-28 | Toyota Central Res & Dev Lab Inc | 半導体装置及び半導体装置の製造方法 |
JP2002313982A (ja) * | 2001-04-18 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2011172173A (ja) * | 2010-02-22 | 2011-09-01 | Hitachi Metals Ltd | ミリ波回路モジュール及びそれを用いたミリ波送受信機 |
Non-Patent Citations (1)
Title |
---|
See also references of EP3863113A4 |
Also Published As
Publication number | Publication date |
---|---|
EP3863113A4 (en) | 2022-07-27 |
JPWO2020070919A1 (ja) | 2021-09-16 |
EP3863113A1 (en) | 2021-08-11 |
US20200344874A1 (en) | 2020-10-29 |
JP7171618B2 (ja) | 2022-11-15 |
US11252814B2 (en) | 2022-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7171618B2 (ja) | 高周波回路基板の接地構造 | |
WO2014192687A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP5765174B2 (ja) | 電子装置 | |
US10971466B2 (en) | High frequency module and communication device | |
US20020186091A1 (en) | High-frequency semiconductor device | |
US9203358B2 (en) | Radio frequency amplifier circuit | |
TW201842729A (zh) | 改進效率的對稱的doherty功率放大器 | |
JP6273247B2 (ja) | 高周波半導体増幅器 | |
JP2010087469A (ja) | 高周波パッケージ装置およびその製造方法 | |
JP3829839B2 (ja) | 高周波パッケージ | |
US5852391A (en) | Microwave/millimeter-wave functional module package | |
WO2013099936A1 (ja) | 入出力部材ならびに電子部品収納用パッケージおよび電子装置 | |
JP2006237967A (ja) | 多層高周波回路 | |
JP2015146544A (ja) | Mmic集積回路モジュール | |
JP2003283273A (ja) | マイクロ波集積回路 | |
JP2008270363A (ja) | 高周波パッケージ | |
JP2020088468A (ja) | 増幅器及び増幅装置 | |
US11257734B2 (en) | Thermal management package and method | |
JP2000106386A (ja) | 高周波増幅器 | |
JP2010186962A (ja) | 半導体パッケージおよびその作製方法 | |
US20200335413A1 (en) | Heterogeneous Multi-Layer MMIC Assembly | |
JP6149412B2 (ja) | 電子装置 | |
US20110074012A1 (en) | Substrate with built-in semiconductor element, and method of fabricating substrate with built-in semiconductor element | |
JP3925929B2 (ja) | マイクロ波・ミリ波装置 | |
JP2004186606A (ja) | 高周波用パッケージの実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENP | Entry into the national phase |
Ref document number: 2019564121 Country of ref document: JP Kind code of ref document: A |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19853252 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 2019853252 Country of ref document: EP Effective date: 20210506 |