JP6149412B2 - 電子装置 - Google Patents

Description

本発明は電子装置に関する。

例えばアンプ及びスイッチなどとして機能する半導体を搭載した半導体装置が利用されている。このような半導体装置においては、基板に、半導体層及び信号を流すための配線を形成する。配線は、例えばストリップライン及びマイクロストリップラインなどのような、半導体装置には高周波信号を伝送するための伝送線路を形成する。特許文献１には、高周波信号を伝送するための高周波伝送線路が開示されている。

特開２００２−２９９５２４号公報

伝送線路は例えば信号配線と、基準電位を有する基準層とを含む。良好な周波数特性を得るためには、基準電位を定めることが重要となる。しかしながら、従来の技術では、適切な基準電位を得ることが困難であった。本願発明は、上記課題に鑑み、適切な基準電位を得ることが可能な電子装置を提供することを目的とする。

本発明は、電子素子を含む基体と、前記基体上に設けられ、基準電位と接続される基準層と、前記基準層と対向して設けられ、前記基準層とともに伝送線路を構成する信号配線と、前記基準層と対向して設けられ、一端が前記基準層と導通して接続され、他端が開放され、前記信号配線で伝送される信号の波長をλとすると、３λ／１６以上、５λ／１６以下の長さ、または７λ／１６以上、９λ／１６以下の長さを有する抑圧導体と、を有する電子装置である。

上記構成において、複数の前記抑圧導体が、前基準層の面内に設けられている構成とすることができる。

上記構成において、前記基準層には、外部と接続するための複数の端子が配置されてなり、前記抑圧導体は前記複数の端子の間において、前記基準層と導通して接続されてなる構成とすることができる。

上記構成において、前記抑圧導体は第１の絶縁膜を介して前記基準層上に配置され、前記複数の端子は前記第１の絶縁膜上に設けられた第２の絶縁膜よりも高い位置にある構成とすることができる。

上記構成において、前記抑圧導体はλ／４又はλ／２の長さを有する構成とすることができる。

上記構成において、前記複数の抑圧導体は互いに異なる長さを有する構成とすることができる。

上記構成において、前記端子を囲むように屈曲している構成とすることができる。

上記構成において、前記基体は前記電子素子が形成された半導体層を含み、前記基準層、前記抑圧導体及び前記端子は前記半導体層上に設けられてなる構成とすることができる。

本発明によれば、適切な基準電位を得ることが可能な電子装置を提供することが可能となる。

図１（ａ）は実施例１に係る半導体装置を例示する透視断面図である。図１（ｂ）は半導体装置を例示する平面図である。 図２（ａ）は比較例に係る半導体装置を例示する透視断面図である。図２（ｂ）は比較例における基準層を流れる信号を例示する模式図である。 図３は実施例２における半導体チップを例示する平面図である。 図４は実施例３における半導体チップを例示する平面図である。 図５は実施例４における半導体チップを例示する平面図である。

本発明の実施例について説明する。

実施例１は、基準電位を有する層にスタブ２０を接続する例である。スタブ２０は抑圧導体として機能する。図１（ａ）は実施例１に係る半導体装置１００を例示する透視断面図である。図１（ｂ）は半導体チップ１０ａを例示する平面図であり、半導体チップ１０ａの下面側から絶縁層１４は透視した平面を図示している。

図１（ａ）に示すように、半導体装置１００は、半導体チップ１０ａと基板３０とを含む。半導体チップ１０ａは基板３０に実装されている。半導体チップ１０ａは例えばガリウム砒素（ＧａＡｓ）又は窒化ガリウム（ＧａＮ）系半導体などからなる。半導体基板１２上に絶縁層１４が形成されている。半導体基板１２は例えばＧａＡｓ及びインジウムガリウム砒素（ＩｎＧａＡｓ）などにより形成され、ＦＥＴ（Field Effect Transistor：電界効果トランジスタ）などのトランジスタが構成されている。

絶縁層１４の内部にはマイクロストリップライン１５及びスタブ２０が設けられている。マイクロストリップライン１５は、例えば数十ＧＨｚのような周波数を有する高周波信号を伝送する。マイクロストリップライン１５は信号配線１６及び基準層１８により形成されている。信号配線１６は半導体基板１２に設けられたトランジスタ（不図示）と電気的に接続されている。基準層１８は、信号配線１６と対向するように設けられた、面状の導体層である。基準層１８は、基準電位である接地電位を有する。信号配線１６及び基準層１８はビア配線２４により半田ボール２６（端子）と電気的に接続されている。半田ボール２６のうち、信号配線１６の一端と接続されたものは入力端子Ｉｎ、他端と接続されたものは出力端子Ｏｕｔとして機能する。なお、絶縁層１４のうち基準層１８とスタブ２０との間のものを絶縁層１４ａ（第１の絶縁層）、スタブ２０と半田ボール２６との間のものを絶縁層１４ｂ（第２の絶縁層）とする。

基準層１８と絶縁層１４の下面との間にスタブ２０が設けられている。スタブ２０は、基準層１８と対向するように、基準層１８の面内に設けられている。スタブ２０の一端はビア配線２２（接続部）により基準層１８と電気的に導通して接続され、他端は開放されている。スタブ２０は入力端子Ｉｎと出力端子Ｏｕｔとが並ぶ方向（図１（ｂ）の横方向）に延びる。複数のビア配線２２は、入力端子Ｉｎと出力端子Ｏｕｔとの間であって、半導体チップ１０ａの中央部に位置し、線Ａに沿って配列されている。線Ａは半導体チップ１０ａの中央を通る線分である。

基板３０の上面には端子３２及び３４、下面には接地端子３６が設けられている。端子３４はビア配線３８を介して接地端子３６と電気的に接続されている。端子３２は不図示のビア配線を介して、下面に設けられた不図示の端子と電気的に接続されている。半導体チップ１０ａの信号配線１６は端子３２と、基準層１８は端子３４と電気的に接続されている。半導体チップ１０ａと基板３０とでＧＮＤ（グランド）は共通化されている。

基板３０の下面の端子から入力された高周波信号は、入力端子Ｉｎ及びビア配線２４を介して信号配線１６に入力される。マイクロストリップライン１５は高周波信号を伝送する。高周波信号は半導体基板１２に設けられたトランジスタ（不図示）において増幅され、ビア配線２４、出力端子Ｏｕｔ及び基板３０の端子を介して出力される。

基準層１８とスタブ２０との距離Ｄは例えば３μｍであり、絶縁層１４ａの厚さはＤに等しい。絶縁層１４ｂの厚さＴは距離Ｄより大きい。基準層１８を基準として、半田ボール２６は絶縁層１４ｂよりも高い位置にある。絶縁層１４ｂから突出する半田ボール２６を用いて、半導体チップ１０ａの実装が可能である。スタブ２０の幅Ｗ１は例えば５μｍであり、長さＬ１は例えば０．６ｍｍである。半田ボール２６間のピッチＰ１は例えば０．３ｍｍである。半導体チップ１０ａの縦方向の長さＬ２は例えば１．７ｍｍ、横方向の長さＬ３は例えば２ｍｍである。

絶縁層１４は例えばポリイミドなどの樹脂により形成されており、比誘電率は６である。信号配線１６、基準層１８、スタブ２０、ビア配線２２、２４及び３８、端子３２及び３４は例えば銅（Ｃｕ）などの金属により形成されている。半田ボール２６は例えば錫銀（Ｓｎ−Ａｇ）などを主成分とする半田により形成されている。次に実施例１と比較例とを対照し、接地電位について述べる。

図２（ａ）は比較例に係る半導体装置１００Ｒを例示する透視断面図である。図２（ｂ）は比較例における基準層１８を流れる信号を例示する模式図である。図２（ａ）に示すように、半導体装置１００Ｒは半導体装置１００からスタブ２０及びビア配線２２を取り除いた構成を有する。図２（ｂ）に示すアンプ１３は、半導体基板１２が有するアンプとしての機能を模式的に示したものである。アンプ１３は入力端子Ｉｎに入力された高周波信号を増幅し、出力端子Ｏｕｔに出力する。

信号配線１６には例えば周波数６０ＧＨｚのような高周波信号が流れる。このような高周波信号に対しては、基準層１８から接地端子３６までを接続するビア配線２４及び３８、半田ボール２６及び端子３２のインダクタ成分が無視できない。このため適切な接地電位を得ることが難しい。接地電位が安定しないため、矢印で示すように基準層１８に信号が流れる。例えば出力端子Ｏｕｔから基準層１８を介して流れた信号が入力端子Ｉｎに入力し、フィードバックがかかることがある。フィードバックにより不要な発信が生じるなど、半導体装置１００Ｒの周波数特性が劣化する。また複数の入力端子Ｉｎ及び出力端子Ｏｕｔを備えるマルチポート型の半導体装置においてはポート間で干渉が生じる。干渉により、送信信号と受信信号との混信などが生じる。

実施例１によれば、基準層１８にスタブ２０が接続されているため、基準層１８に流れる信号が抑圧される。信号配線１６を流れる周波数が６０ＧＨｚの信号の波長をλとすると、スタブ２０の長さＬ１は約λ／４である。このため、ビア配線２２は６０ＧＨｚの信号に対して短絡する。信号の振幅はビア配線２２においてゼロとなる。このようにスタブ２０によりＧＮＤが強化されるため、高周波信号を利用する場合でも適切な接地電位を得ることができる。従って、半導体装置１００の特性が改善する。

基準層１８に流れる信号を抑圧するためには、スタブ２０の長さＬ１が例えば３λ／１６以上、５λ／１６以下であることが好ましく、特にλ／４であることが好ましい。基準層１８に流れる信号は、入出力端子に流れる信号の周波数とは異なる場合もある。その場合には、基準層１８に流れる信号の周波数に応じてλを定めればよい。スタブ２０の長さは７λ／１６以上、９λ／１６以下としてもよく、特にλ／２であることが好ましい。このような長さを有するスタブ２０も抑圧導体として作用する。なお、スタブ２０の長さとは、スタブ２０と基準層１８との間のビア配線２２を含めている。ただし、ビア配線２２の長さは、スタブ２０に対して無視できるほど小さい。

スタブ２０及びビア配線２２をそれぞれ複数設けることにより、より効果的に信号を抑圧することができる。図２（ｂ）に示したように、信号は例えば出力端子Ｏｕｔから広がり、横方向に基準層１８を流れる。ビア配線２２はＩｎ〜Ｏｕｔ間であって、線Ｂに沿って設けられている。このため、基準層１８の横方向に流れる信号を、線Ｂに沿う領域において効果的に抑圧することができる。複数のビア配線２２は、入力端子Ｉｎと出力端子Ｏｕｔとが並ぶ方向（図１（ｂ）の横方向）に交叉する方向に配置されてもよい。

半導体チップ１０ａがアンプを含む場合、意図しないフィードバックを抑制することができる。また半導体装置１００がマルチポート型である場合、混信が抑制される。半導体チップ１０ａはアンプ以外に例えばスイッチ及びミキサなどの電子素子を含んでもよい。基準層１８に不要な信号が流れると、例えばスイッチの誤作動、及びミキサによる不要な信号とのミキシングなどが起きる。実施例１によればスイッチの誤作動を抑制することができる。またミキサにより所望の信号を得ることができる。絶縁層１４は例えばストリップラインなどの伝送線路を備えてもよい。スタブ２０がストリップラインの基準層と接続されることで、ＧＮＤを強化することができる。

実施例２はビア配線２２の位置を基準層１８の外周部とした例である。図３は実施例２における半導体チップ１０ｂを例示する平面図である。基板３０は図１（ａ）及び図１（ｂ）に示したものと同じである。

図３に示すように、ビア配線２２は基準層１８の外周部に設けられている。スタブ２０は基準層１８の外周部から内側に延びる。高周波信号は導体の外側を流れやすい。つまり、基準層１８のうち外周部に高周波信号は流れやすい。ビア配線２２が外周部に配置されているため、外周部を流れる高周波信号を効果的に抑圧することができる。複数のスタブ２０及びビア配線２２が基準層１８の辺に沿って並んでいるため、Ｉｎ〜Ｏｕｔ間であって基準層１８の外周部を流れる信号を大きく抑圧することができる。

実施例３は異なる長さを有するスタブを設ける例である。図４は実施例３における半導体チップ１０ｃを例示する平面図である。

図４に示すように、長さの異なるスタブ２０ａ、２０ｂ及び２０ｃが設けられている。スタブ２０ａの長さＬ４は１．５ｍｍ、スタブ２０ｂの長さＬ５は０．８ｍｍ、スタブ２０ｃの長さＬ６は０．６ｍｍである。スタブ２０ａ〜２０ｃの幅は５μｍである。スタブ２０ａ〜２０ｃはそれぞれビア配線２２により基準層１８と電気的に接続され、基準層１８の外周部から中央部に向けて延びる。ビア配線２２は外周部に設けられている。

実施例３によれば、周波数の異なる複数の信号を抑圧することができる。具体的に説明する。周波数が２５ＧＨｚの信号の波長をλ_１とすると、スタブ２０ａの長さＬ４はλ_１／４である。周波数が５０ＧＨｚの信号の波長をλ_２とすると、スタブ２０ｂの長さＬ５はλ_２／４である。周波数が６０ＧＨｚの信号の波長をλ_３とすると、スタブ２０ａの長さＬ６はλ_３／４である。ビア配線２２は周波数が２５ＧＨｚ、５０ＧＨｚ及び６０ＧＨｚの信号に対して短絡する。このため周波数の異なる複数の信号を抑圧することができる。

２つの異なる長さ、又は４つ以上の異なる長さを有するスタブを設けてもよい。抑圧したい信号の周波数に応じてスタブの長さを変更してもよい。長さの変更により、所望の周波数を有する複数の信号を抑圧することができる。スタブ２０ａ〜２０ｃは図３の横方向に伸びてもよい。

実施例４はビア配線２２が複数の半田ボール２６の間に設けられている例である。図５は実施例４における半導体チップ１０ｄを例示する平面図である。

図５に示すように、スタブ２０は半田ボール２６を囲むように屈曲している。ビア配線２２は、４つの半田ボール２６に囲まれる領域Ｒに位置する。４つの半田ボール２６が形成する四角形の対角線上に、ビア配線２２が１つずつ設けられている。対角線は点線、領域Ｒは破線の四角で図示した。

領域Ｒは基準層１８と基板３０の接地端子３６との距離が大きくなる領域であるため、適正な基準電位を得ることが難しい。実施例４によれば、ビア配線２２が領域Ｒの各々に設けられているため、ＧＮＤは効果的に強化される。

実施例４において、ビア配線２２は４つの半田ボール２６に囲まれる領域Ｒに位置するとしたが、領域Ｒの外に設けられてもよい。例えばビア配線２２は横方向に隣り合う半田ボール２６間に設けられてもよい。この場合においても、スタブ２０は半田ボール２６を囲むように設けることができ、ビア配線２２の数を他の実施例より増やすことができる。よって、信号を効果的に抑圧し、かつスタブ２０における信号の干渉が抑制される。干渉をより抑制するためには、図５に示すように、半田ボール２６を囲む程度にスタブ２０を大きく巻くことが好ましい。また図示していないが、スタブ２０を半田ボール２６を囲むような円形とすることが好ましい。スタブ２０のコーナを滑らかにすることで信号の干渉が発生し難くなるためである。

信号配線１６と基準層１８とは、絶縁層１４内の別の平面に形成されている。信号配線１６は入力端子Ｉｎと出力端子Ｏｕｔとの間を結ぶ直線状の配線でもよいし、引き回された配線でもよい。基準層１８は半導体基板１２と対向するような板状の導体層である。基準層１８は、信号配線１６より広い面積を有する。例えば基準層１８は半導体基板１２の下面全体又は大部分を覆ってもよい。

実施例１〜４は半導体チップ以外の電子装置に適用してもよい。基体（半導体基板１２に対応）に電子素子が含まれ、基準層と信号配線とが設けられた電子装置にスタブ２０を設けてもよい。特に、高周波信号が信号配線を流れるような電子装置にスタブ２０を設けることで、適正な基準電位を得ることができる。

半導体基板が含む半導体層は、砒素系半導体以外に窒化物半導体からなるとしてもよい。窒化物半導体とは、Ｎを含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ａ、１０ｂ、１０ｃ、１０ｄ 半導体チップ
１２ 半導体基板
１４ 絶縁層
１５ ストリップライン
１６ 信号配線
１８ 基準層
２０ スタブ
２２ ビア配線
２６ 半田ボール
３０ 基板
３６ 接地端子
１００、１００Ｒ 半導体装置

Claims (8)

1. 電子素子を含む基体と、
   前記基体上に設けられ、基準電位と接続される基準層と、
   前記基準層と対向して設けられ、前記基準層とともに伝送線路を構成する信号配線と、
   前記基準層と対向して設けられ、一端が前記基準層と導通して接続され、他端が開放される抑圧導体と、
   前記基準層と外部とを接続する複数の端子と、を有し、
   複数の前記抑圧導体は、前記複数の端子のそれぞれを囲むように屈曲して設けられ、前記複数の端子の間には前記抑圧導体の前記一端が配置されてなることを特徴とする電子装置。
2. 複数の前記抑圧導体が、前記基準層の面内に設けられていることを特徴とする請求項１記載の電子装置。
3. 前記複数の端子のうち４つは、それぞれが角に位置する四角形を形成し、
   前記４つの端子のうち少なくとも１つの前記端子の近傍に設けられる前記抑圧導体の前記一端は、前記角を結ぶ前記四角形の２つの対角線のうち少なくとも１つの上に設けられてなる請求項１又は２記載の電子装置。
4. 前記抑圧導体は第１の絶縁膜を介して前記基準層上に配置され、前記複数の端子は前記第１の絶縁膜上に設けられた第２の絶縁膜の上面よりも高い位置にあることを特徴とする請求項１から３のいずれか一項に記載の電子装置。
5. 前記抑圧導体はλ／４又はλ／２の長さを有することを特徴とする請求項１から４のいずれか一項に記載の電子装置。
6. 電子素子を含む基体と、
   前記基体上に設けられ、基準電位と接続される基準層と、
   前記基準層と対向して設けられ、前記基準層とともに伝送線路を構成し、一端が入力端子に接続され他端が出力端子と接続する信号配線と、
   前記基準層と対向して設けられ、一端が前記基準層と導通して接続され、他端が開放される抑圧導体と、
   前記基準層と外部とを接続する複数の端子と、を有し、
   前記抑圧導体は複数設けられ、それぞれの前記抑圧導体は前記基体の前記入力端子側から前記出力端子側に延伸して並列に設けられてなることを特徴とする電子装置。
7. 前記抑圧導体の前記一端は前記基体の中央部に設けられ、前記他端は前記基体の前記入力端子側または前記基体の前記出力端子側に延伸して設けられてなる請求項６記載の電子装置。
8. 前記基体は前記電子素子が形成された半導体層を含み、前記基準層、前記抑圧導体及び前記端子は前記半導体層上に設けられてなることを特徴とする請求項１から７のいずれか一項に記載の電子装置。
   

Images