JP2006157011A - マイクロリードフレームプラスチックパッケージ用の接続構造 - Google Patents

マイクロリードフレームプラスチックパッケージ用の接続構造 Download PDF

Info

Publication number
JP2006157011A
JP2006157011A JP2005341592A JP2005341592A JP2006157011A JP 2006157011 A JP2006157011 A JP 2006157011A JP 2005341592 A JP2005341592 A JP 2005341592A JP 2005341592 A JP2005341592 A JP 2005341592A JP 2006157011 A JP2006157011 A JP 2006157011A
Authority
JP
Japan
Prior art keywords
paddle
ground
mlp
circuit board
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005341592A
Other languages
English (en)
Inventor
Eswarappa Channabasappa
チャンナバサッパ エスワラッパ
Richard Alan Anderson
アラン アンダーソン リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MA Com Inc
Original Assignee
MA Com Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MA Com Inc filed Critical MA Com Inc
Publication of JP2006157011A publication Critical patent/JP2006157011A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】高周波で接地が連続するマイクロリードフレームプラスチック（ＭＬＰ）パッケージ用の接続構造の提供。
【解決手段】ＭＬＰパッケージ（２０）用の接続構造は、回路基板（２４）に接続されるよう構成されたパドル（２８）と、このパドル（２８）にそれぞれ接続された第１接地パッド（２６）及び第２接地パッド（２６）とを有する。第１及び第２接地パッド（２６）はパドル（２８）と共に、パドル（２８）に実装されたチップ（４０）と回路基板（２４）との間の接地連続性を提供するよう構成される。
【選択図】図４

Description

本発明はマイクロリードフレームプラスチック（ＭＬＰ）パッケージに関し、より詳細には、ＭＬＰパッケージ用の接続構造に関する。
高周波、マイクロ波及びミリ波の周波数において、低コスト及び製造容易さのため、プラスチックパッケージが好まれる。例えば、リードフレームは、ボールグリッドアレーパッケージで使用される基板と比較してコストが非常に低い。しかし、作動周波数が増加すると、部品／回路全体の高周波性能に関するパッケージ効果はますます重要になっている。パッケージを設計する際、良好な電気特性に加え、放熱経路、空間の要求事項又は制限、環境保護及び部品の信頼性を考慮することも重要である。
特開平５−２２６５５９号公報
プラスチックパッケージの使用は現在、例えば最大周波数が約５ＧHzの用途等の低い周波数用途に制限されている。これは主に、チップ−パッケージ−親基板移行部のワイヤ接合の不連続に関連した寄生（例えば、大きなインダクタンス）のためである。これらの寄生は、例えば24ＧHz等の高い周波数で特に深刻である。寄生はまた、接続されていない接地パッド及びパドルの使用により生ずることによって、特により高い周波数で接地が連続しない。これら寄生は、高い挿入損失、インピーダンス不整合、及び要求される周波数帯にわたる大きな応答という結果となる。また、チップ−パッケージ−親基板移行部の高周波振舞いは、周波数が高いほど電力降下が大きくなるという結果となる。
例えばモノリシックマイクロ波集積回路（ＭＭＩＣ）チップ自体に付加的な整合スタブを有することにより、寄生効果を克服することがある。しかし、チップ上の空間は非常に制限されていることが多いので、このオンチップ整合は複雑になるおそれがあり、実施に非常に費用がかかるおそれがある。また、整合スタブを使用すると、周波数バンド幅が非常に限定されているので、これら構成は、例えば高解像度レーザ（ＨＲＲ）等の超ブロードバンド用には受け入れられなくなる。また、他の解決方法も公知であり、チップ上の増幅器を整合させるために寄生を使用する。しかし、これらの解決方法も実施が困難であるおそれがある。
また、作動周波数の問題に取り組むために、ＭＬＰパッケージのフリップチップ版も公知である。これらのパッケージにおいて、バンプが形成されたダイはリードフレームパドル上に反転され、次に標準的なプラスチックパッケージ組立法を使用して成形される。フリップチップの設計は、接合ワイヤと比較すると相互接続部がずっと短い（例えば、１mmに対して0.1mm）ので、信号インダクタンスが減少する。しかし、このようなフリップチップ法のための製造方法は大量生産に向かないおそれがある。
このため、公知のＭＬＰパッケージは、より高い周波数で満足に作動しないか、実施するには複雑でコストがかかる。
本発明は、回路基板に接続されるよう構成されたパドルと、このパドルにそれぞれ接続された第１接地パッド及び第２接地パッドとを有するマイクロリードフレームプラスチック（ＭＬＰ）パッケージ用の接続構造を提供する。第１及び第２接地パッドはパドルと共に、パドルに実装されたチップと回路基板との間の接地連続性を提供するよう構成される。
本発明はまた、複数のバイアを使用して接地するよう構成されたパドルと、高周波回路と、パドルに接続された第１接地パッド及び第２接地パッドとを有するマイクロリードフレームプラスチック（ＭＬＰ）パッケージ基板を提供する。第１及び第２接地パッドはパドルと共に、パドルに実装されたチップと高周波回路と間の連続接地経路を提供するよう構成される。
本発明はまた、マイクロリードフレームプラスチック（ＭＬＰ）パッケージを回路基板に接続する方法を提供する。この方法は、回路基板上にパドルを設ける工程と、このパドルに接続するよう回路基板の第１接地パッド及び第２接地パッドを構成し、パドルに実装されたチップと回路基板との間に接地連続性を提供する工程とを具備する。
以下、添付図面を参照して本発明を説明する。本発明の種々の実施形態は接続構造を提供し、より特定すると、ミリ波マイクロリードフレームプラスチックパッケージを含むマイクロリードフレームプラスチック（ＭＬＰ）パッケージと共に使用するための広帯域移行部である。これらのパッケージはまた、クワッドフラットリード無し（ＱＦＮ）パッケージとも称される。種々の実施形態は、（ｉ）ＭＬＰパッケージが接続される回路基板上か、リードフレーム自体上にある整合回路すなわち整合構造と、（ii）接合ワイヤインダクタンスを補償するためのリードフレーム構成とを有する。一般的に、そして本明細書により詳細に説明されるように、親基板上の２個のパッド及び特に金属接地パッドは、パドル接地を共平面構造の高周波パッドの周囲のリードに接続する。この構造は、ＭＬＰパッケージ内のチップ（例えば集積回路（ＩＣ）チップ）の高周波信号と、チップを有するＭＬＰパッケージが実装される親基板（例えば高周波基板）上の高周波信号との間の接地を連続にする。
特に図１に示されるように、本発明の種々の実施形態は、複数のリード２２（例えば銅のリード）を有するＭＬＰパッケージ２０内にチップを実装するための接続構造を提供する。ＭＬＰパッケージ２０の寸法及び形状は、例えばＭＬＰパッケージ２０が使用される特定用途又は特定システムに実装されるチップの寸法及び形状に基づいて、所望の通り又は必要に応じて変更可能であることに留意されたい。さらに、設けられるリード２２の数及び位置も、例えばＭＬＰパッケージ２０内に実装されるチップに基づいて、所望の通り又は必要に応じて変更可能である。
特に図２及び図３に示されるように、典型的な一実施形態において、例えば親基板２４等の回路基板に実装されるＭＬＰパッケージ２０用の接続構造が設けられる。この実施形態において、例えば親基板２４上の銅パッド等の（図３により明瞭に示される）２個の接地パッド２６は、接地パドルと称されることがあるパドル２８（例えば銅板）に（図３により明瞭に示される）接地パッド４４を介して接続される。このため、パドル２８を、半田付けを使用して例えば接地パッド４４の上面に実装することができる。複数のバイア（via）３０（例えば銅の接続部）を、例えば接地パッド４４の下の親基板２４を貫通して設け、パドル２８と親基板２４の接地平面との間に共通接地を提供することができる。バイア３０は中空であって金属めっきされてもよいし、金属で充填してもよい。また、バイア３０は、例えばＭＬＰパッケージ２０内でＩＣチップが発生する熱のための熱伝導路を提供してもよい。
接地パッド２６及びパドル２８は、任意の適当な材料製であり、任意の適当な方法で構成し、例えば銅パターン等で接地接続してもよい。例えばパドル２８の寸法及び形状に基づいて、バイア３０の数及び寸法を所望の通り又は必要に応じて変更することができる。接地パッド２６は、パドル２８及びバイア３０を介して２本のリード２２を親基板２４に接続し、接地連続性を提供する。種々の実施形態において、接地が連続するような任意の適当な方法で、接地パッド２６を親基板２４上でパドル２８と接続又は一体化してもよい。
図２及び図３にはＭＬＰパッケージ２０の一部のみが図示されていることに留意されたい。このため、追加のリード２２等はＭＬＰパッケージ２０の一部として設けることができる。
（例えば銅パターン、マイクロストリップライン等の）高周波ライン３２又は他の高周波回路は、親基板２４の縁３４から、高周波ライン３２及び接地パッド２６により画定される共平面部分３６まで延びる。さらに、高周波ライン３２は、図２及び図４により明瞭に示されるように、接合ワイヤ３５を使用してＭＬＰパッケージ２０のリード２２を介してＭＬＰパッケージ２０内のチップ４０に接続される。図４及び図７に図示されているように、チップ４０（例えばGaAsＩＣ、SiGeＩＣ又はＣＭＯＳのＩＣ）を、公知の任意の方法でパドル２８に実装できる。また、例えば環境からチップを保護するために、ダイコーティング４２をチップ４０に設けてもよい。さらに、パドル２８は、例えば半田付け法を使用して親基板２４の接地パッド４４に実装されて示される。親基板２４を任意の適当な材料又は基板で構成してもよい。
図３を再度参照すると、接地パッド２６の形状及び寸法、並びに高周波ライン３２と各接地パッド２６との間の間隙３８が与える空間は、共平面部分３６で生成されるキャパシタンスが（図４及び図７に示される）接合ワイヤ３５により生成されるインダクタンスとほぼ整合するように構成される。例えば、0.1mmの間隙３８を設けて、30ＧHz周波数帯にわたって非常に良好なインピーダンス整合を提供してもよい。
図６及び図７に示されるような本発明の別の実施形態において、図２ないし図５に示されるような親基板２４上にチップ−パッケージ−基板を相互接続する代わりに、リードフレームのみへの接続部（例えばリード２２へ直接接続）が設けられる。この構成は図２ないし図５に示される構成に類似するが、本実施形態においてリード２２は、リード２２とパドル２８の間に（図４に示されるような）間隙４６が無くなるようにパドル２８に直接接続される。しかし、本実施形態において、高周波ライン３２と接地パッド４４との間には間隙６５がある。
作動時、チップ４０上の高周波信号と親基板２４上の高周波信号との間に接地連続性が提供される。特に、接地パッド２６のパドル２８への直接接続は、高周波ライン３２から親基板２４上の接地まで、バイア３０を介して接地パッド２６からパドル２８までの接地連続性（すなわち連続した接地経路）を提供する。さらに、高周波ライン３２及び接地パッド２６の共平面構造は、ＭＬＰパッケージ２０内のワイヤ接合３５により生成されるインダクタンスに整合するキャパシタンスを生成する。共平面部分３６における高周波ライン３２及び接地パッド２６の形状及び構造、並びに共平面部分３６における高周波ライン３２と接地パッド２６との間の間隙３８の寸法は、本明細書で説明されたように構成され、整合を与える。
このように、本発明の種々の実施形態は、チップ−パッケージ−基板移行部、特にＭＬＰパッケージ、特により高い周波数範囲でのＭＬＰパッケージの作動改善を可能にする共平面部分を使用した接地構造及び整合構成を提供する。この構成は、ＭＬＰパッケージに実装されたチップ上の高周波ラインと、ＭＬＰパッケージが実装される親基板上の高周波ラインとの間に接地連続性を与えることにより、ワイヤ接合の不連続性を補償する。これにより、親基板とＭＬＰパッケージとの間の移行部分の分散パラメータが改善され、挿入損失が減少する。さらに、異なる周波数範囲での電力出力も一定になる。
本発明の種々の実施形態を使用して、ミリ波周波数での用途に使用可能なＭＬＰパッケージを提供することができる。例えば、本発明の種々の実施形態は、超広帯域周波数システム用の24ＧHzのＭＬＰパッケージを構成するように実施可能である。さらに、これら移行部のバンド幅は非常に広いので、本発明の種々の実施形態に従って構成されたＭＬＰパッケージは、例えば光電システムにおける異なる用途に使用することが可能である。
本発明の種々の実施形態が実施可能なマイクロリードフレームプラスチック（ＭＬＰ）パッケージのブロック図である。 本発明の一実施形態に従った回路基板に実装されたＭＬＰパッケージの斜視図である。 ＭＬＰパッケージ用の本発明の一実施形態に従った回路基板レイアウトの斜視図である。 本発明の一実施形態に従った回路基板に実装されたＭＬＰパッケージの正面断面図である。 本発明の一実施形態に従った回路基板に実装されたＭＬＰパッケージの平面図である。 ＭＬＰパッケージ用の本発明の別の実施形態に従った回路基板レイアウトの斜視図である。 本発明の別の実施形態に従った回路基板に実装されたＭＬＰパッケージの正面断面図である。
符号の説明
２０ マイクロリードフレームプラスチック（ＭＬＰ）パッケージ
２２ リード
２４ 回路基板
２６ 接地パッド
２８ パドル
３０ バイア
３２ 高周波ライン
３５ ワイヤ接合
３８ 間隙
４０ チップ
４４ 第３接地パッド
６５ 間隙

Claims (20)

  1. マイクロリードフレームプラスチック（ＭＬＰ）用パッケージの接続構造であって、
    回路基板に接続されるよう構成されたパドルと、
    前記パドルにそれぞれ接続されると共に、前記パドルに実装されたチップと前記回路基板との間の接地連続性を提供するよう前記パドルと共に構成される第１接地パッド及び第２接地パッドと
    を具備することを特徴とする接続構造。
  2. 前記回路基板上の高周波ラインと前記チップ上の高周波ラインとをさらに具備し、
    前記回路基板上の前記高周波ラインと前記チップ上の前記高周波ラインとの間で接地が連続していることを特徴とする請求項１記載の接地構造。
  3. 前記第１接地パッドに接続するよう構成された少なくとも第１リードと、前記第２接地パッドに接続するよう構成された少なくとも第２リードとを有する複数のリードをさらに具備することを特徴とする請求項１記載の接続構造。
  4. 前記回路基板上に高周波ラインをさらに具備し、
    該高周波ライン並びに前記第１及び第２接地パッドは、共平面に配置されていることを特徴とする請求項１項記載の接続構造。
  5. 前記回路基板上の高周波ラインと、前記回路基板にチップを接続する少なくとも１本のワイヤ接合とをさらに具備し、
    前記高周波ライン並びに前記第１及び第２接地パッドは、前記少なくとも１本のワイヤ接合により生成されるインダクタンスと整合するキャパシタンスを生成するよう構成されていることを特徴とする請求項１記載の接続構造。
  6. 前記第１及び第２接地パッドの各々と前記高周波ラインとの間に間隙をさらに有することを特徴とする請求項５項記載の接続構造。
  7. 前記パドルと前記高周波ラインとの間に間隙をさらに有することを特徴とする請求項５記載の接続構造。
  8. 前記パドルの下に第３接地パッドをさらに具備し、
    前記第１及び第２接地パッドは、前記第３接地パッドを介して前記パドルに接続されていることを特徴とする請求項１記載の接続構造。
  9. 前記第１及び第２接地パッドは、前記ＭＬＰパッケージからリードを介して前記パッドに接続されていることを特徴とする請求項１記載の接続構造。
  10. 前記第１及び第２接地パッドは、前記回路基板上で前記パドルへの接続用の第３接地パッドとそれぞれ一体に形成されていることを特徴とする請求項１記載の接続構造。
  11. 前記パドルと前記ＭＬＰパッケージのリードとの間に間隙をさらに有し、
    ワイヤ接合が前記リードを前記パドルに接続することを特徴とする請求項１記載の接続構造。
  12. 前記回路基板上に高周波ラインをさらに具備し、
    該高周波ライン並びに前記第１及び第２接地パッドは、整合回路を提供するよう構成されていることを特徴とする請求項１記載の接続構造。
  13. 複数のバイアを使用して接地されるよう構成されたパドルと、
    高周波回路と、
    第３接地パッドを介して前記パドルに接続されると共に、前記パドルに実装されたチップと前記高周波回路との間の接地連続性を提供するよう前記パドルと共に構成される第１接地パッド及び第２接地パッドと
    を具備することを特徴とするマイクロリードフレームプラスチック（ＭＬＰ）パッケージ基板。
  14. 前記高周波回路並びに前記第１及び第２接地パッドは、前記ＭＬＰパッケージ内で生成されるインダクタンスと整合するキャパシタンスを生成するよう構成されていることを特徴とする請求項１３記載のＭＬＰパッケージ基板。
  15. 前記高周波回路を前記ＭＬＰパッケージ内のチップに接続するワイヤ接合をさらに具備することを特徴とする請求項１３記載のＭＬＰパッケージ基板。
  16. 前記高周波回路並びに前記第１及び第２接地パッドは、前記ワイヤ接合により生成されるインダクタンスと整合するキャパシタンスを生成するよう構成されていることを特徴とする請求項１５記載のＭＬＰパッケージ基板。
  17. 前記高周波回路並びに前記第１及び第２接地パッドは、共平面に配置されていることを特徴とする請求項１３項記載のＭＬＰパッケージ基板。
  18. 前記ＭＬＰパッケージはリードを具備し、
    前記接地パッドは、前記ＭＬＰパッケージのリードフレームを介して前記リードに接続されていることを特徴とする請求項１３記載のＭＬＰパッケージ基板。
  19. マイクロリードフレームプラスチック（ＭＬＰ）パッケージを回路基板に接続する方法であって、
    回路基板上にパドルを設ける工程と、
    該パドルに接続するよう前記回路基板の第１接地パッド及び第２接地パッドを構成し、前記パドルに実装されたチップと前記回路基板との間に接地連続性を提供する工程と
    を具備することを特徴とする接続方法。
  20. 前記第１及び第２接地パッドと共平面の配置で、前記回路基板に形成された高周波回路を構成する工程をさらに具備することを特徴とする請求項１９記載の接続方法。
JP2005341592A 2004-11-30 2005-11-28 マイクロリードフレームプラスチックパッケージ用の接続構造 Pending JP2006157011A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/999,591 US7211887B2 (en) 2004-11-30 2004-11-30 connection arrangement for micro lead frame plastic packages

Publications (1)

Publication Number Publication Date
JP2006157011A true JP2006157011A (ja) 2006-06-15

Family

ID=36353337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005341592A Pending JP2006157011A (ja) 2004-11-30 2005-11-28 マイクロリードフレームプラスチックパッケージ用の接続構造

Country Status (4)

Country Link
US (1) US7211887B2 (ja)
EP (1) EP1675178A3 (ja)
JP (1) JP2006157011A (ja)
CN (1) CN1797760A (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399968B2 (en) * 2005-11-18 2013-03-19 Stats Chippac Ltd. Non-leaded integrated circuit package system
TWI302813B (en) * 2006-01-11 2008-11-01 Via Tech Inc Circuit board and electronic assembly
US8003443B2 (en) * 2006-03-10 2011-08-23 Stats Chippac Ltd. Non-leaded integrated circuit package system with multiple ground sites
US8062934B2 (en) * 2006-06-22 2011-11-22 Stats Chippac Ltd. Integrated circuit package system with ground bonds
TWI315567B (en) * 2006-11-10 2009-10-01 Via Tech Inc Electronic assembly and circuit board
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US7755173B2 (en) * 2007-06-26 2010-07-13 M/A-Com Technology Solutions Holdings, Inc. Series-shunt switch with thermal terminal
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
US20110115063A1 (en) * 2009-11-18 2011-05-19 Entropic Communications, Inc. Integrated Circuit Packaging with Split Paddle
US10271448B2 (en) * 2012-08-06 2019-04-23 Investar Corporation Thin leadframe QFN package design of RF front-ends for mobile wireless communication
US9515032B1 (en) 2015-08-13 2016-12-06 Win Semiconductors Corp. High-frequency package
US10128170B2 (en) 2017-01-09 2018-11-13 Silanna Asia Pte Ltd Conductive clip connection arrangements for semiconductor packages

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
US5153379A (en) * 1990-10-09 1992-10-06 Motorola, Inc. Shielded low-profile electronic component assembly
US5557144A (en) * 1993-01-29 1996-09-17 Anadigics, Inc. Plastic packages for microwave frequency applications
US5422664A (en) * 1993-06-25 1995-06-06 Xerox Corporation Method and apparatus for maintaining constant drop size mass in thermal ink jet printers
KR960000706B1 (ko) * 1993-07-12 1996-01-11 한국전기통신공사 전력소자용 플라스틱 패키지 구조 및 그 제조방법
US6061251A (en) * 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
JP4623850B2 (ja) * 2001-03-27 2011-02-02 京セラ株式会社 高周波半導体素子収納用パッケージおよびその実装構造
US6791166B1 (en) * 2001-04-09 2004-09-14 Amkor Technology, Inc. Stackable lead frame package using exposed internal lead traces
US6828658B2 (en) * 2002-05-09 2004-12-07 M/A-Com, Inc. Package for integrated circuit with internal matching
WO2004075336A1 (ja) * 2003-02-21 2004-09-02 Matsushita Electric Industrial Co., Ltd. 高周波回路
US7026664B2 (en) * 2003-04-24 2006-04-11 Power-One, Inc. DC-DC converter implemented in a land grid array package
TWI249832B (en) * 2003-11-10 2006-02-21 Siliconware Precision Industries Co Ltd Lead frame and semiconductor package with the lead frame
US7261793B2 (en) * 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding

Also Published As

Publication number Publication date
CN1797760A (zh) 2006-07-05
EP1675178A3 (en) 2008-05-28
EP1675178A2 (en) 2006-06-28
US7211887B2 (en) 2007-05-01
US20060113646A1 (en) 2006-06-01

Similar Documents

Publication Publication Date Title
JP2006157011A (ja) マイクロリードフレームプラスチックパッケージ用の接続構造
US7911066B2 (en) Through-chip via interconnects for stacked integrated circuit structures
JP2009038696A (ja) アンテナ付き集積回路パッケージ
CN204119175U (zh) 一种基于pcb工艺的超宽带微波功率放大器模块
KR20010110421A (ko) 집적 고주파 능력을 갖는 다중 칩 모듈
TWI594380B (zh) 封裝結構及三維封裝結構
US8436450B2 (en) Differential internally matched wire-bond interface
US6414387B1 (en) Semiconductor device including a chip having high-frequency circuit blocks
JP2022104789A (ja) 前面インターポーザ端子とモジュールを通じる熱散逸構造とを有する回路モジュール
JP2022104788A (ja) グランド端子が電力増幅器ダイに隣接する増幅器モジュールおよびシステム
US5889319A (en) RF power package with a dual ground
US6998292B2 (en) Apparatus and method for inter-chip or chip-to-substrate connection with a sub-carrier
US20010048155A1 (en) Interchangeable bond-wire interconnects
US11362011B2 (en) Power amplification device
Namaki et al. A tunable macro-modeling method for signal transition in mm-wave flip-chip technology
KR20040063784A (ko) 반도체장치
US6780057B2 (en) Coaxial dual pin sockets for high speed I/O applications
CN112614813A (zh) 超高频表贴陶瓷垂直互联结构及封装结构
WO2020115830A1 (ja) 半導体装置及びアンテナ装置
US7105924B2 (en) Integrated circuit housing
JPH0936617A (ja) 高周波モジュール
JP2007235149A (ja) 半導体装置および電子装置
TWI528507B (zh) Chip package structure
JP2007129078A (ja) 半導体装置、電子機器及び実装方法
JP2001284490A (ja) 高周波接地構造