CN109155361A - 用于耦合器线性度改进和重新配置的可调节活性硅 - Google Patents

Abstract

电磁耦合器组件包括手柄晶片，该手柄晶片具有设置在其第一表面上的氧化物层。有源半导体层设置在氧化物层上并包含用于接收电源电压的电压端子。电介质材料层设置在有源半导体层上。主传输线设置在电介质材料层上。耦合传输线设置在有源半导体层上，并且是电感性地耦合到主传输线和电容性地耦合到主传输线中的一个。主传输线和耦合传输线之一的至少一部分直接设置在有源半导体层的至少一部分上方。

Description

用于耦合器线性度改进和重新配置的可调节活性硅

背景技术

诸如射频(RF)耦合器的电磁耦合器用于各种应用中以提取用于测量、监视或其它用途的信号。例如，RF耦合器可以包含在RF源与负载(诸如天线)之间的信号路径中，以提供从RF源行进到负载的RF信号的前向RF功率的指示和/或从负载反射回来的反向RF功率的指示。RF耦合器通常具有电源输入端口、电源输出端口、耦合端口和隔离端口。当终端阻抗呈现(present)给隔离端口时，在耦合端口处提供从功率输入端口行进到功率输出端口的前向RF功率的指示。当终端阻抗呈现给耦合端口时，在隔离端口处提供从功率输出端口行进到功率输入端口的反向RF功率的指示。终端阻抗通常由各种传统RF耦合器中的50欧姆分流电阻实现。

图1是示出RF“前端”子系统10的典型布置的示例的框图，该RF“前端”子系统10可以用在诸如移动电话之类的通信装置中，例如用于发送RF信号。功率放大器11向输入到子系统的RF信号提供增益，产生放大的RF信号。滤波器12用于从放大的RF信号中过滤出不需要的频率。RF耦合器13用于从在滤波器12与天线14之间行进的RF信号中提取一部分功率。天线14发送RF信号。

发明内容

各方面和实施例涉及电子系统，尤其涉及电磁(EM)耦合器。

根据一个方面，提供了一种电磁耦合器组件。电磁耦合器组件包括包含设置在其第一表面上的氧化物层的手柄晶片，设置在氧化物层上并包含用于接收电源电压的电压端子的有源半导体层，设置在有源半导体层上的电介质材料层，设置在电介质材料层上的主传输线，以及设置在电介质材料层上的耦合传输线。耦合传输线是电感性耦合到主传输线并且电容性地耦合到主传输线中的一个。主传输线和耦合传输线之一的至少一部分直接设置在有源半导体层的至少一部分上方。

在一些实施例中，电磁耦合器组件还包括设置在主传输线和耦合传输线之一上方并且在主传输线和耦合传输线中的另一个下方的第二电介质材料层。

在一些实施例中，有源半导体层包括N型硅和P型硅中的一种。

在一些实施例中，电压端子定位在主传输线和耦合传输线的单侧。

在一些实施例中，电压端子围绕主传输线和耦合传输线的部分下面的区域。

在一些实施例中，有源半导体层设置在主传输线的一部分下面，但是不在耦合传输线下面。

在一些实施例中，有源半导体层设置在耦合传输线的一部分下面，但是不在主传输线下面。

在一些实施例中，有源半导体层包含设置在耦合传输线的一部分下面的第一部分和与第一部分电隔离并且设置在主传输线的一部分下面的第二部分。在一些实施例中，电磁耦合器组件包含与有源半导体层的第一部分电连通的第一电压端子和与有源半导体层的第二部分电连通的第二电压端子。

在一些实施例中，有源半导体层包含彼此电隔离的多个部分，多个部分中的每个部分设置在主传输线和耦合传输线的不同相应部分下面。

在一些实施例中，有源半导体层的多个部分中的每一个包含相应的电压端子。

在一些实施例中，电压端子包含第一部分和第二部分，第一部分设置在主传输线和耦合传输线下面，位于在垂直于预期信号流过主传输线和耦合传输线之一的方向的方向上与主传输线和耦合传输线的第一侧横向定位的位置处，第二部分设置在主传输线和耦合传输线下面，位于在垂直于预期信号流过主传输线和耦合传输线之一的方向的第二方向上与主传输线和耦合传输线的第二侧横向定位的位置处。

在一些实施例中，电压端子包含第一部分和第二部分，第一部分设置在主传输线和耦合传输线下面，位于在平行于预期信号流过主传输线和耦合传输线之一的方向的方向上与主传输线和耦合传输线的第一侧横向设置的位置处，第二部分设置在主传输线和耦合传输线下面，位于在平行于预期信号流过主传输线和耦合传输线之一的方向的第二方向上与主传输线和耦合传输线的第二侧横向设置的位置处。

在一些实施例中，有源半导体层包含掺杂浓度，该掺杂浓度沿着垂直于通过主传输线和耦合传输线之一的预期信号流动方向的方向变化。

在一些实施例中，有源半导体层包含掺杂浓度，该掺杂浓度沿着平行于通过主传输线和耦合传输线之一的预期信号流动方向的方向变化。

在一些实施例中，与未将电源电压施加到有源半导体层时电磁耦合器中的衬底效应的幅度相比，将电源电压施加到有源半导体层降低了电磁耦合器组件中的衬底效应的幅度。

根据另一方面，提供了一种封装模块。封装模块包括电磁耦合器组件。电磁耦合器组件包括绝缘体上硅(SOI)晶片，其包含具有设置在其第一表面上的氧化物层的手柄晶片，设置在氧化物层上的有源半导体层，设置在有源半导体层上以接收电源电压的电压端子，设置在有源半导体层上的电介质材料层，设置在电介质材料层上的主传输线，以及耦合传输线，其设置在电介质材料层上并配置为响应于接收在主传输线上接收的输入信号而在耦合传输线上提供耦合信号，主传输线和耦合传输线之一的至少一部分形成在有源半导体层的至少一部分上方。根据另一方面，提供了一种包含封装模块的电子装置。根据另一方面，提供了一种包含封装模块的无线通信装置。

根据另一方面，提供了一种电磁耦合器组件。电磁耦合器组件包括：手柄晶片，包括设置在其第一表面上的氧化物层；有源半导体层，设置在氧化物层的至少一部分上，有源半导体层包含用于接收电源电压的电压端子，设置在有源半导体层上的电介质层，以及设置在电介质层上的耦合器，有源半导体层至少部分地在耦合器下方延伸，以基于施加电源电压将手柄晶片与耦合器电隔离。

根据另一方面，提供了一种制造电磁耦合器组件的方法。该方法包括在绝缘体上硅(SOI)晶片的有源半导体的上表面上沉积电介质材料层，该晶片包含有源半导体层、设置在有源半导体层下面的掩埋氧化物层、以及设置在掩埋氧化物层下面的手柄晶片，形成与有源半导体层的电接触；在电介质材料层上方形成主传输线；以及在电介质材料层上方形成耦合传输线，耦合传输线配置为响应于接收在主传输线上接收的输入信号而在耦合传输线上提供耦合信号，主传输线和耦合传输线之一的至少一部分形成在有源半导体层的至少一部分上方。

在一些实施例中，主传输线和耦合传输线两者都形成为与电介质材料层的上表面接触。

在一些实施例中，该方法还包括形成主传输线和耦合传输线中的一个与电介质材料层的上表面接触，在电介质材料层上形成第二电介质材料层，并且形成在第二电介质材料层的上表面上的主传输线和耦合传输中的另一个。

在一些实施例中，主传输线和耦合传输线中的一个形成在有源半导体层的至少一部分上方，而主传输线和耦合传输线中的另一个不形成在有源半导体层的至少一部分上方。

在一些实施例中，主传输线和耦合传输线两者都形成在有源半导体层的至少一部分上方。

在一些实施例中，该方法还包括移除手柄晶片的至少下部。

下面详细讨论这些示例性方面和实施例的其它方面、实施例和优点。本文所公开的实施例可以以与本文所公开的原理中的至少一个一致的任何方式与其它实施例组合，并且对“实施例”、“一些实施例”、“替代性实施例”、“各种实施例”、“一个实施例”的引用等等不一定是相互排斥的，并且旨在指示所描述的特定特征、结构或特性可以被包含在至少一个实施例中。本文出现的这些术语不一定都指相同的实施例。

附图说明

下面参考附图讨论至少一个实施例的各个方面，附图不是按比例绘制的。包含附图是为了提供对各个方面和实施例的说明和进一步理解，并且附图被并入并构成本说明书的一部分，但并不旨在作为本发明的限制的定义。在附图中，在各个图中示出的每个相同或几乎相同的部件由相同的数字表示。为清楚起见，不是每个组件都可以被标记在每个图中。在图中：

图1是传统RF前端系统的一个示例的框图，该系统包含与RF耦合器级联的单个滤波器；

图2A是RF耦合器中的主线和耦合线的一种布置的简化平面图；

图2B是RF耦合器中的主线和耦合线的另一种布置的简化平面图；

图2C是图2B的RF耦合器中的主线和耦合线的简化截面图；

图2D是RF耦合器中的主线和耦合线的另一种布置的简化平面图；

图3A是RF耦合器结构的实施例的简化图示；

图3B是图3A的实施例的简化平面图；

图4A是RF耦合器结构的另一个实施例的简化图示；

图4B是图4A的实施例的简化平面图；

图5A是RF耦合器结构的另一个实施例的简化图示；

图5B是图5A的实施例的简化平面图；

图5C是RF耦合器结构的另一个实施例的简化图示；

图5D是图5C的实施例的简化平面图；

图5E是RF耦合器结构的另一个实施例的简化图示；

图5F是图5E的实施例的简化平面图；

图5G是RF耦合器结构的另一个实施例的简化图示；

图5H是图5G的实施例的简化平面图；

图5I是RF耦合器结构的另一个实施例的简化图示；

图5J是图5I的实施例的简化平面图；

图6是RF耦合器结构的实施例的简化平面图；

图7是RF耦合器结构的另一个实施例的简化平面图；

图8A是RF耦合器结构的另一实施例的简化平面图；

图8B是图8A的RF耦合器结构的简化截面图；

图9A是RF耦合器结构的另一实施例的简化平面图；

图9B是图9A的RF耦合器结构的简化截面图；

图10是RF耦合器结构的另一个实施例的简化平面图；

图11A是RF耦合器结构的另一实施例的简化平面图；

图11B是RF耦合器结构的另一实施例的简化平面图；

图12是RF耦合器结构的另一个实施例的简化平面图；

图13是RF耦合器结构的另一个实施例的简化平面图；

图14是根据本发明的各方面的包含耦合器的模块的一个示例的框图；

图15是根据本发明的各方面的包括耦合器的无线装置的一个示例的框图；

图16是示出图15的无线装置的一个示例的更详细的表示的框图；

图17示出了对如本文所公开的RF耦合器的实施例所进行的测试的结果。

具体实施方式

本文所公开的方面和实施例包含用于减少电磁(EM)耦合器中的衬底引起的非线性的系统和方法，以及包含这种系统的设备。

可以使用两条传输线(主线和耦合线)在例如硅(Si)手柄晶片衬底或绝缘体上硅(SOI)手柄晶片衬底上形成EM耦合器(这里简称为“耦合器”)以产生电容性耦合效应和电感性耦合效应。耦合器中的衬底效应可以包含来自耦合器传输线与手柄晶片衬底之间的电容值的电容性效应，以及由于在手柄晶片衬底中流动的感应电感性电流引起的电感性效应，有时被称为“镜面效应”。在硅手柄晶片衬底中流动的感应电感电流可以以谐波的形式产生非线性度，例如但不限于二阶(2fo)谐波(通过耦合器传输线的信号的二次谐波)。SOI衬底中的掩埋氧化物是一种绝缘体，有助于将硅衬底手柄晶片与耦合器线隔离，减少衬底效应，但不能完全消除衬底效应。

耦合器通常包含承载例如RF信号的主线，以及用于获得通过主线行进的信号的特性的指示的耦合线。耦合器中的主线和耦合线可以以各种方式布置(例如，如图2A-2D所示)以提供电容性耦合和电感性耦合的不同相对程度。应当理解，在本文中所公开的任何实施例中的主线和耦合线或其部分可以在平行于包含它们的裸芯的表面的平面中彼此移位，和/或可以是在垂直于包含它们的裸芯的表面的平面中彼此移位，并且可以形成平面或三维耦合器。图2B中和本文中所公开的其它实施例所示的盘绕的主线和耦合线的各个部分可以在层堆叠体的不同层上，或者在包含它们的裸芯的电介质层堆叠体的不同电介质层之间，例如如图2C所示。如图2B和本文中所公开的其它实施例所示的主线和耦合线可以围绕垂直于包含它们的裸芯的表面的轴线盘绕(coil)，可以围绕平行于包含它们的裸芯的表面的轴线盘绕，可以围绕关于包含它们的裸芯的表面成角度的轴线盘绕，或者它们的组合。此外，尽管在本文中描述为主线和耦合线，但是形成主线和耦合线的金属结构不需要是线性的，而是可以具有非线性形状。

能够减少耦合器中的衬底效应的结构在图3A中总体上以100示出。包含主线110和耦合线115的耦合器105设置在第一电介质层120上并与第一电介质层120接触。主线110和耦合线115可以包括金属或金属合金，金属合金包含例如铝、铜或本领域已知的其它金属或非金属导体。电介质层120可包括例如二氧化硅、氮化硅或本领域已知的其它电介质，或由其组成。电介质层120设置在有源层125上并与有源层125接触。有源层125在图3A中示出为包括N型硅，但在其它实施例中，可以是本领域已知的任何形式的半导体或半导体的组合。设置触点130(本文也称为“电压端子”)与有源层125电联通并物理接触。触点130允许电压V1从外部电压源(未示出)施加到有源层125。触点130可以包括例如铝、铜或本领域已知的适用于电触点的其它材料，或者在触点130的剩余物与有源层125之间的界面之间包含扩散阻挡层和/或粘附层132，扩散阻挡层和/或粘附层132由钛、氮化钛、钽、氮化钽、氧化铟、碳化钨或本领域已知的其它扩散阻挡和/或粘合层材料构成。掩埋电介质层135(例如，掩埋二氧化硅层)设置在有源层125下方并与有源层125接触。手柄晶片或支撑晶片140设置在掩埋电介质层135下方并与其接触。在一些实施例中，手柄晶片140是轻掺杂的或包括本征半导体，从而为高阻性，具有例如约1kΩ-cm或更高的电阻率。有源层125、掩埋电介质层135和手柄晶片140的组合可以统称为SOI衬底或SOI晶片。在一些实施例中，手柄晶片140可在处理期间例如通过背面研磨变薄或磨平。

与掩埋电介质层135结合的有源层125可以用于将耦合器105与手柄晶片140电屏蔽，以减少或消除由于手柄晶片140的存在而在耦合器105中呈现的衬底效应。在使用中，当负电压V1施加到有源层125时，有源层125变得更导电并且起到类似于接地平面的作用，以将耦合器105与手柄晶片140电屏蔽或者增加将耦合器105与手柄晶片140电屏蔽的程度。不受特定理论的束缚，据信将负电压施加到有源层125的N型硅增加了有源层125中的自由电子的浓度，从而增加了有源层125的导电性。与没有电压V1施加到有源层125时耦合器105的性能相比，通过改善耦合器的线性度，将负电压V1施加到有源层125提高了耦合器105的性能，例如，通过减少由于在手柄晶片140中流动的感应电流而产生的二次谐波。

在图3B中示出具有如图3A中所示的层堆叠体的耦合器结构的实施例的平面图。在该图中，第一电介质层120设置在有源层125的顶部的标记为120、125的区域中。图3A中所示的视图是沿着图3B中所示的线3A的视图。

图4A示出了总体上以100’示出的示例性结构，其能够在利用P型硅作为有源层125的耦合器中降低衬底效应。当施加的电压V1为正时，与没有将电压V1施加到有源层125的耦合器105的性能相比，有源层的导电性增加并且耦合器105的性能增加。还如图4A中所示，在一些实施例中，有源层125可以设置在主线110下面，但不一定是耦合线115。

图4B中示出具有图4A中所示的层堆叠体的耦合器结构的实施例的平面图。在该图中，第一电介质层120设置在有源层125的顶部的标记为120、125的区域中。图4A中所示的视图是沿着图4B中所示的线4A的视图。

使用可以被电偏置以使耦合器105与手柄晶片140而不是接地平面屏蔽的有源层125可提供各种优点。在一些实施例中，有源层125在耦合器105中提供比接地平面更低的插入损耗。接地平面效应是永久性的，并且其存在增加了耦合器的接地寄生效应，因此插入损耗更高。有源层125的使用及其可调偏置允许可选地使用有源层125作为接地平面。当不施加偏置(例如，0V/短路或浮动)时，将不会有从耦合器到高导电性有源层125(其表现得像接地平面)的附加寄生效应，因而插入损耗较低。而且，将有源层125偏置到不同电压的能力允许人们定制耦合器105的性能，例如，通过改变耦合器105的电感特性和电容特性，导致耦合器105的耦合因子的变化，和/或耦合器105在不同频率下的方向性。在一些实施例中，增加所施加的电压V1的幅度或绝对值(当有源层125是N型时增加到更负的电压或者当有源层125是P型时增加到更正的电压)可以减小耦合器105的耦合因数。

在另一个实施例中，可以在耦合器105的主线110或耦合线115下方提供附加的电介质层。例如，如图5A中总体上以200所示，设置在主线110下方并且在耦合线115上方(或反之亦然)的电介质层205可以设置为主线110或耦合线115中的一个在主线110或耦合线115中的另一个的上方或下方通过，以产生如例如图2B所示的结构。电介质层205可以包括与第一电介质层120相同或不同的一种或多种材料，或者由与第一电介质层120相同或不同的一种或多种材料构成。

图5B中示出了如图5A中所示的具有层堆叠体的耦合器结构的实施例的平面图。从该图中省略了第一电介质层120，以示出有源层125和电介质层205相对于主线110和耦合线115的位置。在图5B中，耦合线115以虚线示出以指示其在电介质层205下方。图5A中所示的视图是沿着图5B中所示的线5A的视图。

在另一个实施例中，如图5C中总体上以201所示，电介质层205与第一电介质层120基本上共同延伸或完全共同延伸。图5D中示出了具有图5C中所示的层堆叠体的耦合器结构的实施例的平面图。图5D中未单独示出第一电介质层120，因为它在标记为205、120的区域中与电介质层205共同延伸并设置在电介质层205下面。在图5D中，耦合线115以虚线示出以指示其在电介质层205下方。图5C中所示的视图是沿着图5D中所示的线5C的视图。

替代地，如图5E所示，通常在202处，电介质层205具有延伸超出第一电介质层120的一个或多个边界的一个或多个边界。图5F示出了具有图5E中所示的层堆叠体的耦合器结构的实施例的平面图。在图5F中，耦合线115以虚线示出以指示其在电介质层205下方。图5E中所示的视图是沿着图5F中所示的线5E的视图。

在另一个实施例中，如图5G中总体上以203所示，可以在触点130之上沉积电介质层205和第一电介质层120中的一个或两者。可以通过电介质层205和第一电介质层120中的一个或两者蚀刻通孔132，以提供对触点130的电接触。可以在蚀刻通孔132之前或之后沉积触点130。图5H中示出了具有图5G中所示的层堆叠体的耦合器结构的实施例的平面图。在图5H中，耦合线115以虚线示出以指示其在电介质层205下方。图5G中所示的视图是沿着图5H中所示的线5G的视图。

应当理解，在本文所公开的耦合器结构的任何实施例中，主线110和耦合线115不需要具有相似的尺寸，例如宽度或厚度。在各种实施例中，主线110可以比耦合线115更薄、更厚、更宽或更窄。图5I示出了总体上以204示出的实施例，其中主线110比耦合线115更宽和更薄。图5I还示出了耦合线115可以至少部分或完全地设置在主线110上方。如图所示，耦合线115可以直接设置在主线110上方。在其它实施例中，主线110可以至少部分地或完全地(居中或不设置)设置在耦合线115上方。图5J中示出了具有图5I中所示的层堆叠体的耦合器结构的实施例的平面图。在图5J中，耦合线115以虚线示出以指示其在电介质层205下方。图5I中所示的视图是沿着图5J中所示的线5I的视图。

还应当理解，在本文公开的耦合器结构的任何实施例中，主线110和耦合线115不需要是如图4B、图5B、图5D、图5F、图5H和图5J中所示的直线，但是可以形成为线圈或具有凹凸部分，分别如图2B和图2C所示。

在一些实施例中，耦合器105是双向耦合器。在各种实施例中，有源层125可以设置在整个耦合器105下方，仅在耦合器105的主线110下方，仅在耦合器的耦合线115下方，或者部分地在主线110、耦合线115或两者下方。在一些实施例中，有源层125可以是正方形或矩形形状或图案化为栅格或梳状结构。可以选择有源层125中的掺杂水平以控制要施加的最佳电压V1，以在耦合器105的不同部分中产生所需的衬底效应抑制。触点130可以位于与图3-图5J中所示的不同的位置或距离耦合器105不同的距离，并且在不同的实施例中可以具有不同的形状。例如，触点130可以是点接触、圆盘、线、正方形或矩形或另一多边形的形式。在一些实施例中，耦合器105的设计可以指示触点130的期望位置或配置。

图6示出了一个实施例，其中触点130在耦合器105的一侧上为线的形式。图7示出了触点130围绕有源层125上的耦合器105下面的区域的实施例。图8A和图8B示出了其中有源层125形成在主线110下面，但是耦合线115和触点130不处于线的形式的实施例。图8B是图8A沿线8B获取的横截面图。图9A和图9B示出了有源层125形成在耦合线115下面，但是主线110和触点130不处于线的形式的实施例，图9B是图9A沿线9B获取的横截面图。

图10示出了一个实施例，其中有源区域被图案化成分别设置在主线110和耦合线115下面的两个分开的有源区域125A、125B。每个有源区域125A、125具有相关联的触点130A、130B，在图10中以线的形式示出。电压V2、V3可以施加到相应的触点130A、130B。电压V2、V3可以相同或不同。

图11A示出了其中有源区域被图案化为设置在主线110和耦合线115的不同部分下面的多个分开的有源区域125C、125D、125E、125F、125G的实施例。每个分开的有源区域125C、125D、125E、125F、125G设置在主线110和耦合线115两者的一部分下面。有源区域125C、125D、125E、125F、125G具有相关联的触点130C、130D、130E、130F、130G。电压V3、V4、V5、V6和V7可以施加到相应的触点130C、130D、130E、130F、130G。电压V3、V4、V5、V6和V7中的任何一个或多个可以与电压V3、V4、V5、V6和V7中其它的任何一个或多个相同或不同。在图11A的实施例的变形中，如图11B所示，有源区域可以形成梳状结构，其中有源区域125C、125D、125E、125F、125G通过具有单个触点130的一个或多个汇流条125H连接。

在其它实施例中，有源层125中的掺杂水平或掺杂剂浓度和/或通过一个或多个触点施加到有源层125的偏置电压可以在有源层125上变化并且在有源层125上产生偏置梯度效应。如图12中所示，有源层125的掺杂水平可以在垂直于通过主线110和/或耦合线115的信号传播方向的方向上变化。与施加到主线110的第二侧上的触点130I的电压V9相比，可以将不同的电压V8施加到主线110和/或耦合线115的第一侧上的触点130H，以在垂直于通过主线110和/或耦合线115的信号传播方向的方向上在有源层125中产生偏置梯度。

如图13中所示，在另一示例中，有源层125的掺杂水平可以在平行于通过主线110和/或耦合线115的信号传播方向的方向上变化。与施加到主线110的第二侧上的触点130K的电压V11相比，可以将不同的电压V10施加到主线110和/或耦合线115的第一侧上的触点130J和/或耦合线115，以在平行于通过主线110和/或耦合线115的信号传播方向的方向上在有源层125中产生偏置梯度。图12和13中的掺杂水平示出为随着有源层125上的距离单调变化，然而，应当理解，在其它实施例中，掺杂水平可以以对数、阶梯函数或其它期望的方式随着有源层125上的距离而变化。

尽管未在图6-图13中示出，应当理解，在这些实施例中，适当的绝缘体或电介质层(例如图3-图5J中所示的第一电介质层120和/或图5A-5J中所示的电介质层205)使主线110和耦合线115彼此电绝缘，使主线110和耦合线115的部分彼此重叠，并且使主线110和耦合线115与(多个)触点130和(多个)有源层125彼此重叠。

在类似于图3A和3B中所示的耦合器上进行测试，以确定对有源层125施加负电压偏置对700MHz的二阶(2fo)谐波的影响。在测试装置中，主线110和耦合线115由铜形成，厚度为约3μm。主线110和耦合线115下方的氧化物层的厚度为约5μm。N型活性硅层的厚度为约0.14μm。掩埋氧化物层的厚度为约1μm。手柄晶片的厚度约为200μm。该测试的结果如图17所示。可以看出，二阶谐波的幅度随着负偏置从零伏偏置时的-98.9dBm增加到负五伏偏置时的-101.1dBm而减小。随着负偏置增加到负十伏，二阶谐波的幅度开始增加。有源层125偏置到负五伏的二阶谐波的幅度低于当有源层125悬空或短路接地时观察到的幅度。这些结果表明，如本文所公开的，在耦合器结构中的有源层上施加适当的电压偏置可以有效地降低衬底效应并提高耦合器的性能。

本文中描述的耦合器100的实施例可以在各种不同的模块中实现，包含例如独立的耦合器模块、前端模块、将耦合器与天线切换网络组合的模块、阻抗匹配模块、天线调谐模块等。图14示出了模块300的一个示例，其可以包含本文所讨论的耦合器的任何实施例或示例。模块300具有封装衬底302，其配置为接收多个部件。在一些实施例中，这种部件可以包含具有如本文所述的一个或多个特征的裸芯200。例如，裸芯200可以包含功率放大器(PA)电路202和耦合器100。多个连接焊盘304可以便于诸如引线键合308到基板302上的连接焊盘310的电连接，以便于各种功率和信号传递到裸芯200和从裸芯200传递。

在一些实施例中，其它部件可以安装在封装衬底302上或形成在封装衬底302上。例如，可以实现一个或多个表面安装器件(SMT)314和一个或多个匹配网络312。在一些实施例中，封装衬底302可以包含层压衬底。

在一些实施例中，模块300还可以包含一个或多个包装结构，以例如提供保护并便于更容易地处理模块300。这种封装结构可以包含在包装衬底302之上形成的包覆模制件，其尺寸设计成基本上封装在其上的各种电路和部件。

应当理解，尽管在基于引线键合的电连接的背景下描述了模块300，但是本公开的一个或多个特征也可以以其它封装配置实现，包含倒装芯片配置。

本文所公开的耦合器的实施例(可选地封装到模块300中)可以有利地用在各种电子装置中。电子装置的示例可以包含但不限于消费电子产品、消费电子产品的部件、电子测试设备、诸如基站的蜂窝通信基础设施等。电子装置的示例可以包含但是不限于智能手机、电话、电视、计算机显示器、计算机、调制解调器、手持计算机、笔记本计算机、平板计算机、电子书阅读器、可穿戴计算机(诸如智能手表)、个人数字助理(PDA)、微波炉、冰箱、汽车、立体声系统、DVD播放器、CD播放器、数字音乐播放器(诸如MP3播放器)、收音机、摄像机、相机、数码相机、便携式存储器芯片、保健监控装置、车载电子系统(诸如汽车电子系统或航空电子系统)、洗衣机、烘干机、洗衣机/干衣机、外围装置、手表、时钟等。此外，电子装置可以包含未完成的产品。

图15是根据某些实施例的包含耦合器的无线设备400的框图。无线装置400可以是蜂窝电话、智能电话、平板计算机、调制解调器、通信网络或配置用于语音和/或数据通信的任何其它便携式或非便携式装置。无线装置400包含接收和发送功率信号的天线440和耦合器100，耦合器100可以测量发送信号的强度并向其它电路元件提供测量强度的指示，以用于分析目的或调整后续发送。例如，耦合器100可以测量来自功率放大器(PA)410的发射RF功率信号，其放大来自收发器402的信号。收发器402可以配置为以已知的方式接收和发送信号。如本领域技术人员将理解的，功率放大器410可以是包含一个或多个功率放大器的功率放大器模块。无线装置400还可以包含电池404，以向无线装置中的各种电子部件提供操作功率。

图16是无线装置400的示例的更详细框图。如图所示，无线装置400可以从天线440接收和发送信号。收发器402配置为生成用于发送的信号和/或处理接收到的信号。生成的用于发送的信号由功率放大器(PA)418接收，其放大来自收发器402的所生成的信号。在一些实施例中，发送和接收功能可以在分开的部件(例如，发送模块和接收模块)中实现，或者在同一模块中实现。天线切换模块406可以配置为在不同的频带和/或模式、发送模式和接收模式等之间切换。还如图16所示，天线440接收经由天线切换模块406提供给收发器402的信号，并且还经由收发器402、PA 418、耦合器100以及天线切换模块406从无线装置400发送信号。然而，在其它示例中，可以使用多个天线。

图16的无线装置400还包括：功率管理系统408，其连接到收发器402，收发器402管理用于无线装置的操作的功率。功率管理系统408还可以控制基带子系统410和无线装置400的其它部件的操作。功率管理系统408以已知的方式经由电池404向无线装置400供电，并且包含可以控制信号传输的一个或多个处理器或控制器，并且还可以基于例如要传输的信号的频率来配置耦合器100。

在一个实施例中，基带子系统410连接到用户接口412，以便于向用户提供和从用户接收的语音和/或数据的各种输入和输出。基带子系统410还可以连接到存储器414，存储器414配置为储存数据和/或指令以便于无线装置的操作和/或为用户提供信息的储存。

功率放大器418可用于放大各种RF或其它频带传输信号。例如，功率放大器418可以接收使能信号，该使能信号可以用于脉冲(pulse)功率放大器的输出以帮助发送无线局域网(WLAN)信号或任何其它合适的脉冲信号。功率放大器418可以配置为放大各种类型的信号中的任何一种，包含例如全球移动系统(GSM)信号、码分多址(CDMA)信号、W-CDMA信号、长期演进(LTE)信号或EDGE信号。在某些实施例中，功率放大器110和包含开关等的相关联部件可以使用例如pHEMT或BiFET晶体管制造在GaAs衬底上，或者使用CMOS晶体管制造在硅衬底上。

仍然参考图16，无线装置400还可以包含耦合器100，耦合器100具有一个或多个定向EM耦合器，用于测量来自功率放大器418的发射功率信号，并用于向传感器模块416提供一个或多个耦合信号。图16中所示的耦合器100可以是参考图1-图13所描述的耦合器100、100’、200等中的任何一个。传感器模块416可以反过来将信息发送到收发器402和/或直接发送到功率放大器418作为反馈，以进行调整以调节功率放大器418的功率电平。以这种方式，耦合器100可以用于增强/降低具有相对低/高功率的传输信号的功率。然而，应当理解，耦合器100可以用于各种其它实施方式中。

在无线装置400是具有时分多址(TDMA)架构的移动电话的某些实施例中，耦合器100可以有利地管理来自功率放大器418的RF发射功率信号的放大。在具有时分多址(TDMA)架构的移动电话中，诸如在全球移动通信系统(GSM)、码分多址(CDMA)和宽带码分多址(W-CDMA)系统中找到的那些中，功率放大器418可以用于在功率对时间的规定限度内上下移动功率包络。例如，可以为特定移动电话分配特定频率信道的传输时隙。在这种情况下，功率放大器418可以用于帮助随时间调整一个或多个RF功率信号功率电平，以便防止在指定的接收时隙期间发送信号干扰，并且降低功率消耗。在这种系统中，如上所述，耦合器100可用于测量功率放大器输出信号的功率，以帮助控制功率放大器418。图16中所示的实现方式是示例性而非限制性的。例如，图16的实施方式示出了耦合器100与RF信号的发送结合使用，然而，应当理解，本文所讨论的集成滤波器耦合器的各种示例也可以与接收的RF或其它信号一起使用。

本文所使用的措辞和术语是出于描述的目的，不应被视为限制。如本文所使用，术语“多个”是指两个或更多个物品或部件。无论是在所写的说明书还是在权利要求书等中，术语“包括”、“包含”、“携带”、“具有”、“含有”和“涉及”都是开放式术语，即，意思是“包含但不仅限于”。从而，使用这些术语意味着包括其后列出的物品及其等同物，以及附加物品。只有过渡短语“由…组成”和“基本上由…组成”分别是关于权利要求的封闭或半封闭的过渡短语。在权利要求中使用诸如“第一”、“第二”、“第三”等的序数术语来修改权利要求元素本身并不意味着一个权利要求元素先于另一个的任何优先级、优先权或顺序，或在进行方法的行为的时间顺序，而是仅用作标签以将具有特定名称的权利要求元素与具有相同名称的另一个元素(如果没有使用序数术语)区分，以区分权利要求元素。

已经如此描述了至少一个实施例的若干方面，应当理解，本领域技术人员将容易想到各种改变、修改和改进。任何实施例中描述的任何特征可以被包含在任何其它实施例的任何特征中，或被任何其它实施例的任何特征代替。任何改变、修改和改进旨在成为本公开的一部分，并且旨在落入本发明的范围内。相应地，前面的描述和附图仅是示例性的。

Claims (26)

1.一种电磁耦合器组件，包括：

绝缘体上硅(SOI)晶片，包含手柄晶片，所述手柄晶片具有设置在其第一表面上的氧化物层，有源半导体层设置在所述氧化物层上；

电压端子，设置在所述有源半导体层上以接收电源电压；

电介质材料层，设置在所述有源半导体层上；

主传输线，设置在所述电介质材料层上；以及

耦合传输线，设置在所述电介质材料层上，并配置为响应于接收在所述主传输线上接收的输入信号，在所述耦合传输线上提供耦合信号，所述主传输线和所述耦合传输线的至少一部分设置在所述有源半导体层的至少一部分上方。

2.如权利要求1所述的电磁耦合器组件，还包括第二电介质材料层，设置在所述主传输线和所述耦合传输线之一上方，并且在所述主传输线和所述耦合传输线中的另一个下方。

3.如权利要求1所述的电磁耦合器组件，其中所述有源半导体层包括N型硅和P型硅中的一种。

4.如权利要求1所述的电磁耦合器组件，其中所述电压端子位于所述主传输线和所述耦合传输线的单侧。

5.如权利要求1所述的电磁耦合器组件，其中所述电压端子围绕所述主传输线和所述耦合传输线的一部分下面的区域。

6.如权利要求1所述的电磁耦合器，其中所述有源半导体层设置在所述主传输线的一部分下面，但是不在所述耦合传输线下面。

7.如权利要求1所述的电磁耦合器组件，其中所述有源半导体层设置在所述耦合传输线的一部分下面，但是不在所述主传输线下面。

8.如权利要求1所述的电磁耦合器组件，其中所述有源半导体层包含：第一部分，设置在所述耦合传输线的一部分下面；以及第二部分，与所述第一部分电隔离，并且设置在所述主传输线的一部分下面。

9.如权利要求8所述的电磁耦合器组件，包含与所述有源半导体层的第一部分电连通的第一电压端子和与所述有源半导体层的第二部分电连通的第二电压端子。

10.如权利要求1所述的电磁耦合器组件，其中所述有源半导体层包含彼此电隔离的多个部分，所述多个部分中的每个部分设置在所述主传输线和所述耦合传输线的不同相应部分下面。

11.如权利要求10所述的电磁耦合器组件，其中所述有源半导体层的多个部分中的每一个包含相应的电压端子。

12.如权利要求1所述的电磁耦合器组件，其中所述电压端子包含第一部分和第二部分，所述第一部分设置在所述主传输线和所述耦合传输线下面，位于在垂直于预期信号流过所述主传输线和所述耦合传输线之一的方向的方向上与所述主传输线和所述耦合传输线的第一侧横向定位的位置处，所述第二部分设置在所述主传输线和所述耦合传输线下面，位于在垂直于所述预期信号流过所述主传输线和所述耦合传输线之一的方向的第二方向上与所述主传输线和所述耦合传输线的第二侧横向定位的位置处。

13.如权利要求1所述的电磁耦合器组件，其中所述电压端子包含第一部分和第二部分，所述第一部分设置在所述主传输线和所述耦合传输线下面，位于在平行于预期信号流过所述主传输线和所述耦合传输线之一的方向的方向上与所述主传输线和所述耦合传输线的第一侧横向设置的位置处，所述第二部分设置在所述主传输线和所述耦合传输线下面，位于在平行于所述预期信号流过所述主传输线和所述耦合传输线之一的方向的方向上与所述主传输线和所述耦合传输线的第二侧横向设置的位置处。

14.如权利要求1所述的电磁耦合器组件，其中所述有源半导体层包含掺杂浓度，所述掺杂浓度沿着垂直于通过所述主传输线和所述耦合传输线之一的预期信号流动方向的方向变化。

15.如权利要求1所述的电磁耦合器组件，其中所述有源半导体层包含掺杂浓度，所述掺杂浓度沿着平行于通过所述主传输线和所述耦合传输线之一的预期信号流动方向的方向变化。

16.如前述权利要求任何一项所述的电磁耦合器组件，其中与未将所述电源电压施加到所述有源半导体层时所述电磁耦合器中的衬底效应的幅度相比，将所述电源电压施加到所述有源半导体层降低了所述电磁耦合器组件中的衬底效应的幅度。

17.一种封装模块，包括：

电磁耦合器组件，所述电磁耦合器组件包含：

绝缘体上硅(SOI)晶片，包含手柄晶片，所述手柄晶片具有设置在其第一表面上的氧化物层，

有源半导体层，设置在所述氧化物层上，

电压端子，设置在所述有源半导体层上以接收电源电压，

电介质材料层，设置在所述有源半导体层上，

主传输线，设置在所述电介质材料层上，以及

耦合传输线，设置在所述电介质材料层上，并配置为响应于接收在所述主传输线上接收的输入信号，在所述耦合传输线上提供耦合信号，所述主传输线和所述耦合传输线的至少一部分设置在所述有源半导体层的至少一部分上方。

18.一种电子装置，包含权利要求17的所述封装模块。

19.一种无线通信装置，包含权利要求17的所述封装模块。

20.一种电磁耦合器组件，包括：

手柄晶片，包含设置在其第一表面上的氧化物层；

有源半导体层，设置在所述氧化物层的至少一部分上，所述有源半导体层包含用于接收电源电压的电压端子；

电介质层，设置在所述有源半导体层上；以及

耦合器，设置在所述电介质层上，所述有源半导体层至少部分地在所述耦合器下方延伸，以基于施加所述电源电压将所述手柄晶片与所述耦合器电隔离。

21.一种制造电磁耦合器组件的方法，包括：

在绝缘体上硅(SOI)晶片的有源半导体的上表面上沉积电介质材料层，所述晶片包含所述有源半导体层、设置在所述有源半导体层下面的掩埋氧化物层、以及设置在所述掩埋氧化物层下面的手柄晶片；

形成与所述有源半导体层的电接触；

在所述电介质材料层上方形成主传输线；以及

在所述电介质材料层上方形成耦合传输线，所述耦合传输线配置为响应于接收在所述主传输线上接收的输入信号而在所述耦合传输线上提供耦合信号，所述主传输线和所述耦合传输线之一的至少一部分形成在所述有源半导体层的至少一部分上方。

22.如权利要求21所述的方法，其中所述主传输线和所述耦合传输线两者都形成为与所述电介质材料层的上表面接触。

23.如权利要求21所述的方法，还包括：

形成与所述传输材料层的上表面接触的所述主传输线和所述耦合传输线之一；

在所述电介质材料层之上形成第二电介质材料层；以及

在所述第二电介质材料层的上表面上形成所述主传输线和所述耦合传输线中的另一个。

24.如权利要求21所述的方法，其中所述主传输线和所述耦合传输线之一形成在所述有源半导体层的至少一部分上方，并且所述主传输线和所述耦合传输线中的另一个不形成在所述有源半导体层的至少一部分上方。

25.如权利要求21所述的方法，其中所述主传输线和所述耦合传输线两者都形成在所述有源半导体层的至少一部分上方。

26.如权利要求21所述的方法，还包括移除所述手柄晶片的至少下部。