CN1748306A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1748306A
CN1748306A CNA2004800035823A CN200480003582A CN1748306A CN 1748306 A CN1748306 A CN 1748306A CN A2004800035823 A CNA2004800035823 A CN A2004800035823A CN 200480003582 A CN200480003582 A CN 200480003582A CN 1748306 A CN1748306 A CN 1748306A
Authority
CN
China
Prior art keywords
semiconductor
base material
semiconductor chip
semiconductor device
heat conduction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800035823A
Other languages
English (en)
Other versions
CN100413060C (zh
Inventor
北畠真
楠本修
内田正雄
高桥邦方
山下贤哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1748306A publication Critical patent/CN1748306A/zh
Application granted granted Critical
Publication of CN100413060C publication Critical patent/CN100413060C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体装置，具备：包括使用了宽能带隙半导体的功率半导体元件的半导体芯片(61)、基材(62、63)、第1、第2中间构件(65、68a)、热传导构件(66)和散热片(67)、半导体芯片(61)、将第1、第2中间构件(65、68a)及热传导构件(66)密封的密封材(68)。基材(62、63)的各头端部成为外部连接端子(62a、63a)。第2中间构件(68a)由热传导率比第1中间构件(65)更低的材料构成，在与半导体芯片(61)的接触面积方面，第2中间构件(68a)的一方大于第1中间构件(65)。

Description

半导体装置
技术领域
本发明涉及一种利用化合物半导体层形成的MISFET，特别涉及高耐压、适用于大电流的MISFET。
背景技术
一直以来，在将包括功率元件的多个半导体芯片组装而成的功率模块中，使因功率元件的电力损失而产生的半导体元件的发热的发散是重要的课题(例如，参照文献1(功率电子学手册(R&D计划编制)，主编：今井孝二(602页))。所以，在以往的半导体装置中，为了将功率元件冷却而保持在安全动作温度以下，使功率元件与封盒基材接触，按照使在功率元件中产生的热因热传导而经过封盒基材被放出的方式来设计。所以，在使用多个半导体芯片构成功率模块的情况下，如上所述，需要使各半导体设备与封盒基材接触。
图11是表示将3个Si功率设备组装而成的以往的半导体功率模块的构造的剖面图。如同图所示，以往的半导体功率模块具备在背面附设了用于热量释放的散热片101a的基材101、被利用焊锡固定于基材101的上面的3个作为Si功率设备的Si芯片102、103、104、将各Si芯片102、103、104之间电连接的接合线105。利用该构造，由于可以将各Si芯片102、103、104中产生的热利用热传导有效地向基材101发散，因此就可以将作为功率设备的Si芯片102、103、104的温度抑制在作为其温度保证范围的150℃以下。
但是，在所述以往的半导体功率模块中，为了将构成半导体功率模块的多个Si芯片102、103、104分别搭载在基材101上，需要至少具有将Si芯片102、103、104的各面积进行加和运算了的面积以上的面积的基材101。其结果是，处理比较大的电流的半导体功率模块的封盒的面积就不得不成为很大的值。
特别是，在以往的作为功率设备的Si芯片为MOSFET、IGBT、二极管等的情况下，考虑Si的热传导率为1.5W/cmK左右，为了使在动作时因流过Si芯片的电流产生的热有效地散逸，Si芯片中电流密度最高的部分的温度需要被按照不超过150℃的方式设计。Si芯片中的半导体功率元件当达到超过150℃的温度时就会发生热失控而成为短路状态，无法作为电流控制元件发挥作用。例如，当动作时的半导体功率元件的内部的电流密度在10A/cm2以上时，就需要进行使半导体功率元件内部产生的热散逸的工作。特别是，当在半导体功率元件内部的电流密度在50A/cm2以上时，由于半导体功率元件的内部产生的热变得明显，因此在为释放热的设计中需要进行相当多的工作。
如上所述，在半导体功率模块的设计中，由于热的释放变得十分重要，因此作为功率设备的Si芯片被按照与成为热释放通路的基材可靠地接触的方式设计，以被称为芯片焊接(die bond)的方法利用焊锡等与基材直接连接。其结果是，半导体装置的面积不得不变大。
另外，由于为了在具有较宽面积的基材上并列配置的多个半导体元件之间进行电连接，就需要较长的接合线，因此也会有较长的电线的电阻将因半导体装置的电阻造成的电力损失进一步增大的问题。
另外，在基材为引线(lead)或垫板(die pad)的情况下，其端部虽然为被利用焊锡等连接在印刷配线基板等母基板上的外部连接端子，但是向基材放出大量的热的结果是，当外部连接端子的温度变得过高时，焊锡等接合金属就会熔化，或使连接变弱等，有可能损害与母基板的连接的可靠性。
发明内容
本发明的目的在于，提供一种可以有效地使大电流流过的功率半导体装置，是使用了与母基板的接合的可靠性高的宽能带隙半导体元件的半导体装置。
本发明的第1半导体装置具备：包括使用了宽能带隙半导体的功率半导体元件的半导体芯片、被与半导体芯片的表面的一部分连接而头端部成为外部连接端子的导电性的基材、与半导体芯片的表面的一部分接触的热传导构件、将它们密封的密封材。
这样，来自作为较大的热的发生源的半导体芯片的热的大部分就经过热传导构件而被向半导体装置的外部放出，向外部连接端子传导的热量变小。所以，就不会有因母基板和外部连接端子的连接部的温度上升造成连接的可靠性恶化的情况，可以在将功率半导体元件的温度保持在有效的适度的高温的同时，维持较高的可靠性。
功率半导体元件在具有50A/cm2以上的电流密度的电流流过的区域的情况下，使用本发明的构造的意义就很大。
通过还具备与热传导构件接触并从密封材中向外突出地设置的散热片，就可以进一步提高放热性。
也可以还具备覆盖密封材的覆盖膜，在该情况下，最好还具备夹隔覆盖膜而与热传导构件相面对的散热片。
在基材和半导体芯片之间，通过夹隔由导电性材料制成的第1中间构件、由与第1中间构件相比热传导率更小的材料构成的第2中间构件，就能够对向基材的热的传导进行适当地调整。
通过使半导体芯片和基材的接触面积小于半导体芯片的面积的1/2，就可以有效地抑制热向基材的传导。
功率半导体元件为纵型元件，通过还具备被层叠在半导体芯片上并且一部分与基材连接的另外的半导体芯片，就能够构成半导体模块。
在基材的外部连接端子被按照搭载于要求比较低的温度下的连接的印刷配线基板上的方式构成的情况下，也可以利用本发明维持连接的可靠性。
通过使宽能带隙半导体为SiC，就可以获得作为特别大输出的功率设备发挥作用的半导体装置。
本发明的第2半导体装置具备：包括使用了宽能带隙半导体的功率半导体元件的半导体芯片、被与半导体芯片的表面的一部分连接的导电性的基材、与半导体芯片的表面的一部分接触的热传导构件、与热传导构件接触并将半导体芯片、基材及热传导构件密封的容器、被与基材电连接并从容器中突出的外部连接端子。
这样，来自作为很大的热的发生源的半导体芯片的热的大部分就会经过热传导构件及容器而被向半导体装置的外部放出，向外部连接端子传递的热量变小。所以，就不会有因母基板和外部连接端子的连接部的温度上升造成连接的可靠性恶化的情况，可以在将功率半导体元件的温度保持在有效的适度的高温的同时，维持较高的可靠性。
在容器内，通过将半导体芯片、基材及热传导构件的周围利用玻璃、树脂、惰性气体或被减压了的气体充满，就可以更高地维持容器内的环境，发挥高的可靠性。
最好还具备夹隔容器的一部分而与所述热传导构件相面对地设置的散热片。
附图说明
图1是表示本发明的实施方式1的半导体装置(功率模块)的构成的剖面图。
图2A、图2B分别依次是实施方式1的第1具体例的半导体装置的剖面图及电路图。
图3A、图3B分别依次是实施方式1的第2具体例的半导体装置的剖面图及电路图。
图4、图4B分别依次是实施方式1的第3具体例的半导体装置的剖面图及电路图。
图5A、图5B是表示本发明的实施方式2的半导体装置的2个构成例的剖面图。
图6是实施方式2的第1具体例的半导体装置的剖面图。
图7A～图7C是表示实施方式2的第1具体例的半导体装置的制造工序的剖面图。
图8是表示功率晶体管TR1的向印刷配线基板上的安装状态的一个例子的剖面图。
图9是实施方式2的第2具体例的半导体装置的剖面图。
图10是实施方式2的第3具体例的半导体装置的剖面图。
图11是以往的半导体装置的剖面图。
具体实施方式
-实施方式1-
图1是表示本发明的实施方式1的半导体装置(功率模块)的构成的剖面图。
本发明的实施方式1的半导体装置(半导体功率模块)如图1所示，具备：由Cu等金属材料制成的基材11、被层叠在基材11上的大小或功能不同的第1～第3半导体芯片12、13、15(例如晶体管、二极管、IGBT等)。该半导体功率模块的特征是，半导体芯片12、13、15的至少1个半导体芯片的电极与其他的半导体芯片的电极或活性区域连接，各半导体芯片12、13、15被层叠，以及具备多个半导体芯片12、13、15当中的至少1个半导体芯片使用宽能带隙半导体构成的半导体功率元件。
根据本实施方式的半导体功率模块，与以往的具备了Si功率设备的半导体功率模块不同，通过具备包括至少1个使用了宽能带隙半导体的半导体功率元件的多个半导体芯片，并具有将半导体芯片之间层叠的构造，就可以实现利用以往的半导体功率模块无法获得的小型化、小面积化。
这里，本说明书中所说的「宽能带隙半导体」是指，作为传导带的下端和价电子带的上端的能量差的能带隙在2.0eV以上的半导体。作为此种宽能带隙半导体，可以举出碳化硅(SiC)、GAN、AlN等III族氮化物、金刚石等。
在本发明的半导体功率模块中，作为半导体芯片可以不特别限定地使用周知的芯片，例如可以举出肖特基二极管、pn二极管、MISFET、MESFET、J-FET、晶闸管(thyristor)等。另外，多个半导体芯片的1个也可以是电容元件、电感元件、电阻元件等无源元件。
在半导体芯片之间的连接方法中，有利用了金属之间的相互扩散的直接接合、利用焊锡的接合、利用焊盘(bump)的接合、利用了导电性粘结剂的连接等，使用任意一种都可以。
另外，作为封盒可以不特别限定地使用周知的材料，例如可以举出树脂密封封盒、陶瓷封盒、金属封盒、玻璃封盒等。在任意一种情况下，作为基材，一般来说使用由热传导性比较高的金属(例如Cu)制成的材料。
一般来说，宽能带隙半导体的热传导率与Si相比显示出数倍以上的值，在碳化硅(SiC)中为4.9W/cmK，在金刚石中为20W/cmK。由于具有此种较高的热传导率，因此在包括使用了宽能带隙半导体的半导体功率元件的半导体功率模块中，由于在半导体功率元件中产生的热的放出效率比较高，因此就可以将半导体功率元件内的高电流密度部分的温度的上升也抑制得比较低。即，如图1所示，通过将半导体芯片12、13、15之间层叠，即使在小面积的半导体功率模块中高密度地配置了半导体芯片12、13、15的情况下，由于在半导体功率元件中产生热被有效地向基材11放出，因此就可以将半导体功率元件的高电流密度部分(例如功率晶体管的源区域)的温度保持在比较低的温度。
另外，当在耐压为相同程度的1kV的MISFET之间进行比较时，使用了宽能带隙半导体的半导体功率元件与Si功率元件相比，显示出小1个数量级以上的电力损失。在Si的IGBT和宽能带隙半导体的MISFET中进行比较时，使用了宽能带隙半导体的半导体功率元件与Si功率元件相比，也显示出一半以下的电力损失。利用使用了此种宽能带隙半导体的半导体功率元件的低损失性，在本发明的半导体功率模块中，由于在半导体功率元件内产生的热自身也较小，因此与以往的使用了Si功率元件的半导体功率模块相比，在以抑制内部的温度上升为目的时，就更为有利。
另外，使用了宽能带隙半导体的MISFET由于可以实现超过了使用了Si的IGBT程度的高耐压、低损失性，因此就可以将MISFET的高速动作性有效地用于对高电压·大电流的信号的控制中。即，可以减少在半导体功率元件的动作速度慢的情况下产生的开关损失。
特别是，在半导体功率模块中，在多个半导体芯片当中的至少1个半导体芯片中，流过50A/cm2以上的电流密度的电流的情况下，可以明显地体现本发明的效果。其理由是，当在半导体芯片中有产生50A/cm2以上的电流密度那样的动作时，在Si功率元件(例如MISFET)中，由于与电力损失对应的发热量变大，因此在为了确保Si功率元件的正常的动作而必需的温度150℃以下的限制内，难以继续进行动作。与之相反，本发明的半导体功率模块中，由于即使对于50A/cm2以上的电流密度也可以抑制发热量，因此就可以良好地进行动作。
另外，使用了宽能带隙半导体(例如SiC)的半导体功率元件即使因发热而使半导体功率元件的温度上升至200℃以上(进一步到400℃以上)，半导体功率模块也可以良好地动作。当然，随着温度的上升，由于显示出半导体功率元件的电阻减少的性质，因此在电流密度50A/cm2以上动作而被保持为高温时的一方与被保持为低温的情况相比，电阻降低，可以实现更为高效的动作。
即，本发明的半导体功率模块通过将包括至少1个的使用了宽能带隙半导体的半导体功率元件的多个半导体芯片层叠，与如图11所示的未将半导体芯片之间层叠的以往构造的例子相比，因内部温度变得更高，就会显示出动作效率变高的效果。
另外，如图1所示，最好至少和与半导体装置的基材11接触的第1半导体芯片12相比，层叠在第1半导体芯片12之上的第2半导体芯片13的一方更大。其理由是，当作为向基材11的热放出的路径的第1半导体芯片12的一方较小时，由于从第2半导体芯片13向基材13的热的放出量变小，因此第2半导体芯片13在高温下动作，可以获得由如上所述的低损失动作带来的动作效率的提高效果。
另外，最好将多个半导体芯片12、13、15层叠3层以上。这是因为，如上所述，在层叠为3层以上的最上层的半导体芯片中产生的热由于更难放热，因此就可以明显地获得利用如上所述的半导体芯片温度的上升带来的动作效率的提高效果。
另外，使用了宽能带隙半导体的半导体芯片优选主电流在基板的上面和下面之间流动的纵型元件(例如纵型MISFET、纵型二极管(肖特基二极管、pn二极管、pin二极管)、纵型IGBT等)。这是因为，纵型元件由于电流在基板的上面和下面之间流动，因此特别适于叠层构造。
另外，在半导体功率模块中，宽能带隙半导体优选碳化硅(SiC)。如上所述，作为提供即使在高温下也可以实现作为功率元件的动作的半导体芯片的半导体材料，虽然碳化硅(SiC)、GaN、AlN等III族的氮化物半导体、金刚石等适用，但是确认，特别是SiC(其中尤其是4H-SiC基板)在低损失性·稳定性·可靠性等方面优良。这是起因于被供给低缺陷密度的晶片，与难以发生由晶体中的缺陷引起的绝缘破坏等问题对应。
第1具体例
图2A、图2B分别依次是实施方式1的第1具体例的半导体装置的剖面图及电路图。
如图2B所示，在本具体例的半导体装置(半导体功率模块)中，作为将输入直流信号(input DC)升压而将输出直流信号(output DC)输出的升压型DC-DC转换器发挥作用。在半导体功率模块中，配置有电感元件IND1、作为纵型MISFET的功率晶体管TR1、肖特基二极管D1、电容元件CA1。
如图2A所示，肖特基二极管D1具备占据由宽能带隙半导体制成的SiC基板的大部分的N型漂移(drift)层21(活性区域)、与N型漂移层21进行肖特基接触的由Ni制成的肖特基电极22。此外，N型漂移层21被与由Cu等金属制成的基材23连接，基材23被与用于将输出电压Vout输出的输出端子连接。
另一方面，功率晶体管TR1具备：占据由宽能带隙半导体制成的SiC基板的大部分的N型漂移层31(活性区域)、在N型漂移层31内掺杂P型杂质而形成的P型基底层32、在P型基底层32内掺杂高浓度的N型杂质而形成的N+型源层33、跨越夹持SiC基板的表面部的P型基底层32、N型漂移层31、P型基底层32的N+型源层33而形成的由硅氧化膜制成的栅极绝缘膜35、被设于栅极绝缘膜35之上的由Al等金属或多晶硅制成的栅极电极36、跨越夹持SiC基板的表面部的P型基底层32的N+型源层33而形成的源电极37、设于SiC基板的上方的由硅氧化膜制成的层间绝缘膜38、贯穿层间绝缘膜38而与栅极电极36连接的由Al等金属制成的栅极配线·插头40、栅极配线·插头40的引出电极42、贯穿层间绝缘膜38而与各源电极37连接的由Al等金属制成的源配线·插头41。源配线·插头41当中的位于层间绝缘膜38的上面上的部分被设为平板状，该部分与由Cu等金属制成的基材43连接，基材43被接地。另外，在N型漂移层31的下面设有由Ni、硅化镍合金等金属制成的背面电极39，背面电极39被与肖特基二极管D1的肖特基电极22连接。
另外，引出电极42被与配线52连接，配线52与栅电压控制驱动器相连。背面电极39被与配线51连接，配线51借助作为芯片感应器的电感元件IND1，与用于接受输入电压Vin的输入端子连接。另外，在基材23和基材43之间，夹隔有作为芯片电容器的电容元件CA1。
下面，对本具体例的半导体功率模块的制造工序进行说明。
首先，在基材23的上面上，利用例如焊锡等粘结作为比较小的半导体功率元件的肖特基二极管D1的N型漂移层21。此时的条件为使用AuSn焊锡或SnAgCu焊锡在300℃下进行粘结。
然后，在肖特基二极管D1的肖特基电极22的上面上，粘结了作为比较大的半导体芯片的功率晶体管TR1。肖特基二极管D1和功率晶体管TR1的粘结虽然也可以利用焊锡进行，但是在本具体例中，将肖特基二极管D1的肖特基电极22、功率晶体管TR1的背面电极39相互推靠，利用金属的相互扩散来接合。此时，施加载荷1kg/cm2、60～120kHz的超声波。
另外，在功率晶体管TR1的源配线·插头41的上面上利用焊锡搭载基材43，将两者接合。此时，也可以在源配线·插头41的上面上加上镀金焊盘，与基材43进行超声波接合。在功率晶体管TR1的背面电极39、引出电极42上，分别连接配线51、52，在配线51上连接了作为芯片感应器的电感元件IND1，在基材23、43之间连接了作为芯片电容器的电容元件CA1后，利用树脂密封，将肖特基二极管D1、功率晶体管TR1、电容元件CA1、电感元件IND1、电容元件CA1及配线51、52作为1个封盒体组装。树脂密封的方法虽然未图示，但是可以使用公知的各种树脂密封技术。这里，作为芯片感应器的电感元件IND1和作为芯片电容器的电容元件CA1也可以不与封盒内一体化地附设在外面。
虽然在以往的半导体功率模块的情况下，将半导体芯片103、104分别连接在基材101的上面上，但是在本具体例的半导体功率模块中，由于在作为半导体芯片的肖特基二极管D1上层叠功率晶体管TR1，因此半导体功率模块的占有面积减少。
另外，将与本具体例的半导体功率模块相同构造的功率模块利用使用了Si的pn二极管、功率晶体管构成，与本具体例进行了比较。当将功率晶体管TR1设为3mm见方的芯片时，在使用了Si芯片的以往的半导体功率模块中，虽然5A的电流为额定值，结温达到150℃以上，但是在本具体例的半导体功率模块中，可以流过10A以上的电流，确认即使电流以50A/cm2以上的电流密度流向功率晶体管TR1的N+型源区域33，半导体功率模块也会稳定地动作。此时，本具体例的功率晶体管TR1或肖特基二极管D1的结温被保持在150℃以下。
另外确认，即使在本具体例的半导体功率模块中，流过20A的电流，也会稳定地动作。此时，与流过了10A的电流的情况相比，肖特基二极管D1或功率晶体管TR1的结温虽然上升到150℃以上，但是由于功率晶体管TR1的电阻值降低，因此确认因电流增加使得损失率降低。
第2具体例
图3A、图3B分别依次是实施方式1的第2具体例的半导体装置的剖面图及电路图。
如图3B所示，本具体例的半导体装置(半导体功率模块)中，作为将输入直流信号(input DC)降压而将输出直流信号(output DC)输出的降压型DC-DC转换器发挥作用。在半导体功率模块中，配置有电感元件IND1、作为纵型MISFET的功率晶体管TR1、肖特基二极管D1、电容元件CA1。
如图3A所示，肖特基二极管D1具有与第1具体例的肖特基二极管D1相同的构造。此外，肖特基电极22被与由Cu制成的基材23连接，基材23被借助电容元件CA1与输出端子连接。
功率晶体管TR1也具有与第1具体例的功率晶体管TR1相同的构造。此外，源配线·插头41当中的位于层间绝缘膜38的上面上的部分被与肖特基二极管D1的N型漂移层21接合。另外，背面电极39被与由Cu等金属制成的基材43接合，基材43被与用于接受输入电压Vin的输入端子连接。
另外，引出电极42被与配线52连接，配线52与栅电压控制驱动器相连。另外，源配线·插头41当中的位于层间绝缘膜38的上面上的部分被与配线54连接，配线54借助作为芯片感应器的电感元件IND1，与用于将输出电压Vout输出的输出端子连接。
本具体例的半导体功率模块的制造工序由于基本上与第1具体例相同，因此将说明省略。
第3具体例
图4A、图4B分别依次是实施方式1的第3具体例的半导体装置的剖面图及电路图。
如图4B所示，本具体例的半导体装置(半导体功率模块)中，作为将正电压的输入直流信号(input DC)反转而输出负电压的输出直流信号(output DC)的反转型DC-DC转换器发挥作用。在半导体功率模块中，配置有电感元件IND1、作为纵型MISFET的功率晶体管TR1、肖特基二极管D1、电容元件CA1。
如图4A所示，肖特基二极管D1具有与第1具体例的肖特基二极管D1相同的构造。此外，肖特基电极22被与由Cu等金属制成的基材23连接，基材23的一端被与输出端子连接，另一端被借助电容元件CA1接地。
功率晶体管TR1也具有与第1具体例的功率晶体管TR1相同的构造。此外，源配线·插头41当中的位于层间绝缘膜38的上面上的部分被与肖特基二极管D1的N型漂移层21接合。另外，背面电极39被与由Cu等金属制成的基材43连接，基材43被与用于接受正的输入电压Vin的输入端子连接。
另外，引出电极42被与配线52连接，配线52与栅电压控制驱动器相连。另外，源配线·插头41当中的位于层间绝缘膜38的上面上的部分被与配线55连接，配线55被借助作为芯片感应器的电感元件IND1接地。
本具体例的半导体功率模块的制造工序由于基本上与第1具体例相同，因此将说明省略。
-实施方式2-
图5A、图5B是表示本发明的实施方式2的半导体装置的2个构成例的剖面图。
如图5A所示，本发明的实施方式2的半导体装置在第1构成例中，具备：包括使用宽能带隙半导体构成的功率半导体元件的半导体芯片61、由Cu等具有导电性的金属材料制成的作为垫板的基材62、由Cu等金属材料制成并作为与半导体芯片61的平头电极(pad electrode)(未图示)连接的引线的基材63、被夹隔在半导体芯片61和基材62之间并与半导体芯片61的一部分接触的第1中间构件65及第2中间构件68a、与半导体芯片61接触的由热传导率高的材料(金属、陶瓷等)制成的热传导构件66、被设于热传导构件66之上的散热片67、将半导体芯片61、第2中间构件65、68a及热传导构件66密封的密封材68。此外，基材62、63的各头端部向密封材68的外方突出，成为被搭载在印刷配线基板等上时的外部连接端子62a、63a。
这里，搭载了由宽能带隙半导体构成的功率半导体元件的半导体芯片61的材质、晶体管或二极管的种类等如在实施方式1中说明所示。
第2中间构件68a由与第1中间构件65相比热传导率更低的材料构成，在与半导体芯片61的接触面积方面，第2中间构件68a的一方比第1中间构件更大。例如，第1中间构件65由热传导率为4(W/cm·deg)的铜制成，第2中间构件68a由热传导率小于0.1(W/cm·deg)的材料制成。图5A中所示的例子中，第2中间构件68a为密封材68的一部分。热传导构件66例如由热传导率为0.26(W/cm·deg)的氧化铝(陶瓷)构成。散热片67既可以由与热传导构件66相同的材料构成，也可以由铜合金等金属构成。另外，散热片67也可以是热容量大的冷却介质。
另外，如图5B所示，第2构成例中，设有与半导体芯片61的两面分别接触的热传导构件66。此外，在各热传导构件66的表面上，分别设有散热片67。
而且，如图5A、图5B的虚线所示，在第1、第2构成例的任意一个中，在例如半导体芯片61中的功率半导体元件为3端子型元件(MISFET等)的情况下，就需要与半导体芯片61的电极相连的作为另一个引线的基材64。
本实施方式的半导体装置的特征在于，与作为功率设备的半导体芯片61接触的热传导构件66被按照从密封材68中露出的方式设置。另外，基材62被夹隔第1中间构件65而仅与半导体芯片61的一部分连接，不是像以往的半导体功率模块那样，基材62与半导体芯片61的全面接触。
根据本实施方式，由于设有与半导体芯片61接触的热传导构件66，热传导构件66从密封材68中露出，因此内置有功率半导体元件的半导体芯片61内产生的热就被借助热传导构件66放出，不会有外部连接端子62a、63a因半导体芯片61的发热而过度地温度上升的情况，并且能够将半导体芯片61适当地保持在高温下动作效率良好的状态。所以，外部连接端子62a、63a与印刷配线基板等的母基板的连接的可靠性提高。另外，利用热发散性的提高，就可以实现小型化、小面积化。
特别是有如下的优点，即，通过将基材62不是与半导体芯片61的全面连接，而是以上面或下面的1/2以下的面积直接或夹隔导电构件连接，就可以更为有效地抑制作为基材62的头端部的外部连接端子62a的温度的上升。
而且，即使不设置热传导构件66或散热片67，作为密封材使用耐热性高的浇注树脂，也可以在将半导体芯片61的温度保持为适当值而保持高动作效率的同时，抑制外部连接端子62a、63a的温度过度地升高的情况。
另外，也可以取代密封树脂，使用密封玻璃作为密封材，另外，也可以设置将密封树脂或密封玻璃之上覆盖的覆盖膜。此时，散热片只要被夹隔密封树脂或密封玻璃设置在与热传导构件相面对的位置上即可。
另外，也可以在热传导构件66和半导体芯片61之间配置包括二极管等半导体元件的芯片，或取代第2中间构件68a，配置包括二极管等半导体元件的芯片。该情况下，就可以像实施方式1那样，构成功率模块。
在本实施方式的半导体装置中，作为半导体芯片，可以不特别限定地使用周知的芯片，例如可以举出搭载了肖特基二极管、pn二极管、MISFET、MESFET、J-FET、晶闸管等的芯片。
在半导体芯片的平头电极和基材之间的连接方法中，有利用了金属之间的相互扩散的直接接合、利用焊锡的接合、利用焊盘的接合、利用了导电性粘结剂的连接等，使用任意一种都可以。
另外，作为封盒可以不特别限定地使用周知的材料，例如可以举出树脂密封封盒、陶瓷封盒、金属封盒、玻璃封盒等。在任意一种情况下，作为基材，一般来说使用由热传导性比较高的金属(例如Cu)制成的材料。
另外，当在耐压为相同程度的1kV的MISFET之间进行比较时，使用了宽能带隙半导体的半导体功率元件与Si功率元件相比，显示出小1个数量级以上的电力损失。在Si的IGBT和宽能带隙半导体的MISFET中进行比较时，使用了宽能带隙半导体的半导体功率元件与Si功率元件相比，也显示出一半以下的电力损失。利用使用了此种宽能带隙半导体的半导体功率元件的低损失性，在本发明的半导体功率模块中，由于在半导体功率元件内产生的热自身也较小，因此与以往的使用了Si功率元件的半导体功率模块相比，为了抑制内部的温度上升，就更为有利。
另外，使用了宽能带隙半导体的MISFET由于可以实现超过了使用了Si的IGBT程度的高耐压、低损失性，因此就可以将MISFET的高速动作性有效地用于对高电压·大电流的信号的控制中。即，可以减少在半导体功率元件的动作速度慢的情况下产生的开关损失。
特别是，在半导体功率模块中，在多个半导体芯片当中的至少1个半导体芯片中，流过50A/cm2以上的电流密度的电流的情况下，可以明显地体现本发明的效果。其理由是，当在半导体芯片中有产生50A/cm2以上的电流密度那样的动作时，在Si功率元件(例如MISFET)中，由于与电力损失对应的发热量变大，因此在为了确保Si功率元件的正常的动作而必需的温度150℃以下的限制内，难以继续进行动作。与之相反，本发明的半导体功率模块中，由于即使对于50A/cm2以上的电流密度也可以抑制发热量，因此就可以良好地进行动作。
另外，使用了宽能带隙半导体(例如SiC)的半导体功率元件即使因发热而使半导体功率元件的温度上升至200℃以上(进一步到400℃以上)，半导体功率模块也可以良好地动作。当然，随着温度的上升，由于显示出半导体功率元件的电阻减少的性质，因此在电流密度50A/cm2以上动作而被保持为高温时的一方与被保持为低温的情况相比，电阻降低，可以实现更为高效的动作。
下面，对在实施方式2中，通过使基材与半导体芯片的上面或下面接触的部分的面积小于上面或下面的面积的1/2，来抑制基材头端的外部连接端子的温度上升，较高地维持与母基板的连接的可靠性的理由说明如下。
以往，在向半导体元件提供了额定电力的情况下，按照使基材的温度为90℃，而半导体元件的温度达到150℃的方式，即使温差达到60℃的方式，设计从Si半导体元件到基材的热阻。即，Si半导体元件可以流出相当于发热至150℃的电流。相同地，当安装了SiC(碳化硅)的功率设备时，只要不大幅度地改变封盒，就需要将SiC半导体元件的温度设定为200℃，将基材的温度设定为与所述Si半导体元件的情况相同的90℃。该SiC半导体元件的情况的温差达到110℃，是Si半导体元件的情况的温差的大致2倍。所以，搭载了SiC半导体元件的SiC芯片(本实施方式中的半导体芯片61)与基材之间的热阻如果被设定为搭载了Si半导体元件的Si芯片的情况的2倍，则就会收缩于所述温度范围中。这意味着，为了实现这一点，当将SiC芯片的上面或下面(表面或背面)的与基材的接触面积设为上面或下面的面积的一半时，就可以使热阻变为2倍，将基材的温度保持在90℃以下，使SiC半导体元件在200℃下正常地动作。如果在这里附加其他的热传导良好的散热机构(基材)，则可以进一步减小接触面积(增大热阻)，在抑制SiC半导体元件的温度上升的同时，抑制基材的温度上升。即，通过将SiC芯片的上面或下面的与基材的接触面积设为上面或下面的面积的一半以下，就可以不伴随温度上升地使之稳定地动作。这里，当将封盒树脂等大幅度地改变为金属等，使封盒自身的耐热性在200℃以上时，则需要进一步减小所述一半的接触面积。
相反，当将SiC芯片的与基材的接触面积设为SiC芯片的上面或下面(表面或背面)的一半以上时，在将SiC半导体元件的温度设定为作为封盒的耐热温度的200℃而流过电流的情况下，基材的温度就会达到90℃以上，在基材和印刷配线基板等的接触部分处产生由发热造成的问题。
第1具体例
图6是实施方式2的第1具体例的半导体装置的剖面图。如图6所示，本具体例的半导体装置中，配置有作为纵型MISFET的功率晶体管TR1。
如图6所示，功率晶体管TR1(半导体芯片61)具备：占据由宽能带隙半导体制成的SiC基板的大部分的N型漂移层31(活性区域)、在N型漂移层31内掺杂P型杂质而形成的P型基底层32、在P型基底层32内掺杂高浓度的N型杂质而形成的N+型源层33、跨越夹持SiC基板的表面部的P型基底层32、N型漂移层31、P型基底层32的N+型源层33而形成的由硅氧化膜制成的栅极绝缘膜35、被设于栅极绝缘膜35之上的由Al等金属或多晶硅制成的栅极电极36、跨越夹持SiC基板的表面部的P型基底层32的N+型源层33而形成的源电极37、设于SiC基板的上方的由硅氧化膜制成的层间绝缘膜38、贯穿层间绝缘膜38而与栅极电极36连接的由Al等金属制成的栅极配线·插头40、栅极配线·插头40的引出电极42、贯穿层间绝缘膜38而与各源电极37连接的由Al等金属制成的源配线·插头41。
源配线·插头41当中的位于层间绝缘膜38的上面上的部分被设为平板状，该部分被借助金属细线70与由Cu等金属制成的基材63(引线)连接，基材63的头端部成为与母基板的输出端子部连接的外部连接端子63a。
另外，在N型漂移层31的下面设有由Ni、硅化镍合金等金属制成的背面电极39，背面电极39被借助第1中间构件65与基材62(垫板)连接，基材63的头端部成为与母基板的接地处连接的外部连接端子62a。
另外，引出电极42被借助金属细线71与设于未图示的剖面上的基材64(引线)连接，基材64的头端部成为与母基板的栅偏置供给部连接的外部连接端子64a。
另外，在功率晶体管TR1的上面，安装有由氧化铝(陶瓷)制成的热传导构件66，在热传导构件66的上面，安装有由铜合金板制成的散热片67。
此外，在基材62的上面侧，功率晶体管TR1、第1中间构件65、基材63、64、金属细线70、71及热传导构件66被由环氧树脂制成的密封材68密封。密封材68中的夹隔在功率晶体管TR1和基材62之间的部分成为第2中间构件68a。
下面，对本具体例的半导体功率模块的制造工序进行说明。图7A～图7C是表示本具体例的半导体装置的制造工序的剖面图。
首先，在图7A所示的工序中，在具有从平板部分中被弯曲成コ字形的引线的引线框架69上夹隔第1中间构件65搭载功率晶体管TR1(半导体芯片62)，将功率晶体管TR1的源配线·插头41(未图示)和引线框架69的引线利用金属细线70连接。另外，在功率晶体管TR1的上面上搭载由氧化铝制成的热传导构件66。
然后，在图7B所示的工序中，将功率晶体管TR1、引线框架69的一部分、第1中间构件65及金属细线70利用由环氧树脂制成的密封材68密封。此时，热传导构件66的上面(表面)从密封材68中露出。
然后，在图7C所示的工序中，将引线框架69切断，剩余成为包括外部连接端子62a的基材62、包括外部连接端子63a的基材63的部分。另外，在热传导构件66的上面上安装由Cu等制成的散热片67。利用以上的工序，就形成图6所示的半导体装置的构造。
而且，如图6所示，虽然存在于未图示的剖面上的基材64和引出电极被金属细线71连接，但是在图7A～图7C中，该部分的图示被省略。
图8是表示功率晶体管TR1向印刷配线基板上的安装状态的一个例子的剖面图。如同图所示，在印刷配线基板80上，形成有接地配线81、具有与接地配线81连接的导体层的通孔83、源电压供给配线82、具有与源电压供给配线82连接的导体层的通孔84。此外，半导体装置的外部连接端子62a与通孔83嵌合而借助焊锡(未图示)与接地配线81连接，外部连接端子63a与通孔84嵌合而借助焊锡(未图示)与输出端子82连接。
而且，在图8所示的状态下，在印刷配线基板80上设有栅偏置供给配线及通孔，外部连接端子64a(参照图6)与通孔嵌合而借助焊锡与栅偏置供给配线连接，但是其图示被省略。
在图8所示的状态下，发现由于在功率晶体管TR1中产生的大部分的热经过热传导构件66被从散热片67向外部放出，因此向外部连接端子62a、63a传导的热就被抑制得很小。
第2具体例
图9是实施方式2的第2具体例的半导体装置的剖面图。本具体例的半导体装置中，除了具有如在第1具体例中所说明的构造的功率晶体管TR1以外，还配置有肖特基二极管。
肖特基二极管D1具备占据由宽能带隙半导体制成的SiC基板的大部分的N型漂移层21(活性区域)、与N型漂移层21进行肖特基接触的由Ni制成的肖特基电极22。肖特基二极管D1的N型漂移层21的背面被与功率晶体管TR1的源配线·插头41连接。另外，肖特基电极22被借助由Cu等金属制成的第1中间构件74与由Cu等金属制成的基材63连接，基材63的头端部成为与母基板的输出端子部连接的外部连接端子63a。本具体例中，密封材68中的夹隔在肖特基二极管D1的肖特基电极22和基材63之间的部分成为第2中间构件68b。
另外，设有借助第1中间构件65而连接在功率晶体管TR1的背面电极39上而头端部成为与母基板的接地处连接的外部连接端子62a的基材62(垫板)、借助金属细线71而连接在功率晶体管TR1的引出电极42上而头端部成为外部连接端子64a的基材64(引线)。此外，在密封材68中的夹隔在功率晶体管TR1和基材62之间的部分成为第2中间构件68a这一点上，与第1具体例相同。
在本具体例中，制造工序也与第1具体例相同，向母基板(印刷配线基板)上的安装状态如图8所示。所以，利用本具体例，就可以在将功率晶体管TR1和肖特基二极管D1收纳在1个封盒中而实现高密度安装的同时，抑制向外部连接端子62a、63a传递的热，从而可以较高地保持与母基板之间的连接的可靠性。
而且，也可以取代图9所示的构造，将肖特基二极管D1配置在热传导构件66和功率晶体管TR1的源配线·插头41之间。另外，此时，也可以将肖特基电极22借助金属细线连接在基材63上。
第3具体例
图10是实施方式2的第3具体例的半导体装置的剖面图。如图10所示，在本具体例的半导体装置中，配置有具有与第2具体例相同构造的作为纵型MISFET的功率晶体管TR1。本具体例的半导体装置的特征在于，不是树脂密封，而具有使用了金属帽的玻璃密封构造。
本具体例的半导体装置如图10所示，具备由陶瓷等绝缘体制成的基台81、形成于基台81上的作为由Cu等金属板进行了图案处理的基材发挥作用的基材62、基材63及支撑构件83、搭载于基材62及支撑构件83上的功率晶体管TR1(半导体芯片61)、安装于功率晶体管TR1的上面上的热传导构件66。在基台81上，设有与外部连接端子对应的通孔88、89、从通孔88、89的壁面开始遍及基台81的上面及下面地形成的导电膜84、86(或贯穿通孔88、89的导电棒)。另外，在基台81的背面的导电膜84、86上，设有与母基板(印刷配线基板)连接的外部连接端子85。
此外，功率晶体管TR1的背面电极(未图示)的端部被直接与基材62连接，基材62借助导电膜84(或贯穿通孔88的导电棒)与外部连接端子85连接。另外，功率晶体管TR1的源配线·插头(未图示)借助金属细线70与基材63连接，基材63借助导电膜86(或贯穿通孔89的导电棒)与外部连接端子87连接。
而且，本具体例中，虽然省略了图示，但是在未图示的剖面中，引出电极借助金属细线与基材连接，基材借助遍及基台81的通孔、上面及下面而形成的导电膜，与外部连接端子连接。
此外，功率晶体管TR1、基材62、基材63、金属细线70、支撑构件83及热传导构件66与由玻璃制成的密封材68一起，被封入由铜合金等金属制成的金属帽82内。利用基台81及金属帽82，构成将半导体芯片61(功率晶体管TR1)、基材62、63及热传导构件66密封的容器。
而且，密封材68也可以是惰性气体、空气或被减压至极低压力的气体(所谓的真空气氛的气体)。
热传导材料66的上面与金属帽82的内壁面接触，在金属帽82的壁当中的与热传导构件66接触的部位的外壁面上，安装有由铜合金板等制成的散热片67。
根据本具体例，由于基材62或金属细线70只与功率晶体管TR1的背面的一部分接触，并且在基台81和功率晶体管TR1之间热传导率比较小的玻璃占大部分，因此来自功率晶体管TR1的热不会向基台81、基材62极基材63传递很多，大部分的热经过热传导构件66及金属帽82的壁而从散热片67中放出。这样，就可以实现外部连接端子和母基板之间的连接的可靠性的提高。
工业上的利用可能性
本发明可以作为具有使用了碳化硅(SiC)、GAN、AlN等III族氮化物、金刚石等的宽能带隙半导体的MISFET、MESFET、肖特基二极管、pn二极管、J-FET、晶闸管等半导体设备的半导体装置或半导体功率模块使用。

Claims (14)

1.一种半导体装置，其特征是，具备：
包括使用宽能带隙半导体而构成的功率半导体元件的半导体芯片、
与所述半导体芯片的表面的一部分连接的由导电性材料制成的基材、
与所述半导体芯片的表面的一部分接触的热传导构件、
将所述半导体芯片及热传导构件密封的密封材，
所述基材的一部分向所述密封材的外方突出而成为的外部连接端子。
2.根据权利要求1所述的半导体装置，其特征是，所述功率半导体元件具有流过50A/cm2以上的电流密度的电流的区域。
3.根据权利要求1或2所述的半导体装置，其特征是，所述密封材由树脂或玻璃构成，所述热传导构件从所述密封材中露出。
4.根据权利要求3所述的半导体装置，其特征是，还具备与所述热传导构件接触并从所述密封材向外方突出地设置的散热片。
5.根据权利要求1或2所述的半导体装置，其特征是，还具备覆盖所述密封材的覆盖膜。
6.根据权利要求5所述的半导体装置，其特征是，还具备以夹隔所述覆盖膜而与所述热传导构件相面对地设置的散热片。
7.根据权利要求1～6中任意一项所述的半导体装置，其特征是，在所述基材和半导体芯片之间，夹隔有由导电性材料制成的第1中间构件、由与该第1中间构件相比热传导率更小的材料构成的第2中间构件。
8.根据权利要求1～7中任意一项所述的半导体装置，其特征是，所述半导体芯片和所述基材的接触面积小于半导体芯片的面积的1/2。
9.根据权利要求1～8中任意一项所述的半导体装置，其特征是，所述功率半导体元件为纵型元件，还具备层叠在所述半导体芯片上并且一部分与所述基材连接的另外的半导体芯片。
10.根据权利要求1～9中任意一项所述的半导体装置，其特征是，所述基材的外部连接端子按照搭载于印刷配线基板上的方式构成。
11.根据权利要求1～10中任意一项所述的半导体装置，其特征是，所述宽能带隙半导体为SiC。
12.一种半导体装置，其特征是，具备：
包括使用宽能带隙半导体而构成的功率半导体元件的半导体芯片、
与所述半导体芯片的表面的一部分连接的由导电性材料制成的基材、
与所述半导体芯片的表面的一部分接触的热传导构件、
与所述热传导构件接触并将所述半导体芯片、基材及热传导构件密闭的容器、
与所述基材电连接并从所述容器中突出的外部连接端子。
13.根据权利要求12所述的半导体装置，其特征是，在所述容器内，所述半导体芯片、基材及热传导构件的周围被玻璃、树脂、惰性气体或被减压了的气体充满。
14.根据权利要求12或13所述的半导体装置，其特征是，还具备夹隔所述容器的一部分而与所述热传导构件相面对地设置的散热片。
CNB2004800035823A 2003-09-04 2004-09-06 半导体装置 Active CN100413060C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP313111/2003 2003-09-04
JP2003313111 2003-09-04

Publications (2)

Publication Number Publication Date
CN1748306A true CN1748306A (zh) 2006-03-15
CN100413060C CN100413060C (zh) 2008-08-20

Family

ID=34269760

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800035823A Active CN100413060C (zh) 2003-09-04 2004-09-06 半导体装置

Country Status (6)

Country Link
US (1) US7786565B2 (zh)
EP (1) EP1596434B1 (zh)
JP (1) JP4594237B2 (zh)
KR (1) KR100713979B1 (zh)
CN (1) CN100413060C (zh)
WO (1) WO2005024941A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875991B2 (en) 2015-06-05 2018-01-23 Delta Electronics, Inc. Package module having exposed heat sink
TWI667755B (zh) * 2018-06-25 2019-08-01 朋程科技股份有限公司 功率元件封裝結構

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656024B2 (en) 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US7999369B2 (en) 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
JP2008060430A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 電力変換装置
US20080054449A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Ag Semiconductor component with cooling apparatus
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
DE102007002807B4 (de) * 2007-01-18 2014-08-14 Infineon Technologies Ag Chipanordnung
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
US8138585B2 (en) * 2008-05-28 2012-03-20 Fairchild Semiconductor Corporation Four mosfet full bridge module
JP2010225720A (ja) 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
DK2243711T3 (da) 2009-04-22 2012-10-22 Hoffmann La Roche Fremstilling af båndprodukter med diagnostiske hjælpemidler
US8724325B2 (en) 2009-05-19 2014-05-13 Hamilton Sundstrand Corporation Solid state switch arrangement
US20110134607A1 (en) * 2009-12-07 2011-06-09 Schnetker Ted R Solid state switch arrangement
JP5391162B2 (ja) * 2010-08-17 2014-01-15 三菱電機株式会社 電力用半導体装置
US20120248594A1 (en) * 2011-03-28 2012-10-04 Ho Il Lee Junction box and manufacturing method thereof
JP5488540B2 (ja) * 2011-07-04 2014-05-14 トヨタ自動車株式会社 半導体モジュール
US8450152B2 (en) * 2011-07-28 2013-05-28 Alpha & Omega Semiconductor, Inc. Double-side exposed semiconductor device and its manufacturing method
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
JP2013219268A (ja) * 2012-04-11 2013-10-24 Sumitomo Electric Ind Ltd 半導体デバイス
JP5720625B2 (ja) * 2012-06-04 2015-05-20 トヨタ自動車株式会社 伝熱部材とその伝熱部材を備えるモジュール
US9576868B2 (en) * 2012-07-30 2017-02-21 General Electric Company Semiconductor device and method for reduced bias temperature instability (BTI) in silicon carbide devices
JP6091225B2 (ja) * 2013-01-24 2017-03-08 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
US9093564B2 (en) * 2013-03-20 2015-07-28 International Business Machines Corporation Integrated passive devices for FinFET technologies
WO2015083201A1 (ja) * 2013-12-05 2015-06-11 三菱電機株式会社 電力半導体装置
JP6135501B2 (ja) * 2013-12-26 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6504962B2 (ja) * 2015-08-04 2019-04-24 三菱電機株式会社 電力用半導体装置
WO2017175612A1 (ja) * 2016-04-04 2017-10-12 三菱電機株式会社 パワーモジュール、パワー半導体装置及びパワーモジュール製造方法
US11929298B2 (en) 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5796556A (en) 1980-12-09 1982-06-15 Nec Corp Resin sealing type semiconductor device
JPS57133653A (en) 1981-02-12 1982-08-18 Toshiba Corp Resin sealed type semiconductor device
JPH0740600B2 (ja) 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
US5227663A (en) * 1989-12-19 1993-07-13 Lsi Logic Corporation Integral dam and heat sink for semiconductor device assembly
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
US5293301A (en) 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
JPH05121603A (ja) 1991-10-29 1993-05-18 Mitsubishi Electric Corp 混成集積回路装置
US5324888A (en) 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
JPH0794635A (ja) * 1993-09-23 1995-04-07 Toyota Autom Loom Works Ltd 樹脂封止パッケージ
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JP3027512B2 (ja) 1994-08-23 2000-04-04 株式会社日立製作所 パワーｍｏｓｆｅｔ
JP3435271B2 (ja) 1995-11-30 2003-08-11 三菱電機株式会社 半導体装置
FR2758908B1 (fr) 1997-01-24 1999-04-16 Thomson Csf Boitier d'encapsulation hyperfrequences bas cout
KR19980080551A (ko) 1997-03-25 1998-11-25 사또아끼오 수지 패키지, 반도체장치 및 수지 패키지의 제조방법
DE19719703C5 (de) 1997-05-09 2005-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit Keramiksubstrat
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JPH11274482A (ja) 1998-03-20 1999-10-08 Toshiba Corp 半導体装置
TW463346B (en) 1999-05-04 2001-11-11 Sitron Prec Co Ltd Dual-leadframe package structure and its manufacturing method
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
JP3525832B2 (ja) * 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6693350B2 (en) * 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
SE520109C2 (sv) * 2000-05-17 2003-05-27 Ericsson Telefon Ab L M Effekttransistorer för radiofrekvenser
JP4409064B2 (ja) 2000-07-14 2010-02-03 三菱電機株式会社 パワー素子を含む半導体装置
CN1168140C (zh) 2000-11-24 2004-09-22 矽品精密工业股份有限公司 半导体封装件及其制造方法
US6566164B1 (en) * 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
JP2002208673A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置およびパワーモジュール
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
JP4124981B2 (ja) * 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP4140238B2 (ja) * 2001-12-26 2008-08-27 トヨタ自動車株式会社 半導体モジュールの接合構造
JP3850739B2 (ja) * 2002-02-21 2006-11-29 三菱電機株式会社 半導体装置
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
JP4039202B2 (ja) * 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
US7042086B2 (en) 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
JP2004214368A (ja) 2002-12-27 2004-07-29 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9875991B2 (en) 2015-06-05 2018-01-23 Delta Electronics, Inc. Package module having exposed heat sink
US10204882B2 (en) 2015-06-05 2019-02-12 Delta Electronics, Inc. Stacked package module having an exposed heat sink surface from the packaging
TWI667755B (zh) * 2018-06-25 2019-08-01 朋程科技股份有限公司 功率元件封裝結構
US11232992B2 (en) 2018-06-25 2022-01-25 Actron Technology Corporation Power device package structure

Also Published As

Publication number Publication date
KR20060017742A (ko) 2006-02-27
US20060055027A1 (en) 2006-03-16
EP1596434B1 (en) 2018-12-05
WO2005024941A1 (ja) 2005-03-17
US7786565B2 (en) 2010-08-31
EP1596434A4 (en) 2008-09-24
CN100413060C (zh) 2008-08-20
KR100713979B1 (ko) 2007-05-04
EP1596434A1 (en) 2005-11-16
JP4594237B2 (ja) 2010-12-08
JPWO2005024941A1 (ja) 2006-11-16

Similar Documents

Publication Publication Date Title
CN1748306A (zh) 半导体装置
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
US9515061B2 (en) Semiconductor module and semiconductor device
KR101375502B1 (ko) 전력용 반도체 모듈
CN1797765A (zh) 功率模块、相脚和三相变换器
CN1572025A (zh) 半导体器件及其制造方法
WO2016152258A1 (ja) 半導体装置
US9520369B2 (en) Power module and method of packaging the same
JP2006222298A (ja) 半導体装置およびその製造方法
EP2889902B1 (en) Electric power semiconductor device
US20210327781A1 (en) Semiconductor module circuit structure
TW200810069A (en) Dual side cooling integrated power device package and module and methods of manufacture
US8536701B2 (en) Electronic device packaging structure
CN113629016A (zh) 一种氮化镓hemt芯片整合封装结构及其制造方法
US11081412B2 (en) Semiconductor device
CN107611111B (zh) 半导体模块、电力转换装置
JP2013254810A (ja) 貫通端子付き金属基板およびそれを用いた表面実装デバイス
EP3823019A2 (en) Vertical power semiconductor device
CN109564918B (zh) 半导体装置
TWI828503B (zh) 半導體功率元件與半導體功率封裝結構
US20230154882A1 (en) Semiconductor device and method for manufacturing the same
US11798869B2 (en) Semiconductor package with plurality of grooves on lower surface
CN1197151C (zh) 半导体器件
JP7247053B2 (ja) 半導体装置
WO2021240944A1 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant