KR20060017742A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20060017742A
KR20060017742A KR1020057011522A KR20057011522A KR20060017742A KR 20060017742 A KR20060017742 A KR 20060017742A KR 1020057011522 A KR1020057011522 A KR 1020057011522A KR 20057011522 A KR20057011522 A KR 20057011522A KR 20060017742 A KR20060017742 A KR 20060017742A
Authority
KR
South Korea
Prior art keywords
semiconductor
semiconductor chip
heat transfer
transfer member
substrate
Prior art date
Application number
KR1020057011522A
Other languages
English (en)
Other versions
KR100713979B1 (ko
Inventor
마코토 기타바타케
오사무 구스모토
마사오 우치다
구니마사 다카하시
겐야 야마시타
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20060017742A publication Critical patent/KR20060017742A/ko
Application granted granted Critical
Publication of KR100713979B1 publication Critical patent/KR100713979B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Inverter Devices (AREA)

Abstract

반도체장치는, 광역밴드갭 반도체를 이용한 파워반도체소자를 포함하는 반도체칩(61)과, 기재(62, 63)와, 제 1, 제 2 중간부재(65, 68a)와, 열전달부재(66)와, 방열핀(67)과, 반도체칩(61), 제 1, 제 2 중간부재(65, 68a) 및 열전달부재(66)를 봉입하는 봉입재(68)를 구비한다. 기재(62, 63)의 각 선단부는 외부접속단자(62a, 63a)이다. 제 2 중간부재(68a)는 제 1 중간부재(65)보다 열전도율이 낮은 재료로 구성되며, 반도체칩(61)과의 접촉면적은, 제 2 중간부재(68a) 쪽이 제 1 중간부재(65)보다 크다.

Description

반도체장치{SEMICONDUCTOR DEVICE}
본 발명은, 화합물반도체층을 이용하여 형성되는 MISFET에 관하며, 특히 고내압, 대전류용으로 사용하기에 적합한 MISFET에 관한 것이다.
종래, 파워소자를 포함하는 복수의 반도체칩을 내장시켜 이루어지는 파워모듈에 있어서, 파워소자의 전력손실로 발생하는 반도체소자의 발열을 발산시키는 것이 중요한 과제이다(예를 들어, 문헌 1(Power Electronics Handbook (R & D Planning) 감수 : 이마이 코지(今井 孝二)(602 쪽)) 참조). 그래서 종래의 반도체장치에서는, 파워소자를 냉각시켜 안전동작온도 이하로 유지하기 위해, 파워소자를 실장기재에 접촉시켜, 파워소자에서 발생한 열이 열전도에 의해 실장기재를 거쳐 방출되도록 설계되었다. 따라서 복수의 반도체칩을 이용하여 파워모듈을 구성할 경우에는, 상술한 바와 같이 각 반도체 디바이스를 실장기재에 접촉시킬 필요가 있다.
도 11은 3 개의 Si파워디바이스를 내장시켜 이루어지는 종래의 반도체파워모듈의 구조를 나타내는 단면도이다. 도 11에 나타내는 바와 같이 종래의 반도체파워모듈은, 이면에 열방출을 위한 핀(fin)(101a)이 부설된 기재(101)와, 기재(101) 상면에 땜으로 고착된 3 개의 Si파워디바이스인 Si칩(102, 103, 104)과, 각 Si칩 (102, 103, 104) 사이를 전기적으로 접속하는 본딩와이어(105)를 구비한다. 이 구조에 의해 각 Si칩(102, 103, 104)에서 발생한 열을 열전도에 의해 효율적으로 기재(101)에 방산시킬 수 있으므로, 파워디바이스인 Si칩(102, 103, 104)의 온도를, 그 온도 보증범위인 150℃ 이하로 억제할 수 있다.
-해결과제-
그러나 상기 종래의 반도체파워모듈에서는, 반도체파워모듈을 구성하는 복수의 Si칩(102, 103, 104)을 각각 기재(101) 상에 탑재하기 위해, 적어도 Si칩(102, 103, 104)의 각 면적을 가산한 면적 이상의 면적을 갖는 기재(101)가 필요하다. 그 결과, 비교적 커다란 전류를 취급하는 반도체파워모듈의 실장 면적이 커다란 것이어야 한다.
특히 종래의 파워디바이스인 Si칩이 MOSFET, IGBT, 다이오드 등일 경우에는, Si의 열전도율이 1.5W/cmK 정도인 것을 고려하여, 동작 시에 Si칩을 흐르는 전류에 의해 발생하는 열을 효율적으로 발산시켜, Si칩 중에서도 가장 전류밀도가 높은 부분에서의 온도가 150℃를 초과하지 않도록 설계된다. Si칩 중의 반도체파워소자는, 150℃를 초과하는 온도로 되면 열 폭주하여 쇼트상태가 되므로 전류제어소자로서 기능할 수 없게 된다. 예를 들어 동작 시의 반도체파워소자 내부의 전류밀도가 10A/㎠ 이상일 경우는, 반도체파워소자 내부에서 발생하는 열을 발산시킬 수단이 필요하게 된다. 특히 반도체파워소자 내부의 전류밀도가 50A/㎠ 이상일 경우는, 반도체파워소자 내부에서 발생하는 열이 현저해지므로, 열을 방출하기 위한 설계에는 상당한 수단을 필요로 한다.
상술한 바와 같이, 반도체파워모듈의 설계에서는, 열 방출이 중요해지므로, 파워디바이스인 Si칩은 열 방출경로인 기재에 확실하게 접촉하도록 설계되며, 다이본딩이라 불리는 방법으로 땜 등에 의해 기재에 직접 접속된다. 그 결과 반도체장치의 면적은 커질 수밖에 없었다.
또 넓은 면적을 갖는 기재 상에 나열된 복수의 반도체소자끼리를 전기적으로 접속하기 위해, 긴 본딩와이어가 필요하게 되므로, 긴 와이어의 전기저항이 반도체장치의 전기저항에 의한 전력손실을 더욱 증가시켜버린다는 문제도 있다.
또 기재가 리드나 다이패드일 경우에는, 그 단부가 프린트배선 기재 등의 모기판에 땜 등으로 접속된 외부접속단자이나, 기재로 다량의 열이 방출되는 결과, 외부접속단자의 온도가 지나치게 높아지면, 땜 등의 접합금속이 녹거나 접속이 약해지는 등, 모기판과의 접속 신뢰성을 손상시킬 우려가 있다.
본 발명의 목적은, 대전류를 효율적으로 공급할 수 있는 파워반도체장치로서, 모기판에의 접합 신뢰성이 높은 광역밴드갭 반도체소자를 이용한 반도체장치를 제공하는 데 있다.
본 발명의 제 1 반도체장치는, 광역밴드갭 반도체를 이용한 파워반도체소자를 포함하는 반도체칩과, 반도체칩 표면의 일부에 접속되며 선단부가 외부접속단자가 되는 도전성 기재와, 반도체칩 표면의 일부에 접촉하는 열전달부재와, 이들을 봉입하는 봉입재를 구비한다
이로써 커다란 열 발생원인 반도체칩으로부터의 대부분의 열은 열전달부재를 통해 반도체장치 외부로 방출되며, 외부접속단자로 전해지는 열량은 작아진다. 따라서 모기판과 외부접속단자의 접속부에서의 온도상승에 의해 접속신뢰성이 악화되는 일없이, 파워반도체소자의 온도를 효율적인 적정온도로 유지하면서, 높은 신뢰성을 유지할 수 있다.
파워반도체소자는, 50A/㎠ 이상 전류밀도의 전류가 흐르는 영역을 가질 경우, 본 발명의 구조를 적용하는 의의가 크다.
봉입재가, 수지 또는 유리로 구성되며, 열전달부재가 봉입재로부터 노출됨으로써, 열방출기능이 보다 확대된다.
열전달부재에 접촉하며, 봉입재보다 바깥쪽으로 돌출되도록 형성된 방열핀(fin)을 추가로 구비함으로써, 방열성을 더욱 높일 수 있다.
봉입재를 피복하는 피막을 추가로 구비해도 좋으며, 이 경우 피막을 개재하고 열전달부재와 대향하는 방열핀을 추가로 구비하는 것이 바람직하다.
기재와 반도체칩 사이에는, 도전성재료로 이루어지는 제 1 중간부재와, 이 제 1 중간부재보다 열전도율이 작은 재료로 구성되는 제 2 중간부재가 개재됨으로써, 기판에의 열 전달을 적절하게 조정할 수 있게 된다.
반도체칩과 기재와의 접촉면적이, 반도체칩 면적의 1/2 미만임으로써, 기재에의 열 전달이 효과적으로 억제된다.
파워반도체소자가 종형소자이며, 반도체칩에 적층되고 일부가 기재에 접속되는 별개의 반도체칩을 추가로 구비함으로써, 반도체모듈의 구성이 가능해진다.
기재의 외부접속단자가, 비교적 저온에서의 접속을 요구하는 프린트배선기판에 탑재되도록 구성될 경우에도, 본 발명에 의해 접속 신뢰성이 유지된다.
광역갭 반도체가 SiC임으로써, 특히 대출력 파워디바이스로서 기능하는 반도체장치가 얻어진다.
본 발명의 제 2 반도체장치는, 광역밴드갭 반도체를 이용한 파워반도체소자를 포함하는 반도체칩과, 반도체칩의 표면 일부에 접속되는 도전성 기재와, 반도체칩의 표면 일부에 접촉되는 열전달부재와, 열전달부재에 접촉하며, 반도체칩, 기재 및 열전달부재를 밀폐시키는 용기와, 기재에 전기적으로 접속되며 용기로부터 돌출되는 외부접속단자를 구비한다.
이로써, 커다란 열의 발생원인 반도체칩으로부터의 대부분의 열은 열전달부재 및 용기를 거쳐 반도체장치 외부로 방출되어, 외부접속단자로 전달되는 열량은 작아진다. 따라서 모기판과 외부접속단자의 접속부에서의 온도상승에 의해 접속신뢰성이 악화되는 일없이, 파워반도체소자의 온도를 효율적인 적정온도로 유지하면서, 높은 신뢰성을 유지할 수 있다.
용기 내에서, 반도체칩, 기재 및 열전달부재의 주위는, 유리, 수지, 불활성가스 또는 감압된 기체로 충만됨으로써, 용기 내의 환경이 보다 높게 유지되어 높은 신뢰성을 발휘할 수 있다.
용기의 일부를 개재하고 상기 열전달부재와 대향하도록 형성된 방열핀을 추가로 구비하는 것이 바람직하다.
도 1은 본 발명의 제 1 실시형태에 관한 반도체장치(파워모듈)의 구성을 나 타내는 단면도.
도 2의 A 및 B는, 각각 차례로, 제 1 실시형태의 제 1 구체예에 관한 반도체장치의 단면도 및 전기회로도.
도 3의 A 및 B는, 각각 차례로, 제 1 실시형태의 제 2 구체예에 관한 반도체장치의 단면도 및 전기회로도.
도 4의 A 및 B는, 각각 차례로, 제 1 실시형태의 제 3 구체예에 관한 반도체장치의 단면도 및 전기회로도.
도 5의 A 및 B는, 본 발명의 제 2 실시형태에 관한 반도체장치의 2 가지 구성예를 나타내는 단면도.
도 6은 제 2 실시형태의 제 1 구체예에 관한 반도체장치의 단면도.
도 7의 A∼C는 제 2 실시형태의 제 1 구체예에 관한 반도체장치의 제조공정을 나타내는 단면도.
도 8은 파워트랜지스터(TR1)의 프린트배선기판에의 설치상태의 일례를 나타내는 단면도.
도 9는 제 2 실시형태의 제 2 구체예에 관한 반도체장치의 단면도.
도 10은 제 2 실시형태의 제 3 구체예에 관한 반도체장치의 단면도.
도 11은 종래의 반도체장치 단면도.
(제 1 실시형태)
도 1은, 본 발명의 제 1 실시형태에 관한 반도체장치(파워모듈)의 구성을 나 타내는 단면도이다.
본 발명의 제 1 실시형태에 관한 반도체장치(반도체파워모듈)는, 도 1에 나타내는 바와 같이, 구리 등의 금속재료로 이루어지는 기재(11)와, 기재(11) 상에 적층된, 크기 또는 기능이 서로 다른 제 1∼제 3 반도체칩(12, 13, 15)(예를 들어 트랜지스터, 다이오드, IGBT 등)을 구비한다. 이 반도체파워모듈의 특징은, 반도체칩(12, 13, 15) 중 적어도 1 개 반도체칩의 전극과, 다른 반도체칩의 전극 또는 활성영역이 접속되어 각 반도체칩(12, 13, 15)이 적층되는 점, 및 복수의 반도체칩(12, 13, 15) 중 적어도 1 개의 반도체칩이 광역밴드갭 반도체를 이용하여 구성되는 반도체파워소자를 구비하는 점이다.
본 실시형태의 반도체파워모듈에 의하면, 종래의 Si파워디바이스를 구비한 반도체파워모듈과는 달리, 적어도 1 개가 광역밴드갭 반도체를 이용한 반도체파워소자를 포함하는 복수의 반도체칩을 구비하며, 반도체칩끼리를 적층시키는 구조를 취함으로써, 종래의 반도체파워모듈에서는 얻을 수 없었던 소형화, 소면적화를 실현할 수 있다.
여기서 본 명세서 중에서 이르는 "광역밴드갭 반도체"란, 전도대의 하단과 가전자대 상단과의 에너지 차인 밴드갭이 2.0eV 이상인 반도체를 의미한다. 이와 같은 광역밴드갭 반도체로는, 탄화규소(SiC), GaN, AlN 등의 III족 질화물, 다이아몬드 등을 들 수 있다.
본 발명의 반도체파워모듈에 있어서, 반도체칩으로는 주지의 것을 특별한 제한 없이 이용할 수 있으며, 예를 들어 쇼트키 다이오드, pn다이오드, MISFET, MESFET, J-FET, 사이리스터(thyristor) 등을 들 수 있다. 또 복수의 반도체칩 중 1 개가 용량소자, 유도소자, 저항소자 등의 수동소자라도 된다.
반도체칩끼리의 접속방법에는, 금속끼리의 상호확산을 이용한 직접접합, 땜에 의한 접합, 범프에 의한 접속, 도전성 접착제를 이용한 접속 등이 있으며, 어느 방법을 사용해도 좋은 것으로 한다.
또한 패키지로서 주지의 것을 특별한 제한 없이 이용할 수 있으며, 예를 들어 수지봉입패키지, 세라믹패키지, 금속패키지, 유리패키지 등을 들 수 있다. 어느 경우든, 기재로서는 비교적 열전도성이 높은 금속(예를 들어 Cu)으로 이루어지는 것이 일반적으로 이용된다.
일반적으로, 광역밴드갭 반도체의 열전도율은, 실리콘에 비해, 수 배 이상의 값을 나타내며, 탄화규소(SiC)는 4.9W/cmK, 다이아몬드는 20W/cmK이다. 이와 같은 높은 열전도율을 갖는 점에서, 광역밴드갭 반도체를 이용한 반도체파워소자를 포함하는 반도체파워모듈에 있어서는, 반도체파워소자에서 발생한 열의 방출효율이 비교적 높으므로, 반도체파워소자 내의 고전류밀도 부분에서의 온도 상승도 비교적 낮게 억제할 수 있다. 즉 도 1에 나타내는 바와 같이, 반도체칩(12, 13, 15)끼리를 적층시킴으로써, 소면적의 반도체파워모듈 중에 고밀도로 반도체칩(12, 13, 15)을 배치한 경우에도, 반도체파워소자에서 발생한 열이 효율적으로 기재(11)로 방출되므로, 반도체파워소자의 고전류밀도 부분(예를 들어 파워트랜지스터의 소스영역)에서의 온도를 비교적 저온으로 유지할 수 있는 것이다.
또 내압이 같은 정도의 1kV인 MISFET끼리를 비교하면, 광역밴드갭 반도체를 이용한 반도체파워소자는, Si파워소자에 비해 1 자리 이상 작은 전력손실을 나타낸다. 실리콘 IGBT와 광역밴드갭 반도체인 MISFET를 비교해도, 광역밴드갭 반도체를 이용한 반도체파워소자는 실리콘파워소자에 비해 절반 이하의 전력손실을 나타낸다. 이와 같은 광역밴드갭 반도체를 이용한 반도체파워소자의 저손실성으로부터, 본 발명의 반도체파워모듈에서는, 반도체파워소자 내에서 발생하는 열 자체도 작으므로, 종래의 실리콘파워소자를 이용한 반도체파워모듈에 비해, 내부의 온도상승을 억제하는데 더욱 유리해진다.
그리고 광역밴드갭 반도체를 이용한 MISFET는, 실리콘을 이용한 IGBT를 능가할 정도의 고내압, 저손실성을 달성할 수 있으므로, MISFET의 고속동작성을 고전압 대전류의 신호를 제어하는데 활용할 수 있다. 즉 반도체파워소자의 동작속도가 느린 경우에 발생하는 스위칭손실을 저감할 수 있다.
특히 반도체파워모듈에 있어서, 복수의 반도체칩 중 적어도 1 개의 반도체칩에, 50A/㎠ 이상의 전류밀도 전류가 흐를 경우, 본 발명의 효과가 현저하게 얻어진다. 그 이유는, 반도체칩 내에서 50A/㎠ 이상의 전류밀도가 발생할 정도의 동작이 있을 경우, 실리콘파워소자(예를 들어 MISFET)에서는, 전력손실에 따른 발열량이 커지므로, 실리콘파워소자의 정상적인 동작을 확보하기 위해 필요한 온도 150℃ 이하란 제한 내에서 동작을 계속하기가 어렵다. 이에 반해 본 발명의 반도체파워모듈에서는, 50A/㎠ 이상의 전류밀도에 대해서도 발열량이 억제되므로, 양호하게 동작할 수 있다.
또한 광역밴드갭 반도체(예를 들어 SiC)를 이용한 반도체파워소자는, 발열에 의해 반도체파워소자의 온도가 200℃ 이상(또는 400℃ 이상)으로 상승해도, 반도체파워모듈은 양호하게 동작할 수 있다. 오히려 온도가 상승함에 따라, 반도체파워소자의 전기저항이 감소하는 성질을 나타내는 점에서, 전류밀도 50A/㎠ 이상에서 동작하며 고온으로 유지되는 경우 쪽이, 저온으로 유지되는 경우보다 전기저항이 저하되어 보다 고효율의 동작이 가능함이 확인되었다.
즉, 본 발명의 반도체파워모듈은, 적어도 1 개의 광역밴드갭 반도체를 이용한 반도체파워소자를 포함하는 복수의 반도체칩을 적층시켜 이용함으로써, 도 11에 나타내는 바와 같은, 반도체칩 끼리를 적층시키지 않는 종래 구조에 비해, 내부온도가 보다 높아짐으로써 오히려 동작효율이 높아진다는 효과를 나타낸다.
그리고 도 1에 나타내는 바와 같이 적어도, 반도체장치의 기재(11)에 접촉하는 제 1 반도체칩(12)보다, 제 1 반도체칩(12) 상에 적층된 제 2 반도체칩(13) 쪽이 큰 것이 바람직하다. 그 이유는 기재(11)에의 열 방출 경로인 제 1 반도체칩(12) 쪽이 작을 경우, 제 2 반도체칩(13)으로부터 기재(11)로의 열 방출량이 작아지므로, 제 2 반도체칩(13)은 보다 고온에서 동작하여 상술한 바와 같은 저손실 동작에 의한 동작효율의 향상효과가 얻어지기 때문이다.
또 복수의 반도체칩(12, 13, 15)이 3 층 이상 적층되는 것이 바람직하다. 상술한 바와 같이, 3 층 이상으로 적층된 최상층의 반도체칩에서 발생한 열은 더욱 방열되기 어려워지므로, 상술한 바와 같은 반도체칩 온도의 상승에 의한 동작 효율의 향상효과가 현저하게 얻어지기 때문이다.
또한 광역밴드갭 반도체를 이용한 반도체칩이, 주 전류가 기판 상면과 하면 사이로 흐르는 종형소자(예를 들어 종형 MISFET, 종형 다이오드(쇼트키 다이오드, pn다이오드, pin다이오드), 종형 IGBT 등)인 것이 바람직하다. 종형소자는, 기판의 상면과 하면 사이에서 전류가 흐르므로, 특히 적층구조에 적합하기 때문이다.
그리고 반도체파워모듈에 있어서, 광역밴드갭 반도체가 탄화규소(SiC)인 것이 바람직하다. 상술한 바와 같이, 고온에서도 파워소자로서의 동작이 가능한 반도체칩을 제공하는 반도체재료로서, 탄화규소(SiC), GaN, AlN 등의 III족 질화물반도체, 다이아몬드 등이 적합하나, 특히 SiC(그 중에서도 4H-SiC기판)가, 저손실성, 안정성, 신뢰성 등의 면에서 우수한 점이 확인되었다. 이는, 저결함밀도의 웨이퍼가 공급되는 것에 기인하며, 결정 중의 결함에 기인하는, 절연파괴 등의 문제가 일어나기 어려운 점에 대응한다.
-제 1 구체예-
도 2의 A, B는 각각 차례로 제 1 실시형태의 제 1 구체예에 관한 반도체장치의 단면도 및 전기회로도이다.
도 2의 B에 나타내는 바와 같이, 본 구체예의 반도체장치(반도체파워모듈)는, 입력직류신호(input DC)를 승압시켜 출력직류신호(output DC)를 출력하는 승압형 DC-DC변환기로서 기능한다. 반도체파워모듈에는, 유도소자(IND1)와, 종형MISFET인 파워트랜지스터(TR1)와, 쇼트키다이오드(D1)와, 용량소자(CA1)가 배치된다.
도 2의 A에 나타내는 바와 같이, 쇼트키다이오드(D1)는 광역밴드갭 반도체로 이루어지는 SiC기판의 대부분을 차지하는 N형 드리프트층(21)(활성영역)과 N형 드리프트층(21)에 쇼트키 접촉하는, Ni로 이루어지는 쇼트키 전극(22)을 구비한다. 그리고 N형 드리프트층(21)은 구리 등의 금속으로 이루어지는 기재(23)에 접속되며, 기재(23)는 출력전압(Vout)을 출력하기 위한 출력단자에 접속된다.
한편, 파워트랜지스터(TR1)는, 광역밴드갭 반도체로 이루어지는 SiC기판의 대부분을 차지하는 N형 드리프트층(31)(활성영역)과 N형 드리프트층(31) 내에 P형 불순물을 도핑하여 형성된 P형 베이스층(32)과, P형 베이스층(32) 내에 고농도 N형 불순물을 도핑하여 형성된 N+형 소스층(33)과, SiC기판의 표면부에서의 P형 베이스층(32), N형 드리프트층(31), P형 베이스층(32)을 개재하는 N+형 소스층(33)에 걸쳐 형성된 실리콘산화막으로 이루어지는 게이트절연막(35)과, 게이트절연막(35) 상에 형성된, 알루미늄 등의 금속이나 폴리실리콘으로 이루어지는 게이트전극(36)과, SiC기판 표면부에서의 P형 베이스층(32)을 개재하는 N+형 소스층(33)에 걸쳐 형성된 소스전극(37)과, SiC기판 상방에 형성된 실리콘산화막으로 이루어지는 층간절연막(38)과, 층간절연막(38)을 관통하여 게이트전극(36)에 접속되는, 알루미늄 등의 금속으로 이루어지는 게이트배선·플러그(40)와, 게이트배선·플러그(40)의 인출전극(42)과, 층간절연막(38)을 관통하여 각 소스전극(37)에 접속되는, 알루미늄 등의 금속으로 이루어지는 소스배선·플러그(41)를 구비한다. 소스배선·플러그(41) 중 층간절연막(38)의 상면 위에 위치하는 부분은 평판형으로 형성되며, 이 부분이 구리 등의 금속으로 이루어지는 기재(43)에 접속되고, 기재(43)는 접지에 접속된다. 또 N형 드리프트층(31)의 하면에는 니켈(Ni), 니켈실리사이드 합금 등의 금속으로 이루어지는 이면전극(39)이 형성되며, 이면전극(39)은 쇼트키 다이오드(D1)의 쇼트 키 전극(22)에 접속된다.
또한, 인출전극(42)은 배선(52)에 접속되며, 배선(52)은 게이트전압 제어구동기로 이어진다. 이면전극(39)은 배선(51)에 접속되며, 배선(51)은 칩 인덕터인 유도소자(IND1)를 통해, 입력전압(Vin)을 받기 위한 입력단자에 접속된다. 또 기재(23)와 기재(43) 사이에는, 칩 컨덴서인 용량소자(CA1)가 개재된다.
다음으로, 본 구체예에 관한 반도체파워모듈의 제조공정에 대해 설명한다.
우선, 기재(23) 상면 상에, 비교적 작은 반도체파워소자인 쇼트키 다이오드(D1)인 N형 드리프트층(21)을 예를 들어 땜 등으로 본딩한다. 이 때의 조건은, AuSn땜 또는 SnAgCu땜을 이용하여 300℃로 본딩한다.
다음으로, 쇼트키 다이오드(D1)의 쇼트키 전극(22) 상면 상에, 비교적 큰 반도체칩인 파워트랜지스터(TR1)를 본딩한다. 쇼트키 다이오드(D1)와 파워트랜지스터(TR1)의 본딩은, 땜으로 실시해도 되지만, 본 구체예에서는 쇼트키 다이오드(D1)의 쇼트키 전극(22)과 파워트랜지스터(TR1)의 이면전극(39)을 서로 눌러, 금속의 상호확산을 이용하여 접합한다. 이 때 가중 0.1∼1kg/㎠, 60∼120kHz의 초음파를 인가한다.
또한 파워트랜지스터(TR1)의 소스배선·플러그(41) 상면 상에 기재(43)를 땜으로 탑재시켜 양자를 접합한다. 이 경우, 소스배선·플러그(41) 상면 상에 금도금 범프를 부착하여 기재(43)와 초음파 접합시켜도 된다. 파워트랜지스터(TR1)의 이면전극(39), 인출전극(42)에, 배선(51, 52)을 각각 접속하고, 배선(51)에 칩 인덕터인 유도소자(IND1)를, 기재(23, 43) 사이에 칩 컨덴서인 용량소자(CA1)를 각각 접 속한 후, 수지 봉입에 의해 쇼트키 다이오드(D1), 파워트랜지스터(TR1), 용량소자(CA1), 유도소자(IND1), 용량소자(CA1) 및 배선(51, 52)을 1 개의 실장체로서 조립한다. 수지 봉입 방법은, 도시하지는 않지만 주지의 각종 수지봉입 기술을 이용할 수 있다. 여기서 칩 인덕터인 유도소자(IND1)와 칩 컨덴서인 용량소자(CA1)는, 실장체 내에 일체화시키지 않고 외장시켜도 된다.
종래의 반도체파워모듈의 경우에는, 반도체칩(103, 104)을 기재(101)의 상면 상에 각각 접속시키지만, 본 구체예의 반도체파워모듈에서는, 반도체칩인 쇼트키 다이오드(D1) 상에 파워트랜지스터(TR1)를 적층시키므로, 반도체파워모듈의 점유면적이 저감된다.
또 본 구체예의 반도체파워모듈과 같은 구조의 파워모듈을 Si을 이용한 pn다이오드, 파워트랜지스터로 구성하고, 본 구체예와 비교한다. 파워트랜지스터(TR1)를 가로 세로 3mm의 칩으로 하면, 실리콘칩을 이용한 종래의 반도체파워모듈에서는 5A의 전류가 정격이며 접합온도가 150℃ 이상이 돼버리지만, 본 구체예의 반도체파워모듈에서는 10A 이상의 전류를 공급할 수 있으며, 파워트랜지스터(TR1)의 N+형 소스영역(33)으로 50A/㎠ 이상의 전류밀도로 전류가 흘러도, 반도체파워모듈이 안정되게 동작하는 것이 확인되었다. 이 때 본 구체예의 파워트랜지스터(TR1)나 쇼트키 다이오드(D1)의 접합온도는 150℃ 이하로 유지된다.
또한 본 구체예의 반도체파워모듈에, 20A의 전류를 공급해도 안정되게 동작함이 확인되었다. 이 경우, 10A의 전류를 공급한 경우에 비해, 쇼트키 다이오드 (D1)나 파워트랜지스터(TR1)의 접합온도는 150℃ 이상으로 상승하지만, 파워트랜지스터(TR1)의 전기저항값은 저하되므로 전류가 증가함으로써 손실률이 저하되는 것도 확인되었다.
-제 2 구체예-
도 3의 A, B는, 각각 차례로, 제 1 실시형태의 제 2 구체예에 관한 반도체장치의 단면도 및 전기회로도이다.
도 3의 B에 나타내는 바와 같이, 본 구체예의 반도체장치(반도체파워모듈)는, 입력직류신호(input DC)를 강압시켜 출력직류신호(output DC)를 출력하는 강압형 DC-DC변환기로서 기능한다. 반도체파워모듈에는, 유도소자(IND1)와, 종형MISFET인 파워트랜지스터(TR1)와, 쇼트키다이오드(D1)와, 용량소자(CA1)가 배치된다.
도 3의 A에 나타내는 바와 같이, 쇼트키 다이오드(D1)는 제 1 구체예의 쇼트키 다이오드(D1)와 동일 구조를 갖는다. 그리고 쇼트키 전극(22)은 구리로 된 기재(23)에 접속되며, 기재(23)는 용량소자(CA1)를 개재하고 출력단자에 접속된다.
파워트랜지스터(TR1)도, 제 1 구체예의 파워트랜지스터(TR1)와 동일한 구조를 갖는다. 그리고 소스배선·플러그(41) 중 층간절연막(38)의 상면 상에 위치하는 부분이 쇼트키 다이오드(D1)의 N형 드리프트층(21)에 접합된다. 또 이면전극(39)은 구리 등의 금속으로 이루어지는 기재(43)에 접합되며, 기재(43)는 입력전압(Vin)을 받기 위한 입력단자에 접속된다.
그리고 인출전극(42)은 배선(52)에 접속되며, 배선(52)은 게이트전압 제어구동기로 이어진다. 또 소스배선·플러그(41) 중 층간절연막(38) 상면 상에 위치하는 부분은, 배선(54)에 접속되며, 배선(54)은 칩 인덕터인 유도소자(IND1)를 개재하고, 출력전압(Vout)을 출력하기 위한 출력단자에 접속된다.
본 구체예의 반도체파워모듈의 제조공정은, 기본적으로 제 1 구체예와 마찬가지이므로 설명은 생략한다.
-제 3 구체예-
도 4의 A, B는, 각각 차례로, 제 1 실시형태의 제 3 구체예에 관한 반도체장치의 단면도 및 전기회로도이다.
도 4의 B에 나타내는 바와 같이, 본 구체예의 반도체장치(반도체파워모듈)는, 양 전압의 입력직류신호(input DC)를 반전시켜 음 전압의 출력직류신호(output DC)를 출력하는 반전형 DC-DC변환기로서 기능한다. 반도체파워모듈에는, 유도소자(IND1)와, 종형MISFET인 파워트랜지스터(TR1)와, 쇼트키다이오드(D1)와, 용량소자(CA1)가 배치된다.
도 4의 A에 나타내는 바와 같이, 쇼트키 다이오드(D1)는 제 1 구체예의 쇼트키 다이오드(D1)와 동일 구조를 갖는다. 그리고 쇼트키 전극(22)은 구리 등의 금속으로 이루어지는 기재(23)에 접속되며, 기재(23)의 한끝은 출력단자에 접속되고, 다른 끝은 용량소자(CA1)를 개재하고 접지에 접속된다.
파워트랜지스터(TR1)도, 제 1 구체예의 파워트랜지스터(TR1)와 동일한 구조를 갖는다. 그리고 소스배선·플러그(41) 중 층간절연막(38)의 상면 상에 위치하는 부분이 쇼트키 다이오드(D1)의 N형 드리프트층(21)에 접합된다. 또 이면전극(39)은 구리 등의 금속으로 이루어지는 기재(43)에 접합되며, 기재(43)는 양의 입력전압 (Vin)을 받기 위한 입력단자에 접속된다.
그리고 인출전극(42)은 배선(52)에 접속되며, 배선(52)은 게이트전압 제어구동기로 이어진다. 또 소스배선·플러그(41) 중 층간절연막(38) 상면 상에 위치하는 부분은, 배선(55)에 접속되며, 배선(55)은 칩 인덕터인 유도소자(IND1)를 개재하고, 접지에 접속된다.
본 구체예의 반도체파워모듈의 제조공정은, 기본적으로 제 1 구체예와 마찬가지이므로 설명은 생략한다.
(제 2 실시형태)
도 5의 A, B는 본 발명의 제 2 실시형태에 관한 반도체장치의 2 가지 구성예를 나타내는 단면도이다.
도 5의 A에 나타내는 바와 같이, 본 발명의 제 2 실시형태에 관한 반도체장치는, 제 1 구성예에서는 광역밴드갭 반도체를 이용하여 구성된 파워반도체소자를 포함하는 반도체칩(61)과, 구리 등의 도전성을 갖는 금속재료로 이루어지는 다이패드인 기재(62)와, 구리 등의 금속재료로 이루어지며 반도체칩(61)의 패드전극(도시 생략)에 접속되는 리드인 기재(63)와, 반도체칩(61)과 기재(62) 사이에 개재하며, 반도체칩(61)의 일부에 접촉하는 제 1 중간부재(65) 및 제 2 중간부재(68a)와, 반도체칩(61)에 접촉하며 열 전도율이 높은 재료(금속, 세라믹 등)로 이루어지는 열전달부재(66)와, 열전달부재(66) 상에 형성된 방열핀(fin)(67)과, 반도체칩(61), 제 1 및 제 2 중간부재(65, 68a) 그리고 열전달부재(66)를 봉입하는 봉입재(68)를 구비한다. 그리고 기재(62, 63)의 각 선단부는 봉입재(68)의 바깥쪽으로 돌출되어, 프린트배선 등에 탑재될 때의 외부접속단자(62a, 63a)가 된다.
여기서, 광역밴드갭 반도체로 구성된 파워반도체소자를 탑재한 반도체칩(61)의 재질, 트랜지스터나 다이오드의 종류 등은, 제 1 실시형태에서 설명한 바와 같다.
제 2 중간부재(68a)는 제 1 중간부재(65)보다 열전도율이 낮은 재료로 구성되며, 반도체칩(61)과의 접촉면적은 제 2 중간부재(68a) 쪽이 제 1 중간부재(65)보다 크다. 예를 들어 제 1 중간부재(65)는, 열전도율이 4(W/cm·deg)인 구리로 이루어지며, 제 2 중간부재(68a)는 열전도율이 0.1(W/cm·deg)보다 작은 재료로 이루어진다. 도 5의 A에 나타내는 예에서, 제 2 중간부재(68a)는 봉입재(68)의 일부이다. 열전달부재(66)는, 예를 들어 열전도율이 0.26(W/cm·deg)인 알루미나(세라믹)로 구성된다. 방열핀(67)은, 열전달부재(66)와 동일 재료로 구성되어도 되며, 구리합금 등의 금속으로 구성되어도 된다. 또 방열핀(67)은 열 용량이 큰 냉각매체라도 된다.
또 도 5의 B에 나타내는 바와 같이, 제 2 구성예에서는 반도체칩(61) 양면에 각각 접촉하는 열전달부재(66)가 형성된다. 그리고 각 열전달부재(66)의 표면상에는 각각 방열핀(67)이 형성된다.
여기서 도 5의 A, B에 점선으로 나타내는 바와 같이, 제 1, 제 2 구성예의 양 경우에 있어서, 예를 들어 반도체칩(61) 중의 파워반도체소자가 3 단자형 소자(MISFET 등)일 경우에는, 반도체칩(61)의 전극으로 이어지는 또 하나의 리드인 기재(64)가 필요하게 된다.
본 실시형태의 반도체장치 특징은, 파워디바이스인 반도체칩(61)과 접촉하는 열전달부재(66)가 봉입재(68)로부터 노출되도록 형성되는 점이다. 또 기재(62)가 반도체칩(61)의 일부만 제 1 중간부재(65)를 통해 접속되어, 종래의 반도체파워모듈과 같이, 기재(62)가 반도체칩(61) 전면에 접촉하지 않는다.
본 실시형태에 의하면, 반도체칩(61)과 접촉하는 열전달부재(66)가 형성되며, 열전달부재(66)가 봉입재(68)로부터 노출되므로, 파워반도체소자를 내장하는 반도체칩(61) 내에서 발생한 열이 열전달부재(66)를 통해 방출되어, 외부접속단자(62a, 63a)는 반도체칩(61)의 발열에 의해 과도하게 온도가 상승하는 일이 없으며, 또 반도체칩(61)을 동작 효율이 좋은 상태로 적당하게 고온으로 유지하기가 가능해진다. 따라서 외부접속단자(62a, 63a)와 프린트배선기판 등 모기판과의 접속 신뢰성이 향상된다. 또한 열방출성의 향상에 의해, 소형화, 소면적화를 실현할 수 있다.
특히, 기재(62)가 반도체칩(61) 전면이 아닌, 상면 또는 하면의 1/2 이하의 면적이며, 직접 또는 도전부재를 개재하고 접속됨으로써, 기재(62) 선단부인 외부접속단자(62a)의 온도 상승을 보다 효과적으로 억제할 수 있는 이점이 있다.
여기서 열전달부재(66)나 방열핀(67)을 형성하지 않고, 봉입재로서 내열성 높은 몰딩수지를 이용함으로써도, 반도체칩(61)의 온도를 적당히 유지하여 높은 동작효율을 유지하면서, 외부접속단자(62a, 63a)의 온도가 과도하게 높아지는 것을 억제할 수 있다.
또 봉입수지 대신 봉입유리를 봉입재로 이용할 수 있으며, 또한 봉입수지나 봉입유리 위를 피복하는 피막이 형성되어도 된다. 이 경우, 방열핀은 봉입수지나 봉입유리를 개재하고 열전달부재와 대향하는 위치에 형성되면 된다.
또한 열전달부재(66)와 반도체칩(61) 사이에 다이오드 등의 반도체소자를 포함하는 칩을 배치하거나, 제 2 중간부재(68a) 대신 다이오드 등의 반도체소자를 포함하는 칩을 배치하는 것도 가능하다. 이 경우에는 제 1 실시형태와 같이, 파워모듈이 구성되게 된다.
본 실시형태의 반도체장치에 있어서, 반도체칩으로는 주지의 것을 특별한 제한 없이 이용할 수 있으며, 예를 들어 쇼트키 다이오드, pn다이오드, MISFET, MESFET, J-FET, 사이리스터 등을 탑재한 것을 들 수 있다.
반도체칩의 패드전극과 기재 사이의 접속방법으로는, 금속끼리의 상호확산을 이용한 직접접합, 땜에 의한 접합, 범프에 의한 접속, 도전성 접착제를 이용한 접속 등이 있으며, 어느 방법을 사용해도 좋은 것으로 한다.
또한 패키지로서 주지의 것을 특별한 제한 없이 이용할 수 있으며, 예를 들어 수지봉입패키지, 세라믹패키지, 금속패키지, 유리패키지 등을 들 수 있다. 어느 경우든, 기재로서는 비교적 열전도성이 높은 금속(예를 들어 Cu)으로 이루어지는 것이 일반적으로 이용된다.
또 내압이 동일한 정도의 1kV인 MISFET끼리 비교하면, 광역밴드갭 반도체를 이용한 반도체파워소자는, Si파워소자에 비해 1 자리 이상 작은 전력손실을 나타낸다. 실리콘 IGBT와 광역밴드갭 반도체 MISFET를 비교해도, 광역밴드갭 반도체를 이용한 반도체파워소자는, Si파워소자에 비해 절반 이하의 전력손실을 나타낸다. 이 와 같은 광역밴드갭 반도체를 이용한 반도체파워소자의 저손실성에 의해, 본 발명의 반도체 파워디바이스에서는 반도체파워소자 내에서 발생하는 열 자체도 작으므로, 종래의 실리콘파워소자를 이용한 반도체 파워디바이스에 비해 내부 온도 상승을 억제하기 위해 더욱 유리해진다.
또한 광역밴드갭 반도체를 이용한 MISFET는, 실리콘을 이용한 IGBT를 능가할 정도의 고내압, 저손실성을 달성할 수 있으므로, MISFET의 고속동작성을 고전압 대전류의 신호를 제어하는데 활용할 수 있다. 즉 반도체파워소자의 동작속도가 느린 경우에 발생하는 스위칭손실을 저감할 수 있다.
특히 반도체 파워모듈에서, 복수의 반도체소자 중 적어도 1 개의 반도체소자에, 50A/㎠ 이상의 전류밀도 전류가 흐를 경우에 본 발명의 효과가 현저하게 얻어진다. 그 이유는, 반도체소자 내에서 50A/㎠ 이상의 전류밀도가 발생하는 동작이 있을 경우, 실리콘파워소자(예를 들어 MISFET)에서는 전력손실에 따른 발열량이 커지므로, 실리콘파워소자의 정상동작을 확보하기 위해 필요한 온도 150℃ 이하라는 제한 내에서 동작을 계속하기가 어렵다. 이에 반해 본 발명의 반도체 파워디바이스에서는, 50A/㎠ 이상의 전류밀도에 대해서도 발열량이 억제되므로, 양호하게 동작할 수 있다.
그리고 광역밴드갭 반도체(예를 들어 SiC)를 이용한 반도체파워소자는, 발열에 의해 반도체파워소자의 온도가 200℃ 이상(또는 400℃ 이상)으로 상승해도, 반도체파워모듈은 양호하게 동작할 수 있다. 오히려 온도가 상승함에 따라, 반도체파워소자의 전기저항이 감소하는 성질을 나타내는 점에서, 전류밀도 50A/㎠ 이상에서 동작하며 고온으로 유지되는 경우 쪽이, 저온으로 유지되는 경우보다 전기저항이 저하되어, 보다 고효율의 동작이 가능함이 확인되었다.
다음으로, 제 2 실시형태에 있어서, 기재와 반도체칩의 상면 또는 하면이 접촉하는 부분의 면적이, 상면 또는 하면 면적의 1/2보다 작음으로써, 기재 선단 외부접속단자의 온도 상승을 억제하여, 모기판과의 접속 신뢰성을 높게 유지할 수 있는 이유에 대해 이하에 설명한다.
종래, 정격전력이 반도체소자에 부여된 경우에, 기재의 온도가 90℃이며 반도체소자의 온도가 150℃로 되도록, 즉 온도차가 60℃로 되도록 실리콘반도체소자로부터 기재에의 열저항이 설계되었다. 즉 실리콘반도체소자가 150℃까지 발열되는데 상당하는 전류를 공급할 수 있다. 마찬가지로, SiC(탄화규소) 파워디바이스를 실장한 경우는, 실장을 대폭으로 변경하지 않는 한, SiC반도체소자의 온도는 200℃로 설정되며, 기재의 온도는 상기 실리콘반도체소자의 경우와 같이 90℃로 설정될 필요가 있다. 이 SiC반도체소자인 경우의 온도차는 110℃가 되어, 실리콘반도체소자인 경우의 온도차의 거의 2 배이다. 따라서 SiC반도체소자를 탑재한 SiC칩(본 실시형태의 반도체칩(61))과 기재 사이의 열저항이, Si반도체소자를 탑재한 Si칩인 경우의 2 배로 설정되면, 상기 온도범위로 안정되게 된다. 이를 실현하기 위해서는, SiC칩의 상면 또는 하면(표면 또는 이면)에서의, 기재에 대한 접촉면적을 상면 또는 하면 면적의 절반으로 하면 열저항이 2 배로 되어, 기재의 온도를 90℃ 이하로 유지하며, SiC반도체소자를 200℃에서 정상적으로 동작시킬 수 있음을 의미한다. 여기에, 열전도가 좋은, 다른 방열기구(기재)가 부가되면, 더욱 접촉면적을 작 게(열저항을 크게) 하여, SiC반도체소자의 온도상승을 억제하면서 기재의 온도 상승을 억제할 수 있다. 즉 SiC칩의 상면 또는 하면에서의, 기재와의 접촉면적을 상면 또는 하면 면적의 절반 이하로 함으로써, 온도 상승을 수반하지 않고 안정되게 동작시킬 수 있다. 여기서, 실장 수지 등을 금속 등으로 대폭 변경하고, 실장 자체의 내열성을 200℃ 이상으로 할 경우는, 상기 절반의 접촉면적을 더욱 작게 할 필요가 있다.
역으로, SiC칩의 기재에 대한 접촉면적을, SiC칩의 상면 또는 하면(표면 또는 이면)의 절반 이상으로 하면, SiC반도체소자의 온도를 실장 내열온도인 200℃로 설정하여 전류를 공급했을 경우에, 기재의 온도가 90℃ 이상이 되어 기재와 프린트배선기판 등과의 접촉부분에서 발열에 의한 문제가 발생한다.
-제 1 구체예-
도 6은, 제 2 실시형태의 제 1 구체예에 관한 반도체장치의 단면도이다. 도 6에 나타내는 바와 같이, 본 구체예의 반도체장치에는 종형MISFET인 파워트랜지스터(TR1)가 배치된다.
도 6에 나타내는 바와 같이, 파워트랜지스터(TR1)(반도체칩(61))는, 광역밴드갭 반도체로 이루어지는 SiC기판의 대부분을 점유하는 N형 드리프트층(31)(활성영역)과, N형 드리프트층(31) 내에 P형 불순물을 도핑하여 형성된 P형 베이스층(32)과, P형 베이스층(32) 내에 고농도의 N형 불순물을 도핑하여 형성된 N+형 소스층(33)과, SiC기판 표면부에서의 P형 베이스층(32), N형 드리프트층(31), P형 베이 스층(32)을 개재하는 N+형 소스층(33)에 걸쳐 형성된 실리콘산화막으로 이루어지는 게이트절연막(35)과, 게이트절연막(35) 상에 형성된 알루미늄 등의 금속이나 폴리실리콘으로 이루어지는 게이트전극(36)과, SiC기판 표면부에서의 P형 베이스층(32)을 개재하는 N+형 소스층(33)에 걸쳐 형성된 소스전극(37)과, SiC기판의 위쪽에 형성된 실리콘산화막으로 이루어지는 층간절연막(38)과, 층간절연막(38)을 관통하여 게이트전극(36)에 접속되는, 알루미늄 등의 금속으로 이루어지는 게이트배선·플러그(40)와, 게이트배선·플러그(40)의 인출전극(42)과, 층간절연막(38)을 관통하여 각 소스전극(37)에 접속되는, 알루미늄 등의 금속으로 이루어지는 소스배선·플러그(41)를 구비한다.
소스배선·플러그(41) 중 층간절연막(38) 상면 상에 위치하는 부분은 평판형으로 형성되며, 이 부분이 구리 등의 금속으로 이루어지는 기재(63)(리드)에 금속세선(70)을 통해 접속되고, 기재(63)의 선단부는 모기판의 출력단자부에 접속되는 외부접속단자(63a)이다.
또 N형 드리프트층(31)의 하면에는 Ni, Ni실리사이드합금 등의 금속으로 이루어지는 이면전극(39)이 형성되며, 이면전극(39)은 제 1 중간부재(65)를 개재하고 기재(62)(다이패드)에 접속되고, 기재(62) 선단부는 모기판의 접지에 접속되는 외부접속단자(62a)가 된다.
또한 인출전극(42)은 도시하지 않는 단면에 형성된 기재(64)(리드)에 금속세선(71)을 통해 접속되며, 기재(64) 선단부는 모기판의 게이트 바이어스 공급부에 접속되는 외부접속단자(64a)가 된다.
또 파워트랜지스터(TR1) 상면에는, 알루미나(세라믹)로 이루어지는 열전달부재(66)가 설치되며, 열전달부재(66) 상면 상에는 구리합금판으로 된 방열핀(67)이 설치된다.
그리고 기재(62)의 상면 쪽에서, 파워트랜지스터(TR1), 제 1 중간부재(65), 기재(63, 64), 금속세선(70, 71) 및 열전달부재(66)는 에폭시수지로 이루어지는 봉입재(68)로 봉입된다. 봉입재(68) 중 파워트랜지스터(TR1)와 기재(62) 사이에 개재하는 부분이 제 2 중간부재(68a)가 된다.
다음으로, 본 구체예에 관한 반도체장치의 제조방법에 대해 설명한다. 도 7의 A∼C는, 본 구체예에 관한 반도체장치의 제조공정을 나타내는 단면도이다.
우선 도 7의 A에 나타내는 공정에서, 평판부분에서 역디귿자(コ)로 구부러진 리드를 갖는 리드프레임(69) 상에 제 1 중간부재(65)를 개재하고 파워트랜지스터(TR1)(반도체칩(61))를 탑재시켜, 파워트랜지스터(TR1)의 소스배선·플러그(41)(도시 생략)와 리드프레임(69)의 리드를 금속세선(70)으로 접속한다. 또 파워트랜지스터(TR1) 상면 상에 알루미나로 이루어지는 열전달부재(66)를 탑재한다.
다음으로 도 7의 B에 나타내는 공정에서, 파워트랜지스터(TR1), 리드프레임(69)의 일부, 제 1 중간부재(65) 및 금속세선(70)을 에폭시수지로 이루어지는 봉입재(68)로 봉입한다. 이 때 열전달부재(66)의 상면(표면)은 봉입재(68)로부터 노출된다.
다음에 도 7의 C에 나타내는 공정에서, 리드프레임(69)을 절단하여 외부접속 단자(62a)를 포함하는 기재(62)와, 외부접속단자(63a)를 포함하는 기재(62)가 될 부분을 남긴다. 또 열전달부재(66)의 상면 상에 구리 등으로 이루어지는 방열핀(67)을 설치한다. 이상의 공정에 의해, 도 6에 나타내는 반도체장치의 구조가 형성되게 된다.
여기서 도 6에 나타내는 바와 같이, 도시하지 않는 단면에 존재하는 기재(64)와 인출전극이 금속세선(71)에 의해 접속되지만, 도 7의 A∼C에서 이 부분의 도시는 생략한다.
도 8은 파워트랜지스터(TR1)의 프린트배선기판에의 설치상태 일례를 나타내는 단면도이다. 도 8에 나타내는 바와 같이 프린트배선기판(80)에는, 접지배선(81)과, 접지배선(81)에 접속되는 도체층을 갖는 스루홀(83)과, 소스전압 공급배선(82)과, 소스전압 공급배선(82)에 접속되는 도체층을 갖는 스루홀(84)이 형성된다. 그리고 반도체장치의 외부접속단자(62a)는, 스루홀(83)에 끼워져 땜질(도시 생략)로 접지배선(81)에 접속되며, 외부접속단자(63a)는, 스루홀(84)에 끼워져 땜질(도시 생략)로 접지배선(82)에 접속된다.
또 도 8에 나타내는 상태에 있어서, 프린트배선기판(80)에는 게이트바이어스 공급배선 및 스루홀이 형성되며, 외부접속단자(64a)(도 6 참조)는 스루홀에 끼워져 게이트바이어스 공급배선에 땜질로 접속되나, 그 도시는 생략된다.
도 8에 나타내는 상태에 있어서, 파워트랜지스터(TR1)에서 발생한 대부분의 열은 열전달부재(66)를 거쳐 방열핀(67)에서 외부로 방출되므로, 외부접속단자(62a, 63a)로 전해지는 열은 작게 억제됨을 알 수 있다.
-제 2 구체예-
도 9는, 제 2 실시형태의 제 2 구체예에 관한 반도체장치의 단면도이다. 본 구체예의 반도체장치에는, 제 1 구체예에서 설명한 바와 같은 구조를 가진 파워트랜지스터(TR1)에 추가로, 쇼트키다이오드가 배치된다.
쇼트키다이오드(D1)는, 광역밴드갭 반도체로 이루어지는 SiC기판의 대부분을 차지하는 N형 드리프트층(21)(활성영역)과, N형 드리프트층(21)에 쇼트키 접촉하는, 니켈로 이루어지는 쇼트키전극(22)을 구비한다. 쇼트키다이오드(D1)의 N형 드리프트층(21) 이면은 파워트랜지스터(TR1)의 소스배선·플러그(41)에 접속된다. 또 쇼트키전극(22)은, 구리 등의 금속으로 이루어지는 기재(63)에, 구리 등의 금속으로 이루어지는 제 1 중간부재(74)를 개재하고 접속되며, 기재(63)의 선단부는 모기판의 출력단자부에 접속되는 외부접속단자(63a)가 된다. 본 구체예에서는, 봉입재(68) 중 쇼트키다이오드(D1)의 쇼트키전극(22)과 기재(63) 사이에 개재하는 부분이 제 2 중간부재(68b)가 된다.
또 파워트랜지스터(TR1)의 이면전극(39)에 제 1 중간부재(65)를 개재하고 접속되며, 선단부가 모기판의 접지에 접속되는 외부접속단자(62a)인 기재(62)(다이패드)와, 파워트랜지스터(TR1)의 인출전극(42)에 금속세선(71)을 개재하고 접속되고, 선단부가 외부접속단자(64a)인 기재(64)(리드)가 형성된다. 그리고 봉입재(68) 중 파워트랜지스터(TR1)와 기재(62) 사이에 개재하는 부분이 제 2 중간부재(68a)인 점은 제 1 구체예와 마찬가지이다.
본 구체예에서도, 제조공정은 제 1 구체예와 마찬가지이며, 모기판(프린트배 선기판)에의 설치상태는 도 8에 나타내는 바와 같다. 따라서 본 구체예에 의해, 파워트랜지스터(TR1)와 쇼트키다이오드(D1)를 1 개의 실장체에 수납시켜 고밀도 실장을 도모하면서, 외부접속단자(62a, 63a)로 전달되는 열을 작게 억제할 수 있어, 모기판과 사이의 접속 신뢰성을 높게 유지할 수 있다.
그리고 도 9에 나타내는 구조 대신에, 쇼트키다이오드(D1)를 열전달부재(66)와 파워트랜지스터(TR1)의 소스배선·플러그(41) 사이에 배치해도 된다. 또 이 경우, 쇼트키전극(22)을 금속세선을 통해 기재(63)에 접속해도 된다.
-제 3 구체예-
도 10은 제 2 실시형태의 제 3 구체예에 관한 반도체장치의 단면도이다. 도 10에 나타내는 바와 같이 본 구체예의 반도체장치에는, 제 1, 제 2 구체예와 동일 구조를 갖는 종형MISFET인 파워트랜지스터(TR1)가 배치된다. 본 구체예에 관한 반도체장치의 특징은, 수지봉입이 아닌 금속캡을 이용한 유리봉입구조를 갖는 점이다.
본 구체예에 관한 반도체장치는, 도 10에 나타내는 바와 같이 세라믹 등의 절연체로 된 베이스(81)와, 베이스(81) 상에 형성된 구리 등의 금속판으로 패터닝된 기재로서 기능하는 기재(62), 기재(63) 및 지지부재(83)와, 기재(62) 및 지지부재(83) 상에 탑재된 파워트랜지스터(TR1)(반도체칩(61))와, 파워트랜지스터(TR1)의 상면 상에 설치된 열전달부재(66)를 구비한다. 베이스(81)에는, 외부접속단자에 대응한 스루홀(88, 89)과, 스루홀(88, 89) 벽면에서 베이스(81) 상면 및 하면에 걸쳐 형성된 도전막(84, 86)(또는 스루홀(88, 89)을 관통하는 도전막대)이 형성된다. 또 베이스(81) 이면의 도전막(84, 86) 상에는, 모기판(프린트배선기판)에 접속되는 외부접속단자(85)가 형성된다.
그리고 파워트랜지스터(TR1)의 이면전극(도시 생략) 단부가 기재(62)에 직접 접속되며, 기재(62)는 도전막(84)(또는 스루홀(88)을 관통하는 도전막대)을 통해 외부접속단자(85)에 접속된다. 또 파워트랜지스터(TR1)의 소스배선·플러그(도시 생략)는 금속세선(70)을 통해 기재(63)에 접속되며, 기재(63)는 도전막(86)(또는 스루홀(89)을 관통하는 도전막대)을 통해 외부접속단자(87)에 접속된다.
또 본 구체예에 있어서, 도시는 생략하지만 도시하지 않는 단면에서, 인출전극은 금속세선을 통해 기재에 접속되며, 기재는 베이스(81)의 스루홀, 상면 및 하면에 걸쳐 형성된 도전막을 통해 외부접속단자에 접속된다.
그리고, 파워트랜지스터(TR1), 기재(62), 기재(63), 금속세선(70), 지지부재(83) 및 열전달부재(66)는, 유리로 된 봉입재(68)와 함께 구리합금 등의 금속으로 된 금속캡(82) 내에 봉입된다. 베이스(81) 및 금속캡(82)에 의해, 반도체칩(61)(파워트랜지스터(TR1)), 기재(62, 63), 및 열전달부재(66)를 밀폐시키는 용기가 구성된다.
여기서 봉입재(68)는, 불활성가스, 공기 또는 매우 저압으로 감압된 기체(이른바 진공분위기의 기체)라도 된다.
열전달부재(66)의 상면은, 금속캡(82)의 내벽면에 접촉하며, 금속캡(82)의 벽 중 열전달부재(66)에 접촉된 부위의 외벽면 상에, 구리합금판 등으로 된 방열핀(67)이 설치된다.
본 구체예에 의하면, 기재(62)나 금속세선(70)은 파워트랜지스터(TR1)의 이면 일부에만 접촉하며, 또 베이스(81)와 파워트랜지스터(TR1) 사이에는 비교적 열전도율이 작은 유리가 대부분을 차지하므로, 파워트랜지스터(TR1)로부터의 열은 베이스(81), 기재(62), 및 기재(63)로는 그리 전달되지 않고 대부분의 열은 열전달부재(66) 및 금속캡(82)의 벽을 통해 방열핀(67)으로부터 방출된다. 따라서 외부접속단자와 모기판 사이의 접속 신뢰성 향상을 도모할 수 있다.
본 발명은 탄화규소(SiC), GaN, AlN 등의 III족 질화물, 다이아몬드 등의 광역밴드갭 반도체를 이용한 MISFET, MESFET, 쇼트키 다이오드, pn다이오드, J-FET, 사이리스터 등의 반도체디바이스를 갖는 반도체장치나 반도체파워모듈로서 이용할 수 있다.

Claims (14)

  1. 광역밴드갭 반도체를 이용하여 구성된 파워반도체소자를 포함하는 반도체칩과,
    상기 반도체칩 표면의 일부에 접속되는, 도전성재료로 이루어지는 기재와,
    상기 반도체칩 표면의 일부에 접촉하는 열전달부재와,
    상기 반도체칩 및 열전달부재를 봉입하는 봉입재를 구비하며,
    상기 기재의 일부는 상기 봉입재의 바깥쪽으로 돌출되어 외부접속단자가 되는, 반도체장치.
  2. 제 1 항에 있어서,
    상기 파워반도체소자는, 50A/㎠ 이상 전류밀도의 전류가 흐르는 영역을 갖는, 반도체장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 봉입재는, 수지 또는 유리로 구성되며,
    상기 열전달부재는, 상기 봉입재로부터 노출되는, 반도체장치.
  4. 제 3 항에 있어서,
    상기 열전달부재에 접촉하며, 상기 봉입재보다 바깥쪽으로 돌출되도록 형성 된 방열핀(fin)을 추가로 구비하는, 반도체장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 봉입재를 피복하는 피막을 추가로 구비하는, 반도체장치.
  6. 제 5 항에 있어서,
    상기 피막을 개재하고 상기 열전달부재와 대향하도록 형성된 방열핀을 추가로 구비하는, 반도체장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 기재와 반도체칩 사이에는, 도전성재료로 이루어지는 제 1 중간부재와, 이 제 1 중간부재보다 열전도율이 작은 재료로 구성되는 제 2 중간부재가 개재되는, 반도체장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 반도체칩과 상기 기재와의 접촉면적은, 반도체칩 면적의 1/2 미만인, 반도체장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 파워반도체소자는 종형소자이며,
    상기 반도체칩에 적층되고, 일부가 상기 기재에 접속되는 별도의 반도체칩을 추가로 구비하는, 반도체장치.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 기재의 외부접속단자는, 프린트배선기판에 탑재되도록 구성되는, 반도체장치.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 광역갭 반도체는 SiC인, 반도체장치.
  12. 광역밴드갭 반도체를 이용하여 구성된 파워반도체소자를 포함하는 반도체칩과,
    상기 반도체칩의 표면 일부에 접속되며, 도전성재료로 이루어지는 기재와,
    상기 반도체칩의 표면 일부에 접촉되는 열전달부재와,
    상기 열전달부재에 접촉하며, 상기 반도체칩, 기재 및 열전달부재를 밀폐시키는 용기와,
    상기 기재에 전기적으로 접속되며, 상기 용기로부터 돌출되는 외부접속단자를 구비하는, 반도체장치.
  13. 제 12 항에 있어서,
    상기 용기 내에서, 상기 반도체칩, 기재 및 열전달부재 주위는, 유리, 수지, 불활성가스 또는 감압된 기체로 충만되는, 반도체장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 용기의 일부를 개재하고 상기 열전달부재와 대향하도록 형성된 방열핀을 추가로 구비하는, 반도체장치.
KR1020057011522A 2003-09-04 2004-09-06 반도체장치 KR100713979B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003313111 2003-09-04
JPJP-P-2003-00313111 2003-09-04

Publications (2)

Publication Number Publication Date
KR20060017742A true KR20060017742A (ko) 2006-02-27
KR100713979B1 KR100713979B1 (ko) 2007-05-04

Family

ID=34269760

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011522A KR100713979B1 (ko) 2003-09-04 2004-09-06 반도체장치

Country Status (6)

Country Link
US (1) US7786565B2 (ko)
EP (1) EP1596434B1 (ko)
JP (1) JP4594237B2 (ko)
KR (1) KR100713979B1 (ko)
CN (1) CN100413060C (ko)
WO (1) WO2005024941A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7656024B2 (en) 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
DE102006034679A1 (de) * 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
US7999369B2 (en) * 2006-08-29 2011-08-16 Denso Corporation Power electronic package having two substrates with multiple semiconductor chips and electronic components
US20080054449A1 (en) * 2006-08-31 2008-03-06 Infineon Technologies Ag Semiconductor component with cooling apparatus
JP2008060430A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 電力変換装置
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
DE102007002807B4 (de) 2007-01-18 2014-08-14 Infineon Technologies Ag Chipanordnung
US9601412B2 (en) * 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
US8138585B2 (en) * 2008-05-28 2012-03-20 Fairchild Semiconductor Corporation Four mosfet full bridge module
JP2010225720A (ja) 2009-03-23 2010-10-07 Mitsubishi Electric Corp パワーモジュール
EP2243711B1 (de) 2009-04-22 2012-07-11 Roche Diagnostics GmbH Herstellung von Bandware mit diagnostischen Hilfsmitteln
US8724325B2 (en) 2009-05-19 2014-05-13 Hamilton Sundstrand Corporation Solid state switch arrangement
US20110134607A1 (en) * 2009-12-07 2011-06-09 Schnetker Ted R Solid state switch arrangement
JP5391162B2 (ja) * 2010-08-17 2014-01-15 三菱電機株式会社 電力用半導体装置
US20120248594A1 (en) * 2011-03-28 2012-10-04 Ho Il Lee Junction box and manufacturing method thereof
JP5488540B2 (ja) * 2011-07-04 2014-05-14 トヨタ自動車株式会社 半導体モジュール
US8450152B2 (en) * 2011-07-28 2013-05-28 Alpha & Omega Semiconductor, Inc. Double-side exposed semiconductor device and its manufacturing method
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
EP2754177A1 (en) 2011-09-11 2014-07-16 Cree, Inc. High current density power module comprising transistors with improved layout
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
JP2013219268A (ja) * 2012-04-11 2013-10-24 Sumitomo Electric Ind Ltd 半導体デバイス
JP5720625B2 (ja) * 2012-06-04 2015-05-20 トヨタ自動車株式会社 伝熱部材とその伝熱部材を備えるモジュール
US9576868B2 (en) * 2012-07-30 2017-02-21 General Electric Company Semiconductor device and method for reduced bias temperature instability (BTI) in silicon carbide devices
JP6091225B2 (ja) * 2013-01-24 2017-03-08 三菱電機株式会社 電力用半導体装置の製造方法および電力用半導体装置
US9093564B2 (en) 2013-03-20 2015-07-28 International Business Machines Corporation Integrated passive devices for FinFET technologies
WO2015083201A1 (ja) * 2013-12-05 2015-06-11 三菱電機株式会社 電力半導体装置
JP6135501B2 (ja) * 2013-12-26 2017-05-31 トヨタ自動車株式会社 半導体装置
CN106298695B (zh) 2015-06-05 2019-05-10 台达电子工业股份有限公司 封装模组、封装模组堆叠结构及其制作方法
JP6504962B2 (ja) * 2015-08-04 2019-04-24 三菱電機株式会社 電力用半導体装置
CN108886036B (zh) * 2016-04-04 2022-06-24 三菱电机株式会社 功率模块、功率半导体装置及功率模块制造方法
TWI667755B (zh) 2018-06-25 2019-08-01 朋程科技股份有限公司 功率元件封裝結構
US11929298B2 (en) 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5796556A (en) 1980-12-09 1982-06-15 Nec Corp Resin sealing type semiconductor device
JPS57133653A (en) 1981-02-12 1982-08-18 Toshiba Corp Resin sealed type semiconductor device
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
US5227663A (en) * 1989-12-19 1993-07-13 Lsi Logic Corporation Integral dam and heat sink for semiconductor device assembly
JPH04192552A (ja) * 1990-11-27 1992-07-10 Nec Corp 半導体素子用パッケージ
US5293301A (en) * 1990-11-30 1994-03-08 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame used therein
JPH05121603A (ja) 1991-10-29 1993-05-18 Mitsubishi Electric Corp 混成集積回路装置
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
JPH0794635A (ja) * 1993-09-23 1995-04-07 Toyota Autom Loom Works Ltd 樹脂封止パッケージ
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JP3027512B2 (ja) 1994-08-23 2000-04-04 株式会社日立製作所 パワーｍｏｓｆｅｔ
JP3435271B2 (ja) 1995-11-30 2003-08-11 三菱電機株式会社 半導体装置
FR2758908B1 (fr) * 1997-01-24 1999-04-16 Thomson Csf Boitier d'encapsulation hyperfrequences bas cout
CA2232843C (en) 1997-03-25 2002-03-12 Koichi Haruta Plastic package, semiconductor device, and method of manufacturing plastic package
DE19719703C5 (de) 1997-05-09 2005-11-17 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul mit Keramiksubstrat
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JPH11274482A (ja) 1998-03-20 1999-10-08 Toshiba Corp 半導体装置
TW463346B (en) * 1999-05-04 2001-11-11 Sitron Prec Co Ltd Dual-leadframe package structure and its manufacturing method
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
JP3525832B2 (ja) * 1999-11-24 2004-05-10 株式会社デンソー 半導体装置
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
SE520109C2 (sv) * 2000-05-17 2003-05-27 Ericsson Telefon Ab L M Effekttransistorer för radiofrekvenser
JP4409064B2 (ja) 2000-07-14 2010-02-03 三菱電機株式会社 パワー素子を含む半導体装置
CN1168140C (zh) 2000-11-24 2004-09-22 矽品精密工业股份有限公司 半导体封装件及其制造方法
US6566164B1 (en) * 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
JP2002208673A (ja) * 2001-01-10 2002-07-26 Mitsubishi Electric Corp 半導体装置およびパワーモジュール
US6469398B1 (en) * 2001-03-29 2002-10-22 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
JP4124981B2 (ja) 2001-06-04 2008-07-23 株式会社ルネサステクノロジ 電力用半導体装置および電源回路
JP2003017658A (ja) 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
TW523887B (en) * 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP4140238B2 (ja) * 2001-12-26 2008-08-27 トヨタ自動車株式会社 半導体モジュールの接合構造
JP3850739B2 (ja) * 2002-02-21 2006-11-29 三菱電機株式会社 半導体装置
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
JP4039202B2 (ja) 2002-10-16 2008-01-30 日産自動車株式会社 積層型半導体装置およびその組み立て方法
US7042086B2 (en) 2002-10-16 2006-05-09 Nissan Motor Co., Ltd. Stacked semiconductor module and assembling method of the same
JP2004214368A (ja) 2002-12-27 2004-07-29 Matsushita Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
WO2005024941A1 (ja) 2005-03-17
EP1596434A4 (en) 2008-09-24
EP1596434A1 (en) 2005-11-16
US7786565B2 (en) 2010-08-31
CN1748306A (zh) 2006-03-15
JPWO2005024941A1 (ja) 2006-11-16
JP4594237B2 (ja) 2010-12-08
EP1596434B1 (en) 2018-12-05
US20060055027A1 (en) 2006-03-16
CN100413060C (zh) 2008-08-20
KR100713979B1 (ko) 2007-05-04

Similar Documents

Publication Publication Date Title
KR100713979B1 (ko) 반도체장치
US9530774B2 (en) Semiconductor package for III-nitride transistor stacked with diode
US20140306332A1 (en) Integrating Multi-Output Power Converters Having Vertically Stacked Semiconductor Chips
EP3157053B1 (en) Power module
JP7160797B2 (ja) 電子部品および半導体装置
US9385107B2 (en) Multichip device including a substrate
KR102418458B1 (ko) 전력반도체 모듈
JP2021141220A (ja) 半導体モジュール
US20200194359A1 (en) Power converter having a conductive clip
US8536701B2 (en) Electronic device packaging structure
EP3410481A1 (en) Power semiconductor chip module
WO2023229978A1 (en) Double-sided cooling package for double-sided, bi-directional junction transistor
US20220310476A1 (en) Electronic packages with integral heat spreaders
US11658171B2 (en) Dual cool power module with stress buffer layer
JP3604843B2 (ja) Ｄｃ−ｄｃコンバータ装置
US20220068754A1 (en) Intelligent power module packaging structure
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
JPH10136642A (ja) Ｄｃ−ｄｃコンバータ装置
CN114864528A (zh) 半导体器件和半导体器件的制造方法
US9362221B2 (en) Surface mountable power components
US20220254696A1 (en) Package with clip having through hole accommodating component-related structure
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
US11798869B2 (en) Semiconductor package with plurality of grooves on lower surface
EP4285408A1 (en) Packaged electronic devices having substrates with thermally conductive adhesive layers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120418

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee