JP2004214368A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004214368A
JP2004214368A JP2002381248A JP2002381248A JP2004214368A JP 2004214368 A JP2004214368 A JP 2004214368A JP 2002381248 A JP2002381248 A JP 2002381248A JP 2002381248 A JP2002381248 A JP 2002381248A JP 2004214368 A JP2004214368 A JP 2004214368A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
semiconductor device
terminal
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002381248A
Other languages
English (en)
Inventor
Masao Uchida
正雄 内田
Makoto Kitahata
真 北畠
Ryoko Miyanaga
良子 宮永
Kunimasa Takahashi
邦方 高橋
Osamu Kusumoto
修 楠本
Masaya Yamashita
賢哉 山下
Kazuhiro Nobori
一博 登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002381248A priority Critical patent/JP2004214368A/ja
Publication of JP2004214368A publication Critical patent/JP2004214368A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体素子の他の部分における熱的な信頼性を確保しつつ、小型化の可能な半導体装置を提供する。
【解決手段】本発明のパッケージ１０（半導体装置）は、ワイドギャップ半導体を含む半導体素子１１と、半導体素子１１の下面に接する金属球１２と、金属球１２を介して半導体素子１１と電気的に接続され、端部のうちの一方に第１端子１５を有するリードフレーム１３と、半導体素子１１の上面に接続されるワイヤー１７と、ワイヤー１７に接続される第２端子１６と、パッケージ１０の内部を充填する樹脂１８とを備えている。半導体素子１１とリードフレーム１３との間のうちで金属球１２が設けられていない領域は熱抵抗を有する隙間１４となっている。隙間１４が設けられているので、半導体素子１１の発熱がリードフレーム１３に伝わりにくくなる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素などのワイドギャップ半導体を含む半導体装置に関するものである。
【０００２】
【従来の技術】
従来から、パワー素子として、シリコン（Ｓｉ）を用いた整流素子やスイッチング素子が多く用いられている。しかしながら近年になって、Ｓｉの物性限界を超えるような新しい素子の実用化が要望されるようになってきている。
【０００３】
例えば、ある程度以上の耐圧を有する整流素子としては、Ｓｉを用いたｐｎダイオードが一般的に用いられている。ｐｎダイオードは大きなスイッチング損失を示すので、ｐｎダイオードのかわりに、よりスイッチング損失の小さい素子を整流素子として用いることが期待される。そのような素子としてはショットキーダイオードがあるが、Ｓｉを用いたショットキーダイオードでは、Ｓｉの物性的限界のために所望の耐圧を得ることが困難である。
【０００４】
そこで、ショットキーダイオードに用いる材料として、炭化珪素（シリコンカーバイド、ＳｉＣ）が注目を集めている。ＳｉＣをショットキーダイオードに用いると、高い耐圧性を有し、スイッチング損失の小さいスイッチング素子の形成が期待できる。
【０００５】
ＳｉＣは、Ｓｉと比較して高硬度でワイドバンドギャップを有する半導体材料である。ＳｉＣは、上述したショットキーダイオードへ用いられる他にも、ＭＯＳトランジスタに代表されるパワー素子や耐環境素子、高温動作素子、高周波素子等へ応用されることが期待されている。以下に、従来のＳｉＣの半導体素子パッケージおよびその製造方法の一例について、図５を参照しながら説明する。ここでは、２端子素子について説明する。
【０００６】
図５は、従来の半導体装置の構造を示す断面図である。従来の半導体装置は、リードフレーム５３と、リードフレーム５３の上面上にハンダ５２を用いて固定され、上面および下面に電極（図示せず）を有するＳｉＣ半導体素子５１と、リードフレーム５３を介してＳｉＣ半導体素子５１と電気的に接続される第１端子５５と、ＳｉＣ半導体素子５１の上面に露出する電極（図示せず）と接する金属ワイヤー５７と、金属ワイヤー５７を介してＳｉＣ半導体素子５１と電気的に接続される第２端子５６と、リードフレーム５３の下面上のうちＳｉＣ半導体素子５１とは対向する部分に設けられたヒートシンクなどの冷却機構５９と、封止樹脂５８とを備えている。
【０００７】
図５に示すような半導体装置は、ウェハ上に形成された複数のＳｉＣ半導体素子５１を分割してチップを形成し、このチップを複数連なったリードフレームの上に固定、接続し、樹脂で封止した後に、リードフレームごとに分割することにより得られる。
【０００８】
ＳｉＣの半導体素子５１が整流素子である場合には、第１端子５５、第２端子５６がそれぞれ、陰極、陽極となる。この半導体装置は、母基板となる回路基板の上に、第１端子５５あるいは第２端子５６が接するように実装される。
【０００９】
以上のような構造は特許文献１に開示されている。特許文献１では、リードフレームとして一般的なＴＯ−２２０が用いられている。
【００１０】
次に、一般的な半導体装置における熱の流れについて、図６（ａ），（ｂ）を参照しながら説明する。図６（ａ），（ｂ）は、従来の一般的な半導体素子における熱の流れを説明するための模式図である。
【００１１】
図６（ａ）に示す半導体素子は、図５におけるリードフレーム５３に対応する導体板６３と、導体板６３の上にハンダ６２によって固定された半導体素子６１と、導体板６３の下面上に設けられた冷却機構６４と、導体板６３と電気的に接続された部材６５とを備えている。部材６５は、導体板６３の上に設けられている半導体素子や部品の場合もあれば、導体板６３と接続されている他の母基板等や、あるいは他の母基板等の上に設けられている半導体素子や部品の場合もある。
【００１２】
半導体素子６１において生じた熱は、半導体素子６１の内部に蓄熱される熱６６と、半導体素子６１の側面あるいは上面から周囲の空間に逃げる熱６７と、半導体素子６１の下面から導体板６３を介して冷却機構６４へ逃げる熱６８と、導体板６３を伝わって、部材６５に逃げる熱６９とに分けられる。
【００１３】
冷却機構６４が設けられている場合には、半導体素子６１の発熱のうちのほとんどが熱６８となって冷却機構６４の方に逃げる。そのため、半導体素子６１に蓄積される熱６６の量を少なく抑えることができる。半導体素子６１がＳｉを用いたものである場合には、Ｓｉのバンドギャップエネルギーが小さいために、半導体素子６１の高温に対する耐性は低い。したがって、上述のような冷却機構６４を設けることにより、半導体素子６１が熱せられて暴走するおそれを回避することができる。
【００１４】
一方で、ＳｉＣに代表されるワイドギャップ半導体では、バンドギャップエネルギーが大きいことから、Ｓｉよりも高温での動作が原理的に可能である。そのため、ＳｉＣを用いた半導体素子は、図６（ｂ）に示すように冷却機構の具備されていない半導体装置においても動作が可能となる。つまり、ＳｉＣの半導体装置では、冷却機構を小型化したり取り外すことが可能となり、回路やモジュール全般の簡略化や小型化が可能となる。
【００１５】
【特許文献１】特開平６−３４９９８０号公報
【００１６】
【発明が解決しようとする課題】
しかしながら、半導体装置では、ＳｉＣ等のワイドギャップ半導体を有する半導体素子を実装する場合に以下のような不都合があった。それについて、図６（ｂ）を参照しながら説明する。
【００１７】
図６（ｂ）に示す半導体装置では、半導体素子７１において生じた熱は、半導体素子７１の内部に蓄熱される熱７５と、半導体素子７１の表面から周囲の空間に逃げる熱７６，熱７７と、導体板７３を伝わって部材７４に逃げる熱７８とに分けられる。ここで、図６（ａ）に示す構造と比較すると、冷却機構が設けられていないことにより、半導体素子７１内に蓄積される熱７５と部材７４の方へ逃げる熱７８とが大きくなる。
【００１８】
熱７８が大きくなると、部材７４内や他の部分において用いられているハンダの温度が高温になって溶け出す場合がある。ハンダが溶け出さない場合であっても、部材７４内などの温度が保証温度を大きく上回ってしまう場合がある。つまり、半導体素子７１以外の部分で動作不良が発生するおそれが生じるため、装置全体の信頼性が損なわれる。
【００１９】
一方、ワイドギャップ半導体を用いた半導体装置においても図６（ａ）に示すような冷却機構を具備させると、上述の不具合は回避できるものの、回路およびモジュールの簡略化や小型化が実現できなくなってしまう。
【００２０】
本発明の目的は、ワイドギャップ半導体を用いた半導体装置において、半導体素子の他の部分における熱的な信頼性を確保することができ、かつ、回路およびモジュールの小型化の可能な半導体装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の半導体装置は、導体基板と、ワイドギャップ半導体を含み、下部に電極を有する半導体素子と、上記導体基板と上記電極とを電気的に接続する導体部材とを備える半導体装置であって、上記導体部材は、上記導体基板の上面と上記半導体素子の上記電極との間の領域のうちの一部に設けられており、上記領域のうちの他部は、上記導体部材よりも熱伝導率が低い熱抵抗部となっていることを特徴とする。
【００２２】
これにより、半導体素子から導体基板に伝わる熱の量を少なくすることができるので、半導体装置の外部の部材が高温になるのを防止することができる。したがって、冷却機構を設けなくても半導体装置の信頼性を保持することができるので、半導体装置の小型化が可能となる。
【００２３】
上記半導体素子の上部に位置する上部電極と、上記上部電極の上面のうちの一部と接する上部導体部材と、上記上部導体部材と電気的に接続された端子とをさらに備え、上記上部電極の上面のうち上記上部導体部材と接していない領域は、上記上部導体部材よりも熱伝導率が低くなっていることにより、半導体素子から端子に伝導される熱の量も少なくすることができるので、端子の温度を低く保つことができる。これにより、端子によって外部が局所的に熱せられるのを防止することができる。
【００２４】
上記電極の下面のうち上記導体部材と接する面積は、上記電極の下面の面積よりも小さいことにより、電極の下面全体が導体部材と密着している場合と比較して、導体基板に伝導される熱の量を少なくすることができる。
【００２５】
上記熱抵抗部のうちの少なくとも一部は樹脂であってもよい。
【００２６】
上記熱抵抗部のうちの少なくとも一部は気体で満たされていてもよい。
【００２７】
上記熱抵抗部のうちの少なくとも一部は減圧雰囲気に保たれていてもよい。
【００２８】
上記ワイドギャップ半導体は炭化珪素であることにより、高温でも高い信頼性で動作させることができる。
【００２９】
上記半導体素子の下面の少なくとも一部か、または上記導体基板の上面の少なくとも一部には凹凸が設けられていることにより、凸部において、上記導体部材を介して半導体素子と導体基板とを電気的に接続させることができ、凹部を熱抵抗部とすることができる。
【００３０】
【発明の実施の形態】
（実施の形態１）
以下に、第１の実施形態における半導体素子パッケージについて、図１（ａ）を参照しながら説明する。図１（ａ）は第１の実施形態の半導体装置の構造を示す断面図である。ここでは、半導体素子として、炭化珪素（ＳｉＣ）からなる整流素子を用いる場合について説明する。
【００３１】
図１（ａ）に示すように、本実施形態のパッケージ（半導体装置）１０は、ワイドギャップ半導体を含む半導体素子１１と、半導体素子１１の下面に接し、アルミニウム（Ａｌ）からなる直径０．１〜１ｍｍの金属球（導体部材）１２と、金属球１２を介して半導体素子１１の下面と電気的に接続され、端部のうちの一方に第１端子１５を有するリードフレーム（導体基板）１３と、半導体素子１１の上面に接続されるワイヤー（上部導体部材）１７と、ワイヤー１７に接続される第２端子１６と、パッケージ１０の内部を充填する樹脂１８とを備えている。半導体素子１１とリードフレーム１３との間のうちで金属球１２が設けられていない領域は隙間（熱抵抗部）１４となっている。
【００３２】
半導体素子１１はＳｉＣからなるショットキーダイオードである。半導体素子１１は、例えば、４ｍｍ角の大きさを有している。
【００３３】
半導体素子１１はショットキーダイオードでなくてもよく、例えば、ｐｎダイオード、ＭＩＳＦＥＴ、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ等であってもよい。
【００３４】
金属球１２の材料としては、アルミニウムのかわりに金（Ａｕ）を用いてもよい。アルミニウムや金は、密着性が高く導電率が高いという利点を有している。あるいは、金属球１２の材料としてモリブデン（Ｍｏ）を用いてもよい。また、球状の金属球１２のかわりに、ブロック状などの他の形態の金属を用いてもよい。金属球１２は単数であっても複数であってもよい。
【００３５】
隙間１４は樹脂で満たされていてもよく、気体で満たされていてもよく、隙間１４の一部が樹脂で満たされ他部が気体で満たされていてもよい。つまり、半導体素子１１の下面と金属球１２とが接する接合部の面積が、半導体素子１１の下面の面積より小さい構成を有していればよい。
【００３６】
第１端子１５の端部および第２端子１６の端部はパッケージ１０の外部に露出している。これにより、半導体素子１１とパッケージ１０の外部との電気的な信号の伝達が可能となる。
【００３７】
次に、半導体素子１１がショットキーダイオードである場合の具体的な構造について、図１（ｂ）を参照しながら説明する。図１（ｂ）は、図１（ａ）に示す半導体素子がショットキーダイオードである場合の具体的な構造の例を示す断面図である。図１（ｂ）に示すように、半導体素子１１としてのショットキーダイオードは、炭化珪素のポリタイプの１つである４Ｈ−ＳｉＣ（ ０ ０ ０ １）が＜ １１ −２ ０ ＞方向に８度オフカットされた、０．０２Ωｃｍの抵抗率を有するｎ型のＳｉＣ基板１と、ＳｉＣ基板１の上に設けられ、濃度約１ｘ１０１６ｃｍ−３の窒素（Ｎ）がドーピングされた４Ｈ−ＳｉＣからなる膜厚約９μｍのエピタキシャル層２と、エピタキシャル層２の上部のうちショットキー接合部３の側方を囲む領域に設けられ、ピーク濃度約２×１０２０ｃｍ−３のボロン（Ｂ）が注入された深さ約１００ｎｍの不純物注入層４と、エピタキシャル層２のうちショットキー接合部３の上と不純物注入層４のうちショットキー接合部３との境界に位置する部分との上に設けられたニッケル（Ｎｉ）からなるショットキー電極５と、ショットキー電極５の上に設けられ、チタン（Ｔｉ）と金（Ａｕ）との積層からなる上部電極６と、不純物注入層４のうちショットキー電極５と接していない領域の上を覆う絶縁層７と、ＳｉＣ基板１の下面上に１０００℃の熱処理を施すことにより設けられたニッケルからなるオーミック電極８と、オーミック電極８の下面上に設けられ、チタンと金との積層からなる下部電極９とから構成されている。
【００３８】
不純物注入層４は高抵抗層になっており、ガードリングとして機能する。不純物注入層４は、５００℃の温度下で、ドーズ量１ｘ１０１５ｃｍ−２、注入エネルギー３０ｋｅＶの条件でボロンが注入された後、活性化のために、１１００℃で９０分の熱処理が行なわれることにより形成されている。
【００３９】
次に、半導体装置の製造方法について、再び図１（ａ）を参照しながら説明する。あらかじめ、ウェハ上に形成された複数の半導体素子１１を個別に分割しておく。次に、複数つながったリードフレーム１３の上に、複数の金属球１２を配置して、その上に複数の半導体素子１１を配置する。半導体素子１１とリードフレーム１３とは金属球１２によって接合される（超音波接合）。ここで、金属球１２の大きさと数とを選択することにより、隙間１４の間隔を調整することができる。
【００４０】
次に、半導体素子１１の上面と第２端子１６とをワイヤーボンダーを用いて金属ワイヤー１７で接続する。ここで、半導体素子１１がショットキーダイオードである場合には、半導体素子１１の上面に露出している上部電極を、陽極である第２端子１６と接続することになる。次に、樹脂１８により半導体素子１１および金属ワイヤー１７の周囲を封止する。その後、リードフレームを分割することにより、半導体装置の組立が完了する。
【００４１】
本実施形態では、半導体素子１１とリードフレーム１３が、金属球１２によって電気的に接続されている。かつ、半導体素子１１とリードフレーム１３との間には隙間１４が設けられている。これにより、図６（ｂ）に示すような従来の半導体装置と比較して熱分布が異なってくる。以下に、この熱分布について、図６（ｂ）と図１（ａ）とを対比しながら説明する。
【００４２】
図６（ｂ）に示すような半導体素子７１が通電されると、半導体素子７１自体が発する熱が、半導体素子７１の下面に全体的に密着している導体板７３を伝わって、部材７４の方へ伝わっていく。
【００４３】
一方、図１（ａ）に示す半導体素子１１が発した熱も、金属球１２および隙間１４を介してリードフレーム１３へ伝わっていく。しかしながら、隙間１４を満たす樹脂または気体の熱伝導率はハンダの金属よりも低い。そのため、半導体素子１１の温度は従来の半導体装置よりも高くなるが、リードフレーム１３の方へ伝わる熱は少なくなる。その結果、第１端子１５の温度を従来より低く保つことができる。
【００４４】
ここで、半導体素子１１の温度は従来と比較して高くなるが、半導体素子１１はワイドギャップ半導体からなっているので高温動作が可能である。一方、第１端子１５が熱せられにくくなるので、ワイドギャップ半導体以外の材料からなっている外部の部材も熱せられにくくなる。これにより、外部の部材が高温になって不具合が生じるのを防止することができる。以上のことから、冷却機構を設けなくても半導体装置の信頼性を保持することができるので、半導体装置の小型化が可能となる。
【００４５】
また、本実施形態では、第１端子１５からパッケージ１０の外部に伝わる熱の量と、第２端子１６からパッケージ１０の外部に伝わる熱の量との差を少なくすることができる。これにより、外部の一部が局所的に熱せられることを防止することができる。それは次の理由による。
【００４６】
図１（ａ）に示すように、半導体素子１１と第２端子１６との間はワイヤー１７で接続されている。この場合に半導体素子１１から第２端子１６に伝わる熱の量は、半導体素子の上にハンダ等を介して第２端子が設置されている場合と比較して少ない。つまり、半導体素子１１と第２端子１６との間には熱抵抗が介在しているといえる。半導体素子１１と第１端子１５との間にも隙間１４として熱抵抗が介在しているので、従来と比較して、第１端子１５および第２端子１６に伝わる熱の量の差は少なくなる。この熱の量の差が大きい場合には、第１端子１５および第２端子１６のうちでより高温の端子が部材に影響を及ぼす。そのため、第１端子１５および第２端子１６に伝わる熱の量の差を小さくして、より高い方の端子の温度を下げることが重要である。この意味で、両端子に伝わる熱の量の差は小さいほうが好ましい。
【００４７】
なお、金属球１２の大きさや数を選択することにより、リードフレーム１３の方へ逃げる熱の量を調整することができる。これにより、第１端子１５を回路基板等に実装した際の信頼性を大幅に向上させることができる。
【００４８】
−熱の移動の説明−
次に、図１（ａ）に示す隙間を熱抵抗としてとらえて、熱の移動について図２を参照しながら詳細に説明する。図２は、第１の実施形態の半導体装置における熱の移動について示す模式図である。
【００４９】
図２に示す構造では、導体基板２３の上に、熱抵抗２２を挟んで半導体素子２１が設けられている。導体基板２３は部材２４とも接続されている。部材２４は、導体基板２３の上に設けられている半導体素子や部品の場合もあれば、導体基板２３と接続されている他の母基板等や、あるいは他の母基板等の上に設けられている半導体素子や部品の場合もある。
【００５０】
図２における熱抵抗２２は、図１（ａ）に示す隙間１４に相当する。熱抵抗２２は、半導体素子２１から導体基板２３や部材２４へ高熱が伝導するのを緩和するために設けられている。
【００５１】
半導体素子２１において発生した熱は、半導体素子２１の内部に蓄熱される熱２５と、半導体素子２１の表面から周囲の空間に逃げる熱２６と、半導体素子２１の下面から熱抵抗２２中を伝わって導体基板２３の下面側に逃げる熱２７と、半導体素子２１の下面から熱抵抗２２中および導体基板２３中を伝わって部材２４に逃げる熱２８とに分かれる。
【００５２】
本実施形態では、導体基板２３と半導体素子２１との間に熱抵抗２２が設けられているために、半導体素子２１における発熱が導体基板２３に伝わりにくくなる。つまり、部材２４に伝わる熱２８が減少するため、部材２４の信頼性を確保することができる。このとき、半導体素子２１自体の温度は従来よりも高くなるが、半導体素子２１はワイドギャップ半導体からなるので高温でも動作させることができる。以上のことから、冷却機構を設ける必要がなくなったり、または冷却機構を簡略化できるので、回路やモジュールの簡略化や小型化が可能となる。
【００５３】
（第２の実施形態）
以下に、第２の実施形態における半導体装置について、図３を参照しながら説明する。図３は、第２の実施形態における半導体装置の構造を示す断面図である。
【００５４】
図３に示すように、本実施形態のパッケージ（半導体装置）３０では、リードフレーム（導体基板）３３の上面のうち半導体素子３１と接する部分に凸部３２ａと凹部３２ｂとが設けられており、凸部３２ａおよび凹部３２ｂを覆うようにハンダ（導体部材）３９が塗布されている。半導体素子３１とリードフレーム３３とは、凸部３２ａの上に位置するハンダ３９によって接着されている。凹部３２ｂの上に位置するハンダ３９は半導体素子３１と密着していない。その他の構造は第１の実施形態と同様であるので説明を省略する。
【００５５】
ここで、ハンダ３９を用いるかわりに、凸部３２ａまたは凹部３２ｂの上に金属球を形成してもよい。つまり、半導体素子３１の下面とハンダ３９（または金属球）と接する接合部の面積が半導体素子３１の下面の面積より小さく、隙間３４が設けられていればよい。
【００５６】
図３に示す半導体素子３１が発した熱は、凸部３２ａの上に設けられたハンダ３９および隙間３４を介してリードフレーム３３へ伝わっていく。しかしながら、隙間３４を満たす樹脂または気体の熱伝導率はハンダの金属よりも低い。そのため、半導体素子３１の温度は従来の半導体装置よりも高くなるが、リードフレーム３３の方へ伝わる熱は少なくなる。その結果、第１端子３５の温度をより低く保つことができる。
【００５７】
ここで、半導体素子３１の温度は高くなるが、半導体素子３１はワイドギャップ半導体からなっているので高温動作が可能である。一方、第１端子３５が熱せられにくくなるので、ワイドギャップ半導体以外の材料からなっている外部の部材も熱せられにくくなる。これにより、冷却機構を設けなくても半導体装置の信頼性を保持することができるので、半導体装置の小型化が可能となる。
【００５８】
また、第１の実施形態で説明したように、半導体素子３１と第１端子３５および第２端子３６との間には、共に熱抵抗が介在している。従来に比べて、半導体素子３１と第１端子３５との間に熱抵抗が入ったことで、第１端子３５と第２端子３６との温度差が少なくなるので、より高温の端子によって外部の一部が局所的に熱せられることを防止することができる。
【００５９】
なお、凸部３２ａおよび凹部３２ｂの高さや数を選択することにより、リードフレーム３３の方へ逃げる熱の量を調整することができる。これにより、第１端子３５を母基板となる回路基板に実装した際の信頼性を大幅に向上させることができる。
【００６０】
（第３の実施形態）
以下に、第３の実施形態における半導体装置について、図４を参照しながら説明する。図４は、第３の実施形態における半導体装置の構造を示す断面図である。
【００６１】
図４に示すように、本実施形態では、底となる下部金属基板４３および上面となる上部金属基板４７と、側面となる絶縁体板４８とからなるパッケージ４０の中に、半導体素子４１が設置されている。
【００６２】
パッケージ４０の中には、下部金属基板４３の上に設けられ、アルミニウムからなる直径０．１〜１ｍｍの下部金属球４２と、下部金属球４２の上に設けられ、ワイドギャップ半導体を含む半導体素子４１と、半導体素子４１の上面上に接し、アルミニウムからなる直径０．１〜１ｍｍの上部金属球４４と、上部金属球４４を介して半導体素子４１の上面と電気的に接続される金属板４５と、金属板４５の上に接し、導体からなるバネ４６と、バネ４６を介して金属板４５と接続される上部金属基板４７とが設けられている。
【００６３】
下部金属基板４３と上部金属基板４７とは端子としての機能を有する。
【００６４】
パッケージ４０内は減圧に保たれている。また、パッケージ内が１００Ｐａ以下の真空であることにより、より熱伝導率が低くなるので好ましい。
【００６５】
また、バネ４６が弾性を有していることにより、上部金属基板４７と半導体素子４１との間の適当な間隔を確保することができる。しかし、バネ４６のかわりに弾性を有しない導体を用いて、上部金属基板４７と半導体素子４１との間の距離を固定してもよい。
【００６６】
本実施形態では、半導体素子４１の上面および下面に金属球が接触している。これにより、半導体素子４１の下面が下部金属球４２と接する接合部の面積が半導体素子４１の下面の面積より小さくなり、半導体素子４１の上面が上部金属球４４と接する接合部の面積が半導体素子４１の上面の面積より小さくなっている。
【００６７】
図４に示す半導体素子４１が発した熱は、下部金属球４２を介して下部金属基板４３に伝導する。半導体素子４１と下部金属基板４３との間には隙間がある。また、半導体素子４１が発した熱は、上部金属球４４、金属板４５、バネ４６を介して上部金属基板４７にも伝導する。半導体素子４１と上部金属基板４７との間とにも隙間がある。これらの隙間は減圧雰囲気あるいは真空に保たれており、これらの隙間の熱伝導率は金属と比較して低い。そのため、半導体素子１１の発熱は、ハンダで接合されている場合と比較して、下部金属基板４３および上部金属基板４７に伝わりにくくなる。そのため、半導体素子４１の温度は、従来の半導体装置よりも高くなるが、下部金属基板４３および上部金属基板４７に伝わる熱は少なくなる。
【００６８】
ここで、半導体素子４１の温度は高くなるが、半導体素子４１はワイドギャップ半導体からなっているので高温動作が可能である。一方、下部金属基板４３および上部金属基板４７が熱せられにくくなるので、ワイドギャップ半導体以外の材料からなっている外部の部材も熱せられにくくなる。これにより、外部の部材が高温になって不具合が生じるのを防止することができる。以上のことから、冷却機構を設けなくても半導体装置の信頼性を保持することができるので、半導体装置の小型化が可能となる。
【００６９】
なお、下部金属球４２および上部金属球４４の大きさや数を選択することにより、下部金属基板４３および上部金属基板４７の方へ逃げる熱の量を調整することができる。これにより、上部金属基板４７および下部金属基板４３を回路基板などに実装した際の回路基板温度上昇を抑えることができ、接合部の信頼性を大幅に向上させることができる。
【００７０】
なお、本実施形態における下部金属球４２および上部金属球４４のかわりとして、下部金属基板４３の上面や金属板４５の下面に凹凸を設けてもよい。この場合にも、同様の効果を得ることができる。
【００７１】
（その他の実施形態）
なお、本発明では、半導体素子としてワイドギャップ半導体を含むものを用いることが好ましい。特に、パワーデバイスとして期待される炭化珪素を含む半導体素子を用いることにより、高い温度でも高い信頼性を保つことができる。炭化珪素を用いる場合には、どのポリタイプであってもよく、例えば、４Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ、１５Ｒ−ＳｉＣが挙げられる。
【００７２】
また、本発明では、半導体素子として炭化珪素以外のワイドギャップ半導体を用いることができる。例えば、窒化ガリウムやダイヤモンドなど、バンドギャップエネルギーが２ｅＶ以上の半導体を用いた場合にも、その半導体が高温動作可能な場合には効果を得ることができる。
【００７３】
また、上記１〜３の実施形態では２端子素子を例として説明したが、本発明ではそれ以外の素子を用いてもよい。つまり、基板の上に、金属球や凹凸によって半導体素子を固定することができれば効果を得ることができるので、３端子素子やそれ以上の端子を有する半導体素子を用いてもよい。
【００７４】
また、本発明の半導体装置においては、素子の形状、構成、作製方法、数、等は上述の実施形態に限定されず、様々な変形が可能である。
【００７５】
【発明の効果】
本発明では、ワイドギャップ半導体からなる半導体素子において発生する熱をパッケージ外部に伝わりにくくすることができる。冷却機構を設ける必要がなくなったり、または簡略化することができるので、回路やモジュールの簡略化や小型化が可能となる。
【図面の簡単な説明】
【図１】（ａ）は、第１の実施形態の半導体装置の構造を示す断面図であり、（ｂ）は、図１（ａ）に示す半導体素子がショットキーダイオードである場合の具体的な構造の例を示す断面図である。
【図２】第１の実施形態の半導体装置における熱の移動について示す模式図である。
【図３】第２の実施形態における半導体装置の構造を示す断面図である。
【図４】第３の実施形態における半導体装置の構造を示す断面図である。
【図５】従来の半導体装置の構造を示す断面図である。
【図６】（ａ），（ｂ）は、従来の一般的な半導体素子における熱の流れを説明するための模式図である。
【符号の説明】
１ ＳｉＣ基板
２ エピタキシャル層
３ ショットキー接合部
４ 不純物注入層
５ ショットキー電極
６ 上部電極
７ 絶縁層
８ オーミック電極
９ 下部電極
１０ パッケージ（半導体装置）
１１ 半導体素子
１２ 金属球
１３ リードフレーム
１４ 隙間
１５ 第１端子
１６ 第２端子
１７ ワイヤー
１８ 樹脂
２１ 半導体素子
２２ 熱抵抗
２３ 導体基板
２４ 部材
２５ 熱
２６ 熱
２７ 熱
２８ 熱
３０ パッケージ（半導体装置）
３１ 半導体素子
３２ａ 凸部
３２ｂ 凹部
３３ リードフレーム
３４ 隙間
３５ 第１端子
３６ 第２端子
３７ ワイヤー
３８ 樹脂
３９ ハンダ
４０ パッケージ（半導体装置）
４１ 半導体素子
４２ 下部金属球
４３ 下部金属基板
４４ 上部金属球
４５ 金属板
４６ バネ
４７ 上部金属基板
４８ 絶縁体板
４９ 減圧雰囲気

Claims (8)

  1. 導体基板と、
    ワイドギャップ半導体を含み、下部に電極を有する半導体素子と、
    上記導体基板と上記電極とを電気的に接続する導体部材と
    を備える半導体装置であって、
    上記導体部材は、上記導体基板の上面と上記半導体素子の上記電極との間の領域のうちの一部に設けられており、上記領域のうちの他部は、上記導体部材よりも熱伝導率が低い熱抵抗部となっていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    上記半導体素子の上部に位置する上部電極と、
    上記上部電極の上面のうちの一部と接する上部導体部材と、
    上記上部導体部材と電気的に接続された端子とをさらに備え、
    上記上部電極の上面のうち上記上部導体部材と接していない領域は、上記上部導体部材よりも熱伝導率が低くなっていることを特徴とする半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    上記電極の下面のうち上記導体部材と接する面積は、上記電極の下面の面積よりも小さいことを特徴とする半導体装置。
  4. 請求項１〜３のうちいずれか１つに記載の半導体装置において、
    上記熱抵抗部のうちの少なくとも一部は樹脂であることを特徴とする半導体装置。
  5. 請求項１〜４のうちいずれか１つに記載の半導体装置において、
    上記熱抵抗部のうちの少なくとも一部は気体で満たされていることを特徴とする半導体装置。
  6. 請求項１〜４のうちいずれか１つに記載の半導体装置において、
    上記熱抵抗部のうちの少なくとも一部は減圧雰囲気に保たれていることを特徴とする半導体装置。
  7. 請求項１〜６のうちいずれか１つに記載の半導体装置において、
    上記ワイドギャップ半導体は炭化珪素であることを特徴とする半導体装置。
  8. 請求項１〜７のうちいずれか１つに記載の半導体装置において、
    上記半導体素子の下面の少なくとも一部か、または上記導体基板の上面の少なくとも一部に凹凸が設けられていることを特徴とする半導体装置。
JP2002381248A 2002-12-27 2002-12-27 半導体装置 Pending JP2004214368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002381248A JP2004214368A (ja) 2002-12-27 2002-12-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002381248A JP2004214368A (ja) 2002-12-27 2002-12-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2004214368A true JP2004214368A (ja) 2004-07-29

Family

ID=32817229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002381248A Pending JP2004214368A (ja) 2002-12-27 2002-12-27 半導体装置

Country Status (1)

Country Link
JP (1) JP2004214368A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024941A1 (ja) * 2003-09-04 2005-03-17 Matsushita Electric Industrial Co., Ltd. 半導体装置
WO2006080338A1 (ja) * 2005-01-27 2006-08-03 The Kansai Electric Power Co., Inc. 高耐熱合成高分子化合物及び高耐電圧半導体装置
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
JP5253161B2 (ja) * 2006-06-07 2013-07-31 三菱電機株式会社 熱抵抗体ならびにこれを用いた半導体装置および電気装置
WO2021132144A1 (ja) * 2019-12-26 2021-07-01 株式会社タムラ製作所 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005024941A1 (ja) * 2003-09-04 2005-03-17 Matsushita Electric Industrial Co., Ltd. 半導体装置
US7786565B2 (en) 2003-09-04 2010-08-31 Panasonic Corporation Semiconductor apparatus including power semiconductor device constructed by using wide band gap semiconductor
JP2008533694A (ja) * 2004-11-23 2008-08-21 シリコニックス インコーポレーテッド カップ形状のリードフレームとメサおよび谷を有するリードフレームとの間に置かれたダイを含む半導体パッケージ
WO2006080338A1 (ja) * 2005-01-27 2006-08-03 The Kansai Electric Power Co., Inc. 高耐熱合成高分子化合物及び高耐電圧半導体装置
JP5253161B2 (ja) * 2006-06-07 2013-07-31 三菱電機株式会社 熱抵抗体ならびにこれを用いた半導体装置および電気装置
WO2021132144A1 (ja) * 2019-12-26 2021-07-01 株式会社タムラ製作所 半導体装置
JP7391326B2 (ja) 2019-12-26 2023-12-05 株式会社ノベルクリスタルテクノロジー 半導体装置

Similar Documents

Publication Publication Date Title
JP4594237B2 (ja) 半導体装置
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
JP2008545279A (ja) サージ能力が向上されたショットキーダイオード
US6670687B2 (en) Semiconductor device having silicon carbide layer of predetermined conductivity type and module device having the same
JP6192561B2 (ja) 電力用半導体装置
JP2008244394A (ja) 半導体装置
JP2005203548A (ja) 半導体装置のモジュール構造
JP2018022892A (ja) パワー半導体モジュール
US8536701B2 (en) Electronic device packaging structure
US20180158762A1 (en) Semiconductor device
JP2004214368A (ja) 半導体装置
CN114846593A (zh) 半导体装置
JP3973832B2 (ja) 圧接型半導体装置
JP7203214B2 (ja) 浮動性実装を有する電力半導体装置
JP2019145667A (ja) 半導体装置および半導体装置の製造方法
WO2020241239A1 (ja) 半導体装置
JP4030273B2 (ja) 半導体装置
WO2024053151A1 (ja) 半導体装置およびその製造方法
US20240047293A1 (en) Semiconductor component and semiconductor device
JP2007329164A (ja) 半導体装置
JP2004103664A (ja) 縦型トランジスタ
KR101754923B1 (ko) 고 전자이동도 트랜지스터 기반 전력 모듈
JP2024050081A (ja) 半導体装置
JP2016042553A (ja) 半導体チップおよび電子部品
JP2023058346A (ja) 半導体装置および半導体装置の製造方法