WO2024053151A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2024053151A1
WO2024053151A1 PCT/JP2023/015685 JP2023015685W WO2024053151A1 WO 2024053151 A1 WO2024053151 A1 WO 2024053151A1 JP 2023015685 W JP2023015685 W JP 2023015685W WO 2024053151 A1 WO2024053151 A1 WO 2024053151A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature sensor
semiconductor
semiconductor device
electrode
chip
Prior art date
Application number
PCT/JP2023/015685
Other languages
English (en)
French (fr)
Inventor
宏行 松島
悠佳 清水
友紀 辻川
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Publication of WO2024053151A1 publication Critical patent/WO2024053151A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Definitions

  • the present invention relates to a semiconductor device equipped with a power element and a method for manufacturing the same.
  • Patent Document 1 Japanese Unexamined Patent Publication No. 2022-78954 discloses a chip equipped with a chip temperature sensor at the end of the lower surface, and a chip connected to the lower surface of the chip via a solder ball, and a surface facing the chip temperature sensor.
  • a chip package is described having a carrier with a carrier temperature sensor.
  • Patent Document 2 Japanese Unexamined Patent Publication No. 2016-163535 describes a package that includes a transistor including a temperature sensor and a diode, and is cooled by a cooler supplied with a cooling medium.
  • a transistor equipped with a temperature sensor is disposed on the upper side in order to quickly detect a decrease in the cooling function when the amount of cooling medium decreases.
  • Patent Document 3 Japanese Unexamined Patent Application Publication No. 2016-115727 discloses that a first semiconductor chip including a power semiconductor and another second semiconductor chip are stacked and bonded to form a second semiconductor chip directly below the first semiconductor chip. It is described that a heating detection circuit is provided on the top surface of the device.
  • An object of the present invention is to provide a semiconductor device that has a highly accurate temperature detection function while suppressing an increase in thermal resistance.
  • a semiconductor device includes a semiconductor chip whose main surface is covered with a first electrode and which includes a semiconductor element, and a part of the first electrode is bonded via a first bonding material having conductivity.
  • a main terminal electrically connected to the semiconductor element, a plurality of sense terminals that are insulated from the main terminal and the first electrode, spaced apart from the main terminal in plan view, and having a thickness smaller than the main terminal, and a plurality of sense terminals that are electrically connected to the semiconductor element.
  • a temperature sensor whose first surface is connected to the semiconductor chip side surface of each of the terminals via a conductive second bonding material, and each of the main terminal, the plurality of sense terminals, the first electrode, and the temperature sensor. It has a resin that covers a part of the surface, covers a part of the first surface of the temperature sensor, and is interposed between the temperature sensor and the first electrode. The temperature sensor and the plurality of sense terminals overlap the semiconductor chip in plan view.
  • a method for manufacturing a semiconductor device includes: (a) a support body, a first convex portion formed on the support body, and a plurality of second convex portions having a height lower than the first convex portion; (b) a step of preparing a semiconductor substrate having a conductor including a conductor, a surface electrode covering a main surface and a semiconductor element electrically connected to the surface electrode, and a temperature sensor; (b) an upper surface of each of the plurality of second convex portions; and a temperature sensor via a second conductive bonding material; (c) bonding the top surface of the first convex portion and the surface electrode via a first conductive bonding material; (d) After the steps (b) and (c), a step of embedding a resin between the conductor and the semiconductor substrate and the surface electrode; (e) After the step (d), removing the support.
  • This method includes a step of exposing a part of the resin. The surface of the temperature sensor opposite to the semiconductor substrate side is covered with
  • the present invention it is possible to provide a semiconductor device that has a highly accurate temperature detection function while suppressing an increase in thermal resistance.
  • FIG. 1 is a plan view showing a semiconductor device according to a first embodiment
  • FIG. 2 is a cross-sectional view taken along line AA in FIG. 1.
  • FIG. 1 is a cross-sectional view illustrating a method of manufacturing a semiconductor device according to a first embodiment
  • FIG. FIG. 4 is a cross-sectional view illustrating a method for manufacturing a semiconductor device following FIG. 3
  • 5 is a cross-sectional view illustrating a method for manufacturing a semiconductor device following FIG. 4.
  • FIG. 6 is a cross-sectional view illustrating a method for manufacturing a semiconductor device following FIG. 5.
  • FIG. FIG. 7 is a cross-sectional view illustrating a method for manufacturing a semiconductor device following FIG.
  • FIG. 6; 3 is a cross-sectional view showing a semiconductor device that is a first modification of the first embodiment.
  • FIG. 7 is a cross-sectional view illustrating a method for manufacturing a semiconductor device which is a second modification of the first embodiment.
  • FIG. 10 is a cross-sectional view illustrating a method for manufacturing a semiconductor device following FIG. 9.
  • FIG. 11 is a cross-sectional view illustrating a method for manufacturing a semiconductor device following FIG. 10.
  • FIG. FIG. 12 is a cross-sectional view illustrating a method for manufacturing a semiconductor device following FIG. 11;
  • FIG. 3 is a plan view showing a semiconductor device according to a second embodiment.
  • 14 is a sectional view taken along line BB in FIG. 13.
  • FIG. 13 is a sectional view taken along line BB in FIG. 13.
  • FIG. 14 is a sectional view taken along line CC in FIG. 13.
  • FIG. 3 is an enlarged cross-sectional view showing a part of a semiconductor device according to a second embodiment.
  • FIG. FIG. 2 is a plan view showing temperature distribution of a semiconductor device.
  • FIG. 7 is a cross-sectional view showing a semiconductor device that is a modification of the second embodiment.
  • FIG. 7 is a cross-sectional view showing a semiconductor device that is a modification of the second embodiment.
  • SiC power semiconductor chips using SiC (silicon carbide) substrates can be smaller in size than Si (silicon) power semiconductor chips.
  • the area for heat dissipation of the semiconductor chip is also reduced, and the thermal resistance is likely to be increased. Therefore, in order to protect the semiconductor chip from malfunction or destruction due to excessive temperature rise of the semiconductor chip, a temperature detection function of the semiconductor chip may be essential.
  • a temperature sensor In a semiconductor module capable of detecting the temperature of a semiconductor chip, it is conceivable to install a temperature sensor at a position away from the semiconductor chip in the lateral direction (direction along the main surface of the semiconductor chip). However, in this case, there is room for first improvement, which is low accuracy in temperature detection.
  • This temperature sensor is a sense element having a structure similar to, for example, a main MOSFET (Metal Oxide Semiconductor Field Effect Transistor, MOS type field effect transistor) provided in a semiconductor chip.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • MOS type field effect transistor Metal Oxide Semiconductor Field Effect Transistor
  • a temperature sensor in order to detect the temperature of the semiconductor chip, it is conceivable to arrange a temperature sensor so as to overlap the semiconductor chip in a direction perpendicular to the main surface of the semiconductor chip, that is, in a direction directly above or below the semiconductor chip.
  • the temperature sensor may be sandwiched between the semiconductor chip and another substrate, and the thermal resistance of the temperature sensor may become high. Therefore, it is necessary to devise ways to improve the heat dissipation performance of the temperature sensor. That is, when the semiconductor chip and the temperature sensor are overlapped, there is a third room for improvement in that the cooling performance may deteriorate.
  • the provision of the temperature sensor improves the accuracy of temperature detection, prevents the heat generation amount of the semiconductor chip from increasing, and prevents the thermal resistance of the temperature sensor from increasing. There is room for improvement.
  • FIG. 1 the planar shape of the chip 1 is rectangular.
  • the chip 1 has a main surface (upper surface) and an opposite back surface (lower surface).
  • a main terminal (source pad) 5, a control terminal (gate pad, third main terminal) 6, and two sense terminals (sense pads) 7 and 8 are exposed on the main surface of the chip 1.
  • resin 12 surrounding each of main terminal 5, control terminal 6, and sense terminals 7 and 8 is exposed.
  • Sense terminals 7 and 8 are spaced apart from main terminal 5 and control terminal 6 in plan view.
  • FIG. 2 shows a cross section taken along line AA in FIG. 1, that is, a cross section including the main terminal 5 and sense terminals 7 and 8.
  • the chip 1 includes a semiconductor chip 2 having a main surface (front surface, top surface) and a back surface (bottom surface) opposite to the main surface.
  • the main surface of the semiconductor chip 2 is covered with a first surface electrode 3 and a second surface electrode (not shown), and the back surface of the semiconductor chip 2 is covered with a back surface electrode 4.
  • the only electrode that covers the main surface of the semiconductor chip 2 is the first surface electrode (source electrode, source wiring) 3.
  • a second surface electrode (gate electrode, gate wiring) that is not shown and is different from the first surface electrode 3 also covers the main surface of the semiconductor chip 2 .
  • the second surface electrode is separated from the first surface electrode 3, and these electrodes are insulated from each other.
  • the first surface electrode 3 and the second surface electrode are mainly made of, for example, Ni (nickel) or Al (aluminum), and the back surface electrode 4 is mainly made of, for example, Ti (titanium), Ni, or Au (gold).
  • Each of the first surface electrode 3, second surface electrode, and back surface electrode 4 is not made of only one of the above-mentioned materials, but is a laminated film made of a layer made of the material and another metal layer. There may be.
  • a main terminal 5 is formed directly above the first surface electrode 3 with a bonding material 10 in between.
  • the main terminal 5 is bonded to the first surface electrode 3 via a conductive bonding material 10 .
  • Main terminal 5 is electrically connected to first surface electrode 3 via bonding material 10 .
  • a control terminal 6 is formed directly above the second surface electrode (gate electrode) and bonded via a bonding material.
  • the control terminal 6 is electrically connected to the second surface electrode via the bonding material.
  • the bonding material is made of, for example, solder or a conductive sintered material.
  • a temperature sensor (sense element) 9 is provided on the main surface of the semiconductor chip 2, spaced apart from each of the first surface electrode 3 and the second surface electrode. A part of the upper surface of the temperature sensor 9 and the surface (lower surface) of the sense terminal 7 on the semiconductor chip 2 side are connected via a conductive bonding material 11. Another part of the upper surface of the temperature sensor 9 and the surface (lower surface) of the sense terminal 8 on the semiconductor chip 2 side are connected via another bonding material 11 . That is, the temperature sensor 9 is electrically connected to each of the sense terminals 7 and 8 via the bonding material 11.
  • the main terminal 5, the control terminal 6, and the sense terminals 7 and 8 are each made of, for example, Cu, W (tungsten), Al, or Mo (molybdenum).
  • the bonding material 11 is made of, for example, solder, silver paste, or a conductive sintered material.
  • the main terminal 5, control terminal 6, and sense terminals 7 and 8 are spaced apart from each other.
  • the heights of the upper surfaces of main terminal 5, control terminal 6, and sense terminals 7 and 8 are the same.
  • the height here refers to the distance from the main surface of the semiconductor chip 2 in a direction perpendicular to the main surface of the semiconductor chip 2 (height direction, thickness direction, vertical direction).
  • Main terminal 5, control terminal 6, first surface electrode 3, and sense terminals 7 and 8 are insulated from each other.
  • the respective thicknesses of temperature sensor 9 and sense terminals 7 and 8 are smaller than the respective thicknesses of main terminal 5 and control terminal 6.
  • a portion of each of the main surface of the semiconductor chip, the upper surface of the first surface electrode 3, and the upper surface of the second surface electrode is covered with resin 12.
  • the resin 12 covers the respective side surfaces of the bonding materials 10 and 11, the main terminal 5, the control terminal 6, and the sense terminals 7 and 8.
  • the resin 12 covers a portion of the top surface, the entire side surface, and the entire bottom surface of the temperature sensor 9. That is, the resin 12, which is an insulator, is interposed between the first surface electrode 3 and the temperature sensor 9 in the height direction.
  • the surface of the upper surface of the first surface electrode 3 that is exposed from the bonding material 10 is covered with a resin 12 .
  • the surface of the upper surface of the second surface electrode exposed from the bonding material is covered with resin 12.
  • Temperature sensor 9 and sense terminals 7 and 8 are located at the same height as main terminal 5 and control terminal 6.
  • the semiconductor chip 2 has a semiconductor substrate.
  • the semiconductor substrate is mainly made of, for example, Si (silicon), SiC (silicon carbide), GaN (gallium nitride), or Ga 2 O 3 (gallium oxide).
  • the semiconductor chip 2 has a semiconductor element.
  • a semiconductor element has at least some of its constituent parts and a current path within a semiconductor substrate. Examples of semiconductor elements include MOSFETs and diodes. In this embodiment, a case will be described in which a MOSFET is formed in the semiconductor chip 2.
  • a MOSFET is a vertical element that has a source region and a gate electrode on the main surface side of a semiconductor substrate, and a drain region on the back side of the semiconductor substrate. When the semiconductor element is only a diode, the control terminal 6 and the second surface electrode are unnecessary.
  • the semiconductor chip 2 includes a semiconductor substrate, an interlayer insulating film on the semiconductor substrate, and a plurality of contact plugs penetrating the interlayer insulating film.
  • the first surface electrode 3 is electrically connected to the source region of the MOSFET via a contact plug. That is, the main terminal 5 is electrically connected to the semiconductor element via the bonding material 10, the first surface electrode 3, and the contact plug.
  • the second surface electrode is electrically connected to the gate electrode of the MOSFET via another contact plug.
  • the back electrode 4 is a drain electrode electrically connected to the drain region of the MOSFET.
  • the semiconductor element is only a diode, for example, the first surface electrode 3 is an anode electrode, and the back surface electrode 4 is a cathode electrode.
  • the temperature sensor 9 is composed of a thermistor, which is a two-terminal element, for example.
  • a thermistor is a temperature sensor that utilizes changes in resistance when detecting heat.
  • the temperature of the chip 1 can be detected by utilizing the characteristic of the thermistor that the resistance value decreases as the temperature increases and the resistance value increases as the temperature decreases.
  • the temperature sensor 9 does not need to be an element that directly detects temperature, but may be any element that can indirectly detect temperature.
  • a strain sensor may be used as the temperature sensor 9 instead of a thermistor.
  • the main terminal 5 is a main current terminal having a larger area than any of the other control terminals 6 and sense terminals 7 and 8 in plan view. That is, when the chip 1 is in operation, a larger current flows through the main terminal 5 than through any of the other control terminals 6 and sense terminals 7 and 8.
  • the temperature sensor 9 is located at the end of the chip 1 in plan view, but it may be located at any position on the chip 1 in plan view. Further, the number of temperature sensors 9 is not limited to one, but may be two or more.
  • the sense terminals 7 and 8 shown in FIG. 1 have different lengths, the lengths of the sense terminals 7 and 8 are not limited to this, and can be changed freely. Although only one control terminal 6 is shown in FIG. 1, the number of control terminals 6 may be two or more.
  • FIG. 3 it has a plate-shaped main terminal 5 and a control terminal 6 (see FIG. 1), which are first convex parts, and sense terminals 7 and 8, which are second convex parts, on the upper part.
  • a support 13 is prepared.
  • the main terminal 5, the control terminal 6, and the sense terminals 7 and 8 are formed by processing one conductor, and are integrated with the support body 13.
  • the main terminal 5 and the control terminal 6 are convex portions having a higher height from the upper surface of the support than the sense terminals 7 and 8.
  • the conductor including the main terminal 5, the control terminal 6, the sense terminals 7 and 8, and the support body 13 has the upper surface of the main terminal 5 and the control terminal 6, the upper surface of each of the sense terminals 7 and 8, and the support body 13. It has an upper surface of the body 13, which has three levels of height.
  • the conductor can be separated into multiple chips by cutting it in a later process.
  • the conductor has a plurality of chip regions that will become chips in a later step, and a main terminal 5, a control terminal 6, and sense terminals 7 and 8 are formed in each chip region.
  • the conductor is made of, for example, Cu, W, Al or Mo.
  • a semiconductor wafer 2a is prepared which has a first surface electrode 3 (see FIG. 2) and a second surface electrode on its main surface, and a back surface electrode 4 on its back surface.
  • the semiconductor wafer 2a has a semiconductor substrate and a semiconductor element.
  • a temperature sensor 9 is connected to the upper surfaces of the sense terminals 7 and 8 so as to straddle them. Temperature sensor 9 is connected to sense terminal 7 and sense terminal 8 through bonding material 11 . Subsequently, the semiconductor wafer 2a is connected to the upper surface of each of the main terminal 5 and the control terminal 6 using the bonding material 10. Specifically, the main terminal 5 is connected to the first surface electrode 3 formed in contact with the main surface of the semiconductor wafer 2a via the bonding material 10, and the control terminal 6 is connected to the first surface electrode 3 formed in contact with the main surface of the semiconductor wafer 2a. It is connected to a second surface electrode (not shown) via a bonding material. Support body 13 and temperature sensor 9, and semiconductor wafer 2a are spaced apart from each other.
  • sealing is performed by filling the space between the support body 13 and the semiconductor wafer 2a with resin 12. At this time, the space between the temperature sensor 9 and the semiconductor wafer 2a is filled with resin 12, and the space between the temperature sensor 9 and the support body 13 is also filled with resin 12.
  • the support 13 and the semiconductor wafer 2a that have been bonded to each other are turned upside down. Subsequently, by grinding the support 13, the entire support 13 is removed and the resin 12 is exposed. At this time, the temperature sensor 9 is prevented from being exposed by leaving the sense terminals 7 and 8 and the resin 12 between them. That is, the surface of the temperature sensor 9 opposite to the semiconductor wafer 2a side (semiconductor substrate side) is covered with the bonding material 11 and the resin 12.
  • the semiconductor wafer 2a is divided into individual pieces by performing a dicing process in which the areas between each chip region are cut. Thereby, a plurality of semiconductor chips 2 are obtained.
  • illustration of the second surface electrode and the control terminal 6 is omitted.
  • the resin 12 is also cut.
  • a chip 1 having at least one semiconductor chip 2, main terminal 5, control terminal 6, sense terminals 7 and 8, and at least one temperature sensor 9 can be formed.
  • the temperature sensor 9 shown in FIG. 2 is arranged between the semiconductor chip 2 and the sense terminals 7 and 8 and covered with resin 12, thereby maintaining insulation between the semiconductor chip 2 and the temperature sensor 9. , it becomes possible to sense temperature with high accuracy.
  • the temperature sensor 9 overlaps the semiconductor chip 2 in plan view. In other words, the temperature sensor 9 exists within the chip area. This allows temperature detection to be performed with high accuracy. That is, the first room for improvement, that is, the accuracy of temperature detection is low, can be eliminated.
  • the activation area of the semiconductor chip 2 is prevented from decreasing, thereby preventing an increase in loss. There is. This prevents an increase in the amount of heat generated by the semiconductor chip.
  • the second room for improvement that is, the amount of heat generated by the semiconductor chip increases due to the reduction in the active area of the semiconductor chip, can be eliminated.
  • the sense terminals 7 and 8 exposed from the chip 1 are provided at positions overlapping with the semiconductor chip 2 in a plan view, it is possible to prevent the heat dissipation of the semiconductor chip 2 from deteriorating. Further, only the bonding material 11 is interposed between the temperature sensor 9 and the sense terminals 7 and 8, and the heat radiation path from the temperature sensor 9 is short. Therefore, it is possible to prevent the heat dissipation of the chip 1 from decreasing due to the provision of the temperature sensor 9. Therefore, the third room for improvement, in which the cooling performance may deteriorate when the semiconductor chip and the temperature sensor are stacked, can be eliminated. Further, since the resin 12 is filled between the temperature sensor 9 and the semiconductor chip 2, discharge between the temperature sensor 9 and the semiconductor chip 2 can be prevented.
  • the temperature sensor 9 since the temperature sensor 9 is installed using the WLP (Wafer Level Packaging) process, the temperature can be adjusted by highly accurate alignment, rather than the method of installing a separate temperature sensor on the chip.
  • the sensor 9 can be placed, and the increase in thermal resistance of the chip 1 can be minimized.
  • FIG. 8 shows a cross-sectional view of the chip 14, which is a first modification of the first embodiment.
  • the main terminal 5a, bonding materials 10, 11, resin 12, temperature sensor 9, and sense terminals 7 and 8 are formed not on the main surface of the semiconductor chip 2 but under the back surface. has been done.
  • the first surface electrode 3 is exposed to the outside of the chip 14 and forms a source pad
  • the second surface electrode (not shown) is exposed to the outside of the chip 14 and forms a gate pad.
  • Main terminal 5a has a larger thickness than temperature sensor 9 and sense terminals 7 and 8, similar to main terminal 5 shown in FIG.
  • the lower surface of the main terminal 5a is exposed from the resin 12 and is located at the same height as the lower surfaces of the sense terminals 7 and 8, respectively.
  • the main terminal 5a is electrically connected to the back electrode 4 via the bonding material 10, and has a role as a drain pad.
  • the control terminal 6 (see FIG. 1) is not formed.
  • the lower surface of the temperature sensor 9 is covered with the bonding material 11 and the resin 12, and the temperature sensor 9 is not exposed in the external appearance of the chip 14. That is, the main terminal 5a, bonding materials 10, 11, resin 12, temperature sensor 9, and sense terminals 7 and 8 are the main terminal 5a, bonding materials 10, 11, resin 12, temperature sensor 9, and sense terminal 7 shown in FIG. and 8 upside down.
  • ⁇ Modification 2> In the manufacturing process of the semiconductor device of this embodiment, semiconductor chips that have been diced in advance through a dicing process or the like may be connected to main terminals on the upper part of the support. A method for manufacturing a semiconductor device according to this modification will be described below with reference to FIGS. 9 to 12.
  • a conductor including the support 13 and a semiconductor wafer 2a including a semiconductor element are prepared. Subsequently, the semiconductor wafer 2a is diced to separate the semiconductor wafer 2a into individual pieces, thereby obtaining a plurality of semiconductor chips 2. Also, a temperature sensor 9 (see FIG. 9), such as a thermistor, is prepared.
  • a temperature sensor 9 is connected to the upper surfaces of the sense terminals 7 and 8 so as to straddle them. Temperature sensor 9 is connected to sense terminal 7 and sense terminal 8 through bonding material 11 . Subsequently, the semiconductor chip 2 is connected to the upper surface of each of the main terminal 5 and the control terminal 6 (not shown) using the bonding material 10. Specifically, the main terminal 5 is connected to the first surface electrode 3 formed in contact with the main surface of the semiconductor chip 2 via the bonding material 10, and the control terminal 6 is connected to the first surface electrode 3 formed in contact with the main surface of the semiconductor chip 2. It is connected to a second surface electrode (not shown) via a bonding material. Note that in FIG. 9, illustration of the second surface electrode and the control terminal 6 is omitted.
  • the space between the support 13 and the semiconductor chip 2 is filled with resin 12 to perform sealing.
  • the space between the temperature sensor 9 and the semiconductor chip 2 is filled with resin 12, and the space between the temperature sensor 9 and the support body 13 is also filled with resin 12.
  • the support 13 and the semiconductor chip 2 that have been joined to each other are turned upside down. Subsequently, by grinding the support 13, the entire support 13 is removed and the resin 12 is exposed.
  • a dicing process is performed to cut the resin 12 between each semiconductor chip 2, thereby obtaining a plurality of individualized chips 15. Thereby, a plurality of semiconductor chips 2 are obtained.
  • a chip 15 having at least one semiconductor chip 2, main terminal 5, control terminal 6, sense terminals 7 and 8, and at least one temperature sensor 9 can be formed.
  • the semiconductor wafer is diced to obtain the semiconductor chips 2 before being connected to the conductor, so it is possible to eliminate defective semiconductor chips 2 before connecting the semiconductor chips 2 to the conductor. . Therefore, since the chip 15 can be formed using normal semiconductor chips 2 without wasting the main terminals and temperature sensors, the yield of the chips 15 can be improved.
  • the chip 21 has a rectangular planar shape.
  • the chip 21 has a main surface (upper surface) and an opposite back surface (lower surface).
  • the main surface of the chip 21 includes two main terminals (source pads) 5, a control terminal (gate pad, third main terminal) 6, a temperature sensor 9, and two sense terminals (sense pads) 7. and 8 are exposed.
  • the resin 12 surrounding each of the two main terminals 5 and the control terminal 6 is exposed.
  • both ends of the temperature sensor 9 are connected to the sense terminal 7 and the sense terminal 8, respectively.
  • the periphery of the pattern consisting of the temperature sensor 9 and the sense terminals 7 and 8 is covered with a resin 12. Temperature sensor 9 and sense terminals 7 and 8 are spaced apart from main terminal 5 and control terminal 6 in plan view.
  • the upper surface of the temperature sensor 9 is exposed in the external appearance of the chip 21. That is, the upper surface, which is a part of the temperature sensor, is exposed from the resins 12 and 17.
  • the temperature sensor 9 is located at the center of the chip 21 in plan view.
  • FIG. 14 shows a cross section along line BB in FIG. 13, that is, a cross section including the main terminal 5, control terminal 6, and temperature sensor 9.
  • FIG. 15 shows a cross section taken along line CC in FIG. 13, that is, a cross section including the main terminal 5 and sense terminals 7 and 8.
  • the chip 21 includes a semiconductor chip 2.
  • the main surface of the semiconductor chip 2 is covered with a first surface electrode 3 and a second surface electrode 3a (only FIG. 14 is shown), and the back surface of the semiconductor chip 2 is covered with a back electrode 4.
  • a main terminal 5 is formed directly above the first surface electrode 3 with a bonding material 10 in between. Furthermore, a control terminal 6 is formed directly above the second surface electrode 3a via a bonding material. Unlike the first embodiment, a groove-shaped recess 16 having a depth smaller than the thickness of the main terminal 5 is formed on the upper surface of the main terminal 5, that is, on the surface opposite to the semiconductor chip 2 side. There is. A temperature sensor 9 and sense terminals 7 and 8 are formed in the recess 16 with a resin 17 interposed therebetween. In other words, the resin 17 is interposed between the main terminal 5 and the temperature sensor 9 and the sense terminals 7 and 8 in the recess 16 .
  • the temperature sensor 9, the sense terminals 7 and 8, and the main terminal 5 are separated from each other by the resin 17 and are insulated from each other.
  • the resin 17 is, for example, different from the resin 12, and is formed in separate steps. Resin 17 covers the side and bottom surfaces of temperature sensor 9 and sense terminals 7 and 8, respectively.
  • the main terminal 5 is also connected to the first surface electrode 3 via the bonding material 10 directly below the temperature sensor 9 and the sense terminals 7 and 8, respectively.
  • the main terminal 5 is connected to the first surface electrode through the bonding material 10. It is joined to 3. Therefore, the loss between the main terminal 5 and the first surface electrode 3 due to the provision of the temperature sensor 9 and the sense terminals 7 and 8 can be reduced, and the heat dissipation of the chip 21 can be improved.
  • the sense terminals 7 and 8 sandwich the temperature sensor 9.
  • the respective side surfaces of the sense terminals 7 and 8 are connected to the side surface of the temperature sensor 9 via, for example, a bonding material (not shown).
  • a structure as shown in FIG. 16 may be used as a manner of connecting the sense terminals 7 and 8 to the temperature sensor 9. That is, as shown in FIG. 16, the sense terminals 7 and 8 and the temperature sensor 9 may be connected in the vertical direction via the bonding material 11. In this case, the sense terminals 7 and 8 are thicker than the temperature sensor 9 and have a protrusion on the side, and the temperature sensor 9 is connected to the upper surface of this protrusion.
  • the heights of the upper surfaces of the main terminal 5, control terminal 6, temperature sensor 9, and sense terminals 7 and 8 are the same.
  • the respective thicknesses of temperature sensor 9 and sense terminals 7 and 8 are smaller than the respective thicknesses of main terminal 5 and control terminal 6.
  • the plan view of FIG. 17 shows the temperature distribution of the chip 31, which is a semiconductor device. This temperature distribution is based on the results of temperature calculations performed by the inventors when operating the chip 31 through thermal simulation.
  • the chip 31 does not have the temperature sensor and sense terminal described in this embodiment and the first embodiment.
  • the outline of the control terminal 6 is shown by a broken line. Further, portions having a predetermined temperature are connected with solid lines, thereby separating portions having a plurality of temperature ranges.
  • the central region 1A is a region of 170° C. or higher.
  • Region 1B is a region where the temperature is 160° C. or more and less than 170° C.
  • Region 1C is a region of 150° C. or more and less than 160° C.
  • Region 1D is a region below 150°C.
  • the temperature sensor 9 be provided within the area 1A in plan view.
  • the length X1 of one side of the square chip 31 is 5 mm
  • the length passing through the center of the chip 31 and the shortest length X2 of the area 1A is 1.9 mm. there were. That is, the shortest length X2 of the region 1A is 38% of the side length X1 of the chip 31.
  • the temperature sensor and the sense terminal may be placed on the back side of the semiconductor chip 2.
  • 18 and 19 show cross-sectional views of a chip 22 that is a modification of the second embodiment.
  • 18 and 19 are cross-sectional views at locations corresponding to FIGS. 14 and 15, respectively.
  • the main terminals 5a, the bonding material 10, the resin 12, the temperature sensor 9, and the sense terminals 7 and 8 are not on the main surface of the semiconductor chip 2 but under the back surface. It is formed.
  • the first surface electrode 3 is exposed to the outside of the chip 14 and forms a source pad
  • the second surface electrode 3a is exposed to the outside of the chip 14 and forms a gate pad.
  • Main terminal 5a has a larger thickness than temperature sensor 9 and sense terminals 7 and 8, similar to main terminal 5 shown in FIG.
  • the lower surface of the main terminal 5a is exposed from the resins 12 and 17, and is located at the same height as the lower surfaces of the sense terminals 7 and 8, respectively.
  • the main terminal 5a is electrically connected to the back electrode 4 via the bonding material 10, and has a role as a drain pad.
  • the control terminal 6 (see FIG. 14) is not formed.
  • the temperature sensor 9 is exposed on the exterior of the chip 1. That is, the main terminal 5a, bonding material 10, resins 12, 17, temperature sensor 9, and sense terminals 7 and 8 are the main terminal 5a, bonding material 10, resins 12, 17, temperature sensor 9, and sense terminals 7 shown in FIG. and 8 upside down.
  • the semiconductor element is a horizontal semiconductor element in which current does not flow on the back side of the semiconductor chip. It may be.
  • the present invention can be widely used in semiconductor devices equipped with power elements and methods for manufacturing the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

熱抵抗の上昇を抑えつつ、高精度な温度検知機能を備えた半導体装置を提供する。その手段として、主面が第１電極に覆われ、半導体素子を備えた半導体チップと、第１電極の一部に導電性を有する第１接合材を介して接合され、半導体素子に電気的に接続された主端子と、主端子および第１電極とは絶縁され、平面視において主端子から離間し、主端子よりも厚さが小さい複数のセンス端子と、複数のセンス端子のそれぞれの半導体チップ側の面に、導電性を有する第２接合材を介して第１面が接続された温度センサと、主端子、複数のセンス端子、第１電極および温度センサのそれぞれの一部の面を覆い、温度センサの第１面の一部を覆い、温度センサと第１電極との間に介在する樹脂と、を有する半導体装置を用いる。ここで、温度センサおよび複数のセンス端子は、平面視において半導体チップと重なっている。

Description

半導体装置およびその製造方法
　本発明は、パワー素子を備えた半導体装置およびその製造方法に関する。
　近年、ＳｉＣ（炭化ケイ素）パワー半導体チップが搭載された半導体装置（半導体モジュール）を使用した電力変換装置が市場に投入され始めている。ＳｉＣを代表とするワイドバンドギャップパワー半導体は従来のＳｉ（シリコン）パワー半導体よりも導通損失が小さいため、サイズの小さい半導体チップを用いた小型半導体モジュールが作製可能である。しかし、チップサイズが小さくなるためチップの放熱の面積も小さくなり、熱抵抗は大きくなる傾向にある。また、電力変換装置によっては過昇温保護のためチップの温度検知機能が必須となる場合があり、より精密な半導体モジュールの温度管理が求められる。
　特許文献１（特開２０２２－７８９５４号公報）には、下面の端部にチップ温度センサを備えたチップと、当該チップの下面にはんだボールを介して接続され、チップ温度センサと対向する面にキャリア温度センサを備えたキャリアとを有するチップパッケージが記載されている。
　特許文献２（特開２０１６－１６３５３５号公報）には、温度センサを備えたトランジスタと、ダイオードとを有し、冷却媒体が供給される冷却器により冷却されるパッケージが記載されている。ここでは、冷却媒体が減少した際に冷却機能の低下を速やかに検知するため、温度センサを備えたトランジスタを上側に配置している。
　特許文献３（特開２０１６－１１５７２７号公報）には、パワー半導体を備えた第１半導体チップと、他の第２半導体チップとを重ねて接合し、第１半導体チップの直下の第２半導体チップの上面に加熱検出回路を設けることが記載されている。
特開２０２２－７８９５４号公報 特開２０１６－１６３５３５号公報 特開２０１６－１１５７２７号公報
　過昇温保護のための温度検知機能としては、特許文献１のように、半導体チップ内に温度センサを形成する方法が提案されている。しかし、パワー半導体チップにおいて温度センサを半導体チップ内に形成すると、活性化領域が減少して損失が増加するため、半導体チップの発熱量が上昇する。また、特許文献２および３のように、半導体チップの直上または直下に温度センサを搭載する方法が提案されているが、半導体チップの放熱について考慮されていないため、半導体チップの熱抵抗が大きく上昇する懸念がある。
　本発明の目的は、熱抵抗の上昇を抑えつつ、高精度な温度検知機能を備えた半導体装置を提供することにある。
　その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
　本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
　一実施の形態である半導体装置は、主面が第１電極に覆われ、半導体素子を備えた半導体チップと、第１電極の一部に導電性を有する第１接合材を介して接合され、半導体素子に電気的に接続された主端子と、主端子および第１電極とは絶縁され、平面視において主端子から離間し、主端子よりも厚さが小さい複数のセンス端子と、複数のセンス端子のそれぞれの半導体チップ側の面に、導電性を有する第２接合材を介して第１面が接続された温度センサと、主端子、複数のセンス端子、第１電極および温度センサのそれぞれの一部の面を覆い、温度センサの第１面の一部を覆い、温度センサと第１電極との間に介在する樹脂と、を有するものである。温度センサおよび複数のセンス端子は、平面視において半導体チップと重なっている。
　一実施の形態である半導体装置の製造方法は、（ａ）支持体と、支持体上に形成された第１凸部および第１凸部よりも高さが低い複数の第２凸部とを含む導体、主面を覆う表面電極と表面電極に電気的に接続された半導体素子とを備えた半導体基板、並びに、温度センサを用意する工程、（ｂ）複数の第２凸部のそれぞれの上面と、温度センサとを、導電性を有する第２接合材を介して接合する工程、（ｃ）第１凸部の上面と、表面電極とを、導電性を有する第１接合材を介して接合する工程、（ｄ）（ｂ）工程および（ｃ）工程の後、導体と半導体基板および表面電極との間に樹脂を埋め込む工程と、（ｅ）（ｄ）工程の後、支持体を除去することで樹脂の一部を露出させる工程、を有するものである。温度センサの半導体基板側と反対側の面は、第２接合材および樹脂により覆われている。
　本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
　本発明によれば、熱抵抗の上昇を抑えつつ、高精度な温度検知機能を備えた半導体装置を提供できる。
実施の形態１である半導体装置を示す平面図である。 図１のＡ－Ａ線における断面図である。 実施の形態１である半導体装置の製造方法を説明する断面図である。 図３に続く半導体装置の製造方法を説明する断面図である。 図４に続く半導体装置の製造方法を説明する断面図である。 図５に続く半導体装置の製造方法を説明する断面図である。 図６に続く半導体装置の製造方法を説明する断面図である。 実施の形態１の変形例１である半導体装置を示す断面図である。 実施の形態１の変形例２である半導体装置の製造方法を説明する断面図である。 図９に続く半導体装置の製造方法を説明する断面図である。 図１０に続く半導体装置の製造方法を説明する断面図である。 図１１に続く半導体装置の製造方法を説明する断面図である。 実施の形態２である半導体装置を示す平面図である。 図１３のＢ－Ｂ線における断面図である。 図１３のＣ－Ｃ線における断面図である。 実施の形態２である半導体装置の一部を示す拡大断面図である。 半導体装置の温度分布を示す平面図である。 実施の形態２の変形例である半導体装置を示す断面図である。 実施の形態２の変形例である半導体装置を示す断面図である。
　以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、実施の形態を説明する図面においては、構成を分かり易くするために、平面図または斜視図などであってもハッチングを付す場合がある。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、断面図においてハッチングを省略する場合がある。
　＜改善の余地の詳細＞
　まず、温度センサを備えた半導体装置に関する改善の余地の詳細について説明する。半導体モジュールに用いられる半導体チップのうち、特にＳｉＣ（炭化ケイ素）基板を用いたＳｉＣパワー半導体チップは、Ｓｉ（シリコン）パワー半導体チップに比べてサイズを小さくできる。この場合、半導体チップの放熱の面積も小さくなり、熱抵抗が大きくなることが考えられる。したがって、半導体チップの過昇温による半導体チップの動作不良または破壊などから半導体チップを保護するため、半導体チップの温度検知機能が必須となる場合がある。
　半導体チップの温度を検知可能な半導体モジュールでは、半導体チップから横方向（半導体チップの主面に沿う方向）において、半導体チップから離れた位置に温度センサを設置することが考えられる。しかしこの場合、温度検出の精度が低いという第１の改善の余地がある。
　また、半導体チップの温度を検知するために、半導体チップに温度センサとして用いられる素子を形成することが考えられる。この温度センサは、例えば半導体チップに設けられたメインのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor、ＭＯＳ型電界効果トランジスタ）と同様の構造を有するセンス素子である。しかしこの場合、半導体基板にセンス素子を設けることで、活性化領域（センス素子とは異なるメインの素子形成領域）が減少して損失が増加するため、半導体チップの発熱量が上昇するという、第２の改善の余地が存在する。
　また、半導体チップの温度を検知するために、半導体チップの主面に対し垂直な方向、つまり半導体チップの直上または直下の方向において、半導体チップと重なるように温度センサを配置することが考えられる。この場合、温度センサが当該半導体チップと他の基板などとの間に挟まれ、温度センサの熱抵抗が高くなる場合がある。したがって、温度センサの放熱性を高める工夫が必要となる。すなわち、半導体チップと温度センサとを重ねる場合には、冷却性能が低下し得るという、第３の改善の余地が存在する。
　このように、温度センサを備えた半導体装置では、温度センサを設けることによる温度検出の精度の向上、半導体チップの発熱量の上昇の防止、および、温度センサの熱抵抗が増加の防止を実現することが、改善の余地として存在する。
　そこで、本願の実施の形態では、上述した改善の余地を解決する工夫を施している。以下では、この工夫を施した実施の形態における技術的思想について説明する。
　（実施の形態１）
　以下、半導体チップおよび温度センサを有する半導体装置について、図面を用いて説明する。
　＜半導体装置の構造＞
　本実施の形態１による半導体装置であるチップの構造について、図１および図２を用いて説明する。図１に示すように、チップ１の平面形状は矩形である。チップ１は主面（上面）とその反対側の裏面（下面）を有している。平面視において、チップ１の主面には、主端子（ソースパッド）５、制御端子（ゲートパッド、第３主端子）６、並びに、２つのセンス端子（センスパッド）７および８が露出している。平面視において、主端子５、制御端子６、センス端子７および８のそれぞれの周囲を囲む樹脂１２が露出している。センス端子７および８は、平面視において主端子５および制御端子６から離間している。
　図２に、図１のＡ－Ａ線における断面、つまり、主端子５、センス端子７および８を含む断面を示す。図２に示すように、チップ１は、主面（表面、上面）とその反対側の裏面（下面）とを備えた半導体チップ２を有している。半導体チップ２の主面は第１表面電極３および第２表面電極（図示しない）により覆われており、半導体チップ２の裏面は裏面電極４により覆われている。図２において半導体チップ２の主面を覆う電極は第１表面電極（ソース電極、ソース配線）３のみである。ただし、実際には、図示されていない電極であって、第１表面電極３とは別の第２表面電極（ゲート電極、ゲート配線）も、半導体チップ２の主面を覆っている。第２表面電極は、第１表面電極３とは分離されており、それらの電極同士は互いに絶縁されている。第１表面電極３および第２表面電極は、例えば主にＮｉ（ニッケル）またはＡｌ（アルミニウム）からなり、裏面電極４は、例えば主にＴｉ（チタン）、ＮｉまたはＡｕ（金）からなる。第１表面電極３、第２表面および裏面電極４のそれぞれは、前述した材料のうちの１つのみからなるのではなく、当該材料からなる層と他の金属層とにより構成される積層膜であってもよい。
　第１表面電極３の直上には、接合材１０を介して主端子５が形成されている。主端子５は、導電性を有する接合材１０を介して第１表面電極３に接合されている。主端子５は接合材１０を介して第１表面電極３に電気的に接続されている。また、図示していない領域では、第２表面電極（ゲート電極）の直上に、接合材を介して接合された制御端子６が形成されている。制御端子６は、当該接合材を介して第２表面電極に電気的に接続されている。接合材は、例えばはんだまたは導電性を有する焼結材により構成されている。
　半導体チップ２の主面上には、第１表面電極３および第２表面電極のそれぞれから離間して、温度センサ（センス素子）９が設けられている。温度センサ９の上面の一部と、センス端子７の半導体チップ２側の面（下面）とは、導電性を有する接合材１１を介して接続されている。温度センサ９の上面の他の一部と、センス端子８の半導体チップ２側の面（下面）とは、他の接合材１１を介して接続されている。つまり、温度センサ９は接合材１１を介してセンス端子７および８のそれぞれに電気的に接続されている。主端子５、制御端子６、センス端子７および８のそれぞれは、例えば、Ｃｕ、Ｗ（タングステン）、ＡｌまたはＭｏ（モリブデン）からなる。接合材１１は、例えばはんだ、銀ペーストまたは導電性を有する焼結材により構成されている。
　主端子５、制御端子６、センス端子７および８のそれぞれは、互いに離間している。主端子５、制御端子６、センス端子７および８のそれぞれの上面の高さは、同じである。ここでいう高さとは、半導体チップ２の主面に対して垂直な方向（高さ方向、厚さ方向、垂直方向）における、半導体チップ２の主面からの距離をいう。主端子５、制御端子６および第１表面電極３と、センス端子７および８とは、互いに絶縁されている。温度センサ９、センス端子７および８のそれぞれの厚さは、主端子５および制御端子６のそれぞれの厚さよりも小さい。
　半導体チップの主面、第１表面電極３の上面、および、第２表面電極の上面のそれぞれの一部は、樹脂１２により覆われている。樹脂１２は、接合材１０、１１、主端子５、制御端子６、センス端子７および８のそれぞれの側面を覆っている。樹脂１２は、温度センサ９の上面の一部、側面の全体および底面の全体を覆っている。すなわち、第１表面電極３と温度センサ９との間には、高さ方向において絶縁体である樹脂１２が介在している。第１表面電極３の上面のうち、接合材１０から露出する面は、樹脂１２により覆われている。第２表面電極の上面のうち、接合材から露出する面は、樹脂１２により覆われている。温度センサ９、センス端子７および８は、主端子５および制御端子６と同じ高さに位置している。
　半導体チップ２は、半導体基板を有している。半導体基板は、例えば主にＳｉ（シリコン）、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）またはＧａ2Ｏ3（酸化ガリウム）からなる。半導体チップ２は、半導体素子を有している。半導体素子は、半導体基板内に構成部分の少なくとも一部と電流経路とを有している。半導体素子としては、例えばＭＯＳＦＥＴまたはダイオードなどが挙げられる。本実施の形態では、半導体チップ２にＭＯＳＦＥＴが形成されている場合について説明する。ＭＯＳＦＥＴは、半導体基板の主面側にソース領域およびゲート電極を有し、半導体基板の裏面側にドレイン領域を有する縦型素子である。半導体素子がダイオードのみである場合、制御端子６および第２表面電極は不要である。
　具体的な図示はしていないが、半導体チップ２は、半導体基板と、半導体基板上の層間絶縁膜と、層間絶縁膜を貫通する複数のコンタクトプラグとを有している。第１表面電極３は、コンタクトプラグを介してＭＯＳＦＥＴのソース領域に電気的に接続されている。すなわち、主端子５は、接合材１０、第１表面電極３およびコンタクトプラグを介して半導体素子に電気的に接続されている。第２表面電極は、他のコンタクトプラグを介してＭＯＳＦＥＴのゲート電極に電気的に接続されている。裏面電極４は、ＭＯＳＦＥＴのドレイン領域に電気的に接続されたドレイン電極である。半導体素子がダイオードのみである場合、例えば第１表面電極３はアノード電極であり、裏面電極４はカソード電極である。
　温度センサ９は、例えば２端子素子であるサーミスタからなる。サーミスタは、熱を感知した際の抵抗値の変化を利用した温度センサである。温度が高くなると抵抗値が下がり、温度が低くなると抵抗値が上がるというサーミスタの特性を利用して、チップ１の温度を検知することができる。このように、温度センサ９は直接温度を検知する素子である必要はなく、間接的に温度を検知できる素子であればよい。温度センサ９にはサーミスタではなく、例えば歪センサを用いてもよい。
　図１に示すように、平面視において、主端子５は他の制御端子６、センス端子７および８のいずれよりも大きい面積を有する主電流端子である。つまり、チップ１の動作時において、主端子５は他の制御端子６、センス端子７および８のいずれよりも大きい電流が流れる。図１および図２に示すように、ここでは、温度センサ９は平面視においてチップ１の端部に位置しているが、平面視におけるチップ１のどの位置に配置されていてもよい。また、温度センサ９の数は１つに限らず、２つ以上であってもよい。図１に示すセンス端子７、８はそれぞれの長さが異なるが、センス端子７、８のそれぞれの長さはこれに限られるものではなく、自由に変更可能である。図１では制御端子６を１つのみ示しているが、制御端子６の数は２以上であってもよい。
　＜半導体装置の製造方法＞
　次に、本実施の形態の半導体装置の製造方法について、図３～図７を用いて説明する。
　まず、図３に示すように、上部に第１凸部である主端子５および制御端子６（図１参照）と、第２凸部であるセンス端子７および８とを有し、板状の支持体１３を用意する。主端子５、制御端子６、センス端子７および８は１つの導体を加工することで形成されており、支持体１３と一体となっている。主端子５および制御端子６は、センス端子７および８よりも支持体の上面からの高さが高い凸部である。つまり、主端子５、制御端子６、センス端子７および８と支持体１３とを含む導体は、主端子５および制御端子６のそれぞれの上面と、センス端子７および８のそれぞれの上面と、支持体１３の上面という、３水準の高さの上面を有している。
　当該導体は、後の工程で切り分けることにより複数のチップに個片化できる。当該導体は、後の工程でチップとなるチップ領域を複数有しており、それぞれのチップ領域に主端子５、制御端子６、センス端子７および８が形成されている。当該導体は、例えば、Ｃｕ、Ｗ、ＡｌまたはＭｏからなる。
　また、図示はしていないが、主面上に第１表面電極３（図２参照）と第２表面電極を備え、裏面上に裏面電極４を備えた半導体ウェハ２ａを用意する。半導体ウェハ２ａは、半導体基板および半導体素子を有している。
　次に、図４に示すように、センス端子７の上面およびセンス端子８の上面に跨るように、それらの上面に温度センサ９を接続する。温度センサ９は、接合材１１によりセンス端子７およびセンス端子８に接続される。続いて、主端子５および制御端子６のそれぞれの上面に、接合材１０を用いて半導体ウェハ２ａを接続する。具体的には、主端子５は半導体ウェハ２ａの主面に接して形成された第１表面電極３に接合材１０を介して接続され、制御端子６は半導体ウェハ２ａの主面に接して形成された第２表面電極（図示しない）に接合材を介して接続される。支持体１３および温度センサ９と、半導体ウェハ２ａとは互いに離間している。
　次に、図５に示すように、支持体１３と半導体ウェハ２ａとの間の空間を樹脂１２により埋め込むことで封止を行う。このとき、温度センサ９と半導体ウェハ２ａとの間は樹脂１２により埋め込まれ、温度センサ９と支持体１３との間も樹脂１２により埋め込まれる。
　次に、図６に示すように、互いに接合された支持体１３および半導体ウェハ２ａの上下を逆さまにする。続いて、支持体１３を研削することで、支持体１３全体を除去し、樹脂１２を露出させる。このとき、センス端子７および８と、それらの相互間の樹脂１２を残すことで、温度センサ９が露出しないようにする。つまり、温度センサ９の半導体ウェハ２ａ側（半導体基板側）と反対側の面は、接合材１１および樹脂１２により覆われている。
　次に、図７に示すように、各チップ領域同士の間を切削するダイシング工程を行うことで、半導体ウェハ２ａを個片化する。これにより、複数の半導体チップ２が得られる。なお、図７では第２表面電極と制御端子６の図示を省略している。当該ダイシング工程では、樹脂１２も切削する。これにより、半導体チップ２、主端子５、制御端子６、センス端子７、８および温度センサ９を少なくとも１つずつ有するチップ１が形成できる。
　＜本実施の形態の効果＞
　本実施の形態では、図２に示す温度センサ９を半導体チップ２とセンス端子７、８との間に配置して樹脂１２で覆うことで、半導体チップ２と温度センサ９との絶縁を保ちつつ、精度のよい温度センスが可能となる。温度センサ９は、平面視において半導体チップ２と重なっている。つまり、チップ面積内に温度センサ９が存在している。これにより、高精度で温度検知を行える。すなわち、温度検出の精度が低いという第１の改善の余地を解消できる。
　また、温度センサを半導体チップ２に内蔵するのではなく、半導体チップ２とは別の箇所に温度センサ９を設けることで、半導体チップ２の活性化領域の減少を防ぎ、損失の増大を防いでいる。これにより、半導体チップの発熱量の上昇を防いでいる。半導体チップの活性化領域の減少に起因して半導体チップの発熱量が上昇するという、第２の改善の余地を解消できる。
　また、平面視において半導体チップ２と重なる位置に、チップ１から露出するセンス端子７、８を設けているため、半導体チップ２の放熱性の低下を防げる。また、温度センサ９とセンス端子７、８の間に介在するのは接合材１１のみであり、温度センサ９からの放熱経路が短い。よって、温度センサ９を設けることによるチップ１の放熱性の低下を防げる。したがって、半導体チップと温度センサとを重ねる場合には、冷却性能が低下し得るという、第３の改善の余地を解消できる。また、温度センサ９と半導体チップ２との間には樹脂１２が充填されているため、温度センサ９と半導体チップ２との間における放電を防止できる。
　また、図３～図７を用いて説明したように、ＷＬＰ（Wafer Level Packaging）プロセスで温度センサ９を設置するため、チップに対して別途温度センサを設ける方法よりも、高精度な合わせによって温度センサ９を配置でき、チップ１の熱抵抗上昇を最小限に抑えられる。
　以上により、本実施の形態によれば、熱抵抗の上昇を抑えつつ、高精度な温度検知機能を備えた半導体装置を提供できる。すなわち、半導体装置の性能および信頼性を向上できる。
　＜変形例１＞
　温度センサおよびセンス端子を配置する位置は、半導体チップ２の裏面側であってもよい。図８に、本実施の形態１の変形例１であるチップ１４の断面図を示す。
　図８に示すように、本変形例では、半導体チップ２の主面上ではなく、裏面の下に主端子５ａ、接合材１０、１１、樹脂１２、温度センサ９、センス端子７および８が形成されている。第１表面電極３はチップ１４の外部に露出してソースパッドを構成しており、第２表面電極（図示しない）はチップ１４の外部に露出してゲートパッドを構成している。主端子５ａは図２に示す主端子５と同様に、温度センサ９、センス端子７および８よりも大きい厚さを有している。主端子５ａの下面は樹脂１２から露出しており、センス端子７および８のそれぞれの下面と同じ高さに位置している。主端子５ａは、裏面電極４に接合材１０を介して電気的に接続されており、ドレインパッドとしての役割を有している。ここでは、制御端子６（図１参照）は形成されていない。
　温度センサ９の下面は接合材１１および樹脂１２により覆われており、温度センサ９はチップ１４の外観において露出していない。すなわち、主端子５ａ、接合材１０、１１、樹脂１２、温度センサ９、センス端子７および８は、図２に示す主端子５、接合材１０、１１、樹脂１２、温度センサ９、センス端子７および８の上下を逆さにしたような構成を有している。
　本変形例のような構造であっても、図１および図２を用いて説明した半導体装置と同様の効果を得られる。
　＜変形例２＞
　本実施の形態の半導体装置の製造工程において、予めダイシング工程などにより個片化された半導体チップを支持体上部の主端子などに接続してもよい。以下に、図９～図１２を用いて、本変形例の半導体装置の製造方法について説明する。
　まず、図３と同じ工程を行うことで、支持体１３を含む導体と、半導体素子を含む半導体ウェハ２ａを用意する。続いて、半導体ウェハ２ａに対しダイシングを行うことで、半導体ウェハ２ａを個片化し、これにより複数の半導体チップ２を得る。また、サーミスタなどである温度センサ９（図９参照）を用意する。
　次に、図９に示すように、センス端子７の上面およびセンス端子８の上面に跨るように、それらの上面に温度センサ９を接続する。温度センサ９は、接合材１１によりセンス端子７およびセンス端子８に接続される。続いて、主端子５および制御端子６（図示しない）のそれぞれの上面に、接合材１０を用いて半導体チップ２を接続する。具体的には、主端子５は半導体チップ２の主面に接して形成された第１表面電極３に接合材１０を介して接続され、制御端子６は半導体チップ２の主面に接して形成された第２表面電極（図示しない）に接合材を介して接続される。なお、図９では第２表面電極と制御端子６の図示を省略している。
　次に、図１０に示すように、支持体１３と半導体チップ２との間の空間を樹脂１２により埋め込むことで封止を行う。このとき、温度センサ９と半導体チップ２との間は樹脂１２により埋め込まれ、温度センサ９と支持体１３との間も樹脂１２により埋め込まれる。
　次に、図１１に示すように、互いに接合された支持体１３および半導体チップ２の上下を逆さまにする。続いて、支持体１３を研削することで、支持体１３全体を除去し、樹脂１２を露出させる。
　次に、図１２に示すように、各半導体チップ２同士の間の樹脂１２を切削するダイシング工程を行うことで、個片化された複数のチップ１５を得る。これにより、複数の半導体チップ２が得られる。以上により、半導体チップ２、主端子５、制御端子６、センス端子７、８および温度センサ９を少なくとも１つずつ有するチップ１５が形成できる。
　本変形例では、図１および図２を用いて説明した半導体装置と同様の効果を得られる。また、本変形例の半導体装置の製造方法によれば、半導体装置の歩留まりを向上できる。すなわち、半導体ウェハに並ぶ複数のチップ領域のうちには、一部不良のチップ領域が存在する場合が考えられる。この場合に、半導体ウェハをダイシングせずに上記導体に接続してチップを形成すると、不良のチップ領域に接続された主端子および温度センサを含むチップは当然不良を含むため、チップの歩留まりが低下する。
　これに対し、本変形例では導体に接続する前に半導体ウェハをダイシングして半導体チップ２を得ているため、半導体チップ２を導体に接続する前に不良の半導体チップ２を排除することができる。したがって、主端子および温度センサを無駄にすることなく正常な半導体チップ２を用いてチップ１５を形成できるため、チップ１５の歩留まりを向上できる。
　（実施の形態２）
　＜半導体装置の構造＞
　以下に、図１３～図１６を用いて、本実施の形態の半導体装置について説明する。ここでは、特に前記実施の形態１との違いについて説明する。図１３に示すように、チップ２１の平面形状は矩形である。チップ２１は主面（上面）とその反対側の裏面（下面）を有している。平面視において、チップ２１の主面には、２つの主端子（ソースパッド）５、制御端子（ゲートパッド、第３主端子）６、温度センサ９、並びに、２つのセンス端子（センスパッド）７および８が露出している。平面視において、２つの主端子５および制御端子６のそれぞれの周囲を囲む樹脂１２が露出している。平面視において、温度センサ９の両端のそれぞれは、センス端子７とセンス端子８とのそれぞれと接続されている。平面視において、温度センサ９、センス端子７および８からなるパターンの周囲は、樹脂１２により覆われている。温度センサ９、センス端子７および８は、平面視において主端子５および制御端子６から離間している。
　前記実施の形態１とは異なり、ここでは温度センサ９の上面がチップ２１の外観において露出している。つまり、前記温度センサの一部である上面は、樹脂１２、１７から露出している。ここでは、温度センサ９は平面視におけるチップ２１の中央部に位置している。
　図１４に、図１３のＢ－Ｂ線における断面、つまり、主端子５、制御端子６、温度センサ９を含む断面を示す。また、図１５に、図１３のＣ－Ｃ線における断面、つまり、主端子５、センス端子７および８を含む断面を示す。図１４および図１５に示すように、チップ２１は半導体チップ２を有している。半導体チップ２の主面は第１表面電極３および第２表面電極３ａ（図１４のみ図示）により覆われており、半導体チップ２の裏面は裏面電極４により覆われている。
　第１表面電極３の直上には、接合材１０を介して主端子５が形成されている。また、第２表面電極３ａの直上に、接合材を介して制御端子６が形成されている。前記実施の形態１とは異なり、主端子５の上面、つまり半導体チップ２側とは反対側の面には、主端子５の厚さよりも小さい深さを有する溝状の凹部１６が形成されている。凹部１６内には、樹脂１７を介して温度センサ９、センス端子７および８が形成されている。言い換えれば、凹部１６内において、主端子５と温度センサ９およびセンス端子７および８との間には、樹脂１７が介在している。すなわち、温度センサ９、センス端子７および８と主端子５とは、樹脂１７により互いに離間しており、相互に絶縁されている。樹脂１７は、例えば、樹脂１２とは異なるものであり、互いに別工程で形成される。樹脂１７は、温度センサ９、センス端子７および８のそれぞれの側面と底面とを覆っている。
　ここでは、温度センサ９、センス端子７および８のそれぞれの直下においても、主端子５は接合材１０を介して第１表面電極３に接続されている。言い換えれば、半導体チップ２の主面に対して垂直な方向における、温度センサ９、センス端子７および８と半導体チップ２との間において、主端子５は、接合材１０を介して第１表面電極３に接合されている。このため、温度センサ９、センス端子７および８を設けることによる主端子５と第１表面電極３との間の損失を低減し、チップ２１の放熱性を向上できる。
　半導体チップ２の主面に沿う方向において、センス端子７および８は温度センサ９を挟んでいる。センス端子７および８のそれぞれの側面は、例えば接合材（図示しない）を介して温度センサ９の側面に接続されている。また、センス端子７および８の温度センサ９に対する接続態様としては、図１６に示すような構造を用いてもよい。すなわち、図１６に示すように、センス端子７および８と温度センサ９とは、上下方向に接合材１１を介して接続されていてもよい。この場合、センス端子７および８は温度センサ９よりも厚さが大きく、側面に突出部を有し、温度センサ９はこの突出部の上面に接続される。
　主端子５、制御端子６、温度センサ９、センス端子７および８のそれぞれの上面の高さは、同じである。温度センサ９、センス端子７および８のそれぞれの厚さは、主端子５および制御端子６のそれぞれの厚さよりも小さい。
　図１７の平面図に、半導体装置であるチップ３１の温度分布を示す。この温度分布は、本発明者らが熱シミュレーションによりチップ３１を動作させた際に温度を計算した結果に基づくものである。チップ３１は、本実施の形態および前記実施の形態１で説明した温度センサおよびセンス端子を有するものではない。図１７では、制御端子６の輪郭を破線で示している。また、所定の温度である箇所を実線で結び、これにより、複数の温度範囲の部分同士を区切っている。図１７のうち、中央の領域１Ａは、１７０℃以上の領域である。領域１Ｂは、１６０℃以上１７０℃未満の領域である。領域１Ｃは、１５０℃以上１６０℃未満の領域である。領域１Ｄは、１５０℃未満の領域である。
　図１７に示すように、チップ３１の動作時において、平面視におけるチップ３１の中央近傍が最も高温となり、チップ３１の周縁部は中央部より低温となっている。領域１Ａは特に高温となっており、チップ３１の温度変化を検知するのには最適な箇所である。そこで、温度センサ９を設ける位置は、平面視における領域１Ａ内であることが望ましい。具体的には、平面視において、正方形であるチップ３１の一辺の長さＸ１は５ｍｍであり、チップ３１の中央を通る長さであって、領域１Ａの最短の長さＸ２は１．９ｍｍであった。つまり、領域１Ａの最短の長さＸ２は、チップ３１の辺の長さＸ１に対し３８％の大きさを有する。言い換えれば、平面視におけるチップ３１の中央からチップ３１の１辺の１９％の距離の範囲内は、領域１Ａと重なる。この範囲内に温度センサを設けることで、より高精度な温度検知が可能となる。このことは、本実施の形態だけでなく、前記実施の形態１においても同様である。
　＜本実施の形態の効果＞
　本実施の形態では、温度センサを最表面に配置することで、半導体チップ２（第１表面電極３）と主端子５とが接合材１０によって接合される面積を、前記実施の形態１に比べて増大させている。これにより、前記実施の形態１に比べて、チップ２１の熱抵抗を低減できる。
　＜変形例＞
　温度センサおよびセンス端子を配置する位置は、半導体チップ２の裏面側であってもよい。図１８および図１９に、本実施の形態２の変形例であるチップ２２の断面図を示す。図１８および図１９は、図１４および図１５のそれぞれに対応する箇所における断面図である。
　図１８および図１９に示すように、本変形例では、半導体チップ２の主面上ではなく、裏面の下に主端子５ａ、接合材１０、樹脂１２、温度センサ９、センス端子７および８が形成されている。第１表面電極３はチップ１４の外部に露出してソースパッドを構成しており、第２表面電極３ａはチップ１４の外部に露出してゲートパッドを構成している。主端子５ａは図１４に示す主端子５と同様に、温度センサ９、センス端子７および８よりも大きい厚さを有している。主端子５ａの下面は樹脂１２、１７から露出しており、センス端子７および８のそれぞれの下面と同じ高さに位置している。主端子５ａは、裏面電極４に接合材１０を介して電気的に接続されており、ドレインパッドとしての役割を有している。ここでは、制御端子６（図１４参照）は形成されていない。
　温度センサ９はチップ１の外観において露出している。すなわち、主端子５ａ、接合材１０、樹脂１２、１７、温度センサ９、センス端子７および８は、図１４に示す主端子５、接合材１０、樹脂１２、１７、温度センサ９、センス端子７および８の上下を逆さにしたような構成を有している。
　本変形例のような構造であっても、図１３～図１６を用いて説明した半導体装置と同様の効果を得られる。
　以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
　例えば、各部の材質および製造条件などは前述した実施の形態の記載に限定されるものではなく、各々多くの変形が可能であることはいうまでもない。
　また、ここでは半導体チップの主面側と裏面側の間で電流が流れる縦型の半導体素子を有するチップについて説明したが、半導体素子は、半導体チップの裏面側に電流が流れない横型の半導体素子であってもよい。
　本発明は、パワー素子を備えた半導体装置およびその製造方法に幅広く利用することができる。
１、１４、１５、２１、２２、３１　チップ
２　半導体チップ
２ａ　半導体ウェハ
３　第１表面電極
４　裏面電極
５　主端子
６　制御端子
７、８　センス端子
９　温度センサ
１０、１１　接合材
１２、１７　樹脂
１３　支持体

Claims (13)

  1. 　主面が第１電極に覆われ、半導体素子を備えた半導体チップと、
    　前記第１電極の一部に導電性を有する第１接合材を介して接合され、前記半導体素子に電気的に接続された主端子と、
    　前記主端子および前記第１電極とは絶縁され、平面視において前記主端子から離間し、前記主端子よりも厚さが小さい複数のセンス端子と、
    　前記複数のセンス端子のそれぞれの前記半導体チップ側の面に、導電性を有する第２接合材を介して第１面が接続された温度センサと、
    　前記主端子、前記複数のセンス端子、前記第１電極および前記温度センサのそれぞれの一部の面を覆い、前記温度センサの前記第１面の一部を覆い、前記温度センサと前記第１電極との間に介在する樹脂と、
    を有し、
    　前記温度センサおよび前記複数のセンス端子は、平面視において前記半導体チップと重なっている、半導体装置。
  2. 　請求項１に記載の半導体装置において、
    　前記半導体チップの前記主面の反対側の裏面を覆う第２電極と、
    　前記半導体チップの前記主面を覆う第３電極と、
    　前記第３電極に導電性を有する第３接合材を介して接合され、前記半導体素子に電気的に接続された制御端子と、
    をさらに有する、半導体装置。
  3. 　請求項１に記載の半導体装置において、
    　前記半導体装置の平面形状は、矩形であり、
    　前記温度センサは、平面視における前記半導体装置の中央から、前記半導体装置の１辺の長さの１９％の距離の範囲内に設けられている、半導体装置。
  4. 　請求項１に記載の半導体装置において、
    　前記温度センサは、サーミスタまたは歪センサである、半導体装置。
  5. 　主面が第１電極に覆われ、半導体素子を備えた半導体チップと、
    　前記第１電極の一部に導電性を有する第１接合材を介して接合され、前記半導体チップ側とは反対側の面に凹部を有し、前記半導体素子に電気的に接続された主端子と、
    　前記凹部内に形成され、前記主端子および前記第１電極とは絶縁され、平面視において前記主端子から離間し、前記主端子よりも厚さが小さい複数のセンス端子と、
    　前記凹部内に形成され、前記複数のセンス端子と同じ高さに位置し、前記複数のセンス端子に電気的に接続された温度センサと、
    　前記主端子および前記第１電極のそれぞれの一部の面を覆う第１樹脂と、
    　前記凹部内において、前記主端子と前記温度センサおよび前記複数のセンス端子との間に介在する第２樹脂と、
    を有し、
    　前記温度センサおよび前記複数のセンス端子は、平面視において前記半導体チップと重なっており、
    　前記温度センサの一部は、外観において露出している、半導体装置。
  6. 　請求項５に記載の半導体装置において、
    　前記半導体チップの前記主面の反対側の裏面を覆う第２電極と、
    　前記半導体チップの前記主面を覆う第３電極と、
    　前記第３電極に導電性を有する第２接合材を介して接合され、前記半導体素子に電気的に接続された制御端子と、
    をさらに有する、半導体装置。
  7. 　請求項５に記載の半導体装置において、
    　前記半導体チップの前記主面に対して垂直な方向における、前記温度センサおよび前記複数のセンス端子と前記半導体チップとの間において、前記主端子は、前記第１接合材を介して前記第１電極に接合されている、半導体装置。
  8. 　請求項５に記載の半導体装置において、
    　前記半導体装置は、平面形状が矩形である第１チップであり、
    　前記温度センサは、平面視における前記第１チップの中央から、前記半導体装置の１辺の長さの１９％の距離の範囲内に設けられている、半導体装置。
  9. 　請求項５に記載の半導体装置において、
    　前記温度センサは、サーミスタまたは歪センサである、半導体装置。
  10. （ａ）支持体と、前記支持体上に形成された第１凸部および前記第１凸部よりも高さが低い複数の第２凸部とを含む導体、主面を覆う表面電極と前記表面電極に電気的に接続された半導体素子とを備えた半導体基板、並びに、温度センサを用意する工程、
    （ｂ）前記複数の第２凸部のそれぞれの上面と、前記温度センサとを、導電性を有する第２接合材を介して接合する工程、
    （ｃ）前記第１凸部の上面と、前記表面電極とを、導電性を有する第１接合材を介して接合する工程、
    （ｄ）前記（ｂ）工程および前記（ｃ）工程の後、前記導体と前記半導体基板および前記表面電極との間に樹脂を埋め込む工程と、
    （ｅ）前記（ｄ）工程の後、前記支持体を除去することで前記樹脂の一部を露出させる工程、
    を有し、
    　前記温度センサの前記半導体基板側と反対側の面は、前記第２接合材および前記樹脂により覆われている、半導体装置の製造方法。
  11. 　請求項１０に記載の半導体装置の製造方法において、
    　前記第１凸部は、主端子を構成し、
    　前記複数の第２凸部のそれぞれは、センス端子を構成し、
    　前記半導体基板は、半導体チップを構成し、
    　前記温度センサおよび前記複数のセンス端子は、平面視において前記半導体チップと重なっている、半導体装置の製造方法。
  12. 　請求項１０に記載の半導体装置の製造方法において、
    （ｆ１）前記（ｅ）工程の後、前記半導体基板および前記樹脂を切削することで、個片化された第１チップを複数得る工程をさらに有し、
    　前記複数の第１チップのそれぞれは、前記第１凸部、前記複数の第２凸部、前記温度センサ、前記半導体基板、前記表面電極、前記第１接合材および前記第２接合材を有し、
    　前記（ａ）工程で用意する前記半導体基板は、半導体ウェハを構成する、半導体装置の製造方法。
  13. 　請求項１０に記載の半導体装置の製造方法において、
    （ｆ２）前記（ｅ）工程の後、前記樹脂を切削することで、個片化された第１チップを複数得る工程をさらに有し、
    　前記（ａ）工程では、前記導体と、半導体ウェハを個片化して得られた前記半導体基板を含む半導体チップと、前記温度センサとを用意し、
    　前記複数の第１チップのそれぞれは、前記第１凸部、前記複数の第２凸部、前記温度センサ、前記半導体基板、前記表面電極、前記第１接合材および前記第２接合材を有する、半導体装置の製造方法。
PCT/JP2023/015685 2022-09-05 2023-04-19 半導体装置およびその製造方法 WO2024053151A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022140803A JP2024036083A (ja) 2022-09-05 2022-09-05 半導体装置およびその製造方法
JP2022-140803 2022-09-05

Publications (1)

Publication Number Publication Date
WO2024053151A1 true WO2024053151A1 (ja) 2024-03-14

Family

ID=90192218

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/015685 WO2024053151A1 (ja) 2022-09-05 2023-04-19 半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP2024036083A (ja)
WO (1) WO2024053151A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216806A (ja) * 2010-04-02 2011-10-27 Denso Corp 電子回路装置
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置
JP2013062277A (ja) * 2011-09-12 2013-04-04 Toyota Motor Corp 半導体装置とその製造方法
JP2020088257A (ja) * 2018-11-29 2020-06-04 三菱電機株式会社 半導体装置、半導体装置の製造方法、半導体装置の使用方法及び電力変換装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011216806A (ja) * 2010-04-02 2011-10-27 Denso Corp 電子回路装置
JP2012028700A (ja) * 2010-07-27 2012-02-09 Denso Corp 半導体装置
JP2013062277A (ja) * 2011-09-12 2013-04-04 Toyota Motor Corp 半導体装置とその製造方法
JP2020088257A (ja) * 2018-11-29 2020-06-04 三菱電機株式会社 半導体装置、半導体装置の製造方法、半導体装置の使用方法及び電力変換装置

Also Published As

Publication number Publication date
JP2024036083A (ja) 2024-03-15

Similar Documents

Publication Publication Date Title
JP4594237B2 (ja) 半導体装置
JP2005302951A (ja) 電力用半導体装置パッケージ
US20120306086A1 (en) Semiconductor device and wiring substrate
JP5420274B2 (ja) 半導体装置及びその製造方法
US8354692B2 (en) Vertical semiconductor power switch, electronic component and methods of producing the same
US20090072369A1 (en) Semiconductor device
US20040140546A1 (en) [stack chip package structure]
US8536701B2 (en) Electronic device packaging structure
US20180158762A1 (en) Semiconductor device
US9853023B2 (en) Semiconductor device and semiconductor package
KR102221892B1 (ko) 반도체 장치
US10896887B2 (en) Stress relieving structure for semiconductor device
US20130307132A1 (en) Semiconductor device
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
JP6736902B2 (ja) 半導体装置の製造方法
WO2024053151A1 (ja) 半導体装置およびその製造方法
JP2009164288A (ja) 半導体素子及び半導体装置
JP2020202313A (ja) 半導体装置および半導体装置の製造方法
US20220028699A1 (en) Chip-substrate composite semiconductor device
US11646249B2 (en) Dual-side cooling semiconductor packages and related methods
US11532534B2 (en) Semiconductor module
JP2006216596A (ja) 半導体装置およびその製造方法
CN113410185B (zh) 功率半导体器件封装结构及其制造方法
WO2023090137A1 (ja) 半導体素子および半導体装置
US20230369278A1 (en) Semiconductor device

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23862701

Country of ref document: EP

Kind code of ref document: A1