CN112420841A - 负微分电阻电路以及神经元晶体管结构 - Google Patents

负微分电阻电路以及神经元晶体管结构 Download PDF

Info

Publication number
CN112420841A
CN112420841A CN202011244369.9A CN202011244369A CN112420841A CN 112420841 A CN112420841 A CN 112420841A CN 202011244369 A CN202011244369 A CN 202011244369A CN 112420841 A CN112420841 A CN 112420841A
Authority
CN
China
Prior art keywords
synapse
metal oxide
oxide semiconductor
field effect
semiconductor field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011244369.9A
Other languages
English (en)
Other versions
CN112420841B (zh
Inventor
唐可忱
赵帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Bite Cross Border Technology Co ltd
Original Assignee
Foshan Lizheng Stainless Steel Industrial Pipe Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Foshan Lizheng Stainless Steel Industrial Pipe Co ltd filed Critical Foshan Lizheng Stainless Steel Industrial Pipe Co ltd
Priority to CN202011244369.9A priority Critical patent/CN112420841B/zh
Publication of CN112420841A publication Critical patent/CN112420841A/zh
Application granted granted Critical
Publication of CN112420841B publication Critical patent/CN112420841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Biophysics (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种神经元晶体管结构，包括：权重加和电路，包括并联的至少两个突触部、第一负微分电阻；各突触部的源极与第一负微分电阻的发射极分别连接至神经元晶体管的输出端；各突触部的漏极与第一负微分电阻的集电极分别连接至神经元晶体管的时钟电源端；阈值电路，包括突触缩放控制部和第二负微分电阻；突触缩放控制部的漏极与神经元晶体管的输出端连接、突触缩放控制部的源极与第二负微分电阻连接地；第一负微分电阻的发射极端与第二负微分电阻的集电端连接以作为神经元晶体管输出端；解决了现有技术中神经元晶体管功耗大的问题，优化了人工智能芯片的内部构造，以大幅度减少人工智能芯片的面积。

Description

负微分电阻电路以及神经元晶体管结构
技术领域
本发明涉及神经元晶体管技术领域，尤其涉及一种负微分电阻电路以及神经元晶体管结构。
背景技术
通用人工智能(Artificial general intelligence，AGI)芯片在图像分类、语言处理、语音识别等特定任务中具有非常广阔的应用前景。受大脑结构启发的非尖峰人工神经网络(ANNS)是目前的研究热点。
现有技术中ANNS芯片使用过程中存在的技术问题是：第一：芯片占用面积大，人工神经元晶体管功耗占比大；第二：这种AGI芯片具有冯诺依曼结构，基于现有的数字电路理论实现生物神经元加权求和后阈值运算的功能，故而电路结构还是相对复杂。
因此，使用一种具有插指结构的负微分电阻为基础，设计一个没有电容结构的神经元晶体管电路，通过多个神经元晶体管电路的相互连接，实现通用人工智能神经网络是至关重要的。
发明内容
本发明主要目的在于提供一种负微分电阻电路以及基于负微分电阻电路的神经元晶体管结构，旨在解决现有技术中通用人工智能芯片占用面积大，人工神经元晶体管功耗占比大以及响应速度慢的问题。
为实现上述目的，本发明提供一种金属氧化物半导体场效应管，至少包括一个折叠的插指结构，所述金属氧化物半导体场效应管包括：
P型衬底；
形成于所述P型衬底内的至少3个依次间隔排列的有源区；
位于每两个有源区之间间隔的衬底区域上方的栅极层；每个所述栅极层对应的MOS结构定义为插指结构；
其中，将其中一部分相互间隔的有源区相互电连接形成源极区，将剩余相互间隔的有源区相互电连接形成漏极区，所有栅极层相互电连接。
在一实施例中，所述有源区的数量为奇数，从而形成偶数数量的插指结构。
为实现上述目的，本发明还提供一种负微分电阻电路结构，所述负微分电阻电路结构设有发射极端、集电极端和基极端，所述负微分电阻电路结构包括：
第一N沟道金属氧化物半导体场效应管，自身栅极连接至所述基极端、并与自身漏极连接；
第二N沟道金属氧化物半导体场效应管，自身漏极与所述第一N沟道金属氧化物半导体场效应管的源极连接、自身栅极连接至所述集电极端、自身源极接发射极端；
第三N沟道金属氧化物半导体场效应管，自身栅极与所述第二N沟道金属氧化物半导体场效应管的漏极连接、自身源极接发射极端、自身漏极连接至所述集电极端。
在一实施例中，所述第二N沟道金属氧化物半导体场效应管、第三N沟道金属氧化物半导体场效应管均为上述所述的金属氧化物半导体场效应管。
在一实施例中，所述负微分电阻电路结构，还包括：
第四N沟道金属氧化物半导体场效应管，自身的栅极与漏极连接至所述集电极端、自身的源极接发射极端。
为实现上述目的，本发明还提供一种神经元晶体管结构，应用于神经元网络中，包括：权重加和电路，包括并联的至少两个突触部、第一负微分电阻；且各突触部为不同栅极宽度的N沟道金属氧化物半导体场效应管；所述各突触部的源极与第一负微分电阻的发射极分别连接至神经元晶体管的输出端；所述各突触部的漏极与第一负微分电阻的集电极分别连接至神经元晶体管的时钟电源端；
阈值电路，包括突触缩放控制部和第二负微分电阻；所述突触缩放控制部的漏极与神经元晶体管的输出端连接、突触缩放控制部的源极与第二负微分电阻连接地；
所述第一负微分电阻的发射极端与第二负微分电阻的集电极端连接以作为神经元晶体管输出端。
在一实施例中，所述至少两个突触部包括：第一突触部、第二突触部直至第i突触部；且第一突触部、第二突触部直至第i突触部的N沟道金属氧化物半导体场效应管的栅极宽度比值为1:2:……2i-1，其中i大于等于3。
在一实施例中，所述第一突触部、第二突触部直至第i突触部采用上述所述的金属氧化物半导体场效应管。
在一实施例中，所述神经元网络结构至少包括一个神经元晶体管。
为实现上述目的，本发明还提供一种神经元晶体管的应用方法，应用于上述任一项所述的神经元晶体管结构，其特征在于，包括：
从神经元晶体管时钟电源端输入时钟信号；
从突触部输入权重控制信号；
对所述权重控制信号进行加权求和并与预设阈值比较，大于预设阈值输出高电平，小于预设阈值输出低电平；
根据所述输出电压，可以调整突触缩放控制部的阈值电压以实现突触缩放。
本申请实施例中提供的负微分电阻电路以及神经元晶体管结构的技术方案，至少具有如下技术效果：
1、由于采用一种负微分电阻，该负微分电阻内部电路的连接关系为：第一N沟道金属氧化物半导体场效应管，自身栅极连接至所述基极端、并与自身漏极连接；第二N沟道金属氧化物半导体场效应管，自身漏极与所述第一N沟道金属氧化物半导体场效应管的源极连接、自身栅极连接至所述集电极端、自身源极接发射极端；第三N沟道金属氧化物半导体场效应管，自身栅极与所述第二N沟道金属氧化物半导体场效应管的漏极连接、自身源极接发射极端、自身漏极连接至所述集电极端，形成了一种设有发射极端、集电极端和基极端的负微分电阻，解决了现有技术中芯片占用面积大的问题，通过减少金属氧化物半导体场效应管的数量降低了芯片的占用面积。
2、由于采用一种神经元晶体管结构，该神经元晶体管采用权重加和电路以及阈值求和电路两部分，使用具有插指结构的负微分电阻设计了一个没有电容结构的神经元晶体管电路，解决了现有技术中电路结构复杂的问题，提高了神经元晶体管的响应速度，降低了神经元的功耗
附图说明
图1为金属氧化物半导体场效应管结构示意图；
图2为金属氧化物半导体场效应管插指结构示意图；
图3为Λ型负微分电阻电路结构连接示意图；
图4为N型负微分电阻电路结构连接示意图；
图5为神经元晶体管的工作原理图；
图6为神经元晶体管电路结构连接示意图；
图7为神经元晶体管的应用流程示意图；
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本申请为了解决现有技术中神经元晶体管功耗大的问题，采用了一种神经元晶体管结构，包括：权重加和电路，包括并联的至少两个突触部、第一负微分电阻；且各突触部为不同栅极宽度的N沟道金属氧化物半导体场效应管；各突触部的源极与第一负微分电阻的发射极分别连接至神经元晶体管的输出端；各突触部的漏极与第一负微分电阻的集电极分别连接至神经元晶体管的时钟电源端；阈值电路，包括突触缩放控制部和第二负微分电阻；突触缩放控制部的漏极与神经元晶体管的输出端连接、突触缩放控制部的源极与第二负微分电阻连接地；第一负微分电阻的发射极端与第二负微分电阻的集电极端连接以作为神经元晶体管输出端的技术方案；本申请还采用了一种具有插指结构的金属氧化物场效应管、负微分电阻电路结构以及神经元晶体管的应用方法，降低了神经元晶体管功耗大的问题，优化了人工智能芯片的内部构造，以大幅度减少人工智能芯片的面积。
为了更好地理解上述技术方案，下面将参照附图更详细地描述本申请的示例性实施例。虽然附图中显示了本申请的示例性实施例，然而应当理解，可以以各种形式实现本申请而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本申请，并且能够将本申请的范围完整的传达给本领域的技术人员。
如图1所示，图1金属氧化物半导体场效应管的工作原理为：
从漏极区到源极区的电流IDS见公式：
IDS＝QDSv
其中，QDS是沿电流方向的电荷密度，单位是C/m；v是电荷的运动速度，单位是m/s。
QDS＝WCox(UG-UTH)
图1中，W为金属氧化物半导体场效应管的宽度，单位为m；Cox乘以W表示的是总电容，Cox的单位为C/m；UG是栅极的电压，单位是V；UTH是沟道内电子浓度等于P型衬底不加偏压时的空穴浓度时的栅极电压，也被称为阈值电压，单位是V。
当漏极区电压大于零时，由于沟道电位在源极区为0V到漏极区UD之间变化，所以栅极区和沟道之间的局部电压差在UG到(UG-UD)之间变化，将沟道x点的电荷密度可以写成：
QDS(x)＝WCox[UG-U(x)-UTH]
其中U(x)为沟道中x处的电位。
从公式IDS＝QDSv得知，漏极区到源极区的电流IDS为：
IDS＝-WCox[UG-U(x)-UTH]v
图1所示的沟道中，“-”的插入是因为这是P型衬底，所以在栅压UG的作用下，沟道发生“反型”，沟道中的载流子是电子，v是沟道中的电子速度：
v＝μnE
μN是电子迁移率，E是电场，见公式：
E(x)＝-dU/dx
Figure BDA0002768337880000061
在满足边界条件时，U(0)＝0，U(L)＝UDS。两边同时乘以dx，进行积分，得到：
Figure BDA0002768337880000062
可见，IDS与W成比例，即：
Figure BDA0002768337880000063
因此，当W较大时，金属氧化物半导体场效应管被制作成折叠的插指结构，且当每个插指的W是固定的，那么插指的数量决定了金属氧化物半导体场效应管的总W，同时，插指的数量控制着神经元晶体管的权重，具体控制方式在神经元晶体管结构部分进行描述，这里不再赘述。
作为一种实现方式，可以如图2所示，图2为金属氧化物半导体场效应管插指结构示意图，该金属氧化物半导体场效应管至少包括一个及以上的折叠的插指结构，采用折叠的插指结构能够降低栅极的电阻，提高神经元晶体管电路的响应速度；所述插指结构是指折叠的金属氧化物半导体场效应管的栅极，当金属氧化物半导体场效应管的栅极宽度较大时，金属氧化物半导体场效应管被制作成折叠的插指结构，当金属氧化物半导体场效应管的栅极宽度固定时，插指的数量决定了金属氧化物半导体场效应管栅极的总宽度，栅极的宽度对应于插指的数量。例如，当金属氧化物半导体场效应管的栅极的宽度分别为240nm、1.8μm和1.8μm时，插指的数量分别是1、2、6。
所述金属氧化物半导体场效应管包括：P型衬底。
所述金属氧化物半导体场效应管还包括：至少3个依次间隔排列的有源区，该有源区位于P型衬底的内部，所述有源区为金属氧化物半导体场效应管的源极区或漏极区，所述源极区或漏极区是相互连接的，如图2所示，图2为具有两个折叠的插指结构的金属氧化物半导体场效应管，将其中一部分相互间隔的有源区相互电连接形成源极区，将剩余相互间隔的有源区相互电连接形成漏极区，所有栅极层相互电连接。
所述金属氧化物半导体场效应管还包括：栅极层，所述栅极层位于每两个有源区之间间隔的衬底区域上方，并将每个栅极层对应的MOS结构定义为插指结构，其中，插指结构的数量与有源区的数量相关，例如，当有源区的数量为奇数，形成偶数数量的插指结构，即如图2所示，当有源区的数量为3时，形成具有2个插指的插指结构；还可以为，当有源区的数量为偶数，形成奇数数量的插指结构。
由于采用将其中一部分相互间隔的有源区相互电连接形成源极区，将剩余相互间隔的有源区相互电连接形成漏极区，所有栅极层相互电连接，将每个所述栅极层对应的MOS结构定义为插指结构的技术方案，由于折叠结构，漏极区结电容比未折叠时要小得多，但是能够提供相同的宽长比W/L，而且由于栅极区的多晶硅的电阻率并不能完全忽略，多晶硅电阻由串联变成并联，电阻也会大幅减小。
基于同一发明构思，本发明还提供一种负微分电阻电路结构，该负微分电阻电路结构如图3所示，设有发射极端Ve、集电极端Vc和基极端Vb；所述负微分电阻电路结构中的金属氧化物半导体场效应管的数量至少包括3个，具体的，当金属氧化物半导体场效应管的数量为3个，形成如图3所示的Λ型负微分电阻电路结构，所述Λ型负微分电阻电路结构包括：第一N沟道金属氧化物半导体场效应管MN1、第二N沟道金属氧化物半导体场效应管MN2、第三N沟道金属氧化物半导体场效应管MN3，其中，第一N沟道金属氧化物半导体场效应管的栅极连接至所述基极端，并且第一N沟道金属氧化物半导体场效应管自身的基极与自身漏极连接；第二N沟道金属氧化物半导体场效应管的漏极与所述第一N沟道金属氧化物半导体场效应管的源极连接，第二N沟道金属氧化物半导体场效应管的栅极连接至所述集电极端，第二N沟道金属氧化物半导体场效应管自身的源极接发射极端；第三N沟道金属氧化物半导体场效应管的栅极与第二N沟道金属氧化物半导体场效应管的漏极连接，第三N沟道金属氧化物半导体场效应管的源极接发射极端，第三N沟道金属氧化物半导体场效应管自身的漏极连接至所述集电极端。
在Λ型负微分电阻电路结构中，第二N沟道金属氧化物半导体场效应管与第三N沟道金属氧化物半导体场效应管采用如图2所述的金属氧化物半导体场效应管，且第二N沟道金属氧化物半导体场效应管与第三N沟道金属氧化物半导体场效应管采用折叠的插指结构，其中，Λ型负微分电阻电路结构中第二N沟道金属氧化物半导体场效应管与第三N沟道金属氧化物半导体场效应管的栅极宽度分别是WMN2＝1.8μm、WMN3＝1.8μm，则第二N沟道金属氧化物半导体场效应管的插指数量为2、第三N沟道金属氧化物半导体场效应管的插指数量为6。
如图3所示的Λ型负微分电阻电路结构，Λ型负微分电阻产生负阻的过程是：Λ型负微分电阻发射极和衬底接地，Vb为固定的某一值时，当Vc为0，MN2栅极电压为0，未达到MN2的阈值电压UTH，MN2沟道中不存在电流。因此MN1的栅极和源极之间的电压与MN3的栅极和源极之间的电压之和为Vb；当Vc开始增大时，又由于MN1的电流并不能穿过MN3的栅极到达的沟道，所以MN1并不导通，Vb全部作用于MN3，测得的Ic是MN3的源漏电流。根据公式
Figure BDA0002768337880000091
随着Vc开始增大，MN3的源漏电流也开始增大；当Vc逐渐增大到与MN2的阈值电压UTH相当时，MN2和MN1均导通，电流通过MN2流向发射极端E；当Vc大于UTH2时，电流开始在MN1和MN2中流动。因此，第一N沟道金属氧化物半导体场效应管的栅极与源极电压VGS1增大，而第三N沟道金属氧化物半导体场效应管的栅极与源极电压VGS3＝Vb-VGS1必然减小，MN3中的电流必然减小，直到Vc值较大时，VGS3小于阈值，MN3关闭，电流为零，从而产生负阻。
当金属氧化物半导体场效应管的数量为4个，形成如图4所示的N型负微分电阻电路结构，所述N型负微分电阻电路结构包括：第一N沟道金属氧化物半导体场效应管MN1、第二N沟道金属氧化物半导体场效应管MN2、第三N沟道金属氧化物半导体场效应管MN3、第四N沟道金属氧化物半导体场效应管MN4；其中，第一N沟道金属氧化物半导体场效应管的栅极连接至所述基极端，并且第一N沟道金属氧化物半导体场效应管自身的基极与自身漏极连接；第二N沟道金属氧化物半导体场效应管的漏极与所述第一N沟道金属氧化物半导体场效应管的源极连接，第二N沟道金属氧化物半导体场效应管的栅极连接至所述集电极端，第二N沟道金属氧化物半导体场效应管自身的源极接发射极端；第三N沟道金属氧化物半导体场效应管的栅极与第二N沟道金属氧化物半导体场效应管的漏极连接，第三N沟道金属氧化物半导体场效应管的源极接发射极端，第三N沟道金属氧化物半导体场效应管自身的漏极连接至所述集电极端；第四N沟道金属氧化物半导体场效应管的栅极与自身的漏极连接至所述集电极端、第四N沟道金属氧化物半导体场效应管自身的源极接发射极端。
N型负微分电阻电路结构与Λ型负微分电阻电路结构类似，只是N型负微分电阻电路结构多了一个尺寸较大的第四N沟道金属氧化物半导体场效应管，其中，N型负微分电阻电路结构中各金属氧化物半导体场效应管的栅极宽度分别是WMN1＝240nm、WMN2＝1.8μm、WMN3＝1.8μm和WMN4＝1.8μm，插指的数量分别是1、2、6和30，同样满足负阻型逻辑电路的设计要求。
由于采用一种设有发射极端、集电极端和基极端的负微分电阻；该负微分电阻电路的连接形式包括Λ型或N型，其中，Λ型负微分电阻包括三个N沟道金属氧化物半导体场效应管，其电路的连接包括：第一N沟道金属氧化物半导体场效应管自身栅极连接至所述基极端、并与自身漏极连接；第二N沟道金属氧化物半导体场效应管自身漏极与所述第一N沟道金属氧化物半导体场效应管的源极连接、自身栅极连接至所述集电极端、自身源极接发射极端；第三N沟道金属氧化物半导体场效应管自身栅极与所述第二N沟道金属氧化物半导体场效应管的漏极连接、自身源极接发射极端、自身漏极连接至所述集电极端；N型负微分电阻包括四个N沟道金属氧化物半导体场效应管，在原来Λ型负微分电阻结构的基础上增加了第四N沟道金属氧化物半导体场效应管，第四N沟道金属氧化物半导体场效应管自身的栅极与漏极连接至所述集电极端、自身的源极接发射极端。解决了现有技术中芯片占用面积大的问题，通过减少金属氧化物半导体场效应管的数量降低了芯片的占用面积。
基于同一发明构思，本发明还提供一种神经元晶体管结构，应用于神经元网络中，该神经元网络包括一个甚至多个神经元晶体管，本申请以神经网络中包含一个神经元晶体管为例进行展开描述，其他多个神经元晶体管构成的神经网络与本申请所描述的一个神经元晶体管进行连接，这里不再赘述。
如图5所示，图5为神经元晶体管的工作原理图，神经元晶体管的工作原理为：神经元晶体管的功能是模拟生物神经元细胞，实现以下权重加和后与阈值比较的功能：
S＝∑Wixi(i＝1,2,3)
O＝μ(S-Lth)
其中Wi和xi(xi＝0或1)的乘积是Vg1，Vg2和Vg3三个输入端输入信号的权重值(i＝1，2，3)，S是权重加和，O是神经元晶体管的输出电压Vout，Lth是阈值。μ(S-Lth)是一个阶跃函数，S-Lth小于0时O等于0，当S-Lth大于0时O等于1，阈值是阈值电压的数字逻辑形式，且阈值由阈值电压控制；当输出Vout为高电平，用数字逻辑的“1”表示，当输出Vout为高电平，用数字逻辑的“0”表示。
神经元晶体管的结构包括如图6所示的神经元晶体管电路结构，本发明提供的神经元晶体管电路结构，应用于神经网络中，包括权重加和电路以及阈值电路。
其中，权重加和电路，包括并联的至少两个突触部、第一负微分电阻；具体的，所述至少两个突触部包括第一突触部、第二突触部直至第i突触部；且第一突触部、第二突触部直至第i突触部的N沟道金属氧化物半导体场效应管的栅极宽度比值为1:2:……2i-1，其中i大于等于3，所述第一突触部、第二突触部直至第i突触部采用如图2所示的金属氧化物半导体场效应管，所述突触部用于感知触发信号；各突触部为不同栅极宽度的N沟道金属氧化物半导体场效应管，各突触部即金属氧化物半导体场效应管的总宽度控制突触权重；权重加和可以简化为权重乘以各突触部栅极的输入电压信号(“0”或“1”)的总和，例如：若各突触部栅极的宽度均为1.8μm，且包含1个，2个和4个插指，则第一突触部、第二突触部直至第i突触部的N沟道金属氧化物半导体场效应管的栅极宽度比值为1：2：4，权重比也为1：2：4。在权重加和电路中，所述第一突触部、第二突触部直至第i突触部的源极连接至神经元晶体管的输出端，第一负微分电阻的发射极也连接至神经元晶体管的输出端；所述第一突触部、第二突触部直至第i突触部的漏极连接至神经元晶体管的时钟电源端，第一负微分电阻的集电极也连接至神经元晶体管的时钟电源端。
阈值电路，包括突触缩放控制部和第二负微分电阻；所述阈值电路的连接关系为：将突触缩放控制部的漏极与神经元晶体管的输出端连接、突触缩放控制部的源极与第二负微分电阻连接地。所述突触缩放控制部采用如图2所示的金属氧化物半导体场效应管，且突触控制部的阈值可以根据周围环境进行调节，使神经网络变得稳定。
权重加和电路与阈值电路的连接关系为：将第一负微分电阻的发射极端与第二负微分电阻的集电极端连接以作为神经元晶体管输出端，从而形成一个完整的神经元晶体管结构。
如图6所示，当输出断路的时候，流过第一负微分电阻与第二负微分电阻的电流相等，电路应该工作在类似于不稳定状态。当存在负载且权重加和电路中的电流大于阈值电路的电流时，多余的电流必须对电路输出的负载电容充电。当第一负微分电阻中的电流进一步增大，第二负微分电阻中的电流减小，导致输出电压对负载电容的影响进一步增大。最后输出电压保持在稳定的高电平状态，对应于数字逻辑的“1”。由于Vcon电压控制的金属氧化物半导体场效应管中会产生下拉电流，该电流必须在第一负微分电阻中流动，因此会在负微分电阻负载两端产生一个电压，进而使输出电压低于时钟电压VCC。
而权重加和电路中的电流与阈值电路的电流的大小关系由权重电压Vg1，Vg2和Vg3和阈值电压Vcon共同控制。当权重电压Vg1，Vg2和Vg3确定时，阈值电压Vcon增大，会导致阈值逻辑电路的电流增大，不会对负载充电，相当于输出断路。但是为了保证权重加和电路中的电流与阈值逻辑电路的电流的大小相等，则第一负微分电阻上的电流必须增大，导致输出点电压降低，输出电压保持在稳定的低电平状态，对应于数字逻辑的“0”，通过输出电压的数字逻辑状态，检测神经元晶体管的输出电压状态。
由于采用一种神经元晶体管结构，该神经元晶体管采用权重加和电路以及阈值求和电路两部分，其中，权重加和电路，包括并联的至少两个突触部、第一负微分电阻；且各突触部为不同栅极宽度的N沟道金属氧化物半导体场效应管；所述各突触部的源极与第一负微分电阻的发射极分别连接至神经元晶体管的输出端；所述各突触部的漏极与第一负微分电阻的集电极分别连接至神经元晶体管的时钟电源端；阈值电路，包括突触缩放控制部和第二负微分电阻；所述突触缩放控制部的漏极与神经元晶体管的输出端连接、突触缩放控制部的源极与第二负微分电阻连接地；所述第一负微分电阻的发射极端与第二负微分电阻的集电极端连接以作为神经元晶体管输出端，使用具有插指结构的负微分电阻设计了一个没有电容结构的神经元晶体管，解决了现有技术中电路结构复杂的问题，降低了神经元晶体管的功耗。
基于同一发明构思，本发明还提供一种神经元晶体管的应用方法，该神经元晶体管的应用方法应用于上述的神经元晶体管结构，如图7所示，图7为神经元晶体管的应用流程示意图，该神经元晶体管的应用具体包括以下步骤：
步骤S110，从神经元晶体管时钟电源端输入时钟信号。
在本实施例中，在神经元晶体管时钟电源端输入时钟信号，以控制神经元晶体管的工作状态，实现降低神经元晶体管的功耗。
步骤S120，从突触部输入权重控制信号。
步骤S130，对所述权重控制信号进行加权求和并与预设阈值比较，大于预设阈值输出高电平，小于预设阈值输出低电平。
步骤S140，根据所述输出电压，可以调整突触缩放控制部的阈值电压以实现突触缩放。
在本实施例中，突触缩放被定义为神经网络中某个神经元的阈值可以根据周围环境进行调节，其作用是使神经网络变得稳定，由于神经元所处的环境不稳定，需要神经元对保持较高的敏感度，可针对当前的环境条件进行调整，还可以从发生过的情况中学习并积累一定的经验，以更好地应对当前环境的变化。本申请中提出的神经元晶体管具有第一负微分电阻和第二负微分电阻，可以提高人工神经网络的灵敏度，在保持权重不变前提下，通过对所述权重控制信号进行加权求和并与预设阈值比较，大于预设阈值输出高电平，小于预设阈值输出低电平，根据输出电压，可以调整突触缩放控制部的阈值电压以实现突触缩放。
在本实施例中，在图6中，Vcon为阈值电压，Vout为神经元晶体管输出端，计算各突触部的输入权重控制信号的总和，例如，计算Vg1，Vg2和Vg3输入信号的总和；阈值可以由阈值电压控制，将阈值电压进行数字化处理，即由阈值电压控制时，阈值是阈值电压的数字逻辑形式，本申请中，在不同的第一负微分电阻基极端电压Vb(load)、第二负微分电阻基极端电压Vb(driver)情况下，阈值和阈值电压之间的关系如下表所示：
Figure BDA0002768337880000141
当各突触部的输入权重控制信号的总和超过阈值时，神经元晶体管输出端输出高电平控制信号；当各突触部的输入权重控制信号的总和没有超过阈值时，神经元晶体管输出端输出低电平控制信号。通过调整阈值电压从而实现突触缩放。
在其他实施例中，神经元晶体管可以由时钟信号控制也可以由数据控制，这主要取决于它连接在神经网络或者人工智能芯片中的位置和作用，而且该神经元结构也可以做出调整，例如增加或减少突触部的数目，调整第一负微分电阻基极端电压、第二负微分电阻基极端电压和神经元晶体管时钟电源端电压的大小等。
由于采用从神经元晶体管时钟电源端输入时钟信号，从突触部输入权重控制信号，对所述权重控制信号进行加权求和并与预设阈值比较，大于预设阈值输出高电平，小于预设阈值输出低电平，根据所述输出电压，可以调整突触缩放控制部的阈值电压以实现突触缩放。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种金属氧化物半导体场效应管，其特征在于，至少包括一个及以上的折叠的插指结构，所述金属氧化物半导体场效应管包括：
P型衬底；
形成于所述P型衬底内的至少3个依次间隔排列的有源区；
位于每两个有源区之间间隔的衬底区域上方的栅极层；每个所述栅极层对应的MOS结构定义为插指结构；
其中，将其中一部分相互间隔的有源区相互电连接形成源极区，将剩余相互间隔的有源区相互电连接形成漏极区，所有栅极层相互电连接。
2.如权利要求1所述的金属氧化物半导体场效应管，其特征在于，所述有源区的数量为奇数，从而形成偶数数量的插指结构。
3.一种负微分电阻电路结构，其特征在于，设有发射极端、集电极端和基极端，所述负微分电阻电路结构包括：
第一N沟道金属氧化物半导体场效应管，自身栅极连接至所述基极端、并与自身漏极连接；
第二N沟道金属氧化物半导体场效应管，自身漏极与所述第一N沟道金属氧化物半导体场效应管的源极连接、自身栅极连接至所述集电极端、自身源极接发射极端；
第三N沟道金属氧化物半导体场效应管，自身栅极与所述第二N沟道金属氧化物半导体场效应管的漏极连接、自身源极接发射极端、自身漏极连接至所述集电极端。
4.如权利要求3所述的负微分电阻电路结构，其特征在于，所述第二N沟道金属氧化物半导体场效应管、第三N沟道金属氧化物半导体场效应管均为权利要求1或2所述的金属氧化物半导体场效应管。
5.如权利要求3所述的负微分电阻电路结构，其特征在于，所述负微分电阻电路结构，还包括：
第四N沟道金属氧化物半导体场效应管，自身的栅极与漏极连接至所述集电极端、自身的源极接发射极端。
6.一种神经元晶体管结构，应用于神经网络中，其特征在于，包括：
权重加和电路，包括并联的至少两个突触部、第一负微分电阻；且各突触部为不同栅极宽度的N沟道金属氧化物半导体场效应管；所述各突触部的源极与第一负微分电阻的发射极分别连接至神经元晶体管的输出端；所述各突触部的漏极与第一负微分电阻的集电极分别连接至神经元晶体管的时钟电源端；
阈值电路，包括突触缩放控制部和第二负微分电阻；所述突触缩放控制部的漏极与神经元晶体管的输出端连接、突触缩放控制部的源极与第二负微分电阻连接地；
所述第一负微分电阻的发射极端与第二负微分电阻的集电极端连接以作为神经元晶体管输出端。
7.如权利要求6所述的神经元晶体管结构，其特征在于，所述至少两个突触部包括：第一突触部、第二突触部直至第i突触部；且第一突触部、第二突触部直至第i突触部的N沟道金属氧化物半导体场效应管的栅极宽度比值为1:2:……2i-1，其中i大于等于3。
8.如权利要求7所述的神经元晶体管结构，其特征在于，所述第一突触部、第二突触部直至第i突触部采用权利要求1或2所述的金属氧化物半导体场效应管。
9.如权利要求8所述的神经元晶体管结构，其特征在于，所述神经网络至少包括一个神经元晶体管。
10.一种神经元晶体管的应用方法，应用于权利要求6-8任一项所述的神经元晶体管结构，其特征在于，包括：
从神经元晶体管时钟电源端输入时钟信号；
从突触部输入权重控制信号；
对所述权重控制信号进行加权求和并与预设阈值比较，大于预设阈值输出高电平，小于预设阈值输出低电平；
根据所述输出电压，可以调整突触缩放控制部的阈值电压以实现突触缩放。
CN202011244369.9A 2020-11-09 2020-11-09 负微分电阻电路以及神经元晶体管结构 Active CN112420841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011244369.9A CN112420841B (zh) 2020-11-09 2020-11-09 负微分电阻电路以及神经元晶体管结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011244369.9A CN112420841B (zh) 2020-11-09 2020-11-09 负微分电阻电路以及神经元晶体管结构

Publications (2)

Publication Number Publication Date
CN112420841A true CN112420841A (zh) 2021-02-26
CN112420841B CN112420841B (zh) 2023-12-01

Family

ID=74781167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011244369.9A Active CN112420841B (zh) 2020-11-09 2020-11-09 负微分电阻电路以及神经元晶体管结构

Country Status (1)

Country Link
CN (1) CN112420841B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022197276A1 (en) * 2021-03-19 2022-09-22 Tobb Ekonomi̇ Ve Teknoloji̇ Üni̇versi̇tesi̇ A soma circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621336A (en) * 1989-06-02 1997-04-15 Shibata; Tadashi Neuron circuit
JPH1198004A (ja) * 1997-09-17 1999-04-09 Nippon Telegr & Teleph Corp <Ntt> 半導体回路
CN1421927A (zh) * 2001-11-30 2003-06-04 株式会社日立制作所 半导体器件
TWM404543U (en) * 2010-03-18 2011-05-21 Univ Kun Shan AND and NAND logic gates with negative differential resistance circuit architecture features
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621336A (en) * 1989-06-02 1997-04-15 Shibata; Tadashi Neuron circuit
JPH1198004A (ja) * 1997-09-17 1999-04-09 Nippon Telegr & Teleph Corp <Ntt> 半導体回路
CN1421927A (zh) * 2001-11-30 2003-06-04 株式会社日立制作所 半导体器件
TWM404543U (en) * 2010-03-18 2011-05-21 Univ Kun Shan AND and NAND logic gates with negative differential resistance circuit architecture features
CN106910773A (zh) * 2017-02-21 2017-06-30 南京大学 多栅极神经元晶体管及其制备方法和构成的神经网络

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DONG-SHONG LIANG 等: "The Design of MOS-NDR-Based Cellular Neural Network", 《THE 2006 IEEE INTERNATIONAL JOINT CONFERENCE ON NEURAL NETWORK PROCEEDINGS》 *
DONG-SHONG LIANG 等: "The Design of MOS-NDR-Based Cellular Neural Network", 《THE 2006 IEEE INTERNATIONAL JOINT CONFERENCE ON NEURAL NETWORK PROCEEDINGS》, 30 October 2006 (2006-10-30), pages 1033 - 1035 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022197276A1 (en) * 2021-03-19 2022-09-22 Tobb Ekonomi̇ Ve Teknoloji̇ Üni̇versi̇tesi̇ A soma circuit

Also Published As

Publication number Publication date
CN112420841B (zh) 2023-12-01

Similar Documents

Publication Publication Date Title
CN108734271B (zh) 神经形态权重单元及其形成的方法以及人工神经网络
US6829598B2 (en) Method and apparatus for modeling a neural synapse function by utilizing a single conventional MOSFET
JP3289748B2 (ja) 半導体装置
US10741611B1 (en) Resistive processing units with complementary metal-oxide-semiconductor non-volatile analog memory
CN110991629B (zh) 一种基于忆阻器的神经元电路
Ascoli et al. Robust simulation of a TaO memristor model
Joo et al. Energy-and area-efficient CMOS synapse and neuron for spiking neural networks with STDP learning
CN112420841B (zh) 负微分电阻电路以及神经元晶体管结构
Liu et al. The circuit realization of a neuromorphic computing system with memristor-based synapse design
Han et al. Investigation of leaky characteristic in a single-transistor-based leaky integrate-and-fire neuron
KR20210023277A (ko) 단일 게이트의 피드백 전계효과 전자소자를 이용하는 축적 및 발화 뉴런회로
Gnawali et al. Low power artificial neural network architecture
Scott et al. A flash-based current-mode IC to realize quantized neural networks
Young et al. On the impact of approximate computation in an analog DeSTIN architecture
US20190251430A1 (en) Mixed signal cmos rpu with digital weight storage
TW200300901A (en) Synapse element with learning function and semiconductor integrated circuit device including the synapse element
Akbari et al. An adjustable 0.3 V current winner‐take‐all circuit for analogue neural networks
US20200394020A1 (en) Arithmetic device
Harada et al. A time-domain analog weighted-sum calculation circuit using ferroelectric-gate field-effect transistors for artificial intelligence processors
Song et al. Integrate-and-fire neuron circuit with synaptic off-current blocking operation
US11782680B2 (en) Arithmetic logic unit, multiply-accumulate operation device, multiply-accumulate operation circuit, and multiply-accumulate operation system
WO2018186390A1 (ja) 半導体装置
Palit et al. Cellular neural networks for image analysis using steep slope devices
Zhao et al. Silicon neuron transistor based on CMOS negative differential resistance (NDR)
CN109242095B (zh) 电荷注入式神经元网络阵列

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 701, Building 7, Wanwanyang Chuangyou Park, No. 82, Wuxing Section, Xiaotang Industrial Avenue, Shishan Town, Nanhai District, Foshan City, Guangdong Province, 528000 (Residence Declaration)

Applicant after: Foshan Lizheng Intelligent Equipment Co.,Ltd.

Address before: No.1, baishangang, No.321 national highway, Mubei village committee, Shishan muyuan village, Nanhai District, Foshan City, Guangdong Province, 528200

Applicant before: Foshan Lizheng Stainless Steel Industrial Pipe Co.,Ltd.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231026

Address after: 518000, Building 5, 209, Shenzhen Software Industry Base, No. 11, 13, and 15 Haitian 1st Road, Binhai Community, Yuehai Street, Nanshan District, Shenzhen, Guangdong Province

Applicant after: Shenzhen Bite Cross border Technology Co.,Ltd.

Address before: Room 701, Building 7, Wanwanyang Chuangyou Park, No. 82, Wuxing Section, Xiaotang Industrial Avenue, Shishan Town, Nanhai District, Foshan City, Guangdong Province, 528000 (Residence Declaration)

Applicant before: Foshan Lizheng Intelligent Equipment Co.,Ltd.

GR01 Patent grant
GR01 Patent grant