WO2018186390A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2018186390A1
WO2018186390A1 PCT/JP2018/014251 JP2018014251W WO2018186390A1 WO 2018186390 A1 WO2018186390 A1 WO 2018186390A1 JP 2018014251 W JP2018014251 W JP 2018014251W WO 2018186390 A1 WO2018186390 A1 WO 2018186390A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
circuit
output
inverter
input
Prior art date
Application number
PCT/JP2018/014251
Other languages
English (en)
French (fr)
Inventor
悠介 酒見
崇 河野
Original Assignee
日本電気株式会社
国立大学法人東京大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社, 国立大学法人東京大学 filed Critical 日本電気株式会社
Priority to JP2019511256A priority Critical patent/JPWO2018186390A1/ja
Priority to US16/500,996 priority patent/US11468248B2/en
Publication of WO2018186390A1 publication Critical patent/WO2018186390A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
    • G06G7/60—Analogue computers for specific processes, systems or devices, e.g. simulators for living beings, e.g. their nervous systems ; for problems in the medical field
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only

Definitions

  • a neuromorphological system refers to an information processing system constructed by obtaining a hint from information processing of the cranial nervous system or imitating it. By using a neuromorphological system, it is expected that information processing that is difficult with an existing digital computer is efficiently executed.
  • a silicon neural network that is one of the neuromorphological systems is a circuit that reproduces the electrophysiological activity of a neural network.
  • a silicon neural network is a combination of a number of silicon neuron circuits connected through a silicon synapse circuit. By building an electronic neural network, a silicon neural network can reproduce electrical activity equivalent to that of a neural network in real time or faster.
  • ion channels of nerve cells often have sigmoid function characteristics with respect to membrane potential and the like.
  • the sigmoid function is used in a mathematical model of neural activity.
  • a Hodgkin Huxley model which is a standard neuron firing model, is known as a specific example in which an ion channel of a nerve cell has a sigmoid function characteristic with respect to a membrane potential or the like.
  • the Hodgkin Huxley model when the activation variable of the sodium ion channel is set to m and h, and the activation variable of the potassium ion channel is set to n, these changes to the membrane potential are sigmoid function as shown in FIG. It is shown that it is changing.
  • the sigmoid function is A function having a nonlinear input / output characteristic represented by
  • sigmoid function means having a non-linear characteristic like a sigmoid function.
  • the above function is raised to a power such as 1/2 power It is said that the function represented by is also a sigmoid function.
  • FIG. 2 is a diagram illustrating a sigmoid function or a sigmoid function.
  • the symbol A indicates a sigmoid function
  • the symbol B indicates a sigmoid decrease function
  • the symbol C indicates a square root of the sigmoid function (reference A).
  • an f v circuit and a g v circuit are circuits having sigmoid function input / output characteristics.
  • F v in Fig. 5 is implemented by a differential pair amplifier shown in FIG. 3, g v is implemented in a cascode circuit shown in FIG.
  • I av is a constant current source.
  • C is a capacitor and holds the membrane potential V.
  • this silicon neuron circuit can receive the stimulation current I stim from other neurons, for example.
  • the silicon neuron circuit of FIG. 5 uses a MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) in the subthreshold region to suppress the amount of current and achieve low power consumption.
  • MOSFET Metal-Oxide-Semiconductor Field Effect Transistor
  • Silicon neuron circuits are expected to be implemented with analog circuits with small circuit scale and low power consumption. Silicon neuron circuits are required to have higher integration and further improved power efficiency.
  • an analog circuit requires more circuit accuracy than a digital circuit. Therefore, the analog circuit has a lower manufacturing error tolerance of each element constituting the circuit than the digital circuit. As a result, there is a problem that analog circuits are difficult to manufacture using highly integrated processes such as those used in digital circuits.
  • analog circuits that are driven in the subthreshold region are generally highly temperature dependent.
  • integrated circuits such as computer chips are assumed to be used in various environments. Therefore, an integrated circuit such as a computer chip is desired to function normally in the widest possible temperature range.
  • an object of the present invention is to provide a semiconductor device that has a high degree of integration and high temperature resistance and is designed to save power.
  • the semiconductor device includes an input unit to which a voltage is applied, a current output unit that outputs a high level current or a low level current according to the voltage applied to the input unit, and the high level from the current output unit.
  • a stochastic circuit that changes a probability that a current or the low-level current is output according to a sigmoid function used in a mathematical model of neural activity with respect to a voltage applied to the input means.
  • the present invention it is possible to provide a semiconductor device having a high degree of integration and a high temperature resistance and saving power.
  • FIG. 27 is a diagram illustrating a simulation of an output voltage of the bistable circuit at various leak adjustment voltages V leak of the bistable circuit of FIG. 26.
  • FIG. 7 is a diagram showing an example of a schematic configuration of a circuit having sigmoid function input / output characteristics of the semiconductor device according to the embodiment of the present invention.
  • FIG. 8 is a diagram showing the output current when the input voltage is constant in the circuit having the sigmoid function input / output characteristics of the semiconductor device according to the embodiment of the present invention.
  • the circuit having a sigmoid function specific input-output characteristics of the semiconductor device according to the present embodiment, with respect to the input voltage V in one or more A circuit (hereinafter, referred to as stochastic circuit A.) are connected in parallel.
  • stochastic means stochastic.
  • Each stochastic circuit A with input voltage v in, and generates an output current i out.
  • the output current i out of each stochastic circuit A with respect to time t has a magnitude of i H or i L.
  • Each stochastic circuit A is defined as a circuit in which the probability of output of i H or i L of the output current i out increases or decreases with respect to the input voltage vin in a sigmoid function.
  • Stochastic circuit A which is connected in parallel with the input voltage v in operate independently.
  • the output impedance of the stochastic circuit A is sufficiently large, or is designed in consideration of a finite output impedance.
  • the circuit shown in FIG. 7 is supposed to reduce noise caused by stochastic operation. Further, by adding the output current i out of each stochastic circuit A, the circuit shown in FIG. 7 can reduce the temperature dependency of the analog output and the requirement for circuit accuracy.
  • the stochastic circuit A has a CMOS (Complementary MOS) configuration.
  • CMOS Complementary MOS
  • the stochastic circuit A is configured to be able to suppress power consumption except when the output current i out changes to an output level such as i H or i L.
  • FIG. 9 is a diagram illustrating an example of a stochastic circuit configuration that configures a circuit having sigmoid function input / output characteristics of the semiconductor device of the first embodiment.
  • the stochastic circuit A is configured as shown in FIG.
  • the stochastic circuit A includes a B circuit (hereinafter referred to as a bistable circuit B), a noise introducing unit that applies noise to the bistable circuit B, and a C circuit.
  • the B circuit has a stable state in which V H or V L is output as the output voltage V out .
  • the output voltage V out is the noise (noise) applied from the noise introduction part are configured to transition between states of the V H or V L. Furthermore, the probability that the output voltage V out becomes V H or V L is a controllable configuration with an external voltage (input voltage) V in.
  • the C circuit is a circuit that converts a voltage into a current.
  • the output voltage V out for the time t of the bistable circuit B in accordance with the input voltage V in, and outputs either of the voltage V H or V L stochastically.
  • the C circuit converts the voltage output from the B circuit into a current.
  • the output voltage is V H or V L
  • the C circuit outputs a current of I H or I L.
  • the behavior of the bistable circuit B can be expressed by the dynamic system on the potential described with reference to FIG.
  • the dynamic system can exist stably at one local minimum ⁇ or the other local minimum ⁇ .
  • the bistable circuit B outputs V H in the ⁇ state and outputs V L in the ⁇ state.
  • FIG. 11 is a diagram illustrating an example of a stochastic circuit that forms a circuit having input / output characteristics of a sigmoid function of the semiconductor device according to the second embodiment.
  • the bistable circuit B is constituted by a flip-flop circuit in which inverters are connected. Inverter 1 used in the flip-flop circuit, or for an inverter 1 and the inverter 2, by applying a bias voltage (input voltage) V in, as shown in FIG. 12, the input-output characteristic of the inverter is changed.
  • FIG. 12 is a diagram showing the inverter input / output characteristics constituting the flip-flop circuit of FIG.
  • the state in the vicinity of each stable point ( ⁇ , ⁇ ) is toward the stable point.
  • the stability can be determined by, for example, the position of the saddle point (intersection point S). The closer the saddle point (intersection point S), the lower the stability.
  • the horizontal axis represents the input voltage V in
  • the vertical axis in FIG. 17 that the average value of the output voltage V out of the bistable circuit when changing the input voltage V in of the bistable circuit of Figure 15 Show.
  • the average value of the output voltage V out is, it can be seen to have a sigmoid function nonlinearity with respect to the input voltage V in.
  • the horizontal axis represents the input voltage V in
  • the vertical axis in FIG. 18 those expressed as a temperature characteristic the mean value of the output voltage V out when changing the input voltage V in of the bistable circuit of Figure 15 Show.
  • a solid line indicates a change due to 17 ° C.
  • a dotted line indicates a change due to 27 ° C.
  • a broken line indicates a change due to 37 ° C.
  • the average value of the output voltage Vout is hardly changed even when the temperature is changed. This shows that the bistable circuit has high temperature stability.
  • FIG. 19 is a diagram showing an example of a stochastic circuit configuration that constitutes a circuit having sigmoid function input / output characteristics of the semiconductor device according to the fourth embodiment, and is configured by a flip-flop circuit in which inverters are connected. . Inverter 3, or characteristics of the inverter is changed by applying a bias voltage (input voltage) V in respect an inverter 3 and the inverter 4.
  • the state of the flip-flop in FIG. 19 has a stable point ( ⁇ , ⁇ ) and saddle point (S) with V out and V out (NOT) as variables, as shown in FIG. Can be understood with a two-dimensional dynamics system.
  • input-output characteristics of the inverter is changed by changing the second embodiment similarly to the bias voltage (input voltage) V in. That is, the stability of the stable point ⁇ and the stable point ⁇ can be changed by changing the position of the saddle point S in the dynamic system.
  • the output current i out is very low when V out and V out (NOT) are Gnd and V dd , respectively, and the output current i is stable when V out and V out (NOT) are V dd and Gnd, respectively.
  • the current i out is high.
  • V out varies sigmoid function manner by the probability the input voltage V in showing the V dd.
  • the average output current i out by the input voltage V in is changed sigmoid function manner.
  • FIG. 23 shows a simulation of the average output voltage of the bistable circuit when changing the input voltage V in of the bistable circuit of Figure 22.
  • FIG. 24 is a diagram showing an example of a stochastic circuit constituting the circuit having the sigmoid function input / output characteristics of the semiconductor device according to the sixth embodiment, which is constituted by a flip-flop circuit in which inverters are connected.
  • An input voltage V in the output current i out are respectively connected to another inverter and the bias voltage V b for adjusting the magnitude of the output current i out is, the PMOS of the gate voltages of the inverter flowing through the output current i out is It is connected.
  • V out is stochastically indicates Gnd or V dd
  • the output current i out when V out is shows V dd becomes high.
  • the probability that V out indicates V dd is, by changing the stability of the flip-flop circuit, a sigmoid function to vary with the value of the input voltage V in. Further, the magnitude of the output current i out is adjusted by the bias voltage V b .
  • FIG. 26 is a diagram illustrating an example of a stochastic circuit configuration that configures a circuit having input / output characteristics of a sigmoid function of the semiconductor device according to the eighth embodiment.
  • the leak element leak used in the configuration of the seventh embodiment is mounted with a MOSFET.
  • FIG. 27 shows the result of a simulation of the output voltage Vout when the leak adjustment voltage Vleak is changed from 350 mV to 400 mV.
  • FIG. 7 is a basic configuration, between the input voltage V in and stochastic circuit A, which is an example of a configuration of inserting a circuit D for changing the sigmoid function specific input-output characteristics.
  • Input voltage V in is input to the circuit D
  • the output voltage V'in the circuit D is input to the stochastic circuit A.
  • the circuit D is composed of a voltage dividing circuit using a capacitor. Therefore, it is possible to suppress the loss of power consumption due to the leakage of direct current as much as possible.
  • the circuit shape of the sigmoid function can be changed.
  • FIG. 30 is an example of a circuit in which the circuit C described in the first embodiment (FIG. 9) is configured by a MOSFET. Specifically, the output voltage Vout of the bistable circuit B is connected to the gate terminal of the MOSFET, the output current Iout of the circuit C is connected to the source terminal of the MOSFET, and the power supply voltage Vdd of the MOSFET is connected to the drain terminal.
  • the output voltage Vout is an on / off signal of the power supply voltage Vdd or Gnd (ground voltage). Therefore, it is possible to output current I out flowing through the MOSFET can not have a linearity with respect to the gate voltage to obtain an output current I out that depends on the average voltage of the output voltage V out.
  • This circuit can be mounted with a simple configuration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mathematical Physics (AREA)
  • General Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • General Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Molecular Biology (AREA)
  • Manufacturing & Machinery (AREA)
  • Neurosurgery (AREA)
  • Physiology (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

電圧が印加される入力部１と、入力部１に印加された電圧に応じてハイレベル電流又はローレベル電流を出力する電流出力部３と、電流出力部３からハイレベル電流又はローレベル電流が出力される確率を、入力部１に印加される電圧に対して神経活動の数理モデルで用いられるシグモイド関数にしたがって変化させるストカスティック回路部２と、を備える。

Description

半導体装置
　本発明は、半導体装置に関し、特に神経形態学的アナログ回路の構成要素として使用できる半導体装置に関する。
　神経形態学的システムとは、脳神経系の情報処理からヒントを得て、又はそれを模倣することにより構築された情報処理システムのことをいう。神経形態学的システムを用いることにより、既存のデジタルコンピュータでは難しい情報処理が、効率的に実行されることが期待されている。
　神経形態学的システムの一つであるシリコン神経ネットワークは、神経ネットワークの電気生理学的活動を再現する回路である。シリコン神経ネットワークは、多数のシリコンニューロン回路がシリコンシナプス回路を介して結合したものである。電子回路版神経ネットワークを築くことにより、シリコン神経ネットワークは、神経ネットワークと同等の電気活動をリアルタイム又はそれ以上の速度で再現することが可能である。
　しかし、シリコン神経ネットワークを用いて認知機能などの高次機能を実現するためには、多数のニューロンを１チップ又はマルチチップ内に集積する必要がある。ここで、ニューロンとは、神経系を構成する細胞のことをいう。ニューロンの機能は、情報処理と情報伝達に特化しており、動物に特有のものである。
　多数のニューロンを１チップ又はマルチチップ内に集積するためには、実用化へ向けた集積度の向上、消費電力の低減、温度安定性の向上、及び製造バラつきに対するロバスト性などが要求される。ここで、ロバスト性とは、応力や環境の変化といった外乱の影響によって変化することを阻止する内的な仕組みの向上のことをいう。
　神経細胞のイオンチャネルは、多くの場合、膜電位などに対してシグモイド関数的な特性を持つことが知られている。シグモイド関数とは、神経活動の数理モデルなどで用いられるものである。神経細胞のイオンチャネルが膜電位などに対してシグモイド関数的な特性を有する具体例として、標準的なニューロン発火モデルであるホジキンハクスレイモデルが知られている。
　ホジキンハクスレイモデルでは、ナトリウムイオンチャネルの活性化変数をｍ、ｈとし、カリウムイオンチャネルの活性化変数をｎとしたとき、これらの膜電位に対する変化は、図１に示すようなシグモイド関数的な変化をしていることが示されている。図１は、ニューロン発火の標準的なモデルであるホジキンハクスレイモデルにおける様々な活性化変数の膜電位に対する変化を示す図である。シリコン神経ネットワーク回路において、シグモイド関数的な入出力特性を持つ回路は基盤的な役割を担っている。
　ここでシグモイド関数とは、
Figure JPOXMLDOC01-appb-M000002
 で表わされる非線形な入出力特性を持つ関数である。
　また、シグモイド関数的とは、シグモイド関数のような非線形特性を持つことをいう。例えば、上記関数を１／２乗など累乗化した
Figure JPOXMLDOC01-appb-M000003
 で表されるような関数もシグモイド関数的であるという。
　また、増加関数だけでなく、減少関数もシグモイド関数的という。これら関数をｙ＝ｆ（ｘ）としてプロットしたものを図２に示す。図２は、シグモイド関数、又はシグモイド関数的な関数を示す図である。図２において、符号Ａはシグモイド関数、符号Ｂはシグモイド減少関数、符号Ｃはシグモイド関数（符号Ａ）の平方根をそれぞれ示している。
　非特許文献１では、入出力に図２に示されるようなシグモイド関数的な特性をもつ素子が用いられている。そして、非特許文献１には、図３に示す差動対増幅器や、図４に示すカスコード回路で実現される非線形回路を組み合わせて、図５に示すような、シリコンニューロン回路を実現する技術が開示されている。
　図５において、ｆｖ回路、ｇｖ回路は、シグモイド関数的な入出力特性をもつ回路である。図５におけるｆｖは、図３に示す差動対増幅器で実装されており、ｇｖは、図４に示すカスコード回路で実装されている。図５において、Ｉａｖは定電流源である。また、Ｃはキャパシタであり膜電位Ｖを保持している。さらに、このシリコンニューロン回路は、例えば、他のニューロンなどから刺激電流Ｉｓｔｉｍを受け取ることができる。図５のシリコンニューロン回路は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）をサブスレショルド領域で用いることによって電流量を抑え、低消費電力化を実現している。
　また、ノイズを用いた回路技術として、ストカスティックレゾナンスという現象を利用したストカスティックロジックゲートが非特許文献２において報告されている。図６には、実線及び破線で示されたポテンシャルの各々が、異なる安定性を有することが示されている。図６に示す各ポテンシャルは、異なる二つの安定状態（α、β）を有する動力学系ポテンシャルである。充分な量のノイズが存在する場合、破線で示されたポテンシャルにおいて安定点βにおける滞在確率が安定点αにおける滞在確率よりも大きくなることが開示されている。さらに、特許文献１には、ＳＲＡＭ（Static Random Access Memory）のビットエラーを恣意的に起こすことでアニーリング計算を実現する技術が開示されている。
特開２０１６－０５１４９１号公報
T. Kohno and K. Aihara, "A qualitative-modeling-based low power silicon nerve membrane", International Conference on Electronics, Circuits and Systems, ICECS (2014). K. Murali, et al., "Reliable logic circuit elements that exploit nonlinearity in the Presence of a Noise Floor " , Phys. Rev. Lett. 102, 104101 (2009).
　シリコンニューロン回路は、回路規模や消費電力が小さいアナログ回路での実装が期待されている。そして、シリコンニューロン回路は、集積度の向上や、電力効率のさらなる向上が求められている。しかしながら、一般的に、アナログ回路は、デジタル回路と比較して回路の精度がより求められる。したがって、アナログ回路は、回路を構成する各要素の製造誤差許容度が、デジタル回路と比較して低い。その結果、アナログ回路は、デジタル回路で用いられるような高集積プロセスを用いて製造することが困難であるという問題がある。
　さらに、アナログ回路のうち、特に、サブスレショルド領域で駆動するアナログ回路は、一般的に温度依存性が大きいことが知られている。しかしながら、コンピュータチップなどの集積回路は、様々な環境下で用いられることが想定される。したがって、コンピュータチップなどの集積回路は、できる限り広い温度範囲において正常に機能することが望まれている。
　本発明の目的は、上記課題を鑑み、集積度と温度耐性が高く、かつ、省電力化を図った半導体装置を提供することにある。
　本発明の半導体装置は、電圧が印加される入力手段と、前記入力手段に印加された電圧に応じてハイレベル電流又はローレベル電流を出力する電流出力手段と、前記電流出力手段から前記ハイレベル電流又は前記ローレベル電流が出力される確率を、前記入力手段に印加される電圧に対して神経活動の数理モデルで用いられるシグモイド関数にしたがって変化させるストカスティック回路と、を備える。
　本発明によれば、集積度と温度耐性が高く、かつ、省電力化を図った半導体装置を提供できる。
ニューロン発火の標準的なモデルであるホジキンハクスレイモデルにおける様々な活性化変数の膜電位に対する変化を示す図である。 シグモイド関数、又はシグモイド関数的な関数を示す図である。 シリコンニューロン回路を実現する技術である非線形回路（差動増幅器）を示す図である。 シリコンニューロン回路を実現する技術である非線形回路（カスコード回路）を示す図である。 シリコンニューロン回路を実現する技術の一例を示す図である。 異なる二つの安定状態を有する動力学系ポテンシャルを示す例の図である。 本発明の実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路の概略構成の一例を示す図である。 本発明の実施形態の半導体装置のシグモイド関数的な入出力特性を有する回路において、入力電圧が一定のときの出力電流の例を示す図である。 本発明の第１実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。 図９の双安定回路の入力電圧に応じて出力される出力電圧の例を示す図である。 本発明の第２実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。 図１１のフリップフロップ回路のインバーターの入出力特性を示す図である。 図１１のフリップフロップ回路を２次元の動力学系で示した図である。 図１１のフリップフロップ回路の動力学系が変化することを説明する図である。 本発明の第３実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成する双安定回路の構成の一例を示す図である。 図１５の双安定回路の入力電圧を変化させたときの双安定回路の出力電圧のシミュレーションを示す図である。 図１５の双安定回路の入力電圧を変化させたときの双安定回路の出力電圧の平均値を示す図である。 図１５の双安定回路の入力電圧を変化させたときの出力電圧の平均値の温度依存性を示す図である。 本発明の第４実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。 図１９の双安定回路の入力電圧に応じて出力される出力電圧の例を示す図である。 図１９の双安定回路の入力電圧に応じて出力される出力電流の例を示す図である。 本発明の第５実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。 図２２の双安定回路の入力電圧を変化させたときの双安定回路の出力電圧の平均値のシミュレーション結果を示す図である。 本発明の第６実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。 本発明の第７実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。 本発明の第８実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。 図２６の双安定回路の様々なリーク調整電圧Ｖｌｅａｋにおける双安定回路の出力電圧のシミュレーションを示す図である。 本発明の実施形態による半導体装置の入力電圧とストカスティック回路との間に、シグモイド関数的な入出力特性を変化させる回路Ｄを挿入した構成の一例を示す図である。 本発明の第１０実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路の入力に実装される回路の一例を示す図である。 本発明の第１１実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。 本発明の第１２実施形態による半導体装置の構成の一例を示す図である。
　以下、本発明の実施形態について図面を参照して説明する。
　本発明の具体的な実施形態の説明の前に、本実施形態の基本的な構成について図７及び図８を用いて説明する。図７は、本発明の実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路の概略構成の一例を示す図である。図８は、本発明の実施形態の半導体装置のシグモイド関数的な入出力特性を有する回路において、入力電圧が一定のときの出力電流を示す図である。
　図７に示すように、本実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路は、入力電圧Ｖｉｎに対して、一つ以上のＡ回路（以下、ストカスティック回路Ａという。）が並列に接続された構成である。ここで、ストカスティックとは、確率的であることを意味する。
　各々のストカスティック回路Ａは、入力電圧ｖｉｎに応じて、出力電流ｉｏｕｔを発生させる。図８に示すように、各ストカスティック回路Ａの時刻ｔに対する出力電流ｉｏｕｔは、ｉＨ又はｉＬの大きさとなる。各ストカスティック回路Ａは、出力電流ｉｏｕｔのｉＨ又はｉＬが出力される確率が、入力電圧ｖｉｎに対して、シグモイド関数的に大きくなる又は小さくなる回路として定義される。
　入力電圧ｖｉｎに対して並列に接続されたストカスティック回路Ａは、それぞれ独立に動作する。ストカスティック回路Ａの出力インピーダンスは十分に大きいものとなっている、又は、有限な出力インピーダンスも考慮に入れた設計となっている。各ストカスティック回路Ａの出力電流ｉｏｕｔは加算され、総出力電流Ｉｏｕｔ＝ｉｏｕｔ＋ｉｏｕｔ＋ｉｏｕｔ＋・・・＋ｉｏｕｔを出力する構成となっている。各ストカスティック回路Ａの出力電流ｉｏｕｔを加算することにより、図７に示す回路は、確率的な動作に起因するノイズを低減することとしている。また、各ストカスティック回路Ａの出力電流ｉｏｕｔを加算することにより、図７に示す回路は、アナログ出力の温度依存性や回路精度の要求を下げることができる。さらに、ストカスティック回路ＡはＣＭＯＳ（Complementary MOS）構成である。これにより、ストカスティック回路Ａは、出力電流ｉｏｕｔがｉＨ又はｉＬといった出力レベルに変化するとき以外の電力消費を抑えることができる構成となっている。
　（第１実施形態）
　（構造）
　次に、本発明の第１実施形態による半導体装置を構成するストカスティック回路の構成について説明する。図９は、第１実施形態の半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。ストカスティック回路Ａを、図９に示すような構成とする。ストカスティック回路Ａは、Ｂ回路（以下、双安定回路Ｂという。）と、双安定回路Ｂに対してノイズを印加するノイズ導入部と、Ｃ回路とから構成される。Ｂ回路は、後述するように、出力電圧ＶｏｕｔとしてＶＨ又はＶＬを出力する安定状態を有している。また、出力電圧Ｖｏｕｔは、ノイズ導入部から印加されるノイズ（ｎｏｉｓｅ）によって、ＶＨ又はＶＬの状態間を遷移する構成となっている。さらに、出力電圧ＶｏｕｔがＶＨ又はＶＬとなる確率は、外部電圧（入力電圧）Ｖｉｎを用いて制御可能な構成である。また、Ｃ回路は、電圧を電流へ変換する回路である。
　（動作）
　双安定回路Ｂの時刻ｔに対する出力電圧Ｖｏｕｔは、図１０に示すように、入力電圧Ｖｉｎに応じて、ＶＨ又はＶＬのどちらかの電圧を確率的に出力する。Ｃ回路は、Ｂ回路から出力された電圧を電流へと変換する。出力電圧がＶＨ又はＶＬのとき、Ｃ回路は、ＩＨ又はＩＬの電流を出力する。
　双安定回路Ｂの挙動は、図６で説明したポテンシャル上での動力学系で表すことができる。その動力学系は、一方の極小値α又はもう一方の極小値βにおいて安定的に存在することができる。双安定回路Ｂは、α状態ではＶＨを出力し、β状態ではＶＬを出力するものとする。この状態でノイズ（ｎｏｉｓｅ）が印加されると、双安定回路Ｂの挙動は、一定確率でαからβへ、又は、βからαへと状態が遷移する。外部電圧（入力電圧）Ｖｉｎが加わることにより、例えば、図６の破線で示すように、αのポテンシャルがβのポテンシャルに比べて相対的に大きくなった場合には、αからβへの状態遷移確率は、βからαへの状態遷移確率より大きくなる。その結果、β状態の存在確率が大きくなる。このような非線形現象を動作原理とすることで、入力電圧Ｖｉｎに対してＶＨを出力する確率を、シグモイド関数のような非線形な特性に変化させることが可能になる。
　（効果）
　出力電圧ＶｏｕｔがＶＨ又はＶＬである確率が、入力電圧Ｖｉｎに対してシグモイド関数的に変化する特性（非線形特性）を得ることができる。
　（第２実施形態）
　（構造）
　次に、本発明の第２実施形態による半導体装置を構成するストカスティック回路の構成について説明する。図１１は、第２実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。双安定回路Ｂを、図１１に示すように、インバーターを連結したフリップフロップ回路で構成する。フリップフロップ回路で使用するインバーター１、又はインバーター１とインバーター２とに対して、バイアス電圧（入力電圧）Ｖｉｎを印加することにより、図１２に示すように、インバーターの入出力特性が変化する。図１２は、図１１のフリップフロップ回路を構成するインバーター入出力特性を示す図である。
　（動作）
　図１１のフリップフロップ回路の動作は、ＶｏｕｔとＶｏｕｔ（ＮＯＴ）とを変数とした２次元の動力学系で理解することができる。フリップフロップ回路の動作は、図１３に示すようなバタフライカーブを参照することで理解することができる。図１３は、図１１のフリップフロップ回路を２次元の動力学系で示した図である。
　図１３における二本の実線は、それぞれ、インバーター１とインバーター２との入出力特性となっている。二本の実線の交点γとδとは安定点であり、交点Ｓは鞍点である。ここで、鞍点とは、ある方向から見れば極大値であるが、別の方向から見れば極小値となる点をいう。安定点γの出力電圧Ｖｏｕｔは、Ｇｎｄ（グラウンド電圧）である。安定点δの出力電圧Ｖｏｕｔは、Ｖｄｄ（インバータの電源電圧）となる。
　それぞれの安定点（γ、δ）付近の状態は、その安定点へ向かうものとなる。安定点（γ、δ）付近の領域が大きければ大きいほど、その安定点（γ、δ）における安定性が高い。安定性は、例えば、鞍点（交点Ｓ）の位置で判断することができる。鞍点（交点Ｓ）が近ければ近いほど、安定性が低くなる。インバーターのバイアス電圧（入力電圧）Ｖｉｎを変化させることによって、鞍点（交点Ｓ）の位置を変えることができる。すなわち、入力電圧Ｖｉｎを変化させることによって、安定点γと安定点δとの安定性を変化させることができる。これにより、出力電圧Ｖｏｕｔが出力される確率を非線形に変化させることができる。
　図１４に示すように、入力電圧Ｖｉｎを増加させることにより、インバーター１の入出力特性が実線から破線のように変化する。その結果、二つのインバーター１、２の入出力特性の鞍点（交点Ｓ）がＳ´に変化する。これにより、安定点γは、交点（鞍点）Ｓ´が近くなるため安定性が低くなる。安定点δは、交点（鞍点）Ｓ´から遠くなるため安定性が高くなる。結果的に、入力電圧Ｖｉｎが増加するほどＶｏｕｔはＶｄｄ（インバータの電源電圧）を出力するようになる。また、入力電圧Ｖｉｎに対してＶｏｕｔがＶｄｄを出力する確率は、シグモイド関数のような非線形性をもって増加する。
　（効果）
　出力電圧ＶｏｕｔがＶｄｄを出力する確率が、入力電圧Ｖｉｎに対してシグモイド関数的に変化する特性（非線形特性）を得ることができる。
　（第３実施形態）
　（構造）
　次に、本発明の第３実施形態による半導体装置を構成するストカスティック回路の構成について説明する。図１５は、第３実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成する双安定回路の構成の一例を示す図である。双安定回路Ｂを、図１５に示すように、ＰＭＯＳのカスコードからなる定電圧源Ｖｐｃａｓと、ＮＭＯＳのカスコードとからなる定電圧源Ｖｎｃａｓとを用いて構成する。
　（動作）
　電源電圧をＶｄｄとすると、出力電圧Ｖｏｕｔは、Ｇｎｄ（グラウンド電圧）又はＶｄｄ（電源電圧）で安定となる。そして、出力電圧Ｖｏｕｔとして、ノイズによってＧｎｄ（グラウンド電圧）とＶｄｄ（電源電圧）とが確率的に出力する。入力電圧Ｖｉｎは、一方のインバーターのバイアス入力に直接接続される。また、このとき電源電圧Ｖｄｄが出力される確率は、入力電圧Ｖｉｎに応じて変化する。電源電圧Ｖｄｄが出力される確率は、入力電圧Ｖｉｎに対し、シグモイド関数的に非線形に増加する。
　（効果）
　出力電圧ＶｏｕｔがＶｄｄを出力する確率が、入力電圧Ｖｉｎに対してシグモイド関数的に変化する特性（非線形特性）を得ることができる。
　（実施例）
　図１６に、図１５の双安定回路の入力電圧Ｖｉｎを変化させたときの双安定回路の出力電圧のシミュレーションを示す。シミュレーションの条件は、電源電圧Ｖｄｄ＝１Ｖ、入力電圧Ｖｉｎ＝０から１Ｖの範囲で変化させたときの時間軸に対する出力電圧Ｖｏｕｔの変化である。そして、出力電圧Ｖｏｕｔが、０から１Ｖの範囲で急激に変化する状態が顕著であり、入力電圧Ｖｉｎが０から１Ｖのほぼ中間となる３点（０．４５Ｖ、０．５Ｖ、０．５５Ｖ）のときの出力電圧Ｖｏｕｔを、Ｃａｄｅｎｃｅ社製回路シミュレーターｓｐｅｃｔｒｅを用いてシミュレーションした。
　入力電圧Ｖｉｎを０．５Ｖとした図１６の中央の図に対して、－０．０５Ｖ（Ｖｉｎ＝０．４５Ｖ）（上図）から＋０．０５Ｖ（Ｖｉｎ＝０．５５Ｖ）（下図）の範囲内で、双安定回路の持つ非線形性により、出力電圧Ｖｏｕｔが１Ｖである確率が大きく変化している様子を確認することができる。
　また、横軸を入力電圧Ｖｉｎとし、縦軸を、図１５の双安定回路の入力電圧Ｖｉｎを変化させたときの双安定回路の出力電圧Ｖｏｕｔの平均値としたものを図１７に示す。出力電圧Ｖｏｕｔの平均値が、入力電圧Ｖｉｎに対してシグモイド関数的な非線形性を有していることが分かる。
　さらに、横軸を入力電圧Ｖｉｎとし、縦軸を、図１５の双安定回路の入力電圧Ｖｉｎを変化させたときの出力電圧Ｖｏｕｔの平均値を温度特性として表わしたものを図１８に示す。図１８において、実線は１７℃による変化、点線は２７℃による変化、破線は３７℃による変化をそれぞれ示している。図１８から分かるように、出力電圧Ｖｏｕｔの平均値は、温度を変化させても殆ど変化していない。これにより、双安定回路は温度安定性が高いことが分かる。
　（第４実施形態）
　（構造）
　次に、本発明の第４実施形態による半導体装置を構成するストカスティック回路の構成について説明する。図１９は、第４実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図であり、インバーターを連結したフリップフロップ回路で構成している。インバーター３、又はインバーター３とインバーター４とに対してバイアス電圧（入力電圧）Ｖｉｎを印加することによりインバーターの特性が変化する。さらに、フリップフロップ回路は、インバーター３又はインバーター４、若しくは、その両方がフリップフロップの二つの安定状態のそれぞれにおいて、安定状態に依存する出力電流ｉｏｕｔが発生する構成となっている。図１９は一例として入力電圧Ｖｉｎ、出力電流ｉｏｕｔともにインバーター３に接続されたものを表している。
　（動作）
　図１９のフリップフロップの状態は第２実施形態と同様、図１３に示すように、ＶｏｕｔとＶｏｕｔ（ＮＯＴ）とを変数とした安定点（γ、δ）と鞍点（Ｓ）とを有する２次元の動力学系で理解することができる。また、第２実施形態と同様にバイアス電圧（入力電圧）Ｖｉｎを変化させることによってインバーターの入出力特性が変化する。すなわち、動力学系における鞍点Ｓの位置を変化させることで安定点γと安定点δとの安定性を変化させることができる。これにより、このフリップフロップ回路がノイズ環境下におかれたとき、安定点γと安定点δの間を遷移し、結果として、出力電圧Ｖｏｕｔは、図２０に示すように、低電圧ＶＬ（＝Ｇｎｄ）と高電圧ＶＨ（＝Ｖｄｄ）とを確率的に示すようになる。また、Ｖｏｕｔが高電圧、低電圧であるとき、出力電流ｉｏｕｔは、電流ｉＨ、ｉＬを出力するため、結果として、出力電流ｉｏｕｔは、図２１に示すような低電流値ｉＬと高電流値ｉＨとを確率的に出力する。さらに、それぞれの安定点に滞在する確率を入力電圧Ｖｉｎによってシグモイド関数的に非線形に変化させることができる。
　（効果）
　インバーターを駆動する電流を出力電流として利用することで消費電力を抑えることができる。
　（第５実施形態）
　（構造）
　次に、本発明の第５実施形態による半導体装置を構成するストカスティック回路の構成について説明する。図２２は第５実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図であり、インバーターを連結したフリップフロップ回路で構成している。片方のインバーターはＰＭＯＳに入力電圧を印加している構成とする。出力電流は、前記インバーターの出力電流として発生する。
　（動作）
　Ｖｏｕｔ、Ｖｏｕｔ（ＮＯＴ）がそれぞれＧｎｄ、Ｖｄｄである安定点のとき出力電流ｉｏｕｔは非常に低く、Ｖｏｕｔ、Ｖｏｕｔ（ＮＯＴ）がそれぞれＶｄｄ、Ｇｎｄである安定点のとき出力電流ｉｏｕｔは高い。この回路がノイズ環境下におかれたときの、この二つの安定点の間を遷移し、ＶｏｕｔがＶｄｄを示す確率が入力電圧Ｖｉｎによってシグモイド関数的に変化する。結果として、入力電圧Ｖｉｎによって平均出力電流ｉｏｕｔはシグモイド関数的に変化する。
　（効果）
　インバーターを駆動する電流を出力電流として利用することで消費電力を抑えることができる。
　（実施例）
　図２３に、図２２の双安定回路の入力電圧Ｖｉｎを変化させたときの双安定回路の平均出力電圧のシミュレーションを示す。シミュレーションの条件は、電源電圧Ｖｄｄ＝０．４Ｖである。
　出力電流は、出力電圧ＶｏｕｔがＶｄｄを示す確率と、リーク電流の大きさとの積になるため、リーク電流が入力電圧Ｖｉｎに与える影響を加味することで、シグモイド関数的な入出力特性を得ることができる。
　（第６実施形態）
　（構造）
　次に、本発明の第６実施形態による半導体装置を構成するストカスティック回路の構成について説明する。図２４は第６実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図であり、インバーターを連結したフリップフロップ回路で構成している。入力電圧Ｖｉｎと出力電流ｉｏｕｔとはそれぞれ別のインバーターに接続されており、出力電流ｉｏｕｔの大きさを調整するバイアス電圧Ｖｂが、出力電流ｉｏｕｔが流れるインバーターのＰＭＯＳのゲート電圧に接続されている。
　（動作）
　ノイズによりＶｏｕｔが確率的にＧｎｄ若しくはＶｄｄを示し、ＶｏｕｔがＶｄｄを示していているときに出力電流ｉｏｕｔが高くなる。また、ＶｏｕｔがＶｄｄを示す確率は、入力電圧Ｖｉｎの値を用いてフリップフロップ回路の安定性を変化させることで、シグモイド関数的に変化する。また、出力電流ｉｏｕｔの大きさはバイアス電圧Ｖｂで調整される。
　（効果）
　インバーターを駆動する電流を出力電流として利用することで消費電力を抑えることができる。また、出力電流が高くなる確率を入力電圧で変化させ、さらに出力電流の大きさをバイアス電圧Ｖｂで変化させることができるため、任意のシグモイド関数的な入出力特性を得ることができる。
　（第７実施形態）
　次に、本発明の第７実施形態による半導体装置を構成するストカスティック回路の構成について説明する。図２５は、第７実施形態による半導体装置のシグモイド関数的な入出力特性を有するストカスティック回路の構成の一例を示す図である。本実施形態は、図２５に示すように、フリップフロップ回路にリーク素子（ｌｅａｋ）をＶｏｕｔとＶｏｕｔ（ＮＯＴ）を繋ぐように接続した構成とする。また、リーク素子ｌｅａｋはリーク調整電圧Ｖｌｅａｋによって、そのリーク電流の大きさを調整できる構成とする。
　（動作）
　リーク素子ｌｅａｋによるリーク電流が発生するとフリップフロップ回路の安定性が低下するためノイズによって図１３に示すような安定点(γ、δ)間を遷移する確率が大きくなる。
　（効果）
　安定点間遷移確率はノイズの大きさに依存するが、リーク調整電圧Ｖｌｅａｋによって、安定点間遷移確率を変化させることができる。したがって、様々なノイズの条件で安定点間遷移確率を一定に動作できるようになる。
　（第８実施形態）
　（構造）
　次に、本発明の第８実施形態による半導体装置を構成するストカスティック回路の構成について説明する。図２６は、第８実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路を構成するストカスティック回路の構成の一例を示す図である。本実施形態は、図２６に示すように、上記第７実施形態の構成で用いたリーク素子ｌｅａｋをＭＯＳＦＥＴによって実装した構成とする。
　（動作）
　リーク素子がＮＭＯＳの場合、リーク調整電圧Ｖｌｅａｋを大きくするとＮＭＯＳを流れるリーク電流が大きくなる。その結果、フリップフロップの安定性が悪くなり、二つの安定状態の間を遷移する確率が大きくなる。
　（効果）
　リーク調整電圧Ｖｌｅａｋによってノイズへの耐性を調整することができるため、様々なノイズの条件で回路を駆動することができる。
　（実施例）
　図２７にリーク調整電圧Ｖｌｅａｋを３５０ｍＶから４００ｍＶまで変化させたときの出力電圧Ｖｏｕｔのシミュレーションの結果を示す。シミュレーション条件は、電源電圧Ｖｄｄ＝０．４Ｖである。リーク調整電圧Ｖｌｅａｋを大きくするほど、出力電圧Ｖｏｕｔが０Ｖと０．４Ｖの間を遷移する確率が大きくなっていることがわかる。
　（第９実施形態）
　（構造）
　次に、本発明の第９実施形態による半導体装置の入力電圧とストカスティック回路との間に、シグモイド関数的な入出力特性を変化させる回路を挿入した構成について説明する。図２８は、基本的な構成である図７において、入力電圧Ｖｉｎとストカスティック回路Ａとの間に、シグモイド関数的な入出力特性を変化させる回路Ｄを挿入した構成の一例である。回路Ｄに入力電圧Ｖｉｎが入力され、回路Ｄの出力電圧Ｖ´ｉｎが、ストカスティック回路Ａに入力される。
　（動作）
　入力電圧Ｖｉｎと、回路Ｄの出力電圧Ｖ´ｉｎ（ストカスティック回路Ａの入力電圧）とは以下の数式３のような関係性を有している。
Figure JPOXMLDOC01-appb-M000004
 　ただし、α０、β０は、任意の定数である。
　これにより、例えば、以下の数式４のような、ストカスティック回路Ａにおけるシグモイド関数の入出力特性を、以下の数式５のような、回路Ｄの入力電圧Ｖｉｎの関数とすることができる。これにより、シグモイド関数の形を変化させることができる。
Figure JPOXMLDOC01-appb-M000005
Figure JPOXMLDOC01-appb-M000006
　（効果）
　入力電圧Ｖｉｎとストカスティック回路Ａとの間に、シグモイド関数的な入出力特性を変化させる回路Ｄを挿入することで、多様なシグモイド関数の形を実現することができる。例えば、多様なシグモイド関数の形を実現することにより、多様なシリコンニューロン回路を生成することができる。
　（第１０実施形態）
　（構造）
　次に、本発明の第１０実施形態による半導体装置のシグモイド関数的な入出力特性を有する回路の入力に実装される回路について説明する。図２９は、上記第９実施形態で説明した回路Ｄを、コンデンサＣ１の入力を回路Ｄの入力電圧Ｖｉｎとし、コンデンサＣ１とコンデンサＣ２との分圧回路の出力をストカスティック回路Ａの入力電圧Ｖ´ｉｎとして実装した回路の一例である。
　（動作）
　コンデンサＣ１とコンデンサＣ２とで構成される回路Ｄは、入力電圧Ｖｉｎと、出力電圧Ｖ´ｉｎ（ストカスティック回路Ａの入力電圧）との間に以下の数式６のような関係性を有している。
Figure JPOXMLDOC01-appb-M000007
　（効果）
　回路Ｄはキャパシタを用いた分圧回路で構成されている。そのため、直流電流のリーク（漏れ）に伴う消費電力の損失を極力抑えることができる。また、シグモイド関数の回路形状を変化させることができる。
　（第１１実施形態）
　（構造）
　次に、本発明の第１１実施形態による半導体装置を構成するストカスティック回路の構成について説明する。図３０は、上記第１実施形態（図９）で説明した回路ＣをＭＯＳＦＥＴで構成した回路の一例である。具体的には、双安定回路Ｂの出力電圧ＶｏｕｔをＭＯＳＦＥＴのゲート端子、回路Ｃの出力電流ＩｏｕｔをＭＯＳＦＥＴのソース端子、ＭＯＳＦＥＴの電源電圧Ｖｄｄをドレイン端子にそれぞれ接続している。
　（動作）
　双安定回路Ｂから出力された出力電圧ＶｏｕｔをＭＯＳＦＥＴのゲート電圧とすることにより、出力電圧Ｖｏｕｔが電源電圧Ｖｄｄの場合には、ＭＯＳＦＥＴのソース端子から出力電流Ｉｏｕｔが流れる。出力電圧ＶｏｕｔがＧｎｄ（グラウンド電圧）の場合には、ＭＯＳＦＥＴのソース端子から出力電流Ｉｏｕｔが流れない。
　（効果）
　出力電圧Ｖｏｕｔは、電源電圧Ｖｄｄ又はＧｎｄ（グラウンド電圧）のオンオフ信号である。したがって、ＭＯＳＦＥＴに流れる出力電流Ｉｏｕｔがゲート電圧に対して線形性を有していなくても、出力電圧Ｖｏｕｔの平均電圧に依存した出力電流Ｉｏｕｔを得ることができる。この回路は、簡易な構成で実装することが可能である。
　（第１２実施形態）
　次に、本発明の第１２実施形態による半導体装置の構成について説明する。図３１は、第１２実施形態による半導体装置の構成の一例を示す図である。
　図３１に示すように、本実施形態による半導体装置１０は、入力部１と、ストカスティック回路部２と、電流出力部３と、から構成される。
　入力部１は、外部から電圧が印加されるものである。電流出力部３は、入力部１に印加された電圧に応じてハイレベル電流（ｉＨ）又はローレベル電流（ｉＬ）を出力するものである。ストカスティック回路部２は、電流出力部３からハイレベル電流（ｉＨ）又はローレベル電流（ｉＬ）が出力される確率を、入力部１に印加される電圧に対して神経活動の数理モデルなどで用いられるシグモイド関数にしたがって変化させるものである。
　以上説明したように、本実施形態では、ストカスティック回路Ａを構成する双安定回路Ｂは、出力電圧Ｖｏｕｔとしてハイレベル電圧（ＶＨ）又はローレベル電圧（ＶＬ）といった二つの安定した状態を遷移するデジタル的な回路構成となっている。そのため、デジタル回路の利点である高集積性を実現することができる。また、デジタル回路と同様に温度依存性を排除することができる。さらに、ストカスティック回路Ａは、ＣＭＯＳ構成である。これにより、バイポーラトランジスタ回路と比較して低消費電力化が可能である。
　以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１７年４月７日に出願された日本出願特願２０１７－０７７１６４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
　１　　入力部
　２　　ストカスティック回路部
　３　　電流出力部
　１０　　半導体装置
　Ｖｄｄ　　電源電圧
　Ｇｎｄ　　グラウンド電圧
　Ｖｉｎ、ｖｉｎ　　入力電圧
　Ｖｏｕｔ、ｖｏｕｔ　　出力電圧
　Ｉｏｕｔ、ｉｏｕｔ　　出力電流
 

Claims (10)

  1. 　電圧が印加される入力手段と、
    　前記入力手段に印加された電圧に応じてハイレベル電流又はローレベル電流を出力する電流出力手段と、
    　前記電流出力手段から前記ハイレベル電流又は前記ローレベル電流が出力される確率を、前記入力手段に印加される電圧に対して神経活動の数理モデルで用いられるシグモイド関数にしたがって変化させるストカスティック回路と、を備える半導体装置。
  2. 　前記ストカスティック回路は、
    　前記入力手段に印加された電圧に応じてハイレベル電圧又はローレベル電圧を出力する電圧出力手段と、
    　前記電圧出力手段から前記ハイレベル電圧又は前記ローレベル電圧が出力される確率を、前記入力手段に印加される電圧に対して前記シグモイド関数にしたがって変化させるノイズ印加手段と、
    を備える、請求項１に記載の半導体装置。
  3. 　前記ストカスティック回路は、第１のインバーターの出力と第２のインバーターの入力及び前記第２のインバーターの出力と前記第１のインバーターの入力とがそれぞれ接続された回路からなり、
    　前記入力手段に印加される電圧は、前記第１のインバーターのバイアス電圧に印加され、
    　前記電圧出力手段から出力される前記ハイレベル電圧又は前記ローレベル電圧は、前記第２のインバーターの出力と前記第１のインバーターの入力との接続ラインから出力され、
    　前記電圧出力手段から前記ハイレベル電圧又は前記ローレベル電圧が出力される確率は、前記第１のインバーターのバイアス電圧の増減に応じて、前記シグモイド関数にしたがって変化する、請求項２に記載の半導体装置。
  4. 　前記ストカスティック回路は、第３のインバーターの出力と第４のインバーターの入力及び前記第４のインバーターの出力と前記第３のインバーターの入力とがそれぞれ接続された回路からなり、
    　前記入力手段に印加される電圧は、前記第３のインバーターのバイアス電圧に印加され、
    　前記第３又は前記第４のインバーターから、前記ハイレベル電流又は前記ローレベル電流が出力され、
    　前記ハイレベル電流又は前記ローレベル電流が出力される確率は、前記第３のインバーターのバイアス電圧の増減に応じて、前記シグモイド関数にしたがって変化する、請求項１に記載の半導体装置。
  5. 　前記第１のインバーターの出力と前記第２のインバーターの入力の接続ラインと、前記第１のインバーターの入力と第２のインバーターの出力の接続ラインとの間にリーク素子を接続し、
    　前記リーク素子を用いてリーク電流の大きさを調整可能な電圧印加手段を備える、請求項３に記載の半導体装置。
  6. 　前記入力手段として第１回路を備え、
    　前記入力手段に印加される電圧Ｖｉｎと前記ストカスティック回路の入力に印加される電圧Ｖ´ｉｎとの間に、
    Figure JPOXMLDOC01-appb-M000001
     （α０、β０は、任意の定数）の関係を有する、請求項１から５の何れか１項に記載の半導体装置。
  7. 　前記第１回路は、直列に接続された２つのコンデンサから構成されており、前記入力手段に印加される電圧Ｖｉｎは、前記直列に接続された第１のコンデンサの第１電極に印加され、前記ストカスティック回路の入力に印加される電圧Ｖ´ｉｎは、前記第１のコンデンサの第２電極と第２のコンデンサの第１電極とから出力される、請求項６に記載の半導体装置。
  8. 　前記ストカスティック回路の後段に接続され、前記ハイレベル電圧又は前記ローレベル電圧を前記ハイレベル電流又は前記ローレベル電流に変換する第２回路をさらに備え、前記第２回路は、前記ハイレベル電圧又は前記ローレベル電圧が印加されるゲート端子と、前記ハイレベル電流又は前記ローレベル電流を出力するソース端子と、を有する電界効果トランジスタである、請求項２から５の何れか１項に記載の半導体装置。
  9. 　前記ストカスティック回路は、ＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）で構成される、請求項１から８の何れか１項に記載の半導体装置。
  10. 　前記入力手段と、前記電流出力手段と、
    前記ストカスティック回路と、を備えた第３回路が並列に接続されている請求項１から９の何れか１項に記載の半導体装置。
PCT/JP2018/014251 2017-04-07 2018-04-03 半導体装置 WO2018186390A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019511256A JPWO2018186390A1 (ja) 2017-04-07 2018-04-03 半導体装置
US16/500,996 US11468248B2 (en) 2017-04-07 2018-04-03 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017077164 2017-04-07
JP2017-077164 2017-04-07

Publications (1)

Publication Number Publication Date
WO2018186390A1 true WO2018186390A1 (ja) 2018-10-11

Family

ID=63713088

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/014251 WO2018186390A1 (ja) 2017-04-07 2018-04-03 半導体装置

Country Status (3)

Country Link
US (1) US11468248B2 (ja)
JP (1) JPWO2018186390A1 (ja)
WO (1) WO2018186390A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7438994B2 (ja) 2021-01-07 2024-02-27 株式会社東芝 ニューラルネットワーク装置及び学習方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793277A (ja) * 1993-09-24 1995-04-07 Nec Corp ニューラルネットワークを用いた半導体集積回路装置
JP2001034735A (ja) * 2000-01-01 2001-02-09 Hitachi Ltd 情報処理装置
JP2005245177A (ja) * 2004-02-27 2005-09-08 Fuji Xerox Co Ltd 高電圧電源装置
JP2008034667A (ja) * 2006-07-31 2008-02-14 Renesas Technology Corp 半導体集積回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02287670A (ja) 1989-04-27 1990-11-27 Mitsubishi Electric Corp 半導体神経回路網
US5148514A (en) * 1989-05-15 1992-09-15 Mitsubishi Denki Kabushiki Kaisha Neural network integrated circuit device having self-organizing function
JP3345282B2 (ja) 1996-06-10 2002-11-18 株式会社日立製作所 半導体集積回路装置の設計方法
JP5894645B1 (ja) 2014-08-29 2016-03-30 株式会社日立製作所 半導体装置及びその品質管理方法
JP5851570B1 (ja) 2014-08-29 2016-02-03 株式会社日立製作所 半導体装置
US10732933B2 (en) * 2018-05-10 2020-08-04 Sandisk Technologies Llc Generating random bitstreams with magnetic tunnel junctions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0793277A (ja) * 1993-09-24 1995-04-07 Nec Corp ニューラルネットワークを用いた半導体集積回路装置
JP2001034735A (ja) * 2000-01-01 2001-02-09 Hitachi Ltd 情報処理装置
JP2005245177A (ja) * 2004-02-27 2005-09-08 Fuji Xerox Co Ltd 高電圧電源装置
JP2008034667A (ja) * 2006-07-31 2008-02-14 Renesas Technology Corp 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7438994B2 (ja) 2021-01-07 2024-02-27 株式会社東芝 ニューラルネットワーク装置及び学習方法

Also Published As

Publication number Publication date
US11468248B2 (en) 2022-10-11
US20200034577A1 (en) 2020-01-30
JPWO2018186390A1 (ja) 2020-05-14

Similar Documents

Publication Publication Date Title
TWI326968B (en) Comparator with multiple gain stages
US9590560B2 (en) Summing amplifier and method thereof
Carrillo et al. On the input common‐mode voltage range of CMOS bulk‐driven input stages
US10606300B2 (en) Methods and apparatuses including a process, voltage, and temperature independent current generator circuit
WO2012083781A1 (en) Voltage comparator
CN101656540B (zh) 数字模拟转换器与其方法
US8981817B2 (en) Operating conditions compensation circuit
JP5599983B2 (ja) 半導体装置
Roman‐Loera et al. Free class AB–AB Miller opamp with high current enhancement
WO2018186390A1 (ja) 半導体装置
JP4191685B2 (ja) 差動増幅器
JP5649793B2 (ja) 半導体装置
JP2020021356A (ja) 半導体装置
EP2824534A2 (en) Bulk-modulated current source
JP5333514B2 (ja) 差動増幅器
TWI477942B (zh) 電壓緩衝裝置
US20160164475A1 (en) High bandwidth amplifier
CN215769517U (zh) 低功耗的基准电压源
CN110597335B (zh) 一种输出电压可控的电流阱电路
CN217561964U (zh) 一种阈值电压调整电路
JP2018186457A (ja) 増幅回路および光モジュール
JP2003078367A (ja) 増幅回路
KR100850276B1 (ko) 반도체 장치에 적합한 내부전원전압 발생회로
CN102394594B (zh) 数控体偏置型c类反相器
JP2007019803A (ja) 差動増幅器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18780918

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019511256

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18780918

Country of ref document: EP

Kind code of ref document: A1