JP2010114719A - スイッチング回路 - Google Patents

Abstract

【課題】従来のスイッチング回路は、安定動作のために端子を増加しなければならなかった。
【解決手段】本発明は、高周波信号を伝達する第１の伝達経路及び第２の伝達経路と、前記第２の伝達経路で高周波信号が伝達される場合、前記第１の伝達経路と第２の伝達経路との共通ノードと前記第１の伝達経路を電気的に遮断する第１のトランジスタと、前記第１の伝達経路で高周波信号が伝達される場合、前記共通ノードと前記第２の伝達経路を電気的に遮断する第２のトランジスタと、前記第１の伝達経路と第２の伝達経路のどちらかで高周波信号が伝達される場合、ハイレベルの制御電圧を入力する第１の制御電圧入力端子と、前記ハイレベルの制御電圧に応じた電圧を前記共通ノードに供給する第１の電圧供給経路と、を有するスイッチング回路である。
【選択図】図１

Description

本発明は、スイッチング回路に関するものである。

携帯電話等の通信機器には、１つのアンテナを複数の送信回路、受信回路とで共有する構成がある。このような構成の通信機器には、1つの送信回路もしくは受信回路がアンテナを使用中に、他の回路とアンテナを接続しないようカットオフするアンテナ送受信切り替え用のスイッチング回路が用いられている。近年、このスイッチング回路に対して高調波・相互変調歪などの歪特性の向上が求められている。

ここで、図８に従来技術として典型的なアンテナ送受信切り替え用のスイッチング回路（以下、ＡＮＴスイッチング回路と称す）１の構成を示す。ＡＮＴスイッチング回路１はＳＰｎＴ（Single pole, n throw）構成（ｎ＝３）である。図８に示すように、ＡＮＴスイッチング回路１は、アンテナ接続端子ＡＮＴと、ＦＥＴ（Field Effect Transistor）Ｔｒ１〜Ｔｒ４と、抵抗素子Ｒ１〜Ｒ４と、ＲＦ端子ＲＦ１〜ＲＦ３と、ＤＣ制御電圧入力端子ＤＣ１〜ＤＣ４とを有する。また、抵抗素子Ｒ１〜Ｒ４の抵抗値は全て同じ値Ｒａとする。この場合、アンテナ接続端子ＡＮＴのＤＣ電位は、抵抗値ＲａとＦＥＴＴｒ１〜Ｔｒ４の逆方向ゲート電流値で決まる。

ここで、ＡＮＴスイッチング回路１が、十分に低い歪特性を得るためには、ＦＥＴＴｒ１〜Ｔｒ４のそれぞれのゲートに直列に接続される抵抗素子Ｒ１〜Ｒ４の抵抗値Ｒａを大きくし、ゲート側をハイインピーダンスにする必要がある。しかし、抵抗値Ｒａを大きくすると、その電圧降下でアンテナ接続端子ＡＮＴのＤＣ電位が下がり、オフ状態のＦＥＴのゲート・ソース間電圧が低くなる。このため、オフ状態のＦＥＴＴｒ１〜Ｔｒ４に十分な逆方向電圧がかからなくなる。そして、もしこの状態でＡＮＴスイッチング回路１に大電力信号が入力されると、ＦＥＴＴｒ１〜Ｔｒ４がオフ状態を保持できなくなり、送信パスに必要な出力特性を得ることができなくなる。

この問題に対応するため、図９に示すような構成のアンテナ回路の送受信切り替え用のＡＮＴスイッチング回路２がある。図９に示すように、ＡＮＴスイッチング回路２は、ＡＮＴスイッチング回路１の構成に加えて、更にダイオードＤ１と、抵抗素子Ｒ５と、制御電圧入力端子ＤＣ５とを有している。抵抗素子Ｒ５の抵抗値はＲｂとする。抵抗値ＲａとＲｂの関係をＲａ＞Ｒｂとすると、アンテナ接続端子ＡＮＴに供給される電圧を上げることができ、オフ状態のＦＥＴに十分なバイアス電圧を供給できる。なお、ＡＮＴスイッチング回路２と同様、ＦＥＴがオフ状態においてバイアス電圧を供給する回路を有する構成が特許文献１に記載されている。
特開２００６−１３５６６６号公報

しかし、特許文献１に記載されている回路や、ＡＮＴスイッチング回路２のような構成では、バイアス電圧供給用の専用端子（図９のＤＣ５）が必要となる。このため、ＡＮＴスイッチング回路２を構成するＩＣ、もしくはこのＩＣを搭載するモジュールに対して外部端子を増加させなければならない。よって、パッケージやモジュール体積が増加するという問題が生じる。

本発明は、高周波信号を伝達する第１の伝達経路及び第２の伝達経路と、前記第２の伝達経路で高周波信号が伝達される場合、前記第１の伝達経路と第２の伝達経路との共通ノードと前記第１の伝達経路を電気的に遮断する第１のトランジスタと、前記第１の伝達経路で高周波信号が伝達される場合、前記共通ノードと前記第２の伝達経路を電気的に遮断する第２のトランジスタと、前記第１の伝達経路と第２の伝達経路のどちらかで高周波信号が伝達される場合、ハイレベルの制御電圧を入力する第１の制御電圧入力端子と、前記ハイレベルの制御電圧に応じた電圧を前記共通ノードに供給する第１の電圧供給経路と、を有するスイッチング回路である。

本発明にかかるスイッチング回路によれば、第１の制御電圧入力端子に入力されるハイレベルの制御電圧に応じた電圧を共通ノードにバイアス電圧として印加することができる。このため、端子数を増加させることなく、更に、高周波信号を伝達する第１の伝達経路もしくは第２の伝達経路で高周波信号が伝達されても、そのバイアス電圧により使用されていない伝達経路のトランジスタのオフ状態を維持できる。

本発明にかかるにスイッチング回路は、当該スイッチング回路の安定動作を可能にしつつ、端子数の増加を防ぐことができる。

発明の実施の形態１
以下、本発明を適用した具体的な実施の形態１について、図面を参照しながら詳細に説明する。この実施の形態１は、本発明をアンテナ送受信の切り替え用スイッチング回路（以下、ＡＮＴスイッチング回路と称す）に適用したものである。図１に本実施の形態１にかかるＡＮＴスイッチング回路１００の構成の一例を示す。ここで、ＡＮＴスイッチング回路１００は、はＳＰｎＴ（Single pole, n throw）構成（ｎ＝３）である。図１に示すように、ＡＮＴスイッチング回路１００は、アンテナ接続端子ＡＮＴと、ＦＥＴＴｒ１０１〜Ｔｒ１０４と、抵抗素子Ｒ１０１〜Ｒ１０５と、ＲＦ端子ＲＦ１０１〜ＲＦ１０３と、ＤＣ制御電圧入力端子ＤＣ１０１〜ＤＣ１０４と、ダイオードＤ１０１とを有する。

ＦＥＴＴｒ１０１は、ソース又はドレインの一方がアンテナ接続端子ＡＮＴ、ソース又はドレインの他方がＲＦ端子ＲＦ１０１、ゲートが抵抗素子Ｒ１０１の一方の端子に接続される。ＦＥＴＴｒ１０２は、ソース又はドレインの一方がアンテナ接続端子ＡＮＴ、ソース又はドレインの他方がＲＦ端子ＲＦ１０２、ゲートが抵抗素子Ｒ１０２の一方の端子に接続される。ＦＥＴＴｒ１０３は、ソース又はドレインの一方がアンテナ接続端子ＡＮＴ、ソース又はドレインの他方がＲＦ端子ＲＦ１０３、ゲートが抵抗素子Ｒ１０３の一方の端子に接続される。ＦＥＴＴｒ１０４は、ドレインがＲＦ端子ＲＦ１０３、ソースが容量素子Ｃ１０１の一方の端子、ゲートが抵抗素子Ｒ１０４の一方の端子に接続される。

抵抗素子１０１は、一方の端子がＦＥＴＴｒ１０１のゲート、他方の端子がＤＣ制御電圧入力端子ＤＣ１０１に接続される。抵抗素子１０２は、一方の端子がＦＥＴＴｒ１０２のゲート、他方の端子がＤＣ制御電圧入力端子ＤＣ１０２に接続される。抵抗素子１０３は、一方の端子がＦＥＴＴｒ１０３のゲート、他方の端子がＤＣ制御電圧入力端子ＤＣ１０３に接続される。抵抗素子１０４は、一方の端子がＦＥＴＴｒ１０４のゲート、他方の端子がＤＣ制御電圧入力端子ＤＣ１０４に接続される。抵抗素子１０５は、一方の端子がアンテナ接続端子ＡＮＴ、他方の端子がダイオードＤ１０１のカソードに接続される。抵抗素子Ｒ１０１〜Ｒ１０４の抵抗値をＲａ、抵抗素子Ｒ１０５の抵抗値をＲｂとし、Ｒａ＞Ｒｂの関係となるものとする。また、これらの抵抗素子Ｒ１０１〜Ｒ１０４は、それぞれＦＥＴのゲート容量を経て伝播する高周波信号減衰するための役割を有している。

容量素子Ｃ１０１は、一方の端子がＦＥＴＴｒ１０４のソース、他方の端子が接地電圧端子ＧＮＤに接続される。ダイオードＤ１０１は、アノードがＤＣ制御電圧入力端子ＤＣ１０４、カソードが抵抗素子Ｒ１０５の他方の端子に接続される。以降、抵抗素子Ｒ１０５及びダイオードＤ１０１を経由した、ＤＣ制御電圧入力端子ＤＣ１０４からアンテナ接続端子ＡＮＴへの経路をバイアス電圧供給パスＢＩＰＳ１と称す。

このようなＡＮＴスイッチング回路１００は１チップ化され半導体パッケージ上に配置される。このような１チップ化されたＡＮＴスイッチング回路１００と、そのＡＮＴスイッチング回路１００に接続される周辺回路を含んだブロック構成図を図２に示す。図２に示すように、ＡＮＴスイッチング回路１００のアンテナ接続端子ＡＮＴには、アンテナが接続される。なお、アンテナとアンテナ接続端子ＡＮＴとの間に接続されている容量素子は、アンテナから受信、または、アンテナへ送信する高周波信号の直流成分を遮断する機能を有する。

ＲＦ端子ＲＦ１０１は、送信回路ＴＸ１が接続される。送信回路ＴＸ１は、送信データを有する高周波信号を生成し、ＡＮＴスイッチング回路１００に出力する。なお、送信回路ＴＸ１とＲＦ端子ＲＦ１０１との間に接続されている容量素子は、高周波信号の直流成分を遮断する機能を有する。ＲＦ端子ＲＦ１０２は、送信回路ＴＸ２が接続される。送信回路ＴＸ２は、送信データを有する高周波信号を生成し、ＡＮＴスイッチング回路１００に出力する。なお、送信回路ＴＸ２とＲＦ端子ＲＦ１０２との間に接続されている容量素子は、高周波信号の直流成分を遮断する機能を有する。

ＲＦ端子ＲＦ１０３は、受信回路ＲＸ１が接続される。受信回路ＲＸ１は、ＡＮＴスイッチング回路１００から伝達される受信データを有する高周波信号を受信する。なお、受信回路ＲＸ１とＲＦ端子ＲＦ１０３との間に接続されている容量素子は、高周波信号の直流成分を遮断する機能を有する。

ＤＣ制御電圧入力端子ＤＣ１０１〜ＤＣ１０４は、制御回路ＣＮＴＬ１に接続される。ＤＣ制御電圧入力端子ＤＣ１０１〜ＤＣ１０４は、それぞれ制御回路ＣＮＴＬ１が出力する制御電圧ＶＣＴＬ１〜ＶＣＴＬ４が印加される。制御回路ＣＮＴＬ１は、送信回路ＴＸ１から送信高周波信号がアンテナに出力される場合、制御電圧ＶＣＴＬ１をハイレベル電圧、制御電圧ＶＣＴＬ２、ＶＣＴＬ３をロウレベル電圧にする。このため、ＦＥＴＴｒ１０１のみがオン状態となり、アンテナ接続端子ＡＮＴとＲＦ端子ＲＦ１０１とが電気的に接続される。以下、このアンテナ接続端子ＡＮＴとＲＦ端子ＲＦ１０１との経路を送信パスＴＸＰＳ１と称す。

制御回路ＣＮＴＬ１は、送信回路ＴＸ２から送信高周波信号がアンテナに出力される場合、制御電圧ＶＣＴＬ２をハイレベル電圧、制御電圧ＶＣＴＬ１、ＶＣＴＬ３をロウレベル電圧にする。このため、ＦＥＴＴｒ１０２のみがオン状態となり、アンテナ接続端子ＡＮＴとＲＦ端子ＲＦ１０２とが電気的に接続される。以下、このアンテナ接続端子ＡＮＴとＲＦ端子ＲＦ１０２との経路を送信パスＴＸＰＳ２と称す。制御回路ＣＮＴＬ１は、アンテナが受信した受信高周波信号を受信回路が受信する場合、制御電圧ＶＣＴＬ３をハイレベル電圧、制御電圧ＶＣＴＬ２、ＶＣＴＬ３をロウレベル電圧にする。これと同時に制御電圧ＶＣＴＬ４をロウレベル電圧とする。このため、ＦＥＴＴｒ１０３のみがオン状態となり、アンテナ接続端子ＡＮＴとＲＦ端子ＲＦ１０３とが電気的に接続される。以下、このアンテナ接続端子ＡＮＴとＲＦ端子ＲＦ１０３との経路を受信パスＲＸＰＳ１と称す。なお、制御回路ＣＮＴＬ１は、制御電圧ＶＣＴＬ３がロウレベル電圧の場合、制御電圧ＶＣＴＬ４をハイレベル電圧とする。また、本例では、ＲＦ端子ＲＦ１０３に受信回路ＲＸ１を接続しているのが、受信回路でなく送信回路であってもよい。

以上のような構成のＡＮＴスイッチング回路１００の動作を説明する。まず、送信パスＴＸＰＳ１、ＴＸＰＳ２のどちらかが導通状態となる場合、送信回路ＴＸ１もしくはＴＸ２からアンテナ接続端子ＡＮＴに大電力高周波信号が送信される。この場合、制御電圧ＶＣＴＬ１もしくはＶＣＴＬ２のどちらか一方がハイレベル電圧となり、送信パスＴＸＰＳ１もしくはＴＸＰＳ２のどちらか一方が導通状態となる。ここで、受信回路ＲＸ１側にこの送信用の高周波信号が漏れ出さないために、受信パスＲＸＰＳ１のアイソレーションを確保しなければならない。よって、ＦＥＴＴｒ１０４をオン状態にし、受信パスＲＸＰＳ１を高周波的に接地の状態とする。

このため、送信パスＴＸＰＳ１、ＴＸＰＳ２のどちらかがオンとなる場合、制御回路ＣＮＴＬ１は、制御電圧ＶＣＴＬ４をハイレベル電圧とする。ここで、アンテナ接続端子ＡＮＴはＤＣ制御電圧入力端子ＤＣ１０４とバイアス電圧供給パスにより接続されている。制御電圧ＶＣＴＬ４がハイレベル電圧となり、ダイオードＤ１０１のアノード・カソード間電位差が所定の値以上となると、ダイオードＤ１０１がオン状態となる。このため、アンテナ接続端子ＡＮＴとＤＣ制御電圧入力端子ＤＣ１０４とが電気的に接続され、アンテナ接続端子ＡＮＴの電位が上昇する。図３に送信パスＴＸＰＳ１もしくはＴＸＰＳ２がオン状態の場合と、受信パスＲＸＰＳ１がオン状態の場合のアンテナ接続端子ＡＮＴの電位を表すグラフを示す。また、ＡＮＴスイッチング回路１のアンテナ接続端子ＡＮＴの電位も図３に同時に示す。図３からもわかるように、送信パスがオン状態の時にアンテナ接続端子ＡＮＴが高い電位を確保できるため、従来のＡＮＴスイッチング回路１において、大電力高周波信号が入力された場合のＦＥＴがオフ状態を保持できなくなる問題が解決できる。

一方、受信パスＲＸＰＳ１が導通状態となる場合、アンテナからの受信高周波信号を受信回路ＲＸ１に伝達するため、受信パスＲＸＰＳ１が高周波的なショートの状態とならないようＦＥＴＴｒ１０４をオフ状態にする。このため、制御回路ＣＮＴＬ１は、制御電圧ＶＣＴＬ４をロウレベル電圧とする。この場合、制御電圧ＶＣＴＬ４がロウレベル電圧となり、ダイオードＤ１０１がオフ状態となる。よって、バイアス電圧供給パスＢＩＰＳ１を経由した電圧供給がなくなるため、図３に示すようにアンテナ接続端子ＡＮＴの電位が低下する。ここで、受信パスＲＸＰＳ１が導通状態となる場合とは、アンテナが機器外部からの微弱な高周波信号を受信する状態である。このため、アンテナ接続端子ＡＮＴには、受信信号である小電力高周波信号しか入力されない。よって、上述した大電力高周波信号が入力された場合のＦＥＴがオフ状態を保持できない問題は生じない。

以上のように、本実施の形態１のＡＮＴスイッチング回路１００は、受信パスＲＸＰＳ１と接地電圧端子ＧＮＤとの間に接続されるシャントＦＥＴ（本実施の形態１のＦＥＴＴｒ１０４）を有している。このＦＥＴＴｒ１０４は、受信パスＲＸＰＳ１の送信信号に対するアイソレーションを高める機能を有する。ＡＮＴスイッチング回路１００は、アンテナ接続端子ＡＮＴにバイアス電圧を供給するため、アンテナ接続端子ＡＮＴとＤＣ制御電圧入力端子ＤＣ１０４との間にバイアス電圧供給パスＢＩＰＳ１を接続している。

一般的に、通信機器の送受信信号を伝達するスイッチング回路には、送信パスはパワーアンプ等により増幅された大電力の送信高周波信号を伝達するため、高出力特性が要求されるが、微弱電力の受信高周波信号を伝達する受信パスは高出力特性が要求されない。よって、上記のようなＡＮＴスイッチング回路１００は、ＦＥＴＴｒ１０４をオンもしくはオフ状態にするためのＤＣ制御電圧入力端子ＤＣ１０４の制御電圧ＶＣＴＬ４を利用し、アンテナ接続端子ＡＮＴにバイアス電圧を供給する。ＡＮＴスイッチング回路２のような新たにバイアス電圧用のＤＣ供給端子を必要とせず、高出力特性を要求される場合のみオフ状態のＦＥＴへ逆方向ゲートバイアスを確保することができる。

発明の実施の形態２
以下、本発明を適用した具体的な実施の形態２について、図面を参照しながら詳細に説明する。この実施の形態２は、実施の形態１と同様、本発明をアンテナ送受信の切り替え用スイッチング回路に適用したものである。図２に本実施の形態２にかかるＡＮＴスイッチング回路２００の構成の一例を示す。ここで、ＡＮＴスイッチング回路２００は、はＳＰｎＴ（Single pole, n throw）構成（ｎ＝４）である。図１に示すように、ＡＮＴスイッチング回路２００は、アンテナ接続端子ＡＮＴと、ＦＥＴＴｒ１０１〜Ｔｒ１０６と、抵抗素子Ｒ１０１〜Ｒ１０７と、ＲＦ端子ＲＦ１０１〜ＲＦ１０４と、ＤＣ制御電圧入力端子ＤＣ１０１〜ＤＣ１０６と、ダイオードＤ１０１、Ｄ１０２とを有する。なお、図に示された符号のうち、図１と同じ符号を付した構成は、図１と同じか又は類似の構成を示している。実施の形態１と異なる点は、受信パスが送信パス同様、複数ある場合を想定している。本実施の形態２では、その相違部分を中心に説明を行う。

ＦＥＴＴｒ１０５は、ソース又はドレインの一方がアンテナ接続端子ＡＮＴ、ソース又はドレインの他方がＲＦ端子ＲＦ１０４、ゲートが抵抗素子Ｒ１０６の一方の端子に接続される。ＦＥＴＴｒ１０７は、ソース又はドレインの一方がＲＦ端子ＲＦ１０６、ソース又はドレインの他方が容量素子Ｃ１０２の一方の端子、ゲートが抵抗素子Ｒ１０７の一方の端子に接続される。

抵抗素子１０６は、一方の端子がＦＥＴＴｒ１０５のゲート、他方の端子がＤＣ制御電圧入力端子ＤＣ１０５に接続される。抵抗素子１０７は、一方の端子がＦＥＴＴｒ１０６のゲート、他方の端子がＤＣ制御電圧入力端子ＤＣ１０６に接続される。抵抗素子Ｒ１０１〜Ｒ１０４、Ｒ１０６、Ｒ１０７の抵抗値をＲａ、抵抗素子Ｒ１０５の抵抗値をＲｂとし、Ｒａ＞Ｒｂの関係となるものとする。

容量素子Ｃ１０２は、一方の端子がＦＥＴＴｒ１０６のソース又はドレインの他方、他方の端子が接地電圧端子ＧＮＤに接続される。ダイオードＤ１０２は、アノードがＤＣ制御電圧入力端子ＤＣ１０６、カソードが抵抗素子Ｒ１０５の他方の端子に接続される。以降、抵抗素子Ｒ１０５及びダイオードＤ１０１を経由した、ＤＣ制御電圧入力端子ＤＣ１０４からアンテナ接続端子ＡＮＴの経路をバイアス電圧供給パスＢＩＰＳ１とする。また、抵抗素子Ｒ１０５及びダイオードＤ１０２を経由した、ＤＣ制御電圧入力端子１０６からアンテナ接続端子ＡＮＴの経路をバイアス電圧供給パスＢＩＰＳ２と称す。

また、図５に示すように、ＲＦ端子ＲＦ１０６は、受信回路ＲＸ２に接続される。更に、ＤＣ制御電圧入力端子ＤＣ１０５、ＤＣ１０６は、制御回路ＣＮＴＬ１に接続され、それぞれ制御電圧ＶＣＴＬ５、ＶＣＴＬ６が供給される。制御回路ＣＮＴＬ１は、アンテナが受信した受信高周波信号を受信回路ＲＸ２が受信する場合、制御電圧ＶＣＴＬ５をハイレベル電圧、制御電圧ＶＣＴＬ１〜ＶＣＴＬ３、ＶＣＴＬ５をロウレベル電圧にする。このため、ＦＥＴＴｒ１０５及びＴｒ１０４がオン状態となる。このため、アンテナ接続端子ＡＮＴとＲＦ端子ＲＦ１０４とが電気的に接続される。以下、この経路を受信パスＲＸＰＳ２と称す。なお、制御回路ＣＮＴＬ１は、制御電圧ＶＣＴＬ５がロウレベル電圧の場合、制御電圧ＶＣＴＬ６をハイレベル電圧とする。その他の構成は、ＡＮＴスイッチング回路１００と同様である。

以上のような構成のＡＮＴスイッチング回路２００の動作を説明する。まず、送信パスＴＸＰＳ１、ＴＸＰＳ２のどちらかが導通状態となる場合、つまり、送信回路ＴＸ１もしくはＴＸ２からアンテナ接続端子ＡＮＴに大電力高周波信号が送信される場合、実施の形態１と同様、受信パスＲＸＰＳ１及びＲＸＰＳ２側のアイソレーションを確保するため、ＦＥＴＴｒ１０４、Ｔｒ１０６をオン状態にし、受信パスＲＸＰＳ１およびＲＸＰＳ２を高周波的に接地の状態とする。

このため、送信パスＴＸＰＳ１、ＴＸＰＳ２のどちらかが導通状態となる場合、制御回路ＣＮＴＬ１は、制御電圧ＶＣＴＬ４、ＶＣＴＬ６をハイレベル電圧とする。ここで、アンテナ接続端子ＡＮＴはＤＣ制御電圧入力端子ＤＣ１０４、ＤＣ１０６と、それぞれバイアス電圧供給パスＢＩＰＳ１、ＢＩＰＳ２により接続されている。制御電圧ＶＣＴＬ４、ＶＣＴＬ６がハイレベル電圧となり、ダイオードＤ１０１、Ｄ１０２のアノード・カソード間電位差が所定の値以上となると、ダイオードＤ１０１、１０２がオン状態となる。このため、アンテナ接続端子ＡＮＴとＤＣ制御電圧入力端子ＤＣ１０４、ＤＣ１０６とが、電気的に接続されアンテナ接続端子ＡＮＴの電位が上昇する。よって、実施の形態１と同様、ＡＮＴスイッチング回路１において、大電力高周波信号が入力された場合のＦＥＴがオフ状態を保持できない問題が解決できる。

一方、受信パスＲＸＰＳ１もしくはＲＸＰＳ２が導通状態となる場合、アンテナからの受信高周波信号を受信回路ＲＸ１もしくはＲＸ２に伝達するため、受信パスＲＸＰＳ１もしくはＲＸＰＳ２が高周波的な接地の状態とならないようＦＥＴＴｒ１０４もしくはＴｒ１０６をオフ状態にする。このため、制御回路ＣＮＴＬ１は、制御電圧ＶＣＴＬ４もしくはＶＣＴＬ６をロウレベル電圧とする。この場合、制御電圧ＶＣＴＬ４もしくはＶＣＴＬ６がロウレベル電圧となるため、ダイオードＤ１０１もしくはＤ１０２がオフ状態となる。しかし、実施の形態１と異なり、バイアス電圧供給パスＢＩＰＳ１もしくはＢＩＰＳ２のどちらかがアンテナ接続端子ＡＮＴに対して電位を供給する。このため、アンテナ接続端子ＡＮＴの電位がほとんど低下しない。図６に送信パスがオン状態の場合と、受信パスがオン状態の場合のＡＮＴスイッチング回路２００のアンテナ接続端子ＡＮＴの電位を表すグラフを示す。また、従来のＡＮＴスイッチング回路１のアンテナ接続端子ＡＮＴの電位も図６に同時に示す。図６からもわかるように、送信パスがオン状態の場合、および受信パスが導通状態の場合のどちらも、アンテナ接続端子ＡＮＴが高い電位を確保できる。このため、ＡＮＴスイッチング回路１において、送信回路からの大電力高周波信号が入力された場合、また、もし大電力の受信高周波信号をＡＮＴスイッチング回路２００が入力した場合であってもＦＥＴがオフ状態を保持できない問題を防ぐことができる。

なお、本発明は上記実施の形態に限られたものでなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態１及び２では、アンテナが単数のＳＰｎＴ型のスイッチング回路（ｎは２以上の整数）であるが、アンテナを複数にした、ｍＰｎＴ型のスイッチング回路（ｍ、ｎは２以上の整数）であってもよい。なお、この場合、バイアス電圧は、複数のスイッチングトランジスタ（実施の形態１のＦＥＴＴｒ１０１〜Ｔｒ１０３に該当）が接続される共通ノードに印加される。

また、アンテナ接続端子ＡＮＴには、送信パスが導通状態のとき、つまり大電力の高周波信号が入力されるときにバイアス電圧が供給されればよい。よって、図７に示すＡＮＴスイッチング回路３００のように、送信パスＴＸＰＳ１もしくはＴＸＰＳ２のどちらかが導通状態なる場合に、ＤＣ制御電圧入力端子ＤＣ１０１もしくはＤＣ１０２に供給されるハイレベル電位がアンテナ接続端子ＡＮＴに伝わるような構成であってもよい。

実施の形態１にかかるＡＮＴスイッチング回路の一例である。 実施の形態１にかかるＡＮＴスイッチング回路とその周辺回路の接続の一例である。 実施の形態１にかかるアンテナ接続端子の電位を示すグラフである。 実施の形態２にかかるＡＮＴスイッチング回路の一例である。 実施の形態２にかかるＡＮＴスイッチング回路とその周辺回路の接続の一例である。 実施の形態２にかかるアンテナ接続端子の電位を示すグラフである。 その他の実施の形態にかかるＡＮＴスイッチング回路の一例である。 従来のＡＮＴスイッチング回路の一例である。 従来のＡＮＴスイッチング回路の一例である。

符号の説明

１００、２００、３００ ＡＮＴスイッチング回路
ＡＮＴ アンテナ接続端子
Ｔｒ１０１〜Ｔｒ１０６ ＦＥＴ
Ｒ１０１〜Ｒ１０７ 抵抗素子
ＲＦ１０１〜ＲＦ１０６ ＲＦ端子
ＤＣ１０１〜ＤＣ１０６ ＤＣ制御電圧入力端子
Ｄ１０１〜Ｄ１０４ ダイオード

Claims (5)

1. 高周波信号を伝達する第１の伝達経路及び第２の伝達経路と、
   前記第２の伝達経路で高周波信号が伝達される場合、
   前記第１の伝達経路と第２の伝達経路との共通ノードと前記第１の伝達経路を電気的に遮断する第１のトランジスタと、
   前記第１の伝達経路で高周波信号が伝達される場合、前記共通ノードと前記第２の伝達経路を電気的に遮断する第２のトランジスタと、
   前記第１の伝達経路と第２の伝達経路のどちらかで高周波信号が伝達される場合、ハイレベルの制御電圧を入力する第１の制御電圧入力端子と、
   前記ハイレベルの制御電圧に応じた電圧を前記共通ノードに供給する第１の電圧供給経路と、
   を有するスイッチング回路。
2. 前記第１の電圧供給経路は、ダイオードを有し、
   前記ダイオードは、アノードが前記第１の制御電圧入力端子側、カソードが前記共通ノード側に接続される
   請求項１に記載のスイッチング回路。
3. 前記共通ノードと接続され、前記第１の伝達経路もしくは第２の伝達経路で伝達される高周波信号より低電力の高周波信号を伝達する第３の伝達経路と、
   前記第１もしくは第２の伝達経路で高周波信号が伝達される場合、前記共通ノードと前記第３の伝達経路を電気的に遮断する第３のトランジスタと、
   第４のトランジスタと、を更に有し、
   前記第４のトランジスタは、制御端子が第１の制御電圧入力端子と接続され、前記ハイレベルの制御電圧が入力されると前記第３の伝達経路を接地端子と電気的に接続する
   請求項１または請求項２に記載のスイッチング回路。
4. 前記第４のトランジスタの制御端子と前記第１の制御電圧入力端子との間に接続される第１の抵抗素子と、
   前記ダイオードのカソードと前記共通ノードとの間に接続される第２の抵抗素子と、を有し、
   前記第２の抵抗素子の抵抗値は、前記第１の抵抗素子の抵抗値より小さい
   請求項３に記載のスイッチング回路。
5. 前記共通ノードは、アンテナが接続され、
   前記第１のトランジスタ及び第２のトランジスタのそれぞれは、一方の端子に前記共通ノードが接続され、他方の端子に送信用の高周波信号を出力する送信回路が接続され、
   前記第３のトランジスタは、一方の端子に前記共通ノードが接続され、他方の端子に前記アンテナが入力する受信用の高周波信号を入力する受信回路が接続される
   請求項１〜請求項４のいずれか１項に記載のスイッチング回路。

Images