KR101767327B1 - 보호 회로 및 회로 보호 방법 - Google Patents

보호 회로 및 회로 보호 방법 Download PDF

Info

Publication number
KR101767327B1
KR101767327B1 KR1020157008171A KR20157008171A KR101767327B1 KR 101767327 B1 KR101767327 B1 KR 101767327B1 KR 1020157008171 A KR1020157008171 A KR 1020157008171A KR 20157008171 A KR20157008171 A KR 20157008171A KR 101767327 B1 KR101767327 B1 KR 101767327B1
Authority
KR
South Korea
Prior art keywords
terminal
input
transistor
control
voltage
Prior art date
Application number
KR1020157008171A
Other languages
English (en)
Other versions
KR20150052171A (ko
Inventor
볼프강 레인프레츠
크리스찬 스톡레이터
번하드 바이스
Original Assignee
에이엠에스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이엠에스 아게 filed Critical 에이엠에스 아게
Publication of KR20150052171A publication Critical patent/KR20150052171A/ko
Application granted granted Critical
Publication of KR101767327B1 publication Critical patent/KR101767327B1/ko

Links

Images

Classifications

    • H01L27/0259—
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

단자(11), 기준 전위 단자(12), 그리고 단자(11) 및 기준 전위 단자(12) 사이에 배치되고 정전 방전 이벤트시 도전이 되도록 설계되는 보호 구조(13)를 포함하는 보호 회로(10)이다. 보호 회로(10)는 출력으로 보호 구조(13)의 제어 입력(16)에 커플링되고 무선 주파수 방해 이벤트시 보호 구조(13)의 도전이 방지되는 높은 전압값으로 제어 신호 ST를 제어 입력(16)에 전달하도록 설계되는 전압 공급 회로(14)를 더 포함한다.

Description

보호 회로 및 회로 보호 방법{protection circuit and method for protecting a circuit}
본 발명은 보호 회로 및 회로 보호 방법에 관한 것이다.
보호 회로는 일반적으로 정전 방전(줄여서, ESD)으로부터 단말을 보호하는 역할을 한다. 자동차에 사용되는 직접 회로는, 보호 회로를 특징으로 한다. 이와 같은 보호 회로는, 예를 들어, 로컬 인터커넥트 네트워크(Local Interconnect Network, LIN)에 이용된다.
그러나, 무선 주파수 장애(전파 장애)가 작동중에 발생할 수 있고 DPI로 불리는 직접 전원 주입(Direct Power Injection)에 기반한 방법으로 검증될 수 있다. 전파 장애가 발생하는 주파수는, 1MHz 와 1GHz사이에 있다. 무선 주파수 장애의 빠른 간섭과 높은 전압 레벨은, 종래의 보호 구조가 도전성을 가지고 전류가 보호 구조를 통해 흐르도록 한다. 종래의 보호 구조는 따라서 ESD 발생시 신뢰할만한 소산성을 보장하기 위해 상기 주파수에 대해 반응한다. 보호 구조에 영향을 미치는 관련 주파수 범위는 대개 1MHz 및 100 MHz에 있다. 보호 회로는 따라서 통신 손실이나 LIN 노드에서 실패를 방지하기 위해 무선 주파수 방해시 트리거링해서는 안된다.
미국 특허 US 2009/0128969 A1은 LIN 버스용으로 ESD에 대한 적응적 보호를 개시한다. 보호 구조는, 단자를 기준 전위 단자로 커플링하는 전계 효과 트랜지스터를 포함한다. 무선 주파수 방해시, 전계 효과 트랜지스터의 제어 단자는 기준 전위 단자에 접속된다.
본 발명의 목적은, 낮은 제어 신호를 활용하지 않고 무선 주파수 방해시 보호 구조가 트리거링되는 것을 방지하는, 회로 보호 방법 및 이용가능한 보호 회로를 제공하는데 있다.
상기 목적은 청구항 1에 의해 달성되며, 청구항 13의 방법에 의해서도 달성된다. 이에 대한 확장과 실시예는 종속항들을 형성한다.
일 실시예에서, 보호 회로는 단자, 기준 전위 단자, 보호 구조 및 전압 공급 회로를 포함한다. 보호 회로는, 단자 및 기준 전위 단자 사이에 배치된다. 전압 공급 회로는 출력측에서 보호 구조의 제어 입력에 커플링된다. 보호 구조는 정전 방전시 도전되도록 설계된다. 무선주파수 방해의 경우 전압 공급 회로는 보호 구조의 도전이 방지되는 고전압값으로 제어 신호를 제어 입력으로 전달하도록 설계된다.
무선 주파수 방해시, 고전압값의 제어 신호가 유리하게도 생성되어, 불활성화에 고전압 값을 필요로 하는 보호 구조는, 무선 주파수 방해시 도전성을 가지지 않는다. 보호 회로는 따라서 유리하게도 정전 방전시에만 도전되도록 설계되고, 무선 주파수 방해시에는 도전되지 않는다.
무선 주파수 방해는, DPI(Direct Power Injection)에 의해 유발되거나 재생산된다. 전압 공급 회로는, 1MHz와 1GHz 사이 범위에서 무선 주파수 방해기간동안 고전압값으로 제어 신호를 생성한다. 전압 공급 회로는, 예를 들어 데이터 신호와 같이 유용한 신호에 대해 단자에서 제어 신호의 고전압값을 생성하지는 않는다. 일 실시예에서, 유용한 신호는 1MHz 미만의 데이터 속도를 가진다.
단자는 입/출력 단자 형태로 실현된다. 버스, 특히, LIN버스는 단자를 포함한다. 단자에 적용되는 단자 신호의 속도는 예를 들어, 1MHz 이다.
일 실시예에서, 전원 공급 회로는 유리하게는 단자를 통해 전달되는 통신이 증가된 전력 소비나 커플링으로 인해 방해되는 것을 방지한다. 심지어 무선 주파수 방해는 통신 실패를 유발하지 않는데 버스에서의 통신이 방해를 받지 않기 때문이다.
일 실시예에서, 보호 구조상의 스위칭은 보호 구조의 파괴에 이르지 않는다. 또 DPI 이벤트가 보호 구조의 파괴를 유발하지도 않는다.
일 실시예에서, 전압 공급 회로는 무선 주파수 방해시 보호 구조의 도전을 방지하기만 한다. 따라서 보호 구조에 대한 잘못된 트리거링을 방지할 수 있다. 보호 구조는 오로지 ESD 이벤트가 발생할 경우에만 도전적이며, 무선 주파수 방해 이벤트시에는 도전되지 않는다.
일 실시예에서, 단자 신호는 무선 주파수 방해 이벤트 시에 1 MHz 및 1GHz 사이에서 주파수를 가진다.
일 실시예에서, 무선 주파수 방해시 발생하는 단자 신호는 최대 작동 주파수보다 더 높은 주파수를 가진다. 예를 들어, 최대 작동 주파수는 1MHz에 이른다.
일 실시예에서, 전압 공급 회로는 입력측에서 단자에 접속된다.
일 실시예에서, 전압 공급 회로의 출력은 제어 입력에 접속된다. 전압 공급 회로의 출력은 무선 주파수 방해의 부재시 높은 임피던스를 가진다. 전압 공급 회로는 따라서 무선 주파수 방해 부재시 제어 신호를 출력하지 않는다. 결과적으로, 보호 구조는, 무선 주파수 방해 부재시 전압 공급 회로에 영향을 끼치지 않고 ESD에 의해 트리거링될 수 있다. 보호 구조는 전압 공급회로의 관여없이 ESD 이벤트시 자동적으로 트리거링되도록 설계된다.
일 실시예에서, 전압 공급 회로는 제 1 입력으로 단자에 접속되고 출력으로 보호 구조의 제어 입력에 접속되는 충전 펌프 형태로 구현된다.
예를 들어, 충전 펌프는 단자에 적용되는 단자 신호로부터 또는 충전 펌프에공급된 공급 전압으로부터 제어 신호를 생성한다. 충전 펌프는 두개의 신호 또는 전압 중 더 높은 전압값을 가지는 것에 기반하여 선택적으로 단자 신호 또는 공급 전압을 제어 전압으로 전환한다.
일 실시예에서, 충전 펌프는 유리하게는 현재 충전 펌프에 공급된 전압보다 높은 전압 형태로 보호 구조의 제어 입력에 제어 전압을 전달하는데 적합하다.
일 실시예에서, 회로를 보호 하는 방법은, 전압 공급 회로를 이용하여 제어 신호를 생성하는 단계를 포함한다. 제어 신호는 또 단자와 기준 전위 단자 사이에 배치된 보호 구조로 공급된다. 보호 구조는 정전 방전 이벤트시 도전성을 가지도록 설계된다. 무선 주파수 방해의 경우, 제어 신호는 보호 구조의 도전이 방지될 만큼의 높은 전압 값으로 생성된다.
제어 신호의 고전압 값은 유리하게는 보호 구조의 트리거링을 비활성화시킨다.
일 실시예에서, 반도체는 전압 공급 회로 및 보호 구조를 가진 보호 회로를 포함한다. 반도체 회로는 유리하게는 또한 무선 주파수 방해시 신호 통신을 유지한다. 이로 인해 특히 자동차에 이용되는 반도체가 유리하다. 또 1MHz 및 1GHz 사이의 무선 주파수 방해 주파수가 보호 구조를 트리거링하지 않는다. 무선 주파수 방해 이벤트시, 반도체에 접속된 LIN 노드는 방해받지 않고 통신 손실도 발생하지 않는다.
발명의 일부 실시예들은 도면을 참고로 하여 이하 더 상세히 기술된다. 동일한 기능 또는 효과를 가진 컴포넌트 또는 회로 소자들은 동일한 참조 부호로 식별된다. 기능과 관련하여 해당하는 컴포넌트 또는 회로 소자에 대한 기술은 이하의 도면 각각을 참조로 반복되지 않는다.
도 1a 내지 도 1k는 보호 호로의 예시적 실시예를 도시한다.
도 2는 보호 회로를 구비한 반도체의 예시적 실시예를 도시한다.
도 1a는 보호 회로(10)의 예시적 실시예를 도시한다. 보호 회로(10)는, 단자(11) 기준 전위 단자(12) 및 보호 구조(13) 및 전압 공급 회로(14)를 포함한다. 단자(11)는 예를 들어, 입/출력 핀의 형태로 구현될 수 있다. 단자(11)는 일반적으로 무선 주파수 방해 이벤트가 발생하는 단자이다. 보호 구조(13)는 바이폴라 트랜지스터(15)를 포함한다. 바이폴라 트랜지스터는, PNP 트랜지스터 형태로 구현된다. 바이폴라 트랜지스터(15)는 단자(11)에 직접 연결된 이미터를 포함한다. 바이폴라 트랜지스터(15)는 또한 기준 전위 단자(12)에 직접 접속된 콜렉터를 포함한다. 바이폴라 트랜지스터는 보호 구조(13)의 제어 입력(16)에 커플링되는 베이스를 포함한다. 전압 공급 회로(14)는 제 1 입력(17)으로 단자(11)에 연결된다. 전압 공급 회로(14)의 출력은 제어 입력(16)에 연결된다. 전압 공급 회로(14)는 제 1 입력으로 단자(11)에 연결되고 출력으로 제어 입력(16)에 연결되는 충전 펌프 형태로 구현된다.
단자(11)에 인가되는 단자 신호 AS는 전압 공급 회로(14)에 공급된다. 전압 공급 회로(14)는 제어 신호 ST를 전달한다. 전압 공급 회로(14)는 단자 신호 AS에 기반하여 제어 신호 ST를 생성한다. 제어 신호 ST는 제어 입력(16)으로 공급되어 바이폴라 트랜지스터(15)의 베이스로 전달된다. 제어 신호 ST는 바이폴라 트랜지스터(15)의 콜렉터와 베이스 사이에 전압 형태로 인가된다. 단자 신호 AS는 바이폴라 트랜지스터(15)의 콜렉터와 이미터 사이에서 떨어진다. 보호 구조(13)는 단자(11)에서 정전 방전이 발생하자 마자 도전성을 가진다. ESD 이벤트 동안, 바이폴라 트랜지스터(15)는 단자(11)로부터 기준 전위 단자(12)로 전류를 전도한다.
무선 주파수 방해시, 전압 공급 회로는 기설정된 전압값을 넘어서는 전압값으로 제어 신호 ST를 생성한다. 보호 구조(13)는 오로지 기설정된 전압값 아래에 제어 신호 ST의 전압값에서만 도전된다. 무선 주파수 방해시, 보호 구조(13)의 도전성은 기설정된 전압값 위의 제어 신호 ST에 의해 방지된다. 충전 펌프는 단자(11)에서 전압으로 공급된다. 단자(11)에서 커패시턴스는, 단자 신호 AS의 방해를 유발하지 않고서 충전 펌프에 의해 야기되는 추가 부하를 구동하기에 충분히 높다.
무선 주파수 방해 이벤트시, 바이폴라 트랜지스터(15)의 베이스는 제어 신호 ST에 의해 바이어스된다. 무선 주파수 방해 이벤트시, 제어 신호(15)는 바이폴라 트랜지스터(15)가 도전성을 가지지 않는 높은 전압을 가진다. 무선 주파수 방해 이벤트 동안, 제어 신호 ST는 적어도 단자 신호 AS에서 다이오드의 컷인 전압을 뺀 전압값을 가진다. 무선 주파수 방해 이벤트시, 제어 신호 (ST)가 인가되는 각각의 활성 또는 기생 컴포넌트 등은, 트리거링이 방지되는 역바이어스 전압의 상태로 남는다. 전압 공급 회로(14)는 무선 주파수 방해 이벤트시 스위치 온 된다.
ESD 이벤트가 발생하는 동안 전압 공급 회로(14)는 스위치 오프 된다. 결국, 제어 신호 ST의 전압은 ESD 이벤트 동안은 오프된다. 바이폴라 트랜지스터(15)의 베이스-이미터 접합은 따라서 ESD 이벤트 동안 스위치 온되고 ESD 보호가 활성화되어 보호 구조(13)는 도전성을 가진다. 보호 구조(13)는 ESD 이벤트 동안 자체 트리거링 된다.
일 실시예에서, 충전 펌프는, 단자 신호 AS의 전압 값 보다 높은 전압값으로 전압 신호(ST)를 생성한다. 바이폴라 트랜지스터(15)의 베이스에 공급되는 전압이 단자(11)에서 전압보다 높고 상기 높은 전압이 바이폴라 트랜지스터(15)의 이미터에 인가되기 때문에, 보호 구조(13)의 도전성이 무선 주파수 방해 이벤트시 예방된다.
도시되지 않은 실시예에서, 제어 신호 ST는 회로를 제공하기 위한 단자 또는 추가적인 노드로 공급된다. 상기 방식으로, 무선 주파수 방해 이벤트시 바이어스되어야 하는 추가적인 노드가, 전압 공급 회로(14)에 의해 공급될 수 있다.
도 1b는 도 1a에 도시된 실시예의 확장을 대표하는 보호 회로(10)의 또다른 실시예의 예시를 보여준다. 전압 공급 회로(14)는 제 2 입력(18)을 특징으로 한다. 제 2 입력(18)은 보호 회로(10)의 전원(19)에 연결된다. 전원(19)에 의해 공급되는 공급전압 VDD는 제 2 입력(18)으로 공급된다. 충전 펌프 형태로 구현된 전압 공급 회로(14)는 따라서 공급 전압 VDD와 단자 신호 AS로 공급된다. 상기 방식으로, 전압 공급 회로(14)에 의해 야기되는 단자(11)에서 부하는 유리하게는 감소된다.
전압 공급 회로(14)는 단자 신호 AS 또는 공급 전압 VDD을 제어 신호 ST로 전환한다. 전압 공급 회로(14)는, 단자 신호 AS의 전압값이 공급 전압 VDD 값보다 높을 때 단자 신호 AS를 제어 신호 ST로 전환하고, 공급 전압 VDD 값이 단자 신호 AS 전압 값보다 높을 때 공급 전압 VDD를 제어 신호 ST로 전환하도록 설계 된다. 예를 들어, 제어 신호 ST는, 단자 신호 AS의 전압 및 공급 전압 VDD를 포함하는 그룹에서 더 높은 전압과 동일할 수 있다.
더 높은 전압에 기반하여, 일 측의 공급 전압 VDD와 타 측의 단자 신호 AS는 충전 펌프 또는 전압 공급 회로(14)의 두 개의 입력들(17,18)을 통해 제어 신호 ST로 각각 전환된다. 더 높은 전압은 바이폴라 트랜지스터의 베이스-콜렉터 다이오드 및 베이스-이미터 다이오드가 역바이어스 되게 하여 공간 전하 영역이 넓어지고 커패시턴스가 따라서 낮아진다. 이로 인해 차례로, 결정적으로 신호 무결성을 보장하는 DPI 간섭시 전류 소비 감소가 나타난다. 과도한 고전류값은 버스에서 통신을 방해한다. 보호 회로(10) 또는 ESD 회로는 ESD 이벤트를 제외하고는 트리거링 되지 않는다. 따라서, 보호 회로(10)는 간섭 영향하에 있는 단자(11)를 포함하는 LIN 버스상의 신호에 영향을 주지 않는다.
도 1c는 도 1a 및 도 1b에 도시된 실시예의 확장을 나타내는 보호 구조(10)의 또다른 실시예의 예시이다. 도 1c에 따르면, 전압 공급 회로(14)는 공급 전압 VDD으로만 공급된다. 전압 공급 회로(14)는 단자(11)에 연결되지 않는다. 예를 들어 무선 주파수 방해 이벤트시 단자 신호 AS 및 공급 전압 VDD가 영향을 받는 다면, 상기 타입의 보호 회로가 사용될 수 있다. 따라서, 무선 주파수 방해의 존재를 탐지하기 위해 전압 공급 회로(14)에 단자(11)를 커플링할 필요가 없다. 상기 방식으로 단자(11)에서 부하는 유리하게는 추가적으로 감소된다.
도 1d는 도 1a 내지 도 1c에 도시된 실시예의 확장을 나타내는 보호 회로(10)의 또 다른 실시예의 예시를 도시한다. 보호 구조(13)는 제 1 입력으로 제어 입력(16)에 연결되는 트리거 회로(20)를 포함한다. 트리거 회로(20)의 제 2 입력은 단자(11)에 연결된다. 트리거 회로(20)의 출력은 보호 구조 컴포넌트(20')의 제어 단자에 연결된다. 보호 구조 컴포넌트(20')는 도 1a 내지 도 1c에 도시된 바이폴라 트랜지스터(15)로 구성될 수 있다. 트리거 회로(20)는 따라서 바이폴라 트랜지스터(15)의 베이스에 연결된다. 무선주파수 방해 이벤트시 보호 구조(13)의 도전을 방지하기 위해, 보호 구조 컴포넌트(20')는 트리거 회로(20)를 통해 전압 공급 회로(14)에 의해 스위치 오프된다. 트리거 회로(20)는 따라서 단자(11)에서 무선 주파수 신호 이벤트시 비활성화된다. 트리거 회로(20)는 기설정된 전압 값 보다 큰 제어 신호 ST의 존재로 인해 비활성화된다. 트리거 회로(20)는 제어 신호 ST로서 전압 공급 회로(14)에 의해 전달되는 전압이 없을 때 활성화된다. 트리거 회로(20)가 ESD 이벤트를 탐지하자마자, 보호 구조(13)는 도전적으로 스위치된다. ESD 상태에서, 공급 전압 VDD 및 단자 신호 AS의 전압값은 대개 동일 전압 레벨상태가 아니다.
도 1e는 도 1a 내지 도 1d에 도시된 실시예의 확장을 나타내는 보호 회로(10)의 또다른 실시예의 예시를 도시한다. 전압 공급 회로(14)는 직렬 회로를 형성하는 제 1 다이오드(22) 및 커플링 커패시터(21)를 포함한다. 커플링 커패시터(21) 및 제 1 다이오드(22)를 포함하는 직렬 회로는 단자(11) 및 제어 입력(16) 사이에 배치된다. 이 경우, 커플링 커패시터(21)는 단자(11)에 연결되고 제 1 다이오드(22)는 제어 입력(16)에 연결된다. 제 1 다이오드(22)의 애노드는 커플링 커패시터(21)에 연결되고, 제 1 다이오드(21)의 캐소드는 제어 입력(16)에 연결된다. 전압 공급 회로(14)는 커플링 커패시터(21) 및 제 1 다이오드(22) 사이에서 노드(24)에 기준 전위 단자(12)를 연결하는 제 2 다이오드(23)를 더 포함한다. 제 2 다이오드(23)의 애노드는 기준 전위 단자(12)에 연결되고 제 2 다이오드(23)의 캐소드는 노드(24)에 연결된다.
무선 주파수 방해 이벤트시, 단자 신호 AS는 예를 들어 1MHz 및 1GHz 사이 범위에서 주파수를 가진다. 결과적으로, 커플링 커패시터(21)는 무선 주파수 방해 이벤트시 약간의 임피던스만을 나타냅니다. 노드(24)에서 노드 전압 VK은 따라서 제 1 다이오드(22)의 도전에 이르는 높은 전압값을 가질 수 있다. 노드 전압 VK의 높은 값은 결과적으로 제어 신호 ST 상승에 이른다. 양의 값을 가지는 제어 신호 ST는 바이폴라 트랜지스터의 이미터-베이스 다이오드의 차단을 유발한다. 제 1 다이오드(22)의 캐소드, 바이폴라 트랜지스터(15)의 베이스, 및 바이폴라 트랜지스터(15)의 베이스 및 제 1 다이오드(22)간의 스트립 도체는 커플링 커패시터(21) 및 제 1 다이오드(22)로 구성되는 직렬 회로에 의해 충전되고 높은 값에서 제어 신호 ST의 전압을 안정화하는 기생 커패시턴스를 형성한다.
제 2 다이오드(23)로 인해, 노드 전압 VK는 최소 값으로 기준 전위 단자 OV에서 제 2 다이오드(23)의 컷인 전압 값을 뺀 값을 가진다. 노드 전압 VK가 상당한 음의 값을 가질 수 없으므로, 제 1 다이오드(22)는 바이어스 전압을 상당히 차단하는 상태로 전이되지 않는다. 결과적으로, 무선 주파수 방해 이벤트시 단자 신호 AS의 전압이 잠시 고전압값을 보이면 제 1 다이오드(22)는 즉시 도전성을 가지고 제어 신호 ST의 고전압값을 생성할 수 있다. 고주파수 간섭 이벤트 종료후, 제어 신호 ST의 전압 값은, 바이폴라 트랜지스터(15)의 베이스-콜렉터 접합 뿐만 아니라, 제 1 및 제 2 다이오드(22,23)를 통한 기생 전류에 의해 감소된다. 제 1 다이오드(22)는 무선 주파수 방해 이벤트가 없을 때 전압 공급 회로(14)의 높은 임피던스 출력을 나타낸다. 전압 공급 회로(14)는 유리하게는 소수의 컴포넌트들만을 특징으로 하여 공간을 절약하는 방식으로 구현될 수 있다.
제 1 및 제 2 다이오드(22,23)는 스위치로 동작한다. 제 1 및 제 2 다이오드(22,23)는 각 다이오드를 흐르는 전류가 제어 신호 ST의 전압 상승에 이를 때에만 도전적이다. 다이오드(22,23)에 대한 바이어싱은 각 다이오드를 통하는 전류가 제어 신호 ST 전압을 상승시키도록 선택된다.
무선 주파수 방해 이벤트시, 단자 신호 AS는 +/- 40V 전압값을 가진다. 결국, 도 1a 내지 도 1k에 도시된 전압 공급 회로(14)의 실시예는 충전 펌프로 동작한다. 충전 펌프는 자동적으로 자체 제어한다.
도시되지 않은 실시예에서, 다이오드(22,23,26)는 도 1e 내지 도 1i에서 능동 제어 스위치로 교체될 수 있다. 스위치들은 도시되지 않은 제어 유닛에 의해 작동될 수 있다. 이로 인해 충전 펌프가 제어 유닛에 의해 능동적으로 제어되도록 구현가능하다.
도 1f는 도 1a 내지 도 1e에 도시된 실시예의 확장을 나타내는 보호 회로(10)의 또다른 실시예의 예시를 도시한다. 제 2 다이오드(23) 및 커플링 커패시터(21)는 보호 회로(13)를 특징으로 하는 반도체의 컴포넌트로 함께 집적된다.
도 1g는 도 1a 내지 도 1f에 도시된 실시예의 확장을 나타내는 보호 회로(10)의 또다른 실시예의 예시를 도시한다. 전압 공급 회로(14)는 추가적으로 버퍼 커패시터(25)를 포함한다. 버퍼 커패시터(25)는 제어 입력(16) 및 기준 전위 단자(12) 사이에 배치된다. 버퍼 커패시터(25)는 제 1 다이오드(22)와 커플링 커패시터(21)로 구성되는 직렬 회로에 의해 충전된다. 제어 신호 ST는 버퍼 커패시터(25)에 떨어지는 전압이다. 버퍼 커패시터(25)는 따라서 제어 신호 ST 를 안정시킨다. 무선 주파수 방해 이벤트시, 제어 신호 ST는, 단자 신호 AS 에서 다이오드의 컷인 전압을 뺀 전압값과 동일하거나 더 높은 전압값을 가지고 베이스-이미터 다이오드는 차단하고 바이폴라 트랜지스터(15)는 비도전성을 가진다. 따라서 바이폴라 트랜지스터(15)의 트리거링이 무선 주파수 방해시 방지된다.
도 1h는 도 1a 내지 도 1g에 도시된 실시예의 확장을 나타내는 보호 회로(10)의 또다른 예시적 실시예를 도시한다. 도 1f에 도시된 바와 같이, 제 2 다이오드(23) 및 커플링 커패시터(21)는, 표면에 컴포넌트 형태로 반도체로 집적되어 도 1h에 있다.
도 1i는 도 1a 내지 도 1h에 도시된 실시예의 확장을 나타내는 보호 회로(10)의 또다른 실시예의 예시를 나타낸다. 보호 회로(10)는 전원(19)을 특징으로 한다. 전압 공급 회로(14)는 전원(19)을 제어 입력(16)에 연결하는 추가적인 다이오드(26)를 포함한다. 공급 전압 VDD는 따라서 제 2 다이오드(26)를 통해 제어 입력(16)으로 공급된다. 두 개 전압, 즉 커플링 커패시터(21) 및 제 1 다이오드(22)사이에서 노드 (24)에서 노드 전압 VK 또는 공급 전압 VDD 중 더 높은 전압은 결과적으로 제어 신호 ST를 정의한다. 이는 제어 신호 ST가 두 개 전압, 즉 공급 전압 VDD에서 제 1 다이오드의 컷인 전압을 뺀 것 또는 노드 전압 VK에서 추가적인 다이오드(26)의 컷인 전압을 뺀 것 중 더 높은 것임을 의미한다.
도 1j는 도 1a 내지 도 1i에 도시된 실시예의 확장을 나타내는 보호 회로의 또다른 실시예의 에시를 도시한다. 보호 회로는 스위칭 매트릭스(27)를 포함한다. 스위칭 매트릭스(27)의 제 1 입력은 커플링 커패시터(21)를 통해 단자(11)에 커플링된다. 스위칭 매트릭스(27)의 제 2 입력은 전원(19)에 연결된다. 스위칭 매트릭스(27)의 출력은 제어 단자(16)에 연결된다. 스위칭 매트릭스(27)는 스위칭 매트릭스(27)의 제 1 및 제 2 입력을 스위칭 매트릭스(27)의 출력에 각각 연결하는 제 1 및 제 2 트랜지스터(28,29)를 포함한다. 직렬 회로는 커플링 커패시터(21)와 제 1 트랜지스터의 제어 영역를 포함하고, 단자(11) 및 제어 입력(16)사이에 배치된다. 제 1 트랜지스터(28)의 제어 단자는 커플링 커패시터(21) 및 제 1 트랜지스터(28)의 제어 영역 사이에 노드(24)에 연결된다.
제 2 트랜지스터(29)는 전원(19) 및 제어 입력(16) 사이에 배치된다. 제 2 트랜지스터(29)의 제어 단자는 제 2 트랜지스터(29)의 제어 영역과 전원(19)사이에 노드에 연결된다. 제 1 및 제 2 트랜지스터(28,29)는 전계효과 트랜지스터 형태로 구현될 수 있다. 제 1 및 제 2 트랜지스터(28,29)는 n-채널 금속 산화막 반도체(n-MOS) 전계 효과 트랜지스터 형태로 구현될 수 있다. 제어 신호 ST가 노드(24)에서 노드 전압 VK보다 낮으면, 제 1 트랜지스터(28)는 도전되며 버퍼 커패시터(25) 를 충전한다. 그러나, 제어 신호 ST가 공급 전압 VDD보다 낮으면, 제 2 트랜지스터(29)가 도전되고 버퍼 커패시터(25)를 충전한다. 제 1 및 제 2 트랜지스터(28,29)는 따라서 제 1 및 제 2 다이오드(22,26) 대신에 제공된다. 제 1 및 및 추가적인 다이오드(22,26)는 다이오드로 스위치되는 트랜지스터(28,29) 형태로 구현된다.
도 1k는 도 1a 내지 도 1j에 도시된 실시예의 확장을 나타내는 보호 회로(10)의 또다른 실시예의 예시를 도시한다. 제 1 트랜지스터(28)의 제어 단자는 전원(19) 및 제 2 트랜지스터(29)의 제어 영역 사이 노드에 연결된다. 제 2 트랜지스터(29)의 제어 단자는, 대조적으로, 커플링 커패시터(21) 및 제 1 트랜지스터(28)의 제어 영역 사이 노드(24)에 연결된다. 제 1 및 제 2 트랜지스터(28,29)는 p-채널 금속 산화막 반도체 전계 효과 트랜지스터 형태로 구현된다. 따라서, 스위칭 매트릭스(27)는 자체적으로 제 1 및 제 2 트랜지스터(28,29)에 대한 필요한 제어 신호를 생성한다. 공급 전압 VDD는 노드 전압 VK보다 낮으면, 제 1 트랜지스터(28)는 도전되고 제 2 트랜지스터(29)는 차단한다. 그러나, 노드 전압 VK가 공급 전압 VDD보다 낮으면, 제 2 트랜지스터(29)는 도전되고 제 1 트랜지스터(28)는 차단한다.
도 2는 도 1a 내지 도 1k에 도시된 일 실시예에 따라 보호 회로(10)를 포함하는 반도체(30)의 실시예의 예시를 도시한다. 반도체(30)는 추가적으로 단자(11)에 연결되는 드라이버(31)를 포함한다. 드라이버(31)는 입력 드라이버 형태로 구현된다. 드라이버(31)는 또한 출력 드라이버 또는 입/출력 드라이버 형태로 구현될 수도 있다. 반도체(30)는 또한 전압 공급 회로(14)에 연결되는 회로(32)를 포함한다. 회로(32)는 드라이버(31)를 통해 단자(11)에 커플링된다. 제어 신호 ST는 회로(32)에 공급된다. 주파수 방해 이벤트 종료 후, 예를 들면, 회로(32)는 유리하게는 디지털 또는 아날로그 신호 출력 또는 센서 신호 측정을 반복한다. 회로(32)는 아날로그 회로, 디지털 회로 또는 디지털/아날로그 회로 혼합 형태로 구현될 수 있다. 보호 회로(10)는 드라이버(31)를 통해 단자(11)에 커플링되는 추가적인 회로(33)를 특징으로 한다. 단자(11)는 입/출력 단자 형태로 구현된다.추가적인 회로(33)는 아날로그 회로, 디지털 회로 또는 디지털/아날로그 회로 혼합 형태로 구현될 수 있다.
10 : 보호 회로
11 : 단자
12 : 기준 전위 단자
13 : 보호 구조
14 : 전압 공급 회로
15 : 바이폴라 트랜지스터
16 : 제어 입력
17 : 제 1 입력
18 : 제 2 입력
19 : 전원
20 : 트리거 회로
20' : 보호 구조 컴포넌트
21 : 커플링 커패시터
22 : 제 1 다이오드
23 : 제 2 다이오드
24 : 노드
25 : 버퍼 커패시터
26 : 추가적인 다이오드
27 : 스위칭 매트릭스
28 : 제 1 트랜지스터
29 : 제 2 트랜지스터
30 : 반도체
31 : 드라이버
32 : 회로
33 : 추가적인 회로
AS : 단자 신호
ST : 제어 신호
VDD : 공급 전압
VK : 노드 전압

Claims (22)

  1. 보호 회로로서,
    단자(11);
    기준 전위 단자(12);
    단자(11) 및 기준 전위 단자(12) 사이에 배치되고 정전 방전 이벤트시 도전이 되도록 설계되고, PNP 바이폴라 트랜지스터 형태로 구현된 바이폴라 트랜지스터(15)를 갖는 보호 구조(13); 및
    입력측에서 단자(11)에 연결되고 출력측에서 보호 구조(13)의 제어 입력(16)에 연결되는 충전 펌프 형태로 구현되는 전압 공급 회로(14)를 포함하고,
    상기 전압 공급 회로(14)는 스위칭 매트릭스(27)를 포함하고, 무선 주파수 방해 이벤트시 보호 구조(13)의 도전이 방지되도록 기설정된 전압값을 넘어서는 전압값으로 제어 신호 ST를 제어 입력(16)에 전달하도록 설계되고,
    상기 바이폴라 트랜지스터(15)는,
    단자(11)에 커플링된 이미터;
    제어 입력(16)에 커플링된 베이스; 및
    기준 전위 단자(12)에 커플링된 콜렉터를 포함하고,
    상기 스위칭 매트릭스는,
    단자(11)에 커플링되는 제 1 입력;
    공급 전압 VDD가 공급되는 제 2 입력; 및
    제어 입력(16)에 커플링되는 출력을 가지고,
    상기 제어 신호 ST는 상기 제 1 입력 및 상기 제 2 입력에 인가되는 두 개의 전압(VK,VDD) 중 더 높은 쪽으로부터 발생하는
    보호 회로.
  2. 제 1 항에 있어서,
    보호 회로(10)는 무선 주파수 방해시 도전이 되지 않도록 설계되는,
    보호 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    전압 공급 회로(14)의 출력은 제어 입력(16)에 연결되고, 전압 공급 회로(14)는 제어 입력(16)에 연결되는 제 1 다이오드(22)를 포함하는, 보호 회로.
  4. 삭제
  5. 제 1 항에 있어서,
    보호 구조(13)는, 입력측에서 제어 입력(16) 및 단자(11)에 연결되고, 출력측에서 바이폴라 트랜지스터(15)의 베이스에 연결되는 트리거 회로(20)를 포함하는, 보호 회로.
  6. 제 1 항 또는 제 2 항에 있어서,
    충전 펌프는 단자(11)에서 탭핑될 수 있는 단자 신호 AS 의 전압값보다 더 높은 전압값으로 제어 신호 ST를 제공하도록 설계되는, 보호 회로.
  7. 삭제
  8. 제 1 항 또는 제 2 항에 있어서,
    충전 펌프는 단자(11)에서 탭핑될 수 있는 단자 신호 AS 또는 공급 전압 VDD를 제어 신호 ST로 전환하도록 설계되는, 보호 회로.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 1 항 또는 제 2 항에 있어서,
    전압 공급 회로(14)는 제어 입력(16)을 기준 전위 단자(12)에 연결하는 버퍼 커패시터(25)를 포함하는, 보호 회로.
  13. 제 1 항 또는 제 2 항에 있어서,
    커플링 커패시터(21)를 더 포함하고,
    상기 스위칭 매트릭스(27)의 상기 제 1 입력은 상기 커플링 커패시터(21)를 통해 상기 단자(11)에 커플링되는 보호 회로.
  14. 제 13 항에 있어서,
    전원(19)을 더 포함하고,
    상기 스위칭 매트릭스(27)의 상기 제2 입력은 상기 전원에 연결되는 보호 회로.
  15. 제 14 항에 있어서,
    상기 스위칭 매트릭스(27)는 제1 트랜지스터(28)와 제2 트랜지스터(29)를 포함하고,
    상기 제1 트랜지스터(28)는 상기 스위칭 매트릭스(27)의 상기 제1 입력을 상기 스위칭 매트릭스(27)의 상기 출력에 연결하고,
    상기 제2 트랜지스터(29)는 상기 스위칭 매트릭스(27)의 상기 제2 입력을 상기 스위칭 매트릭스(27)의 상기 출력에 연결하는 보호 회로.
  16. 제 15 항에 있어서,
    상기 제1 트랜지스터 및 상기 제2 트랜지스터는 전계효과 트랜지스터 형태로 구현되는 보호 회로.
  17. 제 15 항에 있어서,
    상기 스위칭 매트릭스(27)는 자체적으로 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 대한 제어 신호를 생성하는 보호 회로.
  18. 제 15 항에 있어서,
    상기 제1 트랜지스터(28)의 제어 단자는 상기 커플링 커패시터(21)와 상기 제1 트랜지스터(28)의 제어 영역 사이의 노드(24)에 연결되고,
    상기 제2 트랜지스터(29)의 제어 단자는 상기 전원(19)과 상기 제2 트랜지스터(29)의 제어 영역 사이의 노드에 연결되는 보호 회로.
  19. 제 15 항에 있어서,
    상기 제1 트랜지스터(28)의 제어 단자는 상기 전원(19)과 상기 제2 트랜지스터(29)의 제어 영역 사이의 노드에 연결되고,
    상기 제2 트랜지스터(29)의 제어 단자는 상기 제1 트랜지스터(28)의 제어 영역과 상기 커플링 커패시터(21) 사이의 노드(24)에 연결되는 보호 회로.
  20. 회로를 보호하는 방법으로서,
    전압 공급 회로(14)에 의해 제어 신호 ST를 제공하는 단계;및
    단자(11)와 기준 전위 단자(12) 사이에 배치되고, 정전 방전 이벤트시 도전이 되도록 설계되고, PNP 바이폴라 트랜지스터 형태로 구현된 바이폴라 트랜지스터(15)를 갖는 보호 구조에 제어 신호 ST를 공급하는 단계를 포함하고,
    제어 신호 ST는, 무선 주파수 방해 이벤트시 보호 구조(13)의 도전이 방지되도록 기설정된 전압값을 넘어서는 전압값으로 생성되고,
    전압 공급 회로(14)는 제 1 입력으로 단자(11)에 연결되고, 출력으로 제어 입력(16)에 연결되는 충전 펌프 형태로 구현되는
    상기 바이폴라 트랜지스터(15)는,
    단자(11)에 커플링된 이미터;
    제어 입력(16)에 커플링된 베이스; 및
    기준 전위 단자(12)에 커플링된 콜렉터를 포함하고,
    상기 전압 공급 회로(14)는 스위칭 매트릭스(27)를 포함하고, 상기 스위칭 매트릭스는,
    단자(11)에 커플링되는 제 1 입력;
    공급 전압 VDD가 공급되는 제 2 입력; 및
    제어 입력(16)에 커플링되는 출력을 가지고,
    상기 제어 신호 ST는 상기 제 1 입력 및 상기 제 2 입력에 인가되는 두 개의 전압(VK,VDD) 중 더 높은 쪽으로부터 발생하는
    회로를 보호하는 방법.
  21. 제 8 항에 있어서,
    상기 충전 펌프는 단자 신호 AS 및 공급 전압 VDD 중, 단자 신호 AS의 전압값과 공급 전압 VDD 값 중 더 높은 전압값을 가진 것을 제어 신호 ST로 선택적으로 전환하는, 보호 회로.
  22. 제 20 항에 있어서,
    상기 충전 펌프에는 단자(11)에 인가되는 단자 신호 AS 및 공급 전압 VDD가 공급되고, 상기 충전 펌프는 단자 신호 AS 및 공급 전압 VDD 중, 단자 신호 AS의 전압값과 공급 전압 VDD 값 중 더 높은 전압값을 가진 것을 제어 신호 ST로 선택적으로 전환하는, 회로를 보호하는 방법.
KR1020157008171A 2012-08-31 2013-08-13 보호 회로 및 회로 보호 방법 KR101767327B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012108105.0A DE102012108105A1 (de) 2012-08-31 2012-08-31 Schutzschaltung und Verfahren zum Schutz einer Schaltung
DE102012108105.0 2012-08-31
PCT/EP2013/066922 WO2014032965A1 (de) 2012-08-31 2013-08-13 Schutzschaltung und verfahren zum schutz einer schaltung

Publications (2)

Publication Number Publication Date
KR20150052171A KR20150052171A (ko) 2015-05-13
KR101767327B1 true KR101767327B1 (ko) 2017-08-10

Family

ID=49034079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157008171A KR101767327B1 (ko) 2012-08-31 2013-08-13 보호 회로 및 회로 보호 방법

Country Status (5)

Country Link
US (3) US9673607B2 (ko)
EP (2) EP3098850B1 (ko)
KR (1) KR101767327B1 (ko)
DE (1) DE102012108105A1 (ko)
WO (1) WO2014032965A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10396550B2 (en) * 2016-09-30 2019-08-27 Texas Instruments Incorporated ESD protection charge pump active clamp for low-leakage applications
US10892756B2 (en) * 2017-12-26 2021-01-12 Texas Instruments Incorporated Reducing noise effects in electrostatic discharge circuits
EP4125129A1 (en) * 2021-07-29 2023-02-01 Nexperia B.V. Semiconductor device and esd protection device comprising the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102862B1 (en) 2002-10-29 2006-09-05 Integrated Device Technology, Inc. Electrostatic discharge protection circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392186A (en) * 1992-10-19 1995-02-21 Intel Corporation Providing various electrical protections to a CMOS integrated circuit
US6690555B1 (en) * 2001-03-25 2004-02-10 National Semiconductor Corporation Electrostatic discharge protection circuit with cascoded trigger-switch suitable for use with over-voltage tolerant CMOS input/output buffers
TW538522B (en) 2002-05-15 2003-06-21 Winbond Electronics Corp Fast-triggered static charge protection circuit and its method
US7379281B2 (en) * 2005-11-28 2008-05-27 Lsi Logic Corporation Bias for electrostatic discharge protection
US7672100B2 (en) * 2006-05-23 2010-03-02 Sofics Bvba Electrostatic discharge protection structures with reduced latch-up risks
US7885047B2 (en) 2007-11-21 2011-02-08 Microchip Technology Incorporated Adaptive electrostatic discharge (ESD) protection of device interface for local interconnect network (LIN) bus and the like
US8422187B2 (en) * 2010-07-02 2013-04-16 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8467162B2 (en) 2010-12-30 2013-06-18 United Microelectronics Corp. ESD protection circuit and ESD protection device thereof
TWI463631B (zh) * 2011-11-17 2014-12-01 Ind Tech Res Inst 靜電放電保護裝置及其方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102862B1 (en) 2002-10-29 2006-09-05 Integrated Device Technology, Inc. Electrostatic discharge protection circuit

Also Published As

Publication number Publication date
US9673607B2 (en) 2017-06-06
US20170243863A1 (en) 2017-08-24
KR20150052171A (ko) 2015-05-13
US20190341763A1 (en) 2019-11-07
US20150229116A1 (en) 2015-08-13
EP3098850B1 (de) 2018-03-14
US10944251B2 (en) 2021-03-09
EP2891179B1 (de) 2016-10-05
DE102012108105A1 (de) 2014-03-06
US10404051B2 (en) 2019-09-03
WO2014032965A1 (de) 2014-03-06
EP2891179A1 (de) 2015-07-08
EP3098850A1 (de) 2016-11-30

Similar Documents

Publication Publication Date Title
EP2937901B1 (en) Electrostatic discharge protection circuit
US9019666B2 (en) Electronic device, in particular for protection against electrostatic discharges, and method for protecting a component against electrostatic discharges
KR101492526B1 (ko) 과전압 내성을 갖는 통과 게이트
CN110277774B (zh) 具有从受保护总线耦合到地的fet器件的保护电路
US20220107345A1 (en) Electronic circuit and sensor system
US8315025B2 (en) Circuit arrangement for protection against electrostatic charges and method for dissipation thereof
US8570096B2 (en) Transistor substrate dynamic biasing circuit
US8937793B2 (en) Semiconductor device
US10944251B2 (en) Protective circuit and method for protecting a circuit
US7768753B2 (en) Circuit arrangement for protection against electrostatic discharges and method for diverting electrostatic discharges
JP3678156B2 (ja) 静電気保護回路
JP2015208111A (ja) ゲート駆動回路
US6859089B2 (en) Power switching circuit with controlled reverse leakage
CN103139513B (zh) 天线电源供给电路、天线控制系统及数字通讯装置
JP3539757B2 (ja) ＢｉＣＭＯＳ駆動回路を有する電子回路
US20130120049A1 (en) Power Switch
JP6648895B2 (ja) 出力回路
US12149233B2 (en) Power switch with normally on transistor
US20050264964A1 (en) Semiconductor circuit
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
US6522512B1 (en) Anti-latch-up circuit
JP5601983B2 (ja) バイアス回路
US10291020B2 (en) Overvoltage protection device
CN113690870A (zh) 一种静电放电电路及信号传输系统
JP2020010551A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20150330

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20151210

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20160629

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20170126

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170529

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170804

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170804

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200724

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210723

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220721

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240725

Start annual number: 8

End annual number: 8