JP5850271B2 - 信号処理装置 - Google Patents

信号処理装置 Download PDF

Info

Publication number
JP5850271B2
JP5850271B2 JP2013557481A JP2013557481A JP5850271B2 JP 5850271 B2 JP5850271 B2 JP 5850271B2 JP 2013557481 A JP2013557481 A JP 2013557481A JP 2013557481 A JP2013557481 A JP 2013557481A JP 5850271 B2 JP5850271 B2 JP 5850271B2
Authority
JP
Japan
Prior art keywords
input
circuit
signal processing
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013557481A
Other languages
English (en)
Other versions
JPWO2013118631A1 (ja
Inventor
研一 川崎
研一 川崎
悠介 田中
悠介 田中
山岸　弘幸
弘幸 山岸
アリ ハジミリ
アリ ハジミリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPWO2013118631A1 publication Critical patent/JPWO2013118631A1/ja
Application granted granted Critical
Publication of JP5850271B2 publication Critical patent/JP5850271B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component

Description

本技術は、信号処理装置に関し、特に、例えば、IC(Integrated Circuit)等の製造コストを低減することができるようにする信号処理装置に関する。
電子機器では、その筐体内に、IC（LSI(Large Scale Integration)を含む）が装着された基板が収納されている。
最近では、ICは、SoC(System on Chip)化されている。SoCによれば、汎用性は損なわれるものの、一連の機能を、複数の汎用の半導体チップを用いて実現した場合よりも、占有面積の低下、高速化、及び、低消費電力化を図ることができる。
電子機器において、ICと、そのICと同一の基板上の他のICや、他の基板上のIC等との間のデータ伝送のための伝送媒体としては、例えば、金属等の導体であるメタリック線が採用されている。そのため、ICにおいて、外部との信号のやりとりを行うための入出力インターフェースとしては、メタリック線を介して、信号のやりとりを行う入出力インターフェースが採用されている。
ところで、メタリック線を介した通信（データ伝送）では、メタリック線の配線のために、基板上のICの配置や、電子機器の筐体内での基板の配置が制限を受けることがある。
そこで、回路どうしの間で、自由空間を介した無線通信により信号を伝送する信号処理装置が提案されている（例えば、特許文献１を参照）。
自由空間を介した無線通信によれば、メタリック線を介した通信に比較して、基板上のICの配置や、電子機器の筐体内での基板の配置の自由度を向上させることができる。
特開2003-179821号公報
ところで、自由空間を介した無線通信により信号を伝送するIC等の回路では、例えば、自由空間を介した無線通信で、信号のやりとりを行う入出力インターフェースが採用される。
したがって、例えば、メタリック線を介して、信号のやりとりを行う入出力インターフェースが採用されたICについて、基板上のICの配置等の観点から、自由空間を介した無線通信で、信号のやりとりを行うことの要望があった場合、入出力インターフェースを含むICの作り直しが必要となり、結果として、ICの製造コストが大になる。
以上のようなICの作り直しは、ICが信号をやりとりする伝送媒体が、メタリック線から自由空間に変更されるような場合等の、伝送媒体の種類が変更される場合の他、伝送媒体の特性が変更される場合にも生じうる。
本技術は、このような状況に鑑みてなされたものであり、IC等の回路の作り直しを防止して、製造コストを低減することができるようにするものである。
本技術の一側面の信号処理装置は、複数の信号処理回路を備え、前記信号処理回路は、ミリ波帯の信号の入力インターフェースとして機能する入力回路、及び、前記ミリ波帯の信号の出力インターフェースとして機能する出力回路のうちの一方、又は、両方で構成される入出力回路を有し、他の信号処理回路との間で、前記ミリ波帯の信号の伝送を行い、１の信号処理回路の前記出力回路と、他の１の信号処理回路の前記出力回路とは、同一構成の回路を有し、１の信号処理回路の前記入力回路と、他の１の信号処理回路の前記入力回路とは、他の同一構成の回路を有し、１の信号処理回路の前記入出力回路と、他の１の信号処理回路の入出力回路とは、特性が異なる複数の伝送媒体のうちのいずれを介しても、前記ミリ波帯の信号の伝送が可能であり、前記複数の信号処理回路のうちの、少なくとも、一対の信号処理回路どうしの前記伝送媒体として、平行に配置された２本の帯状の導体で構成されるコプレーナストリップ線路のうちの一方の前記導体が、前記一対の信号処理回路のうちの一方の前記出力回路および他方の前記入力回路と接続され、他方の前記導体が、グランドに接続され、前記コプレーナストリップ線路上には誘電体が配置される信号処理装置である。
以上のような信号処理装置においては、信号処理回路が、ミリ波帯の信号の入力インターフェースとして機能する入力回路、及び、前記ミリ波帯の信号の出力インターフェースとして機能する出力回路のうちの一方、又は、両方で構成される入出力回路を有しており、他の信号処理回路との間で、前記ミリ波帯の信号の伝送が行われる。そして、１の信号処理回路の前記出力回路と、他の１の信号処理回路の前記出力回路とは、同一構成の回路を有し、１の信号処理回路の前記入力回路と、他の１の信号処理回路の前記入力回路とは、他の同一構成の回路を有しており、１の信号処理回路の前記入出力回路と、他の１の信号処理回路の入出力回路とは、特性が異なる複数の伝送媒体のうちのいずれを介しても、前記ミリ波帯の信号の伝送が可能になっている。また、前記複数の信号処理回路のうちの、少なくとも、一対の信号処理回路どうしの前記伝送媒体として、平行に配置された２本の帯状の導体で構成されるコプレーナストリップ線路のうちの一方の前記導体が、前記一対の信号処理回路のうちの一方の前記出力回路および他方の前記入力回路と接続され、他方の前記導体が、グランドに接続され、前記コプレーナストリップ線路上には誘電体が配置される。
本技術の一側面によれば、回路の作り直しを防止して、製造コストを低減することができる。
本技術を適用した入出力回路の一実施の形態の構成例を示すブロック図である。 送信部１０１ｉの構成例を示すブロック図である。 受信部２１３ｉの構成例を示すブロック図である。 アンプ７３ｉ、及び、アンプ８１ｉとして採用することができるRFアンプの構成例を示す回路図である。 入出力回路１及び２がデータ伝送に用いることが可能な伝送媒体を説明する図である。 伝送媒体としてのメタリック線(Copper line)、誘電体導波路(Plastic waveguide)、及び、自由空間(Free space)の伝送特性を示す図である。 本技術を適用した信号処理装置としての電子機器の一実施の形態の構成例を示す斜視図である。 電子機器を構成するチップの配置の第１の例を示す断面図である。 電子機器を構成するチップの配置の第２の例を示す断面図である。 電子機器を構成するチップの配置の第３の例を示す断面図である。 電子機器を構成するチップの配置の第４の例を示す断面図である。 入出力回路１と同様に構成される入出力回路を有するチップの試験方法を説明する断面図である。 非侵襲試験を行った後のチップ２１１０の実装を説明する断面図である。 実装後のチップ２１１０の試験方法を説明する断面図である。 チップ２１１０について、ループバックテストを行う方法を説明する図である。 チップ２１１０について、ループバックテストを行う方法を説明する図である。 チップ２１１０について、ループバックテストを行う方法を説明する図である。
［本技術を適用した入出力回路］
図１は、本技術を適用した入出力回路の一実施の形態の構成例を示すブロック図である。
図１において、入出力回路１及び２それぞれは、例えば、CMOS(Complementary Metal Oxide Semiconductor)チップ等の半導体チップ上に構成され、半導体チップが、外部との間で信号のやりとりをするためのインターフェースとして機能する。
ここで、入出力回路１と２とは、例えば、異なる半導体チップ上に構成されていることとする。
入出力回路１は、出力回路１００及び入力回路１１０を有する。
出力回路１００は、１個以上の送信部１０１１，１０１２，・・・，１０１Ｎ、マルチプレクサ１０２、及び、パッド(PAD)１０３を有し、高周波数帯域の信号等の所定の周波数帯域の信号を、外部に出力する出力インターフェースとして機能する。
すなわち、送信部１０１ｉには、入出力回路１が構成された半導体チップ内の図示せぬ回路から、ベースバンドの信号である、例えば、シリアルデータが供給される。
送信部１０１ｉは、ベースバンドの信号であるシリアルデータの周波数変換を行い、高周波数帯域の信号である変換後信号を出力する。
したがって、送信部１０１ｉは、ベースバンドの信号を、高周波数帯域の信号である変換後信号に周波数変換する変換回路として機能する。
送信部１０１ｉが出力する変換後信号は、マルチプレクサ(Multiplexer)１０２に供給される。
マルチプレクサ１０２は、送信部１０１１ないし１０１Ｎそれぞれが出力する変換後信号を合成（多重化）し、合成信号を出力する。
ここで、送信部１０１ｉが出力する変換後信号の周波数帯域の中心周波数を、fsiと表すこととすると、マルチプレクサ１０２は、例えば、送信部１０１ｉが出力する中心周波数が周波数fsiの変換後信号の周波数帯域を、所定の帯域幅に制限するためのBPF(Band Pass Filter)と、送信部１０１１ないし１０１Ｎが出力する変換後信号それぞれの周波数帯域を制限するＮ個のBPFの出力の接続線を接続する接続点とで構成することができる。
いま、マルチプレクサ１０２を構成するＮ個のBPFのうちの、送信部１０１ｉが出力する中心周波数が周波数fsiの変換後信号の周波数帯域を制限するためのBPFを、BPF#iと表すこととすると、Ｎ個のBPF#1ないし#N、及び、そのＮ個のBPF#1ないし#Nそれぞれの出力の接続線を接続する接続点とで構成されるマルチプレクサ１０２では、BPF#iにおいて、送信部１０１ｉが出力する変換後信号の周波数帯域が制限され、その後、Ｎ個のBPF#1ないし#Nそれぞれから出力される変換後信号が、そのＮ個のBPF#1ないし#Nそれぞれの出力の接続線を接続する接続点において合成される。
マルチプレクサ１０２が出力する合成信号、すなわち、送信部１０１１ないし１０１Ｎそれぞれが出力する変換後信号を周波数多重化した信号は、パッド１０３から出力され、所定の伝送媒体を介して送信される。
以上のようにして、入出力回路１が構成された半導体チップにおいて得られたシリアルデータは、合成信号として、他の半導体チップである、例えば、入出力回路２が構成された半導体チップに送信される。
入力回路１１０は、（入出力回路１から見て）他の入出力回路である入出力回路２の、後述する入力回路２１０と同様に構成される。
入出力回路２は、出力回路２００及び入力回路２１０を有する。
出力回路２００は、（入出力回路２から見て）他の入出力回路である入出力回路１の出力回路１００と同様に構成される。
入力回路２１０は、パッド２１１、デマルチプレクサ２１２、及び、１個以上の受信部２１３１，２１３２，・・・，２１３Ｎを有し、高周波数帯域の信号等の所定の周波数帯域の信号の入力を受け付ける入力インターフェースとして機能する。
すなわち、パッド２１１には、所定の伝送媒体を介して送信されてくる合成信号が入力（供給）され、パッド２１１に入力された合成信号は、デマルチプレクサ２１２に供給される。
デマルチプレクサ(Demultiplexer)２１２は、受信部２１３１ないし２１３Ｎそれぞれに対して、そこに供給される合成信号に含まれる、少なくとも、受信部２１３ｉが周波数変換を行う対象の周波数帯域の変換後信号を分配する。
ここで、後述するように、受信部２１３ｉは、変換後信号をベースバンドの信号に変換する周波数変換を行うが、受信部２１３ｉが周波数変換の対象とする変換後信号の周波数帯域の中心周波数をfriと表すこととすると、デマルチプレクサ２１２は、受信部２１３ｉに対して、パッド２１１からの合成信号に含まれる、少なくとも、中心周波数が周波数friの変換後信号を分配する。
以上のようなデマルチプレクサ２１２は、例えば、合成信号から、受信部２１３ｉが周波数変換を行う対象の、中心周波数が周波数friの変換後信号を抽出するためのBPFと、受信部２１３１ないし２１３Ｎに対するＮ個のBPFの入力の接続線を接続する接続点とで構成することができる。
いま、デマルチプレクサ２１２を構成するＮ個のBPFのうちの、中心周波数が周波数friの変換後信号を抽出するためのBPFを、BPF'#iと表すこととすると、Ｎ個のBPF'#1ないし#N、及び、そのＮ個のBPF'#1ないし#Nそれぞれの入力の接続線を接続する接続点とで構成されるデマルチプレクサ２１２では、合成信号が、Ｎ個のBPF'#1ないし#Nそれぞれの入力の接続線を接続する接続点から、Ｎ個のBPF'#1ないし#Nそれぞれに供給される。そして、BPF'#iにおいて、中心周波数が周波数friの変換後信号が抽出され、受信部２１３ｉに供給（分配）される。
なお、入出力回路１から送信されるデータを、入出力回路２で受信する場合には、送信部１０１ｉが扱う変換後信号の周波数fsiと、受信部２１３ｉが扱う変換後信号の周波数friとは、等しい。
受信部２１３ｉは、デマルチプレクサ２１２からの、中心周波数が周波数friの変換後信号の周波数変換を行い、ベースバンドの信号であるシリアルデータを出力する。
したがって、受信部２１３ｉは、高周波数帯域の信号である変換後信号を、ベースバンドの信号に周波数変換する逆変換回路として機能する。
受信部２１３ｉが出力するシリアルデータは、入出力回路２が構成された半導体チップ内の図示せぬ回路に供給される。
以上のようにして、入出力回路２が構成された半導体チップでは、他の半導体チップである、例えば、入出力回路１が構成された半導体チップから合成信号として送信されてくるシリアルデータが受信される。
なお、送信部１０１ｉが扱う変換後信号の周波数fsiと、他の送信部１０１ｉ'（i≠i'）が扱う変換後信号の周波数fsi'とは、異なる。受信部２１３ｉが扱う変換後信号の周波数friについても、同様である。
また、入出力回路１は、出力回路１００、又は、入力回路１１０だけで構成することができる。同様に、入力回路２は、出力回路２００、又は、入力回路２１０だけで構成することができる。
例えば、入出力回路１が構成された半導体チップから、入出力回路２が構成された半導体チップに対して、データの送信だけを行う場合には、入出力回路１は、出力回路１００だけで構成することができ、入力回路２は、入力回路２１０だけで構成することができる。
また、出力回路１００に、１個だけの送信部１０１１が設けられる場合には、出力回路１００は、マルチプレクサ１０２を設けずに構成することができる。同様に、入力回路２１０に、１個だけの受信部２１３１が設けられる場合には、入力回路２１０は、デマルチプレクサ２１２を設けずに構成することができる。出力回路１００に設ける送信部１０１１ないし１０１Ｎの数Ｎ、及び、入力回路２１０に設ける受信部２１３１ないし２１３Ｎの数Ｎは、例えば、出力回路１００から入力回路２１０に伝送するデータのデータレート等に基づき、そのデータレートでデータ伝送を行うことができるように設定される。
ここで、入出力回路１の入力回路１１０と、入出力回路２の入力回路２１０とは、同様に構成されるため、入力回路１１０は、入力回路２１０が有するパッド２１１と同様のパッド（図示せず）を有する。入出力回路１において、出力回路１００が有するパッド１０３と、入力回路１１０が有する図示せぬパッドとは、１つのパッドで兼用することができる。入出力回路２についても、同様である。
［送信部１０１ｉの構成例］
図２は、図１の送信部１０１ｉの構成例を示すブロック図である。
送信部１０１ｉは、例えば、ベースバンドの信号を、ミリ波帯の信号に変換（アップコンバート）する周波数変換を行う。
なお、ミリ波帯の信号とは、周波数が30ないし300GHz程度、つまり、波長が、1ないし10mm程度の信号である。ミリ波帯の信号によれば、周波数が高いことから、高レートでのデータ伝送が可能であり、また、無線で送受信する場合には、例えば、1mm程度のボンディングワイヤを、アンテナとして採用することができる。
送信部１０１ｉは、発振器７１ｉ、ミキサ７２ｉ、及び、アンプ７３ｉを有する。
発振器７１ｉは、発振によって、例えば、ミリ波帯のキャリアを発生し、ミキサ７２ｉに供給する。
送信部１０１ｉが出力する変換後信号の中心周波数fsiは、送信部１０１ｉが有する発振器７１ｉが発生するキャリアの周波数に対応する。
ミキサ７２ｉには、発振器７１ｉからキャリアが供給される他、ベースバンドの信号であるシリアルデータが供給される。
ここで、ミキサ７２ｉに供給されるシリアルデータのデータレートが、例えば、2.5ないし5.0Gbps程度であるとすると、そのようなシリアルデータの、送信部１０１１ないし１０１Ｎそれぞれでの周波数変換によって得られる変換後信号どうしの間での干渉を低減し、その変換後信号が合成された合成信号から、各変換後信号を分離することができるようにするために、発振器７１ｉが発生するキャリアの周波数は、例えば、30GHz以上とすることが、望ましい。
ミキサ７２ｉは、シリアルデータと、発振器７１ｉからのキャリアとをミキシング（乗算）することにより、発振器７１ｉからのキャリアを、シリアルデータに従って変調し、その結果得られる変調信号、すなわち、ベースバンドの信号であるシリアルデータを、発振器７１ｉからのキャリアに対応する周波数帯域のRF(Radio Frequency)信号に周波数変換した変換後信号を、アンプ７３ｉに供給する。
アンプ７３ｉは、ミキサ７２ｉからの変換後信号としてのRF信号を増幅し、その増幅後の変換後信号としてのRF信号を出力する。
アンプ７３ｉが出力する変換後信号は、マルチプレクサ１０２（図１）に供給される。
［受信部２１３ｉの構成例］
図３は、図１の受信部２１３ｉの構成例を示すブロック図である。
受信部２１３ｉは、例えば、ミリ波帯の信号を、ベースバンドの信号に逆変換（ダウンコンバート）する周波数変換を行う。
受信部２１３ｉは、アンプ８１ｉ、発振器８２ｉ、及び、ミキサ８３ｉを有する。
アンプ８１ｉには、デマルチプレクサ２１２（図１）から、少なくとも、受信部２１３ｉが周波数変換の対象とする周波数帯域の変換後信号を含むRF信号が供給される。
アンプ８１ｉは、そこに供給されるRF信号を増幅し、その増幅によって得られる、受信部２１３ｉが周波数変換の対象とする周波数帯域の変換後信号としてのRF信号を、発振器８２ｉ、及び、ミキサ８３ｉに供給する。
発振器８２ｉは、例えば、アンプ８１ｉからの変換後信号（RF信号）を、注入信号として動作し、注入信号としての変換後信号（のキャリア）に同期した再生キャリア、すなわち、変換後信号への周波数変換に用いられたキャリアに対応する再生キャリアを、発振により発生して、ミキサ８３ｉに供給する。
ミキサ８３ｉは、アンプ８１ｉからの変換後信号と、発振器８２ｉからの再生キャリアとをミキシング（乗算）することにより、変換後信号（変調信号）を復調し、その結果得られる復調信号、すなわち、変換後信号をベースバンドの信号に周波数変換したシリアルデータを出力する。
なお、図３の受信部２１３ｉでは、RF信号の検波に、RF信号と再生キャリアとを乗算する同期検波を採用するとともに、同期検波に用いる再生キャリアの生成に、RF信号を注入信号として用いる注入同期を採用して、変換後信号をベースバンドの信号に変換する周波数変換を行うこととしたが、受信部２１３ｉでの周波数変換の方法としては、その他、例えば、RF信号の検波を、自乗検波で行う方法や、RF信号の検波を、同期検波で行い、同期検波に用いる再生キャリアの生成に、PLL(Phase Lock Loop)を用いる方法等を採用することができる。
［アンプ７３ｉ及び８１ｉの構成例］
図４は、図２のアンプ７３ｉ、及び、図３のアンプ８１ｉとして採用することができるRFアンプの構成例を示す回路図である。
アンプ７３ｉ及び８１ｉは、いずれも、RF信号を増幅するRFアンプであるため、同様に構成することができる。
図４において、RFアンプの入力端子T1には、コンデンサC1の一端が接続されており、コンデンサC1の他端は、コイルL1の一端に接続されている。コイルL1の他端は、マイナス端子が接地された直流電源Vcc1のプラス端子に接続されている。
コンデンサC1とコイルL1との接続点は、ソースが接地されているFET(MOS FET)#1のゲートに接続されている。
FET#1のドレインは、FET(MOS FET)#2のソースと接続され、FET#2のゲートとドレインは、それぞれ、コイルL2の一端と他端に接続されている。
なお、FET#1及び#2のサブストレートは、接地されている。
FET#2のゲートとコイルL2との接続点は、マイナス端子が接地された直流電源Vcc2のプラス端子に接続されている。
FET#2のドレインとコイルL2との接続点は、コンデンサC2の一端に接続されており、コンデンサC2の他端は、RFアンプの出力端子T2に接続されている。
図４のRFアンプは、カスケードに接続して使用することができ、アンプ７３ｉ及び８１ｉそれぞれは、図４のRFアンプを１つだけで、又は、図４のRFアンプを、必要な複数の数だけカスケードに接続して、構成することができる。
なお、図４のRFアンプを１つだけで、アンプ７３ｉ又は８１ｉを構成する場合、入力端子T1、及び、出力端子T2には、それぞれ一端を接地した抵抗R1及びR2の他端が接続される。
以下では、説明を簡単にするために、アンプ７３ｉ及び８１ｉそれぞれは、図４のRFアンプの１つだけで構成されることとする。
アンプ７３ｉや８１ｉは、高周波数の信号であるミリ波帯のRF信号を増幅するため、そのようなアンプ７３ｉや８１ｉとしてのRFアンプの入力側や出力側の負荷としては、インダクタンス負荷を採用することができる。
ミリ波帯については、インダクタンス負荷として、小さいインダクタンスのコイルを採用することができ、そのようなコイルは、CMOS上に、容易に構成することができる。
図４のRFアンプにおいては、コイルL1が、入力側のインダクタンス負荷であり、コイルL2が、出力側のインダクタンス負荷である。
RFアンプの入力側の負荷として、インダクタンス負荷を採用する場合、RFアンプの入力側の周波数特性は、BPFのような帯域通過型の特性になり、RFアンプに入力（供給）されるRF信号から、一部の周波数帯域の信号を分離して増幅することができる。
また、RFアンプの出力側の負荷として、インダクタンス負荷を採用する場合、RFアンプの出力側の周波数特性は、BPFのような帯域通過型の特性になり、RFアンプから出力されるRF信号の周波数帯域を制限することができる。
以上のように、入力側や出力側の負荷がインダクタンス負荷のRFアンプを、アンプ７３ｉや８１ｉとして採用することにより、入力側や出力側の周波数特性が帯域通過型の特性となるので、出力回路１００のマルチプレクサ１０２や、入力回路２１０のデマルチプレクサ２１２は、図１で説明したようなBPFなしで、単に、接続線を接続する接続点だけで構成することができる。
なお、マルチプレクサ１０２と接続される送信部１０１ｉのアンプ７３ｉとしてのRFアンプについては、入力側、及び、出力側のうちの、少なくとも、出力側の周波数特性を帯域通過型の特性とすれば、マルチプレクサ１０２を、BPFなしで構成することができる。
したがって、マルチプレクサ１０２と接続される送信部１０１ｉのアンプ７３ｉとしてのRFアンプについては、入力側の負荷としては、インダクタンス負荷ではない負荷を採用すること、すなわち、コイルL1に代えて、抵抗を用いることができる。
また、デマルチプレクサ２１２と接続される受信部２１３ｉのアンプ８１ｉとしてのRFアンプについては、入力側、及び、出力側のうちの、少なくとも、入力側の周波数特性を帯域通過型の特性とすれば、デマルチプレクサ２１２を、BPFなしで構成することができる。
したがって、デマルチプレクサ２１２と接続される受信部２１３ｉのアンプ８１ｉとしてのRFアンプについては、出力側の負荷としては、インダクタンス負荷ではない負荷を採用すること、すなわち、コイルL2に代えて、抵抗を用いることができる。
但し、受信部２１３ｉのアンプ８１ｉとしてのRFアンプについては、ある程度以上のゲインを必要とする場合には、出力側の負荷として、抵抗ではなく、インダクタンス負荷を採用することが望ましい。
以上のように、マルチプレクサ１０２やデマルチプレクサ２１２を、BPFなしで構成することにより、出力回路１００や入力回路２１０、ひいては、入出力回路１及び２を、小型に構成することができる。
［入出力回路１及び２がデータの伝送に用いる伝送媒体］
図５は、図１の入出力回路１及び２がデータの伝送（例えば、入出力回路１の出力回路１００から入出力回路２の入力回路２１０へのデータ伝送）に用いることが可能な伝送媒体を説明する図である。
入出力回路１と２との間では、例えば、ミリ波である変換後信号を用いる（媒介とする）ことにより、入出力回路１と２を作り直すことなく、特性（伝送特性）が異なる伝送媒体を介して、データ伝送を行うことができる。
具体的には、例えば、銅線等のメタリック線(Copper line)、プラスチック導波路(Plastic waveguide)等の誘電体導波路、及び、自由空間(Free space)等の種類の異なる伝送媒体は、伝送特性が異なるが、入出力回路１と２との間では、そのような伝送特性が異なる伝送媒体のいずれを介しても、データ伝送を行うことができる。
なお、種類が同一の伝送媒体であっても、伝送特性が異なる場合がある。伝送特性が異なる伝送媒体は、種類が異なり、伝送特性が異なる伝送媒体であっても、種類が同一であり、伝送特性が異なる伝送媒体であっても、いずれでもよい。
ここで、例えば、コプレーナストリップ線路は、メタリック線の伝送媒体であり、平行に配置された２本の帯状の導体で構成される平衡の伝送路（差動信号がやりとりされる伝送路）であるが、例えば、２本の帯状の導体の一部が切断されているコプレーナストリップ線路と、２本の帯状の導体が切断されずに連続しているコプレーナストリップ線路とが、種類が同一で、伝送特性が異なる伝送媒体に該当する。
図６は、伝送媒体としてのメタリック線(Copper line)、誘電体導波路(Plastic waveguide)、及び、自由空間(Free space)の伝送特性を示す図である。
なお、メタリック線としては、例えば、２本の帯状の導体の一端から他端までの長さが25mm程度のコプレーナストリップ線路を採用することができる。誘電体導波路としては、例えば、一端から他端までの長さが120mm程度で、幅が2mm程度のプラスチック導波路を採用することができる。自由空間としては、例えば、5mm程度の空間（空気中）を採用することができる。
図６は、以上のようなメタリック線、誘電体導波路、及び、自由空間それぞれの伝送特性（振幅特性））を、模式的に示している。
メタリック線は、LPF(Low Pass Filter)のような伝送特性を、誘電体導波路は、HPF(High Pass Filter)のような伝送特性を、自由空間は、BPFのような伝送特性を、それぞれ有する。
入出力回路１と２との間のデータ伝送に用いられる伝送媒体としてのメタリック線、誘電体導波路、及び、自由空間それぞれの伝送特性は、いずれも、入出力回路１と２との間のデータ伝送に用いられるミリ波の周波数帯としての、例えば、40GHzないし100GHz程度の周波数帯を少なくとも通過させる特性になっている。
入出力回路１と２との間で、データ伝送を行う場合、図１で説明したように、送信部１０１ｉが扱う変換後信号の周波数fsiと、受信部２１３ｉが扱う変換後信号の周波数friとは、等しいが、この等しい周波数を、fi（＝fsi＝fri）と表すとともに、f1,f2,・・・,fNが、式f1＜f2＜・・・＜fNを満足することとすると、周波数f1としては、例えば、30GHzより大の周波数が採用され、周波数fNとしては、例えば、300GHzより小の周波数が採用される。
入出力回路１と２との間では、特性（伝送特性）が異なる伝送媒体を介して、データ伝送を行うことができるので、入出力回路１と２との間のデータ伝送に用いられる伝送媒体が変更された場合であっても、入出力回路１や２が構成された半導体チップを作り直す必要はなく、結果として、半導体チップ（ひいては、そのような半導体チップを用いた信号処理装置としての電子機器）の製造コストを低減することができる。
また、入出力回路１の出力回路１００と入出力回路２の出力回路２００とは、同一構成の回路としての送信部１０１ｉを有する。さらに、入出力回路１の入力回路１１０と入出力回路２の入力回路２１０とは、他の同一構成の回路としての受信部２１３ｉを有する。そして、図１では、入出力回路１の出力回路１００と入出力回路２の出力回路２００とは、同一構成になっており、入出力回路１の入力回路１１０と入出力回路２の入力回路２１０とも、同一構成になっている。
以上のように、入出力回路１及び２は、同様に構成され、データ伝送に用いる伝送媒体ごとに構成を変更する必要はなく、容易に量産することができる。
なお、入出力回路１と２との間のデータ伝送に用いる伝送媒体として、誘電体導波路や自由空間が採用される場合、ミリ波のRF信号を、誘電体導波路や自由空間に効率的に放射するためのアンテナを、伝送媒体との間の連結器となるカップラ(coupler)として、パッド１０３及び２１１に接続することができる。かかるアンテナとしては、例えば、ミリ波の波長λの1/2（以上）の長さのボンディングワイヤや、コイル（ループアンテナ）を採用することができる。
また、ミリ波を出力する送信部１０１ｉ、ひいては、出力回路１００のRF信号を出力する部分の回路、及び、ミリ波の入力を受け付ける受信部２１３ｉ、ひいては、入力回路２１０のRF信号が入力される部分の回路としては、パッド１０３や２１１を介したミリ波のRF信号が測定しやすい（ミリ波を測定する測定器のプローブがシングルエンド信号に対応している）、CMOSチップ上の回路の回路構成がシンプルになる、低消費電力化を図ることができるといった理由から、シングルエンド(single-ended)信号がやりとりされるシングルエンドI/Fが採用されることが予想される。
一方、メタリック線の伝送媒体としての、例えば、コプレーナストリップ線路は、差動信号がやりとりされる平衡の伝送路（差動伝送路）である。
したがって、シングルエンドI/Fを採用する出力回路１００と入力回路２１０との間の伝送媒体として、コプレーナストリップ線路を採用する場合には、シングルエンド信号と差動信号との変換（平衡−不平衡（非平衡）変換）を行うバラン(Balun)と呼ばれる回路を、パッド１０３や２１１に接続する必要がある。
しかしながら、パッド１０３や２１１に、バランを接続すると、入出力回路１や２を有する半導体チップを用いて構成される電子機器が大型化するとともに、高コスト化する。
そこで、伝送媒体として、差動伝送路であるコプレーナストリップ線路を採用する場合には、コプレーナストリップ線路を構成する２本の導体のうちの一方の導体に、信号成分がやりとりされるパッド１０３（２１１）を、電気的に直接接続するとともに、他方の導体に、出力回路１００（入力回路２１０）の図示せぬグランド(GND)を、電気的に直接接続することができる。
この場合、出力回路１００のパッド１０３から出力されるシングルエンド信号であるミリ波は、コプレーナストリップ線路において、差動信号として（入力回路２１０に）送信される。
シングルエンド信号によるデータ伝送では、差動信号によるデータ伝送に比較して、不要輻射が多く、さらに、外部（シングルエンド信号が伝送される伝送路外）からのノイズに対する耐性が弱いため、データ伝送の品質が劣化することがあるが、シングルエンド信号を差動信号として送信を行うことで、品質の良いデータ伝送を行うことができる。
なお、一般に、差動伝送路のインピーダンスは、シングルエンドI/Fのインピーダンスより高く、差動伝送路のインピーダンスと、シングルエンドI/Fのインピーダンスとが大きく異なる場合には、インピーダンスの不整合に起因する反射によって、品質の良いデータ伝送が妨げられることがある。
そこで、伝送媒体として、差動伝送路であるコプレーナストリップ線路を採用する場合には、コプレーナストリップ線路上に、誘電体を配置することにより、コプレーナストリップ線路のインピーダンス（特性インピーダンス）を小さくして、インピーダンス整合を図ることができる。
すなわち、差動伝送路であるコプレーナストリップ線路の特性インピーダンスは、キャパシタンスを下げることにより小さくなる。そこで、差動伝送路であるコプレーナストリップ線路上に、誘電体を配置することで、コプレーナストリップ線路のキャパシタンス、ひいては、特性インピーダンスを小さくすることができる。
その他、伝送媒体として、差動伝送路であるコプレーナストリップ線路を採用する場合には、コプレーナストリップ線路を構成する２本の導体のうちの、信号成分がやりとりされるパッド１０３（２１１）と接続される方の導体に、長さがλ／４程度のショートスタブを接続することができる。
ショートスタブは、BPFとして機能するので、低周波のノイズを除去することができ、さらに、コプレーナストリップ線路におけるコモンモードノイズを低減して、差動モード（ノーマルモード）の通過特性を向上させることができる。
［本技術を適用した電子機器の構成例］
図７は、本技術を適用した信号処理装置としての電子機器の一実施の形態の構成例を示す斜視図である。
電子機器は、複数の基板で構成され、その複数の基板は、電子機器の筐体内に収納されている。図７では、電子機器の筐体内に収納されている複数の基板のうちの、２枚の基板３００及び４００が図示されている。
基板号３００及び４００は、平板形状のプリント基板であり、一平面上に並ぶように配置されている。
基板３００の一面である表面には、信号処理回路としての半導体チップ（以下、単に、チップともいう）３１０が装着されており、表面と反対側の裏面には、図中、点線で示すように、チップ３２０が装着されている。
チップ３１０は、入出力回路(I/O)３１１及び３１２を有し（内蔵し）、チップ３２０は、入出力回路３２１を有している。
基板４００の一面である表面には、チップ４１０，４２０，４３０、及び、４４０が装着されている。
チップ４１０は、入出力回路４１１，４１２，４１３，４１４、及び、４１５を、チップ４２０は、入出力回路４２１を、チップ４３０は、入出力回路４３１を、チップ４４０は、入出力回路４４１を、それぞれ有している。
以上のように、図７では、信号処理装置としての電子機器は、複数の信号処理回路としての６個（以上）のチップ３１０，３２０、及び、４１０ないし４４０を有する。
入出力回路３１１，３１２，３２１，４１１ないし４１５，４２１，４３１、及び、４４１は、入出力回路１（図１）と同様に構成されている。したがって、入出力回路３１１，３１２，３２１，４１１ないし４１５，４２１，４３１、及び、４４１は、他の入出力回路との間で、メタリック線、誘電体導波路、及び、自由空間等の特性が異なる複数の伝送媒体のうちのいずれを介しても、データ伝送を行うことができる。
図７では、基板３００の表面に装着されたチップ３１０の入出力回路３１１と、その基板３００の裏面に装着されたチップ３２０の入出力回路３２１とには、図１のパッド１０３や２１１に該当する部分に、自由空間を介して電波をやりとりするためのアンテナが接続されている。
したがって、入出力回路３１１と３２１とでは、自由空間(Wireless)（基板３００を誘電体導波路とみなせば、その誘電体導波路としての基板３００）を介して、データ伝送が行われる。
また、図７において、基板３００に装着されたチップ３１０の入出力回路３１２と、他の基板（基板３００とは異なる基板）である基板４００に装着されたチップ４１０の入出力回路４１２とには、図１のパッド１０３や２１１に該当する部分に、自由空間を介して電波をやりとりするためのアンテナが接続されている。
したがって、入出力回路３１２と４１２とでは、自由空間(Wireless)を介して、データ伝送が行われる。
さらに、図７において、基板４００に装着されたチップ４１０の入出力回路４１１には、図１のパッド１０３や２１１に該当する部分に、プラスチック導波路(Plastic Waveguide)等の誘電体導波路との間で、RF信号としてのミリ波を効率良くやりとりするためのアンテナが接続されている。
そして、入出力回路４１１に接続されたアンテナに一端が接触するように、基板４００（及び基板３００）上にない図示せぬ外部回路と接続された帯状のプラスチック導波路(Plastic Waveguide)が配置されている。
したがって、基板４００に装着されたチップ４１０の入出力回路４１１では、図示せぬ外部回路との間で、誘電体導波路としてのプラスチック導波路(Plastic Waveguide)を介して、データ伝送が行われる。
また、図７において、基板４００に装着されたチップ４１０の入出力回路４１３と、基板４００に装着されたチップ４２０の入出力回路４２１とには、図１のパッド１０３や２１１に該当する部分に、プラスチック導波路(Plastic Waveguide)等の誘電体導波路との間で、RF信号としてのミリ波を効率良くやりとりするためのアンテナが接続されている。
そして、入出力回路４１３に接続されたアンテナに一端が接触するとともに、入出力回路４２１に接続されたアンテナに他端が接触するように、帯状のプラスチック導波路(Plastic Waveguide)が配置されている。
したがって、入出力回路４１３と４２１とでは、誘電体導波路としてのプラスチック導波路(Plastic Waveguide)を介して、データ伝送が行われる。
さらに、図７において、基板４００に装着されたチップ４１０の入出力回路４１４と、基板４００に装着されたチップ４３０の入出力回路４３１とには、図１のパッド１０３や２１１に該当する部分に、コプレーナストリップ線路等のメタリック線(Copper line)の一端と他端とが、それぞれ接続されている。
したがって、入出力回路４１４と４３１とでは、コプレーナストリップ線路等のメタリック線(Copper line)を介して、データ伝送が行われる。
また、図７において、基板４００に装着されたチップ４１０の入出力回路４１５と、基板４００に装着されたチップ４４０の入出力回路４４１とには、図１のパッド１０３や２１１に該当する部分に、自由空間を介して電波をやりとりするためのアンテナが接続されている。
したがって、入出力回路４１５と４４１とでは、自由空間(Wireless)を介して、データ伝送が行われる。
自由空間を介したデータ伝送は、外部からの妨害（干渉）に弱いが、配線が不要であるため、例えば、レイアウト等の関係で、配線が困難なチップどうしのデータ伝送等に採用することができる。
誘電体導波路を介したデータ伝送は、データ伝送に用いるRF信号である、例えば、ミリ波の波長に比例した幅の誘電体を配置する必要があるが、比較的長い距離であっても、ミリ波を効率良く伝送することができるため、例えば、比較的離れた位置にあるチップどうしのデータ伝送等に採用することができる。
メタリック線を介したデータ伝送は、比較的長い距離のデータ伝送については、抵抗が無視できず、効率が劣化するが、配線に要する面積が小さく、ミリ波の電界を狭い範囲に集中させることができるため、例えば、近い位置にあるチップどうしのデータ伝送や、狭い間隔で多数の配線がされるチップどうしのデータ伝送等に採用することができる。
入出力回路３１１，３１２，３２１，４１１ないし４１５，４２１，４３１、及び、４４１は、入出力回路１（図１）と同様に構成されているため、伝送媒体として、自由空間、誘電体導波路、及び、メタリック線のうちのいずれが採用される場合であっても、作り直す必要がない。
したがって、チップ３１０，３２０、及び、４１０ないし４４０も、伝送媒体に、自由空間、誘電体導波路、及び、メタリック線のうちのいずれが採用されても、作り直す必要がない。
なお、図７では、チップ３１０と３２０との間の伝送媒体に、自由空間が、チップ３１０と４１０との間の伝送媒体に、自由空間が、チップ４１０と４２０との間の伝送媒体に、プラスチック導波路が、チップ４１０と４３０との間の伝送媒体に、メタリック線が、チップ４１０と４４０との間の伝送媒体に、自由空間が、それぞれ採用されているが、チップどうしの間の伝送媒体は、これに限定されるものではない。
すなわち、例えば、図７において、チップ３１０と３２０との間の伝送媒体、チップ３１０と４１０との間の伝送媒体、チップ４１０と４２０との間の伝送媒体、チップ４１０と４３０との間の伝送媒体、及び、チップ４１０と４４０との間の伝送媒体としては、すべて、同一の伝送媒体である自由空間等を採用することができる。
また、その後、例えば、プラスチック導波路を設けることが可能なチップどうしの間の伝送媒体だけを、自由空間から、プラスチック導波路に変更することができる。
ここで、基板３００及び４００は、電子機器の筐体内に収納され、筐体内は、いわば閉じた空間となるので、筐体内の通信環境は、ほとんど変化しない。
したがって、筐体内での自由空間を介したデータ伝送においては、干渉が、いわば定常的になるので、比較的、干渉に対する対策をとりやすい。
［チップの配置例］
図８は、電子機器を構成するチップの配置の第１の例を示す断面図である。
図８では、平板形状の基板１１００及び１２００が、平板形状の面を対向させるように並行に配置されている。
基板１１００には、その一面である表面と反対側の裏面に、チップ１１１０が装着されている。
チップ１１１０は、入出力回路１（図１）と同様に構成される入出力回路（図示せず）を有しており、その入出力回路のパッド１０３や２１１（図１）に該当する部分には、自由空間や誘電体導波路に、ミリ波を効率良く放射するためのアンテナ等のカップラ１１０１が接続されている。
基板１２００には、その一面である表面に、チップ１２１０及び１２２０が装着されている。
チップ１２１０及び１２２０は、いずれも、入出力回路１（図１）と同様に構成される入出力回路（図示せず）を有している。
チップ１２１０及び１２２０が有する入出力回路のパッド１０３や２１１（図１）に該当する部分には、それぞれ、カップラ１１０１と同様のカップラ１２０１及び１２０２が接続されている。
そして、基板１２００には、カップラ１２０１及び１２０２に、それぞれ、一端及び他端が接触するように、帯状のプラスチック導波路１２０３が配置されている。
また、基板１１００上のチップ１１１０と、基板１２００上のチップ１２１０とは、カップラ１１０１と１２０１とが対向するように配置されている。
以上のように、チップ１１１０，１２１０、及び、１２２０が配置された電子機器では、基板１１００上のチップ１１１０と、他の基板１２００上のチップ１２１０とは、自由空間を介して、ミリ波をやりとりすることにより、データ伝送を行う。
また、基板１２００上のチップ１２１０と１２２０とは、プラスチック導波路１２０３を介して、ミリ波をやりとりすることにより、データ伝送を行う。
図９は、電子機器を構成するチップの配置の第２の例を示す断面図である。
なお、図中、図８の場合と対応する部分には、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図９では、図８の場合と同様に、基板１２００の表面に、カップラ１２０１及び１２０２、プラスチック導波路１２０３、並びに、チップ１２１０及び１２２０が設けられている。
さらに、図９では、基板１２００の裏面に、チップ１２３０が装着されている。
チップ１２３０は、入出力回路１（図１）と同様に構成される入出力回路（図示せず）を有しており、その入出力回路のパッド１０３や２１１（図１）に該当する部分には、自由空間や誘電体導波路に、ミリ波を効率良く放射するためのアンテナ等のカップラ１１０１（図８）と同様のカップラ１２０４が接続されている。
なお、図９では、基板１２００において、表面のチップ１２１０と裏面のチップ１２３０とは、カップラ１２０１と１２０４とが対向するように配置されている。
以上のように、チップ１２１０，１２２０、及び、１２３０が配置された電子機器では、基板１２００の表面のチップ１２１０と１２２０とは、図８の場合と同様に、プラスチック導波路１２０３を介して、ミリ波をやりとりすることにより、データ伝送を行う。
また、基板１２００の表面のチップ１２１０と、裏面のチップ１２３０とは、自由空間としての基板１２００（基板１２００を誘電体導波路とみなせば、その誘電体導波路としての基板１２００）を介して、ミリ波をやりとりすることにより、データ伝送を行う。
図１０は、電子機器を構成するチップの配置の第３の例を示す断面図である。
図１０では、平板形状のチップ２０１０，２０２０、及び、２０３０が、上からその順で積層するように配置されている。
チップ２０１０，２０２０、及び、２０３０は、それぞれ、入出力回路１（図１）と同様に構成される入出力回路２０１１，２０２１、及び、２０３１を有している。
入出力回路２０１１，２０２１、及び、２０３１のパッド１０３や２１１（図１）に該当する部分（以下、入出力パッドともいう）には、いずれも、自由空間や誘電体導波路に、ミリ波を効率良く放射するためのアンテナ等のカップラ（図示せず）が接続されている。
ここで、平板形状のチップ２０１０の一面には、入出力回路２０１１の入出力パッドが露出している。チップ２０１０の、入出力パッドが露出している面を、以下、露出面ともいう。
図１０では、チップ２０１０，２０２０、及び、２０３０が、いずれも、露出面を、図中、上側に向けて積層されている。
例えば、いま、チップ２０１０と２０２０との間、及び、チップ２０２０と２０３０との間で、データ伝送を行うこととすると、露出面が上側に向いているチップ２０１０，２０２０、及び、２０３０については、チップ２０１０と２０２０との間、及び、チップ２０２０と２０３０との間に、メタリック線や誘電体導波路を設けることは困難である。
そこで、図１０において、チップ２０１０と２０２０との間（入出力回路２０１１と２０２１との間）、及び、チップ２０２０と２０３０との間（入出力回路２０２１と２０３１）では、いずれも、自由空間を介して、ミリ波をやりとりすることにより、データ伝送が行われる。
図１１は、電子機器を構成するチップの配置の第４の例を示す断面図である。
なお、図中、図１０の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
図１１では、図１０の場合と同様に、平板形状のチップ２０１０，２０２０、及び、２０３０が、上からその順で積層するように配置されている。
但し、図１１では、チップ２０２０、及び、２０３０は、図１０と同様に、露出面を、図中、上側に向けた状態になっているが、チップ２０１０は、露出面を、図中、下側に向けた状態になっている。
さらに、チップ２０１０（の入出力回路２０１１）の入出力パッドと、チップ２０２０（の入出力回路２０２１）の入出力パッドとは、対向しており、メタリック線としてのバンプ（電極）２０４０によって接続されている。
図１１において、チップ２０１０と２０２０との間では、メタリック線としてのバンプ２０４０を介して、ミリ波をやりとりすることにより、データ伝送が行われ、チップ２０２０と２０３０との間では、自由空間を介して、ミリ波をやりとりすることにより、データ伝送が行われる。
［チップの試験方法］
図１２は、入出力回路１（図１）と同様に構成される入出力回路を有するチップの動作確認等の試験を行う試験方法を説明する断面図である。
図１２では、チップ２１１０は、入出力回路１（図１）と同様に構成される入出力回路２１１１，２１１２、及び、２１１３を有している。
また、図１２では、平板形状のチップ２１１０の２つの面のうちの、図中、上側の面が、入出力回路２１１１，２１１２、及び、２１１３の入出力パッドが露出している露出面になっている。
チップ２１１０の動作を確認するためには、入出力回路２１１１，２１１２、及び、２１１３それぞれとの間で、信号のやりとりを行う必要がある。
入出力回路２１１１，２１１２、及び、２１１３それぞれとの間で、信号のやりとりを行う方法としては、例えば、入出力回路２１１１，２１１２、及び、２１１３の入出力パッドに、計測のためのプローブ（金属）を接触させ、そのプローブを介して、入出力回路２１１１，２１１２、及び、２１１３それぞれとの間でやりとりされる信号を計測する方法がある。
しかしながら、入出力回路２１１１，２１１２、及び、２１１３の入出力パッドに、プローブを接触させると、入出力パッドに傷が付く等の、入出力パッドがダメージを受けることがある。
そこで、入出力回路２１１１，２１１２、及び、２１１３の試験にあたっては、非金属接点カップラを用い、入出力回路２１１１，２１１２、及び、２１１３それぞれとの間で、自由空間を介して、信号のやりとりを行うことにより、入出力パッドに物理的に接触しないで、入出力回路２１１１，２１１２、及び、２１１３それぞれとの間でやりとりされる信号を計測することができる。
図１２では、非金属接点カップラが、チップ２１１０の露出面に近づけられ、非金属接点カップラと、入出力回路２１１１，２１１２、及び、２１１３それぞれとの間で、信号のやりとりが行われている。
入出力回路１（図１）と同様に構成される入出力回路２１１１，２１１２、及び、２１１３は、自由空間、誘電体導波路、及び、メタリック線のうちのいずれをも、伝送媒体として用いることができるので、伝送媒体として、自由空間を採用することにより、非侵襲試験、すなわち、入出力パッドにダメージを与えない試験を行うことができる。
図１３は、非侵襲試験を行った後の図１２のチップ２１１０の実装を説明する断面図である。
図１３のＡは、インターポーザを用いたチップ２１１０の実装の例を示す断面図である。
図１３のＡでは、チップ２１１０と、インターポーザ２２００とが、積層するように配置されている。
インターポーザ２２００の内部には、メタリック線２２０１、２２０２、及び、２２０３が配線されており、メタリック線２２０１、２２０２、及び、２２０３の一端は、それぞれ、平板形状のインターポーザ２２００の一面に設けられたバンプ２２１０，２２２０、及び、２２３０に接続されている。
そして、インターポーザ２２００は、バンプ２２１０，２２２０、及び、２２３０が、それぞれ、入出力回路２１１１，２１１２、及び、２１１３の入出力パッドに接続するように積層されている。
入出力回路２１１１は、バンプ２２１０及びメタリック線２２０１を介して、他のチップ（チップ２１１０以外のチップ）との間で、データ伝送を行う。同様に、入出力回路２１１２は、バンプ２２２０及びメタリック線２２０２を介して、他のチップとの間で、データ伝送を行い、入出力回路２１１３は、バンプ２２３０及びメタリック線２２０３を介して、他のチップとの間で、データ伝送を行う。
図１３のＢは、インターポーザを用いないチップ２１１０の実装の例を示す断面図である。
図１３のＢでは、平板形状のチップ２１１０，２３１０、及び、２４１０が、下からその順で積層するように配置されている。
チップ２３１０は、入出力回路１（図１）と同様に構成される入出力回路２３１１及び２３１２を有している。
チップ２４１０は、入出力回路１（図１）と同様に構成される入出力回路２４１１及び２４１２を有している。
図１３のＢでは、チップ２１１０は、露出面を、上側に向けた状態で、チップ２３１０は、露出面を、下側に向けた状態で、チップ２４１０は、露出面を、下側に向けた状態で、それぞれ積層されている。
また、チップ２１１０の入出力回路２１１１の入出力パッドと、チップ２３１０の入出力回路２３１１の入出力パッドとは、対向しており、メタリック線としてのバンプ２３２０によって接続されている。
さらに、チップ２１１０の入出力回路２１１３の入出力パッドと、チップ２３１０の入出力回路２３１２の入出力パッドとは、対向しており、メタリック線としてのバンプ２３３０によって接続されている。
そして、チップ２１１０の入出力回路２１１１と、チップ２３１０の入出力回路２３１１との間では、メタリック線としてのバンプ２３２０を介して、ミリ波をやりとりすることにより、データ伝送が行われる。
同様に、チップ２１１０の入出力回路２１１３と、チップ２３１０の入出力回路２３１２との間では、メタリック線としてのバンプ２３３０を介して、ミリ波をやりとりすることにより、データ伝送が行われる。
また、チップ２１１０の入出力回路２１１２と、チップ２４１０の入出力回路２４１１及び２４１２それぞれとの間では、いずれも、自由空間を介して、ミリ波をやりとりすることにより、データ伝送が行われる。
なお、チップ２１１０の入出力回路２１１２と、チップ２４１０の入出力回路２４１１及び２４１２それぞれとの間のデータ伝送は、入出力回路２１１２から、入出力回路２４１１及び２４１２の両方に同報する形で行うこともできるし、入出力回路２１１２と２４１１との間、及び、入出力回路２１１２と２４１２との間で、それぞれ独立に行うこともできる。
チップ２１１０の入出力回路２１１２と、チップ２４１０の入出力回路２４１１及び２４１２それぞれとの間のデータ伝送を、入出力回路２１１２と２４１１との間、及び、入出力回路２１１２と２４１２との間で、それぞれ独立に行う方法としては、例えば、入出力回路２１１２と２４１１との間のデータ伝送に用いるミリ波と、入出力回路２１１２と２４１２との間のデータ伝送に用いるミリ波とのキャリアの周波数を、異なる値にする周波数分割でデータ伝送を行う方法がある。入出力回路２１１２と２４１１との間、及び、入出力回路２１１２と２４１２との間で、データ伝送を独立に行う方法としては、その他、例えば、時間分割や符号分割でデータ伝送を行う方法がある。
図１４は、実装後のチップ２１１０の試験方法を説明する断面図である。
すなわち、図１４は、図１３のＡに示した、インターポーザ２２００を積層する実装を行った後のチップ２１１０を示している。
図１４では、非金属接点カップラが、チップ２１１０の露出面とは反対側の面に近づけられ、非金属接点カップラと、入出力回路２１１１，２１１２、及び、２１１３それぞれとの間で、信号のやりとりが行われる。
入出力回路１（図１）と同様に構成される入出力回路２１１１，２１１２、及び、２１１３は、自由空間、誘電体導波路、及び、メタリック線のうちのいずれをも、伝送媒体として用いることができるので、入出力回路２１１１，２１１２、及び、２１１３の入出力パッドから、伝送媒体としての自由空間に、いわば漏れてくる信号を、非金属接点カップラで受信することにより、インターポーザ２２００が積層されることによって、入出力パッドが露出していない状態になっている実装後のチップ２１１０について、動作を確認する試験を行うことができる。
図１５ないし図１７は、図１２のチップ２１１０について、ループバックテストを行う方法を説明する図である。
図１５は、チップ２１１０の断面図と、露出面を上面とした場合の上面図を示している。
例えば、いま、入出力回路２１１２から、信号を送信し、その信号を、入出力回路２１１１や２１１３で受信することにより、ループバックテストを行うこととする。
図１６は、入出力回路２１１２が送信する信号を、入出力回路２１１１及び２１１３の両方で受信するループバックテストを行う方法を説明する図である。
なお、図１６では（後述する図１７でも同様）、チップ２１１０の断面図と上面図とを示してある。
入出力回路２１１２が送信する信号を、入出力回路２１１１及び２１１３の両方で受信する場合には、図１６に示すように、入出力回路２１１１，２１１２、及び、２１１３のすべての入出力パッドを覆うように、帯状の誘電体２５０１を、誘電体導波路として配置する。
これにより、入出力回路２１１２が送信する信号は、誘電体２５０１を介して、入出力回路２１１１及び２１１３のそれぞれで受信される。
なお、入出力回路２１１１，２１１２、及び、２１１３の入出力パッドには、入出力回路２１１２が送信する信号の波長λの1/2よりも短い長さのアンテナを接続しておくことにより、誘電率の高い誘電体２５０１を配置したときに、入出力回路２１１２が送信する信号の波長が、等価的に短くなって、入出力回路２１１２と、入出力回路２１１１及び２１１３それぞれとの間で、信号を、効率良く送受信することができる。
図１７は、入出力回路２１１２が送信する信号を、入出力回路２１１１及び２１１３のうちの、例えば、入出力回路２１１１だけで受信するループバックテストを行う方法を説明する図である。
入出力回路２１１２が送信する信号を、入出力回路２１１１だけで受信する場合には、図１７に示すように、入出力回路２１１１の入出力パッドから、入力回路２１１２の入出力パッドまでだけを覆うように、帯状の誘電体２５１１を、誘電体導波路として配置する。
これにより、入出力回路２１１２が送信する信号は、誘電体２５１１を介して、入出力回路２１１１でのみ受信される。
以上のように、誘電体２５０１や２５１１を配置するだけで、ループバックテストを行うことができる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
すなわち、例えば、入出力回路１（図１）において、データ伝送に用いるRF信号は、ミリ波に限定されるものではない。
なお、本技術は、以下のような構成をとることができる。
［１］
複数の信号処理回路を備え、
前記信号処理回路は、
所定の周波数帯域の信号の入力インターフェースとして機能する入力回路、及び、前記所定の周波数帯域の信号の出力インターフェースとして機能する出力回路のうちの一方、又は、両方で構成される入出力回路を有し、
他の信号処理回路との間で、前記所定の周波数帯域の信号の伝送を行い、
１の信号処理回路の前記出力回路と、他の１の信号処理回路の前記出力回路とは、同一構成の回路を有し、
１の信号処理回路の前記入力回路と、他の１の信号処理回路の前記入力回路とは、他の同一構成の回路を有し、
１の信号処理回路の前記入出力回路と、他の１の信号処理回路の入出力回路とは、特性が異なる複数の伝送媒体のうちのいずれを介しても、前記所定の周波数帯域の信号の伝送が可能である
信号処理装置。
［２］
前記所定の周波数帯域の信号は、ミリ波帯の信号である
［１］に記載の信号処理装置。
［３］
前記同一構成の回路は、ベースバンドの信号を前記ミリ波帯の信号に変換する変換回路であり、
前記他の同一構成の回路は、前記ミリ波帯の信号を前記ベースバンドの信号に逆変換する逆変換回路である
［２］に記載の信号処理装置。
［４］
前記特性が異なる複数の伝送媒体は、種類が異なる複数の伝送媒体である
［１］ないし［３］のいずれかに記載の信号処理装置。
［５］
前記種類が異なる複数の伝送媒体は、自由空間、誘電体導波路、及び、メタリック線のうちの２つ以上である
［４］に記載の信号処理装置。
［６］
前記複数の信号処理回路のうちの、少なくとも、一対の信号処理回路どうしが、所定の特性の伝送媒体を介して、前記所定の周波数帯域の信号の伝送を行い、少なくとも、他の一対の信号処理回路どうしが、前記所定の特性と異なる特性の伝送媒体を介して、前記所定の周波数帯域の信号の伝送を行う
［１］ないし［５］のいずれかに記載の信号処理装置。
［７］
前記信号処理回路は、複数の前記入出力回路を有する
［１］ないし［６］のいずれかに記載の信号処理装置。
［８］
前記所定の周波数帯域の信号の伝送を行う一対の信号処理回路が、別の基板に設けられている
［１］ないし［７］のいずれかに記載の信号処理装置。
１，２ 入出力回路， ７１ｉ 発振器， ７２ｉ ミキサ， ７３ｉ，８１ｉ アンプ， ８２ｉ 発振器， ８３ｉ ミキサ， １００ 出力回路， １０１１ないし１０１Ｎ 送信部， １０２ マルチプレクサ， １０３ パッド， １１０ 入力回路， ２００ 出力回路， ２１０ 入力回路， ２１１ パッド， ２１２ マルチプレクサ， ２１３１ないし２１３Ｎ 受信部， ３００ 基板， ３１０ チップ， ３１１，３１２ 入出力回路， ３２０ チップ， ３２１ 入出力回路， ４００ 基板， ４１０ チップ， ４１１ないし４１５ 入出力回路， ４２０ チップ， ４２１ 入出力回路， ４３０ チップ， ４３１ 入出力回路， ４４０ チップ， ４４１ 入出力回路， １１００ 基板， １１０１ カップラ， １１１０ チップ， １２００ 基板， １２０１，１２０２ カップラ， １２０３ プラスチック導波路， １２０４ カップラ， １２１０，１２２０，１２３０ チップ， ２０１０ チップ， ２０１１ 入出力回路， ２０２０ チップ， ２０２１ 入出力回路， ２０３０ チップ， ２０３１ 入出力回路， ２０４０ バンプ， ２１１０ チップ， ２１１１，２１１２，２１１３ 入出力回路， ２２００ インターポーザ， ２２０１，２２０２，２２０３ メタリック線， ２２１０，２２２０，２２３０ バンプ， ２３１０ チップ， ２３１１，２３１２ 入出力回路， ２３２０，２３３０ バンプ， ２４１０ チップ， ２４１１，２４１２ 入出力回路，

Claims (7)

  1. 複数の信号処理回路を備え、
    前記信号処理回路は、
    ミリ波帯の信号の入力インターフェースとして機能する入力回路、及び、前記ミリ波帯の信号の出力インターフェースとして機能する出力回路のうちの一方、又は、両方で構成される入出力回路を有し、
    他の信号処理回路との間で、前記ミリ波帯の信号の伝送を行い、
    １の信号処理回路の前記出力回路と、他の１の信号処理回路の前記出力回路とは、同一構成の回路を有し、
    １の信号処理回路の前記入力回路と、他の１の信号処理回路の前記入力回路とは、他の同一構成の回路を有し、
    １の信号処理回路の前記入出力回路と、他の１の信号処理回路の入出力回路とは、特性が異なる複数の伝送媒体のうちのいずれを介しても、前記ミリ波帯の信号の伝送が可能であり、
    前記複数の信号処理回路のうちの、少なくとも、一対の信号処理回路どうしの前記伝送媒体として、平行に配置された２本の帯状の導体で構成されるコプレーナストリップ線路のうちの一方の前記導体が、前記一対の信号処理回路のうちの一方の前記出力回路および他方の前記入力回路と接続され、他方の前記導体が、グランドに接続され、
    前記コプレーナストリップ線路上には誘電体が配置される
    信号処理装置。
  2. 前記同一構成の回路は、ベースバンドの信号を前記ミリ波帯の信号に変換する変換回路であり、
    前記他の同一構成の回路は、前記ミリ波帯の信号を前記ベースバンドの信号に逆変換する逆変換回路である
    請求項１に記載の信号処理装置。
  3. 前記特性が異なる複数の伝送媒体は、種類が異なる複数の伝送媒体である
    請求項１または請求項２に記載の信号処理装置。
  4. 前記種類が異なる複数の伝送媒体は、自由空間、誘電体導波路、及び、メタリック線のうちの２つ以上である
    請求項３に記載の信号処理装置。
  5. 前記複数の信号処理回路のうちの、少なくとも、他の一対の信号処理回路どうしが、前記コプレーナストリップ線路の特性と異なる特性の伝送媒体を介して、前記ミリ波帯の信号の伝送を行う
    請求項１ないし請求項４のいずれかに記載の信号処理装置。
  6. 前記信号処理回路は、複数の前記入出力回路を有する
    請求項１ないし請求項５のいずれかに記載の信号処理装置。
  7. 前記ミリ波帯の信号の伝送を行う一対の信号処理回路が、別の基板に設けられている
    請求項１ないし請求項６のいずれかに記載の信号処理装置。
JP2013557481A 2012-02-08 2013-01-31 信号処理装置 Active JP5850271B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/368,838 US9054078B2 (en) 2012-02-08 2012-02-08 Signal processing device
US13/368838 2012-02-08
PCT/JP2013/052176 WO2013118631A1 (ja) 2012-02-08 2013-01-31 信号処理装置

Publications (2)

Publication Number Publication Date
JPWO2013118631A1 JPWO2013118631A1 (ja) 2015-05-11
JP5850271B2 true JP5850271B2 (ja) 2016-02-03

Family

ID=48903928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013557481A Active JP5850271B2 (ja) 2012-02-08 2013-01-31 信号処理装置

Country Status (8)

Country Link
US (1) US9054078B2 (ja)
EP (1) EP2814189A1 (ja)
JP (1) JP5850271B2 (ja)
CN (1) CN104205679B (ja)
BR (1) BR112014019132A8 (ja)
RU (1) RU2014131907A (ja)
TW (1) TWI538400B (ja)
WO (1) WO2013118631A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038646A (ja) * 2011-08-09 2013-02-21 Sony Corp 信号伝送装置、受信回路、及び、電子機器
FR3022696A1 (fr) * 2014-06-24 2015-12-25 St Microelectronics Sa Connecteur pour guide d'ondes plastique
DE102015119690A1 (de) * 2015-11-13 2017-05-18 Endress + Hauser Gmbh + Co. Kg Radarbasierter Füllstandsensor
WO2017122555A1 (ja) * 2016-01-15 2017-07-20 ソニー株式会社 送信機、送信方法、受信機、及び、受信方法
WO2018057026A1 (en) * 2016-09-26 2018-03-29 Nair Vijay K Die with embedded communication cavity

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10285181A (ja) 1997-04-09 1998-10-23 Yozan:Kk 電子機器内部の通信方式
JP4618956B2 (ja) 2001-12-10 2011-01-26 ソニー株式会社 信号処理装置、信号処理方法、信号処理システム、プログラム及び媒体
JP2003348022A (ja) * 2002-05-29 2003-12-05 Toshiba Corp 光送信装置
JP2004093606A (ja) * 2002-08-29 2004-03-25 Opnext Japan Inc 光モジュール及び光伝送装置
US8768411B2 (en) * 2005-09-30 2014-07-01 Intel Corporation Systems and methods for RF communication between processors
CA2650496C (en) * 2006-04-26 2016-06-28 Ems Technologies, Inc. Planar mixed-signal circuit board
JP2010103982A (ja) * 2008-09-25 2010-05-06 Sony Corp ミリ波伝送装置、ミリ波伝送方法、ミリ波伝送システム
JP5446552B2 (ja) * 2009-07-30 2014-03-19 ソニー株式会社 無線通信装置、回転構造体、電子機器
JP5316305B2 (ja) * 2009-08-13 2013-10-16 ソニー株式会社 無線伝送システム、無線伝送方法
JP5663970B2 (ja) 2010-06-07 2015-02-04 ソニー株式会社 信号伝送システム、通信装置、及び、電子機器
WO2011025027A1 (ja) 2009-08-31 2011-03-03 ソニー株式会社 信号伝送装置、電子機器、及び、信号伝送方法
JP5672684B2 (ja) * 2009-09-29 2015-02-18 ソニー株式会社 無線伝送システム、無線通信装置、無線伝送方法

Also Published As

Publication number Publication date
JPWO2013118631A1 (ja) 2015-05-11
US9054078B2 (en) 2015-06-09
TW201334413A (zh) 2013-08-16
CN104205679A (zh) 2014-12-10
RU2014131907A (ru) 2016-02-20
CN104205679B (zh) 2017-07-14
BR112014019132A2 (ja) 2017-06-20
WO2013118631A1 (ja) 2013-08-15
TWI538400B (zh) 2016-06-11
EP2814189A1 (en) 2014-12-17
US20130205049A1 (en) 2013-08-08
BR112014019132A8 (pt) 2017-07-11

Similar Documents

Publication Publication Date Title
US10965347B2 (en) Tightly-coupled near-field communication-link connector-replacement chips
JP5861868B2 (ja) 電子回路および電子回路の製造方法
JP6417329B2 (ja) コネクタ装置及び通信システム
US8410564B2 (en) Semiconductor device, method of manufacturing the same, and wireless transmission system utilizing the same
US20100203922A1 (en) Time Division Duplex Front End Module
JP5850271B2 (ja) 信号処理装置
CN214123862U (zh) 高频模块和通信装置
US20070066243A1 (en) Rf circuit module
JP2008131372A (ja) 通信システム並びに通信装置
JP2013046412A (ja) オンｐｃｂ誘電体導波路
JP2005223582A (ja) 高周波回路モジュール
CN105742263A (zh) 高频集成电路及其封装
US8212727B2 (en) Antenna and wireless transceiver using the same
US9059498B2 (en) Laminated waveguide diplexer
JP2010022030A (ja) 高周波回路モジュール
TWI241079B (en) High-frequency module
US11688916B2 (en) Impedance converter and electronic device
JP2013190230A (ja) レーダ装置
JP2013098889A (ja) 電子回路、電子回路の製造方法、及び、実装部材
JP4982596B2 (ja) モジュールの接続構造
CN101171752A (zh) 发送装置及使用该发送装置的通信设备
KR101938227B1 (ko) 도파관 패키지
Hara et al. 25.9-Gb/s 259-GHz Phased-Array CMOS Receiver Module with 28° Steering Range
JP2001118981A (ja) マルチチップモジュール
JPWO2005055418A1 (ja) 高周波増幅器及び高周波無線通信装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151118

R151 Written notification of patent or utility model registration

Ref document number: 5850271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250