CN104205679A - 信号处理装置 - Google Patents

信号处理装置 Download PDF

Info

Publication number
CN104205679A
CN104205679A CN201380007746.9A CN201380007746A CN104205679A CN 104205679 A CN104205679 A CN 104205679A CN 201380007746 A CN201380007746 A CN 201380007746A CN 104205679 A CN104205679 A CN 104205679A
Authority
CN
China
Prior art keywords
input
circuit
signal
signal processing
output circuitry
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380007746.9A
Other languages
English (en)
Other versions
CN104205679B (zh
Inventor
川崎研一
田中悠介
山岸弘幸
哈吉米拉·阿里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104205679A publication Critical patent/CN104205679A/zh
Application granted granted Critical
Publication of CN104205679B publication Critical patent/CN104205679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10121—Optical component, e.g. opto-electronic component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

本发明涉及可降低生产成本的信号处理装置。电子设备包括作为多个信号处理电路的半导体芯片。该半导体芯片包括输入/输出电路(I/O)，该I/O由充当预定频带信号的输入接口的输入电路和充当所述预定频带信号的输出接口的输出电路中的一者或两者构成。所述预定频带信号在一个半导体芯片和另一半导体芯片之间传输。所述预定频带信号可通过诸如金属线、介质波导以及自由空间之类的具有不同特性的多个传输媒介中的任一者在一个半导体芯片的输入/输出电路和另一半导体芯片的输入/输出电路之间传输。本发明可适用于例如由多个半导体芯片构成的电子设备。

Description

信号处理装置
技术领域
本发明涉及一种信号处理装置，特别涉及一种例如能够降低IC(集成电路)的生产成本的信号处理装置。
背景技术
上面安装有IC(包括LSI(大规模集成电路))的基板被封装到电子设备的壳体中。
现在的IC被制造为SoC(片上系统)，由此与通过使用多个通用半导体芯片来实现一系列功能的情况相比，虽然丧失了多功能性，但是实现了占有面积的减小、速度的增加以及功耗的降低。
例如,电子设备将作为由金属制成的导体的金属线用作在IC与同一基板上的另一IC或与另一基板上的IC之间传输数据的传输媒介。因而这种IC将用于通过金属线来交换信号的输入/输出接口用作与外部电路交换信号的输入/输出接口。
在通过金属线进行通信(数据传输)时，金属线的接线方式可能限制IC在基板上的布置或基板在电子设备的壳体内的布置。
因此，提出了一种信号处理装置，其通过自由空间进行无线通信，由此在电路之间传输信号(例如，参考专利文献1)。
与通过金属线进行的通信相比，通过自由空间进行的无线通信允许在基板上更自由地布置IC或在电子设备壳体内更自由地布置基板。
引用列表
专利文件
专利文献1：JP 2003-179821 A
发明内容
本发明要解决的问题
例如，诸如通过自由空间进行无线通信以由此传输信号的IC之类的电路使用例如如下输入/输出接口，该输入/输出接口通过自由空间进行无线通信以由此交换信号。
这意味着，在使用通过金属线来交换信号的输入/输出接口的IC被要求通过自由空间进行无线通信以由此交换信号时，鉴于IC在基板上的布置，例如需要对包括输入/输出接口的IC进行重新制造，从而导致生成成本的增加。
如上所述的IC的重新制造除可在改变传输媒介的性质时发生，也可在例如IC所使用的用于交换信号的传输媒介从金属线改变为自由空间的情况下导致传输媒介的类型改变时发生。
鉴于这种情况而提出了本发明，并且本发明适于能够通过避免诸如IC之类的电路的重新制造来降低生产成本。
问题的解决方案
根据本发明一方面的信号处理装置是如下信号处理装置，该信号处理装置包括多个信号处理电路，其中，所述信号处理电路包括输入/输出电路，所述输入/输出电路由输入电路和输出电路中的一者或两者构成，所述输入电路充当预定频带信号的输入接口，且所述输出电路充当所述预定频带信号的输出接口，所述预定频带信号在一个所述信号处理电路和另一所述信号处理电路之间传输，所述一个信号处理电路的所述输出电路和所述另一信号处理电路的所述输出电路中的各者包括具有相同构造的电路，所述一个信号处理电路的所述输入电路和所述另一信号处理电路的所述输入电路中的各者包括具有另一相同构造的电路，并且所述预定频带信号能够通过各具有不同特性的多个传输媒介中的任一者在所述一个信号处理电路的所述输入/输出电路和所述另一信号处理电路的所述输入/输出电路之间传输。
上述信号处理装置中的信号处理电路包括由充当所述预定频带信号的输入接口的输入电路和充当所述预定频带信号的输出接口的输出电路中的一者或两者构成的输入/输出电路。所述预定频带信号在一个信号处理电路和另一信号处理电路之间传输。信号处理电路的输出电路和另一信号处理电路的输出电路中的各者包括具有相同构造的电路，而且一个信号处理电路的输入电路和另一信号处理电路的输入电路中的各者包括具有其它相同构造的电路，由此，所述预定频带信号可通过具有不同特性的多个传输媒介在一个信号处理电路的输入/输出电路和另一信号处理电路的输入/输出电路之间传输。
本发明的效果
根据本发明的一方面，可通过避免电路的重新制造而降低生产成本。
附图说明
图1是示出了根据本发明的实施例的输入/输出电路的构造示例的框图。
图2是示出了传输单元101i的构造示例的框图。
图3是示出了接收单元213i的构造示例的框图。
图4是示出了可用作放大器73i和放大器81i的RF放大器的构造示例的示意图。
图5是示出了在数据传输中可被输入/输出电路1和2使用的传输媒介的图。
图6是示出了充当传输媒介的金属线(铜线)、介质波导(塑料波导)以及自由空间(自由空间)中的每者的传输特性的图。
图7是示出了根据本发明的实施例的作为信号处理装置的电子设备的构造示例的立体图。
图8是示出了用于构造电子设备的芯片的布置的第一示例的剖面图。
图9是示出了用于构造电子设备的芯片的布置的第二示例的剖面图。
图10是示出了用于构造电子设备的芯片的布置的第三示例的剖面图。
图11是示出了用于构造电子设备的芯片的布置的第四示例的剖面图。
图12是示出了对具有以类似于输入/输出电路1的方式构造的输入/输出电路的芯片进行测试的方法的剖面图。
图13A和13B是示出了在进行非侵入式测试(non-invasive test)后如何实施芯片2110的剖面图。
图14是图示了对实施后的芯片2110进行测试的方法的剖面图。
图15是图示了在芯片2110上进行回环测试(loop-back test)的方法的图。
图16是图示了在芯片2110上进行回环测试的方法的图。
图17是图示了在芯片2110上进行回环测试的方法的图。
具体实施方式
[本发明的输入/输出电路]
图1是示出了本发明实施例的输入/输出电路的构造示例的框图。
图1中的输入/输出电路1和2中的每者被构造在诸如CMOS(互补金属氧化物半导体)芯片之类的半导体芯片上，其中该半导体芯片充当用于与外部交换信号的接口。
现在，假设输入/输出电路1和2中的每者例如被构造在不同的半导体芯片上。
输入/输出电路1包括输出电路100和输入电路110。
输出电路100包括一个以上的传输单元1011、1012…101N、多路复用器102以及垫(PAD)103，并且充当输出接口以向外部输出诸如高频带信号之类的预定频带信号。
换言之，从上面构造有输入/输出电路1的半导体芯片中的电路(未示出)向传输单元101i提供作为基带信号的串行数据等。
传输单元101i对作为基带信号的串行数据进行频率转换，并且输出作为高频带信号的转换信号。
因此，传输单元101i充当转换电路，其执行频率转换以将基带信号转换为作为高频带信号的转换信号。
从传输单元101i输出的转换信号被提供到多路复用器102。
多路复用器102合成(多路复用)从传输单元1011至101N中的每者输出的转换信号，并输出合成信号。
在fsi代表从传输单元101i输出的转换信号的频带的中心频率的情况下，例如多路复用器102可由BPF(带通滤波器)和如下连接点构造，BPF将从传输单元101i输出的转换信号的中心频率为fsi的频带限制到预定带宽，并且该连接点连接N个BPF(用于限制从传输单元1011至101N的每者输出的转换信号的频带)的每者的输出上的连接线。
现在，在用于构造多路复用器102的N个BPF之中的BPF#i代表用于限制从传输单元101i输出的转换信号的中心频率为fsi的频带的BPF的情况下，多路复用器102由BPF#1到BPF#N这N个BPF以及如下连接点构造，该连接点用于连接BPF#1到BPF#N这N个BPF的每者的输出上的连接线，在这种情况下，BPF#i限制从传输单元101i输出的转换信号的频带，并且之后在用于连接BPF#1到BPF#N这N个BPF的每者的输出上的连接线的连接点处对从BPF#1到BPF#N这N个BPF的每者输出的转换信号进行合成。
接着，从多路复用器102输出的合成信号，即通过对从传输单元1011至101N的每者输出的转换信号的频率进行多路复用而生成的信号从垫103输出，以通过预定的传输媒介进行传输。
在上面构造有输入/输出电路1的半导体芯片中获取的作为合成信号的串行数据被传输至诸如上面构造有输入/输出电路2的另一半导体芯片。
输入电路110的构造与输入/输出电路2(其是在从输入/输出电路1看时的另一输入/输出电路)的(将要描述的)输入电路210的构造类似。
输入/输出电路2包括输出电路200和输入电路210。
输出电路200的构造与输入/输出电路1(其是在从输入/输出电路2看时的另一输入/输出电路)的输出电路100的构造类似。
输入电路210包括垫211、多路分用器212以及一个以上的接收单元2131、2132...213N，并充当输入接口以接收诸如高频带信号之类的预定频带信号。
换言之，通过预定传输媒介传输的合成信号被输入(提供)至垫211，从而被输入至垫211的合成信号被提供到多路分用器212。
多路分用器212至少将被接收单元213i频率转换的频带中的转换信号分配到接收单元2131至213N的每者，其中在被提供到多路分用器212的合成信号中包括该转换信号。
在fri代表被接收单元213i(其将转换信号转换至基带信号)频率转换的转换信号的频带的中心频率的情况下，多路分用器212至少将从垫211传输的合成信号中包括的中心频率为fri的转换信号分配到接收单元213i。
如上所述的多路分用器212可由如下BPF和连接点构造，该BPF用于从合成信号提取被接收单元213i频率转换的中心频率为fri的转换信号，并且该连接点用于连接与接收单元2131至213N的每者相对应的N个BPF的输入上的连接线。
现在，在用于构造多路分用器212的N个BPF之中的BPF'#i代表用于提取中心频率为fri的转换信号的BPF的情况下，多路分用器212由BPF'#1到BPF'#N这N个BPF以及如下连接点构造，该连接点用于连接BPF'#1到BPF'#N这N个BPF的每者的输入上的连接线，在这种情况下，合成信号从该连接点(其用于连接位于BPF'#1到BPF'#N这N个BPF的每者的输入上的连接线的)被提供到BPF'#1到BPF'#N这N个BPF的每者。接着，BPF'#i提取将被提供(分配)到接收单元213i的中心频率为fri的转换信号。
注意，在输入/输出电路2接收从输入/输出电路1传输的数据时,由传输单元101i处理的转换信号的频率fsi等于由接收单元213i处理的转换信号的频率fri。
接收单元213i对从多路分用器212分配的中心频率为fri的转换信号进行频率转换，并输出作为基带信号的串行数据。
因此，接收单元213i充当逆转换电路，其执行频率转换以将作为高频带信号的转换信号转换成基带信号。
从接收单元213i输出的串行数据被提供到上面构造有输入/输出电路2的半导体芯片中的电路(未示出)。
如上所述，上面构造有输入/输出电路2的半导体芯片接收来自诸如上面构造有输入/输出电路1的半导体芯片之类的另一半导体芯片的被作为合成信号传输的串行数据。
注意，由传输单元101i处理的转换信号的频率fsi不同于由另一传输单元101i'(i≠i')处理的转换信号的频率fsi'。对于由接收单元213i处理的转换信号的频率fri也是如此。
此外，输入/输出电路1可由输出电路100或输入电路110单独构造。类似地，输入/输出电路2可由输出电路200或输入电路210单独构造。
例如，在数据仅被从上面构造有输入/输出电路1的半导体芯片传输到上面构造有输入/输出电路2的半导体芯片时，输入/输出电路1可仅由输出电路100构造，并且输入/输出电路2可仅由输入电路210构造。
在仅设置有一个传输单元1011时，输出电路100可不包括多路复用器102。类似地，在输入电路210仅设置有一个接收单元2131时，输入电路201可不包括多路分用器212。设置在输出电路100中的传输单元1011到101N的数字N以及设置在输入电路210中的接收电路2131到213N的数字N是基于从输出电路100被传输到输入电路210的数据的数据率等的，并且被设置成能够以该数据率进行数据传输。
这里，输入/输出电路1的输入电路110的构造类似于输入/输出电路2的输入电路210的构造，并因而包括与输入电路210中包括的垫211类似的垫(未示出)。在输入/输出电路1中，一个垫既可以用作输出电路100中包括的垫103，还可以用作输入电路110中包括的垫(未示出)。对于输入/输出电路2也是如此。
[传输单元101i的构造示例]
图2是示出了如1所示的传输单元101i的构造示例的框图。
例如，传输单元101i执行频率转换以将基带信号上转换(upconversion)成毫米波频带信号。
注意，毫米波频带信号的频率约为30至300GHz或波长约为1至10mm。具有高频率的毫米波频带信号能够实现高速率的数据传输，且在无线传输/接收数据时，可将直径约为1mm的结合线(bonding wire)用作天线。
传输单元101i包括振荡器71i、混频器72i以及放大器73i。
振荡器71i通过振动生成毫米波频带载波，并且将该载波提供到混频器72i。
从传输单元101i输出的转换信号的中心频率fsi对应于由传输单元101i的振荡器71i生成的载波的频率。
除由振荡器71i生成的载波外，作为基带信号的串行数据也被提供到混频器72i。
例如，在被提供到混频器72i的串行数据的数据速率约为例如2.5到5.0Gbps的情况下，期望由振荡器71i生成的载波的频率不低于30GHz等，以便降低通过传输单元1011至101N的每者对串行数据进行频率转换而获得的转换信号之间的干扰，并且能够从通过合成转换信号获得的合成信号中分离出每个转换信号。
混频器72i混合(相乘)串行数据和来自振荡器71i的载波以根据串行数据对来自载波振荡器71i的载波进行调制，并且将所得到的调制信号提供到放大器73i，即，该调制信号为由如下频率转换获得的信号，该频率转换将作为基带信号的串行数据转换为与从振荡器71i提供的载波相对应的频带中的RF(射频)信号。
放大器73i放大从混频器72i提供的作为转换信号的RF信号，并输出作为转换信号的放大RF信号。
从放大器73i输出的转换信号接着被提供到多路复用器102(图1)。
[接收单元213i的构造示例]
图3是示出了图1所示的接收单元213i的构造示例的框图。
例如，接收单元213i执行频率转换以将毫米波频带信号逆转换(下转换(down conversion))为基带信号。
接收单元213i包括放大器81i、振荡器82i以及混频器83i。
多路分用器212(图1)至少将包括要被接收单元213i频率转换的频带中的转换信号的RF信号提供到放大器81i。
放大器81i放大被提供到放大器81i的RF信号，并将所得到的作为要被接收单元213i频率转换的频带中的转换信号的RF信号提供到振荡器82i和混频器83i。
振荡器82i对来自放大器81i的作为注入信号(injection signal)的转换信号(RF信号)进行操作，以通过振荡生成与作为注入信号的转换信号(的载波)同步的恢复载波(即，与转换信号的频率转换中使用的载波相对应的恢复载波)，并将恢复载波提供到混频器83i。
混频器83混合(相乘)来自放大器81i的转换信号和来自振荡器82i的恢复载波，以解调转换信号(调制信号)，并输出所得到的解调信号,即，解调信号是通过用于将转换信号转换成基带信号的频率转换获得的串行数据。
注意，图3中的接收单元213i通过采用同步检测来执行频率转换以将转换信号转换成基带信号，其中该同步检测使RF信号和恢复载波相乘以检测RF信号以及注入锁定，且注入锁定将RF信号用作注入信号以生成同步检测中使用的恢复载波。然而，例如接收单元213i也可通过采用平方律检测(square law detection)来检测RF信号或采用同步检测来检测RF信号和PLL(锁相环)以生成在同步检测中使用的恢复载波，从而执行频率转换。
[放大器73i和81i的构造示例]
图4是示出了可用作图2中的放大器73i和图3中的放大器81i的RF放大器的构造示例的示意图。
放大器73i和81i中的每者是用于放大RF信号的RF放大器，并且因此可以相同方式进行构造。
如图4所示，RF放大器的输入端子T1与电容器C1的一端连接，电容器C1的另一端与线圈L1的一端连接。线圈L1的另一端与DC电源Vcc1的正极端子连接，DC电源Vcc1的负极端子接地。
电容器C1与线圈L1之间的连接点连接到FET(MOS FET)#1的栅极，FET#1的源极接地。
FET#1的漏极与FET(MOS FET)#2的源极连接，而FET#2的栅极和漏极分别与线圈L2的一端和另一端连接。
注意，FET#1和FET#2的每者的基板接地。
FET#2的栅极与线圈L2之间的连接点连接到DC电压Vcc2的正极端子，DC电压Vcc2的负极端子接地。
FET#2的漏极与线圈L2之间的连接点连接到电容器C2的一端，电容器C2的另一端与RF放大器的输出端子T2连接。
图4所示的RF放大器可以以级联连接的方式使用，这意味着放大器73i和81i的每者可仅由图4中的一个RF放大器构造，或根据需要通过级联连接多个图4中的RF放大器进行构造。
注意，在放大器73i或81i仅由图4中的一个RF放大器构造时，输入端子T1和输出端子T2分别连接到电阻器R1和R2的一端，而这些电阻器的另一端接地。
为了简化说明，在下文中放大器73i和81i的每者仅由一个图4中的RF放大器构造。
放大器73i和81i的每者用于放大毫米波频带RF信号(高频信号)，由此用作这些放大器73i和81i的RF放大器可使用感性负载作为放大器的输入侧和输出侧上的负载。
低电感线圈可用作毫米波频带的感性负载，并且这种线圈可容易地被构造在CMOS上。
在图4所示的RF放大器中，线圈L1与输入侧上的感性负载相对应，而线圈L2与输出侧上的感性负载相对应。
在将感性负载用作RF放大器的输入侧上的负载时，RF放大器的输入侧上的频率特性具有与BPF相同的带通特性，从而可将占据一部分频带信号从被输入至(提供到)RF放大器的RF信号中分离出来，并且将其放大。
在将感性负载用作RF放大器的输出侧上的负载时，RF放大器的输出侧上的频率特性具有与BPF相同的带通特性，从而可以限制从RF放大器输出的RF信号的频带。
如上所述，采用感性负载作为输入侧和输出侧上的负载的RF放大器被用作放大器73i和81i以具有在输入侧和输出侧上表现出带通特性的频率特性，由此输出电路100中的多路复用器102和输入电路210中的多路分用器212可通过如参考图1描述的用于连接连接线的连接点来简化构造，而不使用BPF。
注意，当与多路复用器102连接的传输单元101i的用作放大器73i的RF放大器的输入侧和输出侧之中的至少输出侧上的频率特性表现出带通特性时，多路复用器102可不使用BPF构造。
因此，与多路复用器102连接的传输单元101i的用作放大器73i的RF放大器可在放大器的输入侧上采用不是感性负载的负载，即，使用电阻器代替线圈L1。
另外，当与多路分用器212连接的接收单元213i的用作放大器81i的RF放大器的输入侧和输出侧之中的至少输入侧上的频率特性表现出带通特性时，多路分用器212可不使用BPF构造。
因此，与多路分用器212连接的接收单元213i的用作放大器81i的RF放大器可在放大器的输出侧上采用不是感性负载的负载，即，使用电阻器代替线圈L2。
然而，在接收单元213i的用作放大器81i的RF放大器需要一定量或更大的增益时，期望使用感性负载代替电阻器作为输出侧上的负载。
因此，可通过不使用BPF构造多路复用器102和多路分用器212,来更小地构造输出电路100和输入电路210以及最终输入/输电路1和2。
[在数据传输中由输入/输出电路1和2使用的传输媒介]
图5是图示可由图1中的输入/输出电路1和2使用的用于传输数据(例如将来自输入/输出电路1的输出电路100的数据传输到输入/输出电路2的输入电路210)的传输媒介的图。
在输入/输出电路1和2之间使用(介导)作为毫米波等的转换信号，以能够在不重新制造输入/输出电路1和2的情况下，在输入/输出电路1和2之间通过具有不同特性(传输特性)的传输媒介传输数据。
具体地，例如，虽然包括诸如铜线之类的金属线、诸如(塑料波导)之类的介质波导以及自由空间的不同类型的传输媒介具有不同的传输特性，但是可通过这些具有不同传输特性的传输媒介中的任一者在输入/输出电路1和2之间传输数据。
注意，相同类型的传输媒介可具有不同的传输特性。具有不同传输特性的传输媒介可为不同类型或相同类型。
共面带线(coplanar strip line)是由金属线形成的传输媒介，并且例如是由平行排列的两个带状导体形成的平衡传输线(传递差分信号的传输线)。这里，例如，由两个被部分切割的带状导体形成的共面带线和由两个未被切割的连续的带状导体构成的共面带线对应于类型相同但传输特性不同的传输媒介。
图6是示出了用作传输媒介的金属线(铜线)、介质波导(塑料波导)以及自由空间中的每者的传输特性的图。
注意，例如，由两个带状导体形成且从一端到另一端的长度约为25mm的共面带线可用作金属线。例如，从一端到另一端的长度约为120mm并且宽度约为2mm的塑料波导可用作介质波导。例如，(空气中的)大约5mm的空间可用作自由空间。
图6示意地示出了上述金属线、介质波导以及自由空间中的每者的传输特性(振幅特性)。
金属线的传输特性与LPF(低通滤波器)的传输特性相似，介质波导的传输特性与HPF(高通滤波器)的传输特性相似，并且自由空间的传输特性与BPF的传输特性相似。
充当在输入/输出电路1和2之间的数据传输中使用的传输媒介的金属线、介质波导以及自由空间中的每者的传输特性是如下特性，该特性例如传递至少40GHz至约100GHz的频带(作为在输入/输出电路1和2之间的数据传输中使用的毫米波频带)中的信号。
如参考图1所述，在输入/输出电路1和2之间传输数据时，由传输单元101i处理的转换信号的频率fsi和由接收单元213i处理的转换信号的频率fri相等。在相等的频率被表示为fi(＝fsi＝fri)并且f1、f2...fN满足表达式f1<f2<...<fN时，例如将高于30GHz的频率用作频率f1，而将低于300GHz的频率用作频率fN。
可通过具有不同特性(传输特性)的传输媒介在输入/输出电路1和2之间传输数据，从而输入/输出电路1和2之间的数据传输中使用的传输媒介发生改变时，不需要重新制造包括输入/输出电路1和2的半导体芯片。因此，可降低半导体芯片(并从而降低用作使用半导体芯片的信号处理装置的电子设备)的制造成本。
此外，输入/输出电路1的输出电路100和输入/输出电路2的输出电路200中的每者包括作为具有相同构造的电路的传输单元101i。输入/输出电路1的输入电路110和输入/输出电路2的输入电路210中的每者包括作为具有其他相同构造的电路的接收单元213i。此外，在图1中，输入/输出电路1的输出电路100和输入/输出电路2的输出电路200具有相同构造，并且输入/输出电路1的输入电路110和输入/输出电路2的输入电路210具有相同构造。
如上所述，具有相同构造的输入/输出电路1和2不需要受数据传输中使用的每种传输媒介的构造改变的影响，因此，可容易地进行大规模生产。
注意，在将介质波导或自由空间用作输入/输出电路1和2之间的数据传输中使用的传输媒介时，用于将毫米波RF信号有效地发射到介质波导或自由空间的天线可连接到作为与传输媒介耦合的耦合器的垫103和211。例如，可将长度等于(或长于)毫米波的波长λ的1/2的结合线或线圈(环形天线)用作天线。
出于经由垫103和211(用于测量毫米波的测量装置的探针适用于单端信号)测量毫米波RF信号的便宜性、CMOS芯片上的电路的简化构造以及为实现低功耗的原因，可期望将用于交换单端信号的单端I/F用作用于输出毫米波的传输单元101i，并进而用作与用于输出RF信号的输出电路100的一部分相对应的电路，也可期望将用于交换单端信号的单端I/F用作用于接收输入的毫米波的接收单元213i，并进而用作与用于输入RF信号的输入电路210的一部分相对应的电路。
另一方面，作为用作传输媒介的金属线的共面带线是用于交换差分信号的平衡传输线(差分传输线)。
因此，在将共面带线用作采用单端I/F的输出电路100和输入电路210之间的传输媒介时，用于执行单端信号与差分信号之间的转换(平衡-不平衡转换)且被称为平衡-不平衡电路的电路需要与垫103和211连接。
然而，在平衡-不平衡电路与垫103和211连接时，通过使用包括输入/输出电路1或2的半导体芯片构成的电子设备的尺寸和成本增加。
现在，在将作为差分传输线的共面带线用作传输媒介时，用于构造共面带线的两个导体中的一个导体可直接与用于交换信号成分的垫103(211)电连接，而另一导体可与输出电路100(输入电路210)的接地端(未示出)直接电连接。
在这种情况下，作为从输出电路100的垫103输出的单端信号的毫米波通过共面带线作为差分信号被传输(至输入电路210)。
与使用差分信号的数据传输相比，虽然使用单端信号的数据传输由于许多非必要辐射以及对来自外部(用于传输单端信号的传输线的外部)的噪音的低抵抗性而具有劣化的质量，但是通过将单端信号作为差分信号传输可实现高质量的数据传输。
注意，虽然差分传输线的阻抗通常高于单端I/F的阻抗，但是在差分传输线的阻抗与单端I/F的阻抗差异很大时，由阻抗失配引起的反射可妨害高质量的数据传输。
现在，在将作为差分传输线的共面带线用作传输媒介时，可在共面带线上设置介质材料以降低共面带线的阻抗(特性阻抗)，并且实现阻抗匹配。
即，通过减少电容，来降低作为差分传输线的共面带线的特性阻抗。因此，可通过在作为差分传输线的共面带线上设置介质材料来减少电容以及差分传输线的特性阻抗。
另外，在将作为差分传输线的共面带线用作传输媒介时，用于构成共面带线的两个导体中的与用于交换信号成分的垫103(211)连接的一个导体可连接到具有约为λ/4的长度的短截线(short stub)。
充当BPF的短截线可消除低频噪音，并也可降低共面带线中的共模噪声，从而能够提高差分模式(普通模式)中的传递特性。
[本发明的电子设备的构造示例]
图7是示出了根据本发明的实施例的用作信号处理装置的电子设备的构造示例的立体图。
电子设备包括被封装在电子设备的壳体中的多个基板。图7示出了被封装在电子设备的壳体中的多个基板中的两个基板300和400。
标号为300和400的基板中的每者是平板印刷电路板，并且并排排列在平面上。
用作信号处理电路的半导体芯片310(下文中也简称芯片)被安装在基板300的前表面上，同时如图中虚线所示，芯片320被安装在前表面相对侧的后表面上。
芯片310包括(内置有)输入/输出电路(I/O)311和312，同时芯片320包括输入/输出电路321。
芯片410、420、430以及440被安装在基板400的前表面上。
芯片410包括输入/输出电路411、412、413、414以及415，芯片420包括输入/输出电路421，芯片430包括输入/输出电路431，并且芯片440包括输入/输出电路441。
如上所述，图7中的用作信号处理装置的电子设备包括6个(或更多)芯片310、320以及410至440以作为多个信号处理电路。
输入/输出电路311、312、321、411至415、421、431以及441中的每者具有与输入/输出电路1(图1)相同的构造。因此，输入/输出电路311、312、321、411至415、421、431以及441可通过具有不同特性的诸如金属线、介质波导以及自由空间之类的多种传输媒介中的任一者与其他输入/输出电路一起进行数据传输。
如图7所示，被安装在基板300的前表面上的芯片310的输入/输出电路311和被安装在基板300的后表面上的芯片320的输入/输出电路321中的每者包括如下天线，该天线连接到与图1所示的垫103和211相对应的部分以通过自由空间交换无线电波。
因此，借助自由空间(无线方式)(在基板300被视为介质波导时，通过用作介质波导的基板300)在输入/输出电路311和321之间进行数据传输。
另外，如图7所示，被安装在基板300上的芯片310的输入/输出电路312和被安装在被视为另一基板的(不同于基板300的基板)基板400上的芯片410的输入/输出电路412中的每者包括如下天线，该天线连接到与图1所示的垫103和211相对应的部分以通过自由空间交换无线电波。
因此，通过自由空间(无线方式)在输入/输出电路312和412之间进行数据传输。
另外，如图7所示，被安装在基板400上的芯片410的输入/输出电路411包括如下天线，该天线连接到与图1所示的垫103和211相对应的部分以与诸如塑料波导之类的介质波导有效地交换作为RF信号的毫米波。
与没有位于基板400(或基板300)上的外部电路(未示出)连接的带状塑料波导被布置成使得其一端与连接至输入/输出电路411的天线接触。
因此，通过用作介质波导的塑料波导在被安装在基板400的芯片410的输入/输出电路411与外部电路(未示出)之间进行数据传输。
另外，如图7所示，被安装在基板400上的芯片410的输入/输出电路413和被安装在基板400上的芯片420的输入/输出电路421中的每者包括如下天线，该天线连接到与图1中的垫103和211相对应的部分，以使用诸如塑料波导之类的介质波导有效地交换作为RF信号的毫米波。
带状塑料波导布置成使得其一端与连接至输入/输出电路413的天线接触，并且另一端与连接至输入/输出电路421的天线接触。
因此，通过用作介质波导的塑料波导在输入/输出电路413和421之间进行数据传输。
此外，如图7所示，被安装在基板400上的芯片410的输入/输出电路414和被安装在基板400上的芯片430的输入/输出电路431包括诸如共面带线之类的金属线(铜线)，该金属线的一端及另一端连接到与图1所示的垫103和211中的每者相对应的部分。
因此，通过诸如共面带线之类的金属线(铜线)在输入/输出电路414和431之间进行数据传输。
另外，如图7所示，被安装在基板400上的芯片410的输入/输出电路415和被安装在基板400上的芯片440的输入/输出电路441中的每者包括如下天线，该天线连接到与图1中的垫103和211中每者相对应的部分，以通过自由空间交换无线电波。
因此，通过自由空间(无线方式)在输入/输出电路415和441之间进行数据传输。
尽管易受外部的影响，但是通过自由空间进行的数据传输不需要电线，并因而例如可用于因布局等原因而难以布线的芯片之间的数据传输。
虽然需要布置具有与数据传输中使用的作为RF信号的毫米波导波长成比例的宽度的介质材料时，但通过介质波导进行的数据传输可在相对长的距离上实现有效的毫米波传输，从而可用于诸如彼此位置相对较远的芯片间的数据传输。
尽管在电阻值不能被忽略的情况下在长距离上的数据传输的效率降低，但是通过金属线进行的数据传输需要较小的布线区域，并且可将毫米波的电场集中至小范围中，从而可在诸如彼此位置接近的芯片间的数据传输中使用，或在以小间隔具有一定数量的布线的芯片间的数据传输中使用。
输入/输出电路311、312、321、411至415、421、431以及441中的每者具有与输入/输出电路1(图1)相同的构造，并且因而在将自由空间、介电波导以及金属线中的任一者用作传输媒介时不需要被重新制造。
因此，在将自由空间、介电波导以及金属线中的任一者用作传输媒介时，不需要对芯片310、320以及410至440进行重新制造。
注意，在芯片之间使用的传输媒介不限于图7中所示的如下情形：将自由空间用作芯片310和320之间的传输媒介；将自由空间用作芯片310和410之间的传输媒介；将塑料波导用作芯片410和420之间的传输媒介；将金属线用作芯片410和430之间的传输媒介；并且将自由空间用作芯片410和440之间的传输媒介。
换言之，如图7所示，诸如自由空间之类的相同传输媒介可用作芯片310和320之间、芯片310和410之间、芯片410和420之间、芯片410和430之间以及芯片410和440之间的所有数据传输的传输媒介。
另外，例如，此后，适用于设置有塑料波导的芯片之间的传输媒介可从自由空间转换成塑料波导。
这里，基板300和400被封装在电子设备的壳体中，其中壳体是封闭空间，可以说，由此通信环境难以在壳体中改变。
因此，可以说，在壳体中通过自由空间进行的数据传输中的干扰是恒定的，这使得可相对容易地针对干扰采取措施。
[芯片布置的示例]
图8是示出了用于构成电子设备的芯片的布置的第一示例的剖面图。
如图8所示，平坦基板1100和1200彼此平行地布置，且这些基板的平坦表面彼此面对。
芯片1110被安装在基板1100的与前表面相对的后表面上。
芯片1110包括具有与输入/输出电路1(图1)相同构造的输入/输出电路(未示出)，并且诸如天线之类的耦合器连接到与输入/输出电路的垫103和211(图1)相对应的部分，以便有效地向自由空间和介质波导辐射毫米波。
芯片1210和1220被安装在基板1200的前表面上。
芯片1210和1220中的每者包括具有与输入/输出电路1(图1)相同构造的输入/输出电路(未示出)。
类似于耦合器1101的耦合器1201和1202分别连接到与用于芯片1210和1220中包括的输入/输出电路的垫103和211(图1)相对应的部分。
之后，在基板1200上布置有带状塑料波导，使得该塑料波导的两端分别与耦合器1201和1202接触。
基板1100上的芯片1110和基板1200上的芯片1210被布置成使得耦合器1101和耦合器1201彼此面对。
如上所述，布置有芯片1110、1210以及1220的电子设备通过自由空间在基板1100上的芯片1110和另一基板1200上的芯片1210之间交换毫米波，由此进行数据传输。
另外，基板1200上的芯片1210和1220通过塑料波导1203交换毫米波，由此进行数据传输。
图9是示出了用于构成电子设备的芯片的布置的第二示例的剖面图。
注意，在图9中，与图8中的部件相对应的部件被指定相同的附图标号，因此将酌情省略这些部件的描述。
类似于图8，图9中的基板1200包括设置在前表面上的耦合器1201和1202、塑料波导1203以及芯片1210与1220。
如图9所示，芯片1230进一步被安装在基板1200的后表面上。
芯片1230包括具有与输入/输出电路1(图1)相同构造的输入/输出电路(未示出)，并且类似于耦合器1101(图8)的诸如天线之类的耦合器1204连接到与输入/输出电路的垫103和211(图1)相对应的部分，以便于有效地向自由空间和介质波导辐射毫米波。
注意，在图9中，位于前表面上的芯片1210和位于基板1200的后表面上的芯片1230布置成使得耦合器1201与1204彼此面对。
与上述图8中情况类似，设置有芯片1210、1220以及1230的电子设备通过塑料波导1203在芯片1210和1220之间交换毫米波，由此进行数据传输。
此外，基板1200的前表面上的芯片1210和基板1200的后表面上的芯片1230通过充当自由空间的基板1200(或者在将基板1200被视为介质波导时，通过充当介质波导的基板1200)交换毫米波，由此进行数据传输。
图10是示出了用于构成电子设备的芯片的布置的第三示例的剖面图。
如图10所示，平坦芯片2010、2020和2030布置成依次从顶部堆叠。
平坦芯片2010、2020和2030分别包括输入/输出电路2011、2021以及2031，其中每个输入/输出电路具有与输入/输出电路1(图1)相同的构造。
诸如天线之类的耦合器(未示出)连接到与输入/输出电路2011、2021以及2031中每者的垫103和211(下文中称为输入/输出垫)相对应的部分，以便于有效地向自由空间和介质波导辐射毫米波。
这里，输入/输出电路2011的输入/输出垫被暴露在平坦芯片2010的表面上。在下文中，平坦芯片2010的上面暴露有输入/输出垫的表面也被称为暴露表面。
在图10中，芯片2010、2020和2030被堆叠成它们的暴露表面在图中面朝上。
例如，当将在芯片2010和2020之间以及在芯片2020和2030之间进行数据传输时，由于芯片2010、2020和2030中的每者的暴露表面面朝上，所以难以在芯片2010和2020之间以及在芯片2020和2030之间形成金属线或介质波导。
因此，以通过自由空间交换毫米波的方式来进行图10中的芯片2010和2020之间(输入/输出电路2011和2021之间)以及芯片2020和2030之间(输入/输出电路2021和2031之间)的数据传输。
图11是示出了用于构成电子设备的芯片的布置的第四示例的剖面图。
注意，在图11中，与图10中的部件相对应的部件被指定相同的附图标号，因此将酌情省略这些部件的描述。
类似于图10中的情况，如图11所示，平坦芯片2010、2020和2030布置成依次从顶部堆叠。
然而，在图11中，与图10中的情况相同，芯片2020和2030的暴露表面在图中面朝上，但是芯片2010的暴露表面面朝下。
另外，芯片2010上的(输入/输出电路2011)的输入/输出垫与芯片2020上的(输入/输出电路2021)的输入/输出垫彼此面对，并且它们通过充当金属线的突起(电极)2040连接。
在图11中，以通过充当金属线的突起2040交换毫米波的方式进行芯片2010和2020之间的数据传输，而以通过自由空间交换毫米波的方式进行芯片2020和2030之间的数据传输。
[测试芯片的方法]
图12是示出了对包括具有与输入/输出电路1(图1)相同的结构的输入/输出电路的芯片的操作进行测试的方法的剖面图。
如图12所示，芯片2110包括输入/输出电路2111、2112以及2113，输入/输出电路2111、2112以及2113中的每者具有与输入/输出电路1(图1)相同的结构。
另外，如图12所示，平坦芯片2110的两个表面之中的面朝上的表面对应于上面暴露有输入/输出电路2111、2112以及2113中每者的输入/输出垫的暴露表面。
为了对芯片2110的操作进行测试，需要与输入/输出电路2111、2112以及2113中每者进行信号交换。
例如，存在如下方法，该方法通过使测量探针(金属)与输入/输出电路2111、2112以及2113中每者的输入/输出垫接触来与输入/输出电路2111、2112以及2113中每者交换信号，并且通过该探针对与输入/输出电路2111、2112以及2113中每者交换的信号进行测量。
然而，在将探针与输入/输出电路2111、2112以及2113中每者的输入/输出垫接触时可能损坏输入/输出垫。
因此，在测试输入/输出电路2111、2112以及2113时，使用非金属接触耦合器通过自由空间与输入/输出电路2111、2112以及2113中的每者交换信号，使得可对与输入/输出电路2111、2112以及2113中每者交换的信号进行测量而不需实际接触输入/输出垫。
在图12所示的情况下，非金属接触耦合器靠近芯片2110的暴露表面以便在非金属接触耦合器与输入/输出电路2111、2112以及2113中每者之间交换信号。
具有与输入/输出电路1(图1)相同构造的输入/输出电路2111、2112以及2113中的每者可将自由空间、介质波导以及金属线中个任一者用作传输媒介，并且因此可将自由空间用作传输媒介以执行非侵入测试，即，不会损坏输入/输出垫的测试。
图13A和13B是示出了在执行非侵入测试后图12中的芯片2110的实施的剖面图。
图13A示出了如何使用中介层来实施芯片2110的示例的剖面图。
如图13A所示，芯片2110和中介层2200布置成一者堆叠在另一者顶部上。
金属线2201、2202和2203被布线在中介层2200内部，并且金属线2201、2202和2203的一端分别与被设置在平坦中介层2200的一表面上的突起2210、2220和2230连接。
中介层2200被堆叠成使得突起2210、2220和2230分别与输入/输出电路2111、2112以及2113的输入/输出垫连接。
输入/输出电路2111通过突起2210和金属线2201进行与另一芯片(不同于芯片2110的芯片)的数据传输。类似地，输入/输出电路2112通过突起2220和金属线2202进行与另一芯片的数据传输，并且输入/输出电路2113通过突起2230和金属线2203进行与另一芯片的数据传输。
图13B是示出了如何不使用中介层来实施芯片2110的示例的剖面图。
如图13B所示，平坦芯片2110、2310和2410被布置成依次从下部层叠。
芯片2310包括具有与输入/输出电路1(图1)相同构造的输入/输出电路2311和2312。
芯片2410包括具有与输入/输出电路1(图1)相同构造的输入/输出电路2411和2412。
在图13B所示的情况下，芯片被堆叠成使得芯片2110的暴露表面面朝上，芯片2310的暴露表面面朝下，且芯片2410的暴露表面面朝下。
另外，芯片2110上的输入/输出电路2111的输入/输出垫和芯片2310上的输入/输出电路2311的输入/输出垫被布置成彼此面对，并且它们通过充当金属线的突起2320连接。
另外，芯片2110上的输入/输出电路2113的输入/输出垫和芯片2310上的输入/输出电路2312的输入/输出垫被布置成彼此面对，并且它们通过充当金属线的突起2330连接。
以通过充当金属线的突起2320交换毫米波的方式来进行芯片2110上的输入/输出电路2111和芯片2310上的输入/输出电路2311之间的数据交换。
类似地，以通过充当金属线的突起2330交换毫米波的方式来进行芯片2110上的输入/输出电路2113和芯片2310上的输入/输出电路2312之间的数据交换。
另外，以通过自由空间交换毫米波的方式来进行芯片2110上的输入/输出电路2112和芯片2410上的输入/输出电路2411和2412中的每者之间的数据交换。
注意，可以如下方式进行芯片2110上的输入/输出电路2112与芯片2410上的输入/输出电路2411和2412中的每者之间的数据交换：数据被从输入/输出电路2112向输入/输出电路2411和2412这二者广播，或被独立地在输入/输出电路2112与输入/输出电路2411之间以及在输入/输出电路2112与输入/输出电路2412之间传输。
例如，可通过以频分方式传输数据的方法在芯片2110上的输入/输出电路2112和芯片2410上的输入/输出电路2411之间以及在输入/输出电路2112和2412之间独立地进行数据传输，使得输入/输出电路2112和2411之间的数据传输中使用的毫米波的载波频率被设定为不同于输入/输出电路2112和2412之间的数据传输中使用的毫米波的载波频率的值。例如，在输入/输出电路2112和2411之间和输入/输出电路2112和2412之间独立地进行数据传输的另一种方法以时分或码分的方式执行数据传输。
图14是示出了对被实施后的芯片2110进行测试的方法的剖面图。
换言之，图14示出了在被以如图13A所示的堆叠中介层2200的方式实施后的芯片2110。
在图14所示的情况下，非金属接触耦合器靠近芯片2110的与暴露表面相对的表面，从而在非金属接触耦合器与输入/输出电路2111、2112以及2113中的每者之间交换信号。
具有与输入/输出电路1(图1)相同构造的输入/输出电路2111、2112以及2113中的每者可将自由空间、介质波导以及金属线中的任一者用作传输媒介，使得非金属接触耦合器从输入/输出电路2111、2112以及2113中的每者的输入/输出垫接收泄露到充当传输媒介的自由空间的信号，以能够对实施后的芯片2110的操作进行测试，其中在该实施中，由于堆叠中介层2200而没有暴露输入/输出垫。
图15至17均是示出了对图12中所示的芯片2110进行回环测试的方法的图。
图15示出了芯片2110的剖面图以及在暴露表面对应于顶表面时的俯视图。
现在，例如，假设通过从输入/输出电路2112传输信号并由输入/输出电路2111和2113接收该信号来进行回环测试。
图16是示出了进行回环测试的方法的图，其中，该方法通过输入/输出电路2111和2113二者接收从输入/输出电路2112传输的信号。
注意，图16(和下面将描述的图17)示出了芯片2110的剖面图和俯视图。
如图16所示，在从输入/输出电路2112传输的信号被输入/输出电路2111和2113二者接收时，介质材料带2501被布置成覆盖所有输入/输出电路2111、2112和2113的输入/输出垫的介质波导。
因此，通过介电材料2501，从输入/输出电路2112传输的信号被输入/输出电路2111和2113二者接收。
注意，具有不大于从输入/输出电路2112传输的信号的波长λ的1/2的长度的天线连接到输入/输出电路2111、2112和2113中每者的输入/输出垫，使得在布置具有大介电常数的介电材料2501时，从输入/输出电路2112传输的信号的波长等价地变短，以便在输入/输出电路2112与输入/输出电路2111和2113中每者之间有效地传输/接收信号。
图17是图示了进行回环测试的方法的图，其中，例如，在该方法中，从输入/输出电路2112传输的信号仅被输入/输出电路2111和2113之中的输入/输出电路2111接收。
如图17所示，在从输入/输出电路2112传输的信号例如仅被输入/输出电路2111接收时，介质材料2511被布置成介质波导，该介质波导的覆盖范围仅从输入/输出电路2111的输入/输出垫到输入/输出电路2112的输入/输出垫。
因此，从输入/输出电路2112传输的信号通过介质材料2511仅被输入/输出电路2111接收。
可仅通过如上所述地布置介质材料2501或2511来进行回环测试。
注意，本发明的实施例不局限于上述内容，并且可在不背离本发明范围的情况下能够进行多种变形。
换言之，例如在通过输入/输出电路1(图1)进行的数据传输中使用的RF信号不限于毫米波。
注意，本发明可构造如下。
[1]一种信号处理装置，其包括多个信号处理电路，其中，
所述信号处理电路包括输入/输出电路，所述输入/输出电路由输入电路和输出电路中的一者或两者构成，所述输入电路充当预定频带信号的输入接口，且所述输出电路充当所述预定频带信号的输出接口，
所述预定频带信号在一个所述信号处理电路和另一所述信号处理电路之间传输，
所述一个信号处理电路的所述输出电路和所述另一信号处理电路的所述输出电路中的各者包括具有相同构造的电路，
所述一个信号处理电路的所述输入电路和所述另一信号处理电路的所述输入电路中的各者包括具有另一相同构造的电路，并且
所述预定频带信号能够通过各具有不同特性的多个传输媒介中的任一者在所述一个信号处理电路的所述输入/输出电路和所述另一信号处理电路的所述输入/输出电路之间传输。
[2]如[1]所述的信号处理装置，其中，所述预定频带信号是毫米波频带信号。
[3]如[2]所述的信号处理装置，其中，
所述具有相同构造的电路是用于将基带信号转换成所述毫米波频带信号的转换电路，并且
所述具有另一相同构造的电路是用于将所述毫米波频带信号转换回所述基带信号的逆转换电路。
[4]如[1]至[3]中任一项所述的信号处理装置，其中，所述各具有不同特性的多个传输媒介是多个不同类型的传输媒介。
[5]如[4]所述的信号处理装置，其中，所述多个不同类型的传输媒介对应于自由空间、介质波导以及金属线中的两者以上。
[6]如[1]至[5]中任一项所述的信号处理装置，其中，在所述多个信号处理电路之中，至少一对信号处理电路通过具有预定特性的传输媒介对所述预定频带信号进行传输，而且至少另一对信号处理电路通过具有不同于所述预定特性的特性的传输媒介对所述预定频带信号进行传输。
[7]如[1]至[6]中任一项所述的信号处理装置，其中，所述信号处理电路包括多个所述输入/输出电路。
[8]如[1]至[7]中任一项所述的信号处理装置，其中，用于对所述预定频带信号进行传输的一对所述信号处理电路设置在其它基板上。
附图标记列表
1、2  输入/输出电路；     71i 振荡器；
72i 混频器；             73i、81i  放大器；
82i 振荡器；             83i 混频器；
100 输出电路；           1011 至 101N 传输单元；
102 多路复用器；          103 垫；
110 输入电路；            200 输出电路；
210 输入电路；            211 垫；
212 多路分用器；          2131 至213N接收单元；
300 基板；                310 芯片；
311、312  输入/输出电路； 320 芯片；
321 输入/输出电路；        400 基板；
410 芯片；                411 至 415    输入/输出电路；
420 芯片；                421 输入/输出电路；
430 芯片；                431 输入/输出电路；
440 芯片；                441 输入/输出电路；
1100 基板；               1101 耦合器；
1110 芯片；               1200  基板；
1201、1202 耦合器；       1203  塑料波导；
1204  耦合器；            1210、1220、1230 芯片；
2010 芯片；                2011  输入/输出电路；
2020  芯片；                 2021  输入/输出电路；
2030  芯片；                 2031  输入/输出电路；
2040  突起；                    2110  芯片；
2111、2112、2113 输入/输出电路；2200  中介层；
2201、2202、2203 金属线；       2210、2220、2230 突起；
2310芯片；                       2311、2312 输入/输出电路；
2320、2330 突起；                2410  芯片；
2411、2412 输入/输出电路

Claims (8)

1.一种信号处理装置，其包括多个信号处理电路，其中，
所述信号处理电路包括输入/输出电路，所述输入/输出电路由输入电路和输出电路中的一者或两者构成，所述输入电路充当预定频带信号的输入接口，且所述输出电路充当所述预定频带信号的输出接口，
所述预定频带信号在一个所述信号处理电路和另一所述信号处理电路之间传输，
所述一个信号处理电路的所述输出电路和所述另一信号处理电路的所述输出电路中的各者包括具有相同构造的电路，
所述一个信号处理电路的所述输入电路和所述另一信号处理电路的所述输入电路中的各者包括具有另一相同构造的电路，并且
所述预定频带信号能够通过各具有不同特性的多个传输媒介中的任一者在所述一个信号处理电路的所述输入/输出电路和所述另一信号处理电路的所述输入/输出电路之间传输。
2.如权利要求1所述的信号处理装置，其中，所述预定频带信号是毫米波频带信号。
3.如权利要求2所述的信号处理装置，其中，
所述具有相同构造的电路是用于将基带信号转换成所述毫米波频带信号的转换电路，并且
所述具有另一相同构造的电路是用于将所述毫米波频带信号转换回所述基带信号的逆转换电路。
4.如权利要求3所述的信号处理装置，其中，所述各具有不同特性的多个传输媒介是多个不同类型的传输媒介。
5.如权利要求4所述的信号处理装置，其中，所述多个不同类型的传输媒介对应于自由空间、介质波导以及金属线中的两者以上。
6.如权利要求4所述的信号处理装置，其中，在所述多个信号处理电路之中，至少一对信号处理电路通过具有预定特性的传输媒介对所述预定频带信号进行传输，而且至少另一对信号处理电路通过具有不同于所述预定特性的特性的传输媒介对所述预定频带信号进行传输。
7.如权利要求4所述的信号处理装置，其中，所述信号处理电路包括多个所述输入/输出电路。
8.如权利要求4所述的信号处理装置，其中，用于对所述预定频带信号进行传输的一对所述信号处理电路设置在其它基板上。
CN201380007746.9A 2012-02-08 2013-01-31 信号处理装置 Active CN104205679B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/368838 2012-02-08
US13/368,838 US9054078B2 (en) 2012-02-08 2012-02-08 Signal processing device
US13/368,838 2012-02-08
PCT/JP2013/052176 WO2013118631A1 (ja) 2012-02-08 2013-01-31 信号処理装置

Publications (2)

Publication Number Publication Date
CN104205679A true CN104205679A (zh) 2014-12-10
CN104205679B CN104205679B (zh) 2017-07-14

Family

ID=48903928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380007746.9A Active CN104205679B (zh) 2012-02-08 2013-01-31 信号处理装置

Country Status (8)

Country Link
US (1) US9054078B2 (zh)
EP (1) EP2814189A1 (zh)
JP (1) JP5850271B2 (zh)
CN (1) CN104205679B (zh)
BR (1) BR112014019132A8 (zh)
RU (1) RU2014131907A (zh)
TW (1) TWI538400B (zh)
WO (1) WO2013118631A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109661725A (zh) * 2016-09-26 2019-04-19 英特尔公司 具有嵌入式通信腔体的管芯

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038646A (ja) * 2011-08-09 2013-02-21 Sony Corp 信号伝送装置、受信回路、及び、電子機器
FR3022696A1 (fr) * 2014-06-24 2015-12-25 St Microelectronics Sa Connecteur pour guide d'ondes plastique
DE102015119690A1 (de) * 2015-11-13 2017-05-18 Endress + Hauser Gmbh + Co. Kg Radarbasierter Füllstandsensor
EP3404840A4 (en) * 2016-01-15 2018-12-26 Sony Corporation Transmitter, transmission method, receiver, and receiving method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102035582A (zh) * 2009-09-29 2011-04-27 索尼公司 无线传输系统、无线通信设备和无线传输方法
CN102150323A (zh) * 2008-09-25 2011-08-10 索尼公司 毫米波传输装置、毫米波传输方法和毫米波传输系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10285181A (ja) 1997-04-09 1998-10-23 Yozan:Kk 電子機器内部の通信方式
JP4618956B2 (ja) 2001-12-10 2011-01-26 ソニー株式会社 信号処理装置、信号処理方法、信号処理システム、プログラム及び媒体
JP2003348022A (ja) * 2002-05-29 2003-12-05 Toshiba Corp 光送信装置
JP2004093606A (ja) * 2002-08-29 2004-03-25 Opnext Japan Inc 光モジュール及び光伝送装置
US8768411B2 (en) * 2005-09-30 2014-07-01 Intel Corporation Systems and methods for RF communication between processors
US7471175B2 (en) * 2006-04-26 2008-12-30 Ems Technologies, Inc. Planar mixed-signal circuit board
JP5446552B2 (ja) * 2009-07-30 2014-03-19 ソニー株式会社 無線通信装置、回転構造体、電子機器
JP5316305B2 (ja) * 2009-08-13 2013-10-16 ソニー株式会社 無線伝送システム、無線伝送方法
IN2012DN01756A (zh) 2009-08-31 2015-06-05 Sony Corp
JP5663970B2 (ja) 2010-06-07 2015-02-04 ソニー株式会社 信号伝送システム、通信装置、及び、電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150323A (zh) * 2008-09-25 2011-08-10 索尼公司 毫米波传输装置、毫米波传输方法和毫米波传输系统
CN102035582A (zh) * 2009-09-29 2011-04-27 索尼公司 无线传输系统、无线通信设备和无线传输方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109661725A (zh) * 2016-09-26 2019-04-19 英特尔公司 具有嵌入式通信腔体的管芯
CN109661725B (zh) * 2016-09-26 2023-07-07 英特尔公司 具有嵌入式通信腔体的管芯
US11978948B2 (en) 2016-09-26 2024-05-07 Intel Corporation Die with embedded communication cavity

Also Published As

Publication number Publication date
CN104205679B (zh) 2017-07-14
JPWO2013118631A1 (ja) 2015-05-11
EP2814189A1 (en) 2014-12-17
TW201334413A (zh) 2013-08-16
TWI538400B (zh) 2016-06-11
BR112014019132A8 (pt) 2017-07-11
US20130205049A1 (en) 2013-08-08
RU2014131907A (ru) 2016-02-20
JP5850271B2 (ja) 2016-02-03
WO2013118631A1 (ja) 2013-08-15
BR112014019132A2 (zh) 2017-06-20
US9054078B2 (en) 2015-06-09

Similar Documents

Publication Publication Date Title
US10965347B2 (en) Tightly-coupled near-field communication-link connector-replacement chips
CN103094653B (zh) 电子电路、电子电路的制造方法和安装部件
CN104205679A (zh) 信号处理装置
US8410564B2 (en) Semiconductor device, method of manufacturing the same, and wireless transmission system utilizing the same
CN103022616B (zh) 基于低温共烧陶瓷技术的双频四路功率分配器
JP2013046412A (ja) オンｐｃｂ誘電体導波路
WO2010093574A1 (en) Time division duplex front end module
US9437558B2 (en) High frequency integrated circuit and packaging for same
Ding et al. An FDD-based full-duplex sub-THz interconnect with data-rate of 22.6 Gb/s and energy-efficiency of 1.58 pJ/bit
US20210281236A1 (en) Balun and Method for Manufacturing the Same
Rotaru et al. Implementation of packaged integrated antenna with embedded front end for Bluetooth applications
TW202226773A (zh) 分散式無線電頭系統
TWI241079B (en) High-frequency module
US20130049883A1 (en) Waveguide network
Thaker et al. A cost-effective solution for testing high-performance integrated circuits
JP2013098889A (ja) 電子回路、電子回路の製造方法、及び、実装部材
Lee et al. BPF integrated amplifier module using LTCC technology for millimeter‐wave applications
Tang et al. An S-band dual-channel receiver module based on the technology of TSV
Afshar Millimeter-wave circuits for 60GHz and beyond
US7710219B2 (en) Merged-filter multiplexer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant