CN109661725B - 具有嵌入式通信腔体的管芯 - Google Patents

具有嵌入式通信腔体的管芯 Download PDF

Info

Publication number
CN109661725B
CN109661725B CN201680088753.XA CN201680088753A CN109661725B CN 109661725 B CN109661725 B CN 109661725B CN 201680088753 A CN201680088753 A CN 201680088753A CN 109661725 B CN109661725 B CN 109661725B
Authority
CN
China
Prior art keywords
cavity
interconnect
substrate
conductive material
antennas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680088753.XA
Other languages
English (en)
Other versions
CN109661725A (zh
Inventor
V.K.奈尔
D.劳拉内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN109661725A publication Critical patent/CN109661725A/zh
Application granted granted Critical
Publication of CN109661725B publication Critical patent/CN109661725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Abstract

本申请公开了一种具有嵌入式通信腔体的管芯。本文中一般讨论的是包括通信腔体的系统、设备和方法。根据示例，一种设备可以包括具有形成于其中的第一腔体的基板，在腔体中暴露并且被腔体封闭的第一和第二天线，以及形成在基板中的互连结构，该互连结构包括交替的导电材料层和层间介电层。

Description

具有嵌入式通信腔体的管芯
技术领域
实施例一般涉及可以包括诸如可以被配置用于高速通信的通信腔体的封装。一些实施例可以包括具有高密度互连结构和/或通信腔体的设备。
背景技术
诸如电子设备之类的半导体设备可以包括基板路由，该基板路由具有比附接到基板的芯片中的一些路由更低的密度。这样的设备可以包括复杂的路由方案，尤其是在其中所附接的芯片包括比基板中的路由更高密度路由的区域中。
发明内容
按照本发明的第一方面，公开了一种包括腔体的设备，其包括：具有在其中的第一互连路由的基板，所述第一互连路由包括第一密度；嵌入在所述基板中的互连结构，所述互连结构包括在其中的第二互连路由，并且包括形成在其中的所述腔体，所述第二互连路由包括第二密度，所述第一密度小于所述第二密度；在所述腔体中暴露的第一天线和第二天线；以及第一管芯和第二管芯，所述第一管芯和第二管芯电连接到所述第一互连路由并且通过所述第二互连路由彼此电连接，所述第一管芯电连接到所述第一天线并且所述第二管芯电连接到所述第二天线。
按照本发明的第二方面，公开了一种用于制造包括腔体的设备的方法，其包括：在基板中形成第一和第二天线；在所述基板之上堆积交替的导电材料层和层间介电层，所述交替的导电材料层和层间介电层包括在其中的互连路由；以及在所述基板中、在所述第一和第二天线周围和下面形成第一腔体。
按照本发明的第三方面，公开了一种包括腔体的设备，其包括：具有形成于其中的第一腔体的基板；在所述腔体中暴露并且被所述腔体封闭的第一和第二天线；以及形成在所述基板中的互连结构，所述互连结构包括交替的导电材料层和层间介电层。
附图说明
在不一定按比例绘制的附图中，相同的数字可以在不同视图中描述相似的部件。具有不同字母后缀的相同数字可以表示相似部件的不同实例。作为示例而不是作为限制，附图一般图示本文档中所讨论的各种实施例。
图1作为示例图示了允许信号通过PCB在管芯之间传送的系统的实施例的剖视图。
图2作为示例图示了允许信号通过高密度互连结构在管芯之间传送以及通过基板传送到管芯的系统的实施例的剖视图。
图3作为示例图示了允许信号在管芯之间传送的系统的实施例的剖视图。
图4A、4B、4C、4D、4E、4F、4G、4H、4I和4J作为示例图示了在高密度互连结构中创建腔体的过程的实施例。
图5A、5B、5C和5D作为示例图示了用于创建罩盖材料的过程的实施例的相应阶段。
图6作为示例图示了与设备和结构相似的设备的实施例的剖视图，其中设备包括在高密度互连结构下方的通信腔体。
图7A、7B、7C和7D作为示例图示了用于在基板中制作通信腔体的过程的实施例的剖视图。
图8A、8B、8C、8D、8E、8F和8G作为示例图示了用于制作罩盖的阶段的实施例的剖视图。
图9作为示例图示了包括形成于其中的凹进部的基板的实施例的剖视图。
图10作为示例图示了系统的实施例的逻辑框图。
具体实施方式
实施例一般涉及可以包括诸如可以被配置用于高速通信的通信腔体的封装。一些实施例可以包括具有高密度互连结构和/或通信腔体的设备。
下面的描述包括术语，诸如上部、下部、第一、第二等，其仅被用于描述性目的并且不要被理解为是限制性的。可以以多个位置和取向来制造、使用或运送在本文中描述的装置、设备或物品的示例。术语“管芯”和“芯片”一般指代作为基本工件的物理对象，其通过各种过程操作转换成期望的集成电路设备。管芯通常是从晶片单颗化的，并且晶片可以由半导体材料、非半导体材料或半导体材料和非半导体材料的组合来制成。
当今的服务器和客户端计算机应用可以受益于或者要求处理器之间的非常高的数据速率。这些处理器可以包括具有一个或多个高密度互连结构的芯片。为了实现管芯之间的非常高密度互连，一个或多个嵌入式多管芯互连桥（EMIB）（有时被称为硅桥）可以被用来连接多个管芯。硅桥可以包括可能使用芯片级制造过程（诸如双镶嵌过程）的互连密度。互连可以包括焊盘、通孔、迹线、平面或其他导电部件中的一个或多个。然而，随着操作的频率增加，互连损耗增加，这诸如可能是由于金属表面粗糙引起的。这样的互连还受串扰干扰和/或杂散噪声拾取的影响。
这些互连问题使信号的质量变差。本文中讨论的一个或多个设备可以包括用于芯片之间的射频通信的通信腔体，诸如可以诸如除了同一管芯（诸如片上系统（SOC）管芯）中的硅桥之外还包括毫米波收发器电路。如果没有采取足够的防范，RF与数字信号之间的信号干扰可能变成障碍。
一个帮助避免互连的串扰和信号退化问题中的一个或多个问题的解决方案可以包括使用无线互连来通过无线芯片对芯片通信和其他腔体方法（诸如甚高数据速率）来提供数据。由于天线被放置在嘈杂的环境中（例如，露天放置），天线可能受噪声拾取、多径变化和/或来自附近物体的干扰的影响。可以使用基板中的腔体来构建波导结构，诸如可以包括完全封闭的腔体。一个或多个实施例可以帮助使得能够实现使用基板（诸如硅基板）中的通信腔体来在两个设备之间进行高频无线传输和高速数字传输。
本文中讨论的一些实施例关于将可以帮助实现高密度路由以及高速通信的高密度互连结构和通信腔体进行组合。实施例可以帮助使得能够实现使用一个设备进行高频无线传输和高速数字互连。一个或多个实施例可以包括基板内的通信腔体（例如，波导结构），诸如可以在高密度互连结构中或者在设备的另一基板中。
在一个或多个实施例中，通信腔体可以是至少部分地封闭或者完全封闭在导电材料中和/或被屏蔽，以使得RF信号传输可以被包含在屏蔽的通信腔体内，并且与可以经由铜互连所传输的高速数字信号和通信腔体周围的其他噪声进行隔离。在一个或多个实施例中，外壳（有时被称为屏蔽物）可以是接地的。
可以使用基板中的腔体（例如，蚀刻的或者以其他方式形成的槽）来实现波导。可以使用与其电连接的芯片的结构来激发波导。可以实现诸如可以在不蚀刻基板的情况下创建的波导，但是其通常需要使用相对高成本和低损耗的基板。充气的或低损耗的介电波导可以被用来帮助创建与天线相比损耗低得多的通信设备，并且可以使用标准印刷电路板（PCB）或芯片制造技术来实现。
本文中讨论的一个或多个实施例可以提供优于用于高频无线传输的导电互连的一个或多个优点。可以创建（和屏蔽）腔体，以便创建受控制的环境和/或提供对外部噪声和RF干扰的屏蔽。
图1作为示例图示了允许信号通过PCB 106在芯片102与104之间传送的系统100的实施例的剖视图。通过PCB上的一个或多个焊盘、PCB 106中的通孔110以及PCB 106中的迹线108将芯片102连接到芯片104。PCB 106中的迹线的路由密度通常比芯片102和104中的基板路由在密度上小得多。PCB中/上的互连的路由可以在密度上比芯片102和104中的互连的路由的1/100更小。
图2作为示例图示了允许信号通过高密度互连结构206在芯片202与204之间传送以及通过基板208传送到芯片202和204的系统200的实施例的剖视图。高密度互连结构是一种专用于信号路由并且使用芯片制造技术创建的芯片。高密度互连结构206中的互连210的路由密度可以在密度上比基板208中的互连212的路由密度高达100倍（或更多）。这样的密度上的增加允许设备耗费的总面积上的减少，因此允许更小巧的封装。
图3作为示例图示了允许信号在芯片302与304之间传送的系统300的实施例的剖视图。如图示的系统300包括芯片302和304、具有形成于其中的通信腔体307的高密度互连结构306、以及基板308。芯片302和304可以使用通信腔体307中的相应的天线314和316、使用高密度互连结构306的互连310、电粘合剂322（例如，焊料或导电粘合剂）和/或使用基板308的互连312与彼此通信。互连312是低密度互连。可以使用聚合物（例如，电介质，诸如味之素堆积膜（ABF））和导电层来制作低密度互连。低密度互连的密度可以高达大约九微米互连宽度，其中互连之间具有大约十二微米空间。
芯片302和304可以包括数字和/或模拟部件、存储器、中央处理单元（CPU）和/或无线电设备（例如，接收和/或传输无线电），除了别的以外。芯片302和304可以通过互连312、通过一个或多个焊盘318、320和324以及电粘合剂322彼此电耦合。互连312可以被用于向芯片302和304提供功率或其他信号（例如，在芯片302和304外部生成的信号）。互连312可以被用于在芯片302与304之间传送更高功率信号。
芯片302和304可以通过天线314和316、焊盘318和328以及电粘合剂322彼此通信地耦合。天线314和316可以在通信腔体307中产生电磁波。由天线314和316之一产生的电磁波可以入射在其他天线316和314上。入射在天线316和314上的电磁波可以（由天线316和314）转换成电信号并且提供给相应的芯片304和302。通信腔体307是形成在高密度互连结构306中的露天腔体。在本文中的别处介绍关于创建通信腔体的细节。
芯片302和304可以通过高密度互连结构306的电互连310、焊盘332、326以及导电粘合剂322彼此电耦合。互连310的密度可以在密度上比互连312高达大约一百倍（或更多）。可以使用芯片级制造技术来创建互连310，而可以使用基板级制造技术来创建互连312。
图4A、4B、4C、4D、4E、4F、4G、4H、4I和4J作为示例图示了在高密度互连结构中创建通信腔体的过程的各阶段的实施例。该过程包括以基板402开始，该基板诸如是“裸”硅基板，诸如在图4A的结构400A中图示的。可以诸如通过使用化学（例如，去离子水、四甲基氢氧化铵（TMAH）或其他可以清洁硅的化学制品）浴来清洁基板402。
图4B图示了结构400B的透视图，该结构400B包括在用导电材料（诸如铜、镍、金、银、铂、其他导电材料或其组合）涂覆基板400A以创建经涂覆基板404之后的结构400A。经涂覆基板404可以包括在基板402上溅射导电材料之后的基板402。其他可以在基板402上溅射的导电材料可以包括金、银、铂、铝、其他导电材料、其组合等等。经涂覆基板404的导电材料可以充当用于通信腔体的射频屏蔽物。导电材料可以涂覆在基板402的除了顶表面408之外的全部表面上，以便创建经涂覆基板404。
图4C图示了结构400C的实施例的剖视图，该结构400C包括在使介电层406落位于经涂覆基板404的顶表面上之后的结构400B。在一个或多个实施例中，介电材料406可以包括氮化硅或氧化硅。可以使用化学气相沉积（CVD）过程来使介电材料406落位。
图4D图示了结构400D的实施例的剖视图，该结构400D包括在穿过介电材料406并且向经涂覆基板404中形成凹进部410之后的结构400C。凹进部410可以通过对介电材料406进行铣削、蚀刻、烧蚀、钻孔等等来形成。可以通过图案化经涂覆基板404上的光致抗蚀剂（PR）、暴露和显影PR以在经涂覆基板404的导电材料中创建开口来形成凹进部410。可以使用反应离子蚀刻（RIE）过程来移除在移除了导电材料之后所暴露的介电材料406和基板。可以移除经图案化的PR。
图4E图示了结构400E的实施例的剖视图，该结构400E包括在用导电材料412填充凹进部410之后的结构400D。导电材料412可以包括铜、金、银、铂、锡、铝、另一导电材料或其组合。导电材料412在通信腔体中形成天线的一部分。凹进部410由此被创建为使得当用导电材料412对其进行填充时，导电材料412具有将天线配置成以特定频率或频率范围来传输和/或接收电磁信号的尺寸。导电材料412可以通过使用无电镀和电解电镀过程中的一个或多个来填充凹进部410。
图4F图示了结构400F的实施例的剖视图，该结构400F包括在结构400E上形成高密度互连结构之后的结构400E。高密度互连结构包括交替的导电材料层414A、414B和414C以及层间介电层416A和416B。导电材料层414A-C主要由导电材料构成和/或包括高密度互连结构的迹线或平面。层间介电层416A-B主要由介电材料构成，该介电材料诸如是氧化硅层或氮化硅层，除了别的以外。在层间介电层416A-B中形成通孔。导电材料层414A-C中的导电材料的量大于层间介电层416A-B中的导电材料的量。
可以使用双镶嵌过程来创建高密度互连结构，该双镶嵌过程诸如可以包括：（i)沉积层间介电材料418，诸如通过使用CVD过程；（ii）图案化层间介电材料418，诸如用于互连（迹线、焊盘和/或通孔）；（iii）使用无电镀和/或电镀过程来用导电材料420填充互连；（iv）可以在经图案化的介电层上图案化导电材料层414A-C，诸如通过使用PR和光刻过程；（v）导电材料可以被电镀到经图案化的导电材料层中，以便形成更多互连（例如，一个或多个迹线、焊盘、平面和/或通孔）；（vi）介电材料可以被沉积在导电材料上及其周围；（vii）介电层然后可以经受化学机械抛光（CMP），以便创建更平坦的表面；以及（viii）可以重复步骤（ii）到（VI）以创建交替的介电层416A-C和导电材料层414A-B。高密度互连中的互连的路由密度可以包括具有迹线之间的2微米空间的2微米迹线。
图4G图示了结构400G的实施例的剖视图，该结构400G包括在从结构400F移除介电材料418的一部分之后的结构400F。可以使用RIE过程来蚀刻介电材料418的一部分。移除介电材料418的一部分可以包括图案化PR以覆盖结构400F，同时留下介电材料418的要移除的部分是暴露的。然后可以使用RIE过程来移除暴露的部分。可以移除PR。所移除的介电材料418可以处于下述区域中，在该区域上方将在经涂覆基板404中形成通信腔体。由虚线413指示被移除的介电材料418。
图4H图示了结构400H的实施例的剖视图，该结构400H包括在经涂覆基板404中形成腔体422之后的结构400G。腔体422可以被形成为使得天线412落位在腔体422中。天线412可以充当天线314或者316。可以通过蚀刻掉经涂覆基板404的一部分来形成腔体422。形成腔体422可以包括使用湿法蚀刻化学过程，诸如氢氧化钾（KOH）溶液。形成腔体可以包括图案化经涂覆基板404上的光致抗蚀剂，以便覆盖经涂覆基板，同时暴露要移除的区域以形成腔体422。可以移除基板的暴露部分，诸如在不移除介电材料406的情况下。可以移除PR。天线412在腔体422中露天悬挂。
图4I图示了结构400I的实施例的剖视图，该结构400I包括在使导电材料425落位在腔体422的壁上之后的结构400H。可以使用溅射技术来使导电材料425落位。导电材料425可以被涂覆在基板404的暴露部分上，诸如在图4I中示出的。导电材料425可以包括铜、镍、铝、金、银、铂、其组合或其他导电材料，以便创建经涂覆基板504。
图4J图示了结构400J的实施例的剖视图，该结构400J包括在腔体422之上具有经涂覆罩盖材料424的结构400I。罩盖材料424可以包括硅基板材料，诸如与基板402相同的材料，或者玻璃材料，除了别的以外。罩盖材料424可以包括与所移除的介电材料418的占位面积（由图4G的虚线413指示的）基本上相同的占位面积。罩盖材料424可以填充在由通过虚线413指示的所移除的介电材料先前占据的空间中。可以用诸如铜、镍、铝、金、银、铂、其他导电材料、其组合等等的导电材料来涂覆罩盖材料424。导电材料可以形成用于罩盖材料424中的未来腔体的RF屏蔽物的至少一部分。
罩盖材料424可以独立于结构400I来制造，并且然后附接到结构400I，以便形成结构400J。可以使用例如金属对金属接合过程（诸如银对银接合）或如本文中别处讨论的粘合剂（例如，导电粘合剂）接合过程来附接罩盖材料424。图5A、5B、5C和5D图示了用于创建罩盖材料424的过程的实施例的相应阶段。图5A图示了包括基板材料502的结构500A的实施例。基板材料502可以包括玻璃、硅或其他基板材料。图5B图示了结构500B的实施例，该结构500B包括在基板502上图案化PR 503并且蚀刻基板502以移除其通过PR 503暴露的部分之后的结构500A。图5C图示了结构500C的实施例，该结构500C包括在用导电材料505（诸如铜、镍、铝、金、银、铂、其组合或其他导电材料）涂覆（诸如通过溅射）基板材料502以便创建经涂覆基板之后的结构500B。导电材料505可以涂覆基板502的全部暴露内壁，诸如在图5C中示出的。图5D图示了在从结构500C移除PR 503之后的罩盖材料424的实施例。
图5C图示了结构500C的实施例的剖视图，该结构500C包括在移除经涂覆基板504的基板材料的部分之后的结构500B。为了创建结构500C，可以用PR来图案化侧面506，诸如通过使用光刻来限定要在经涂覆基板504中制作的开口。可以然后诸如通过使用湿法化学过程来移除暴露的基板材料。可以移除PR并且可以清洁结构500C，以便移除在蚀刻过程中使用的任何不想要的碎屑或化学制品。
结构500C可以附接到结构400I以创建结构400J。结构400J的通信腔体可以包括在罩盖材料424与腔体422之间创建的腔体。通信腔体可以将天线完全封闭在腔体中，其中空气（或其他电介质）围绕着天线。将罩盖材料424附接到结构400I可以包括用粘合剂（诸如紫外（UV）可固化粘合剂）涂覆罩盖材料424，诸如在罩盖材料424要附接到结构400I所处的位置中。可以通过使UV可固化粘合剂落位在载玻片上并且使罩盖材料424接触该载玻片以将粘合剂转移到罩盖材料424来将粘合剂添加到罩盖材料424。罩盖材料424可以然后在结构400I上与适当的位置对齐（诸如通过使用预先放置的基准点）、落位在结构400H上、并且暴露于UV辐射以使粘合剂固化。可以在使罩盖材料424上的粘合剂固化之前，使载玻片（涂覆有UV可固化粘合剂和/或导电材料）落位在外部开口上，以便使外壳完整。结构400J包括在高密度互连结构中的通信腔体。通信腔体可以包括RF屏蔽物。尽管在图4E-4J的剖视图中仅示出了一个天线422，但是可以使用相同的过程将一个或多个其他天线包括在通信腔体中，但是处于经涂覆基板404和介电材料406上的不同位置处。两个芯片可以连接到相应的天线（诸如在图3中示出的）。可以通过高密度互连结构（诸如在图3中示出的）来路由天线。结构400J可以嵌入在基板（诸如在图3中示出的）中。
图6作为示例示出了与设备300和结构400I相似的设备600的实施例的剖视图，其中设备600包括在高密度互连结构306下方而并非如其在设备300和/或结构400I中那样被构建到高密度互连结构中、上方或在高密度互连结构的侧面上的通信腔体602。设备600的通信腔体602可以独立于基板来制造并且附接到基板308，诸如在基板308的腔体802（参见图8）中。
图7A、7B、7C和7D图示了用于在基板中制作诸如可以被用在设备600中的通信腔体的过程的各阶段的实施例的剖视图。图7A图示了结构700A的实施例的剖视图，该结构700A包括可以由与基板308的材料相同的材料制作的基板702。可以清洁基板702，诸如其可以包括使用去离子水。
图7B图示了结构700B的实施例的剖视图，该结构700B包括在已经在结构700A中形成腔体602之后的结构700A。可以通过图案化基板702上的PR来形成腔体602，以便留下在基板702的表面上暴露的腔体602的占位面积。可以使用光刻来创建PR中的开口，诸如可以图案化PR。可以诸如通过使用湿法蚀刻过程来移除基板702的部分。然后，可以在蚀刻之后移除PR。
图7C图示了结构700C的实施例的剖视图，该结构700C包括在使导电材料706落位以涂覆腔体602之后的结构700B。导电材料706可以包括铜、金、镍、铝、另一导电材料或其组合。可以使用溅射沉积过程来使导电材料604落位。导电材料604可以充当针对腔体704中的信号的RF屏蔽物。
图7D图示了结构700D的实施例的剖视图，该结构700D包括在附接罩盖以便完全封闭腔体602之后的结构700C。如图示的罩盖包括具有形成于其中的天线314和316的罩盖材料710、形成于其上的焊盘716以及形成于其上的导电材料713。图8A、8B、8C、8D、8E、8F和8G图示了用于制作用于腔体602的罩盖的过程的各阶段的实施例的剖视图。可以单独制造罩盖，并且然后将其附接到结构700C以创建结构700D。可以使用例如金属对金属接合过程（诸如银对银接合）或如本文中别处讨论的粘合剂（例如，导电粘合剂）接合过程来附接罩盖。
图8A图示了用导电材料712涂覆的罩盖材料710（例如，硅或玻璃，除了别的以外）。导电材料712可以包括铜、镍、金、铝、其他导电材料、其组合等等。导电材料712可以被溅射在罩盖材料710上。
图8B图示了结构800B的实施例的剖视图，该结构800B包括在将导电材料712图案化以移除在将会使天线落位的位置之上的导电材料以便形成经图案化的导电材料713之后的结构800A。可以通过图案化导电材料712上的PR以便暴露要被移除的导电材料712来移除导电材料712。PR可以被显影，并且可以诸如通过使用湿法蚀刻过程来移除暴露的导电材料712。然后，可以移除PR。
图8C图示了结构800C的实施例的剖视图，该结构800C包括在罩盖材料710的暴露部分中形成孔714之后的结构800B。孔714限定了用于要形成的天线314和316的位置。在一个或多个实施例中，可以通过图案化经图案化的导电材料713上的PR和罩盖材料710的暴露部分来形成孔714。经图案化的PR材料中的开口可以对应于将形成孔714的位置。然后通过移除罩盖材料710的部分来形成孔714，诸如通过使用诸如RIE过程之类的湿法蚀刻过程。在一个或多个实施例中，可以使用机械钻孔和/或激光烧蚀过程来形成孔714。
图8D图示了结构800D的实施例的剖视图，该结构800D包括在罩盖材料710中形成天线314和316之后的结构800C。可以使用无电镀和电解电镀过程来形成天线314和316以利用导电材料填充孔714。
图8E图示了结构800E的实施例的剖视图，该结构800E包括在已经与天线314和316相接触地形成了导电接触部716之后的结构800D。可以通过图案化经图案化的导电材料713上的PR和罩盖材料710的暴露部分以及天线314和316的暴露部分来形成接触部716。在使PR显影之后，可以使用无电镀和电解过程来形成接触部716。
图8F图示了结构800F的实施例的剖视图，该结构800F包括在移除经图案化的导电材料710的一部分以便暴露天线314和316的一部分之后的结构800E。为了暴露天线314和316，可以用PR来图案化罩盖材料710的底侧718，以便限定要移除经图案化的导电材料713的位置。将PR显影并且湿法蚀刻移除罩盖材料710的暴露部分。然后，可以移除PR。
图8G图示了结构800G的实施例的剖视图，该结构800G包括在下述之后的结构800F：在天线316和314上形成导电材料718（例如，铜、镍、金、铝、其他导电材料或其组合）以便延伸天线314和316，以使得当结构800G（有时被称为罩盖）附接到结构700C时，天线314和316延伸到腔体602中，以便使天线314和316在腔体602中暴露于空气。
为了在腔体之上附接罩盖，可以使UV活化粘合剂落位在罩盖材料710上。可以通过首先使粘合剂落位在载玻片上以及然后使罩盖材料接触经涂覆的载玻片来用UV粘合剂涂覆罩盖材料710。这样的接触将UV粘合剂在将会附接到基板602的部分中转移到将罩盖材料。罩盖然后与结构700C对齐、落位在结构700C上（诸如通过使用基准点）、并且暴露于使UV粘合剂固化并且将罩盖附接到结构700C的UV辐射。
注意的是，可以独立于基板308的制造来制造结构700D。基板308可以被制造成包括腔体802，诸如在图9中示出的。腔体308可以被设定大小以匹配结构700D的占位面积。在一个或多个实施例中，诸如先前讨论的，可以在结构700D上创建或者独立地制造高密度互连结构，并且将其附接到结构700D。所得到的结构然后可以落位在腔体802中并且被处理，以便创建设备，在图6中示出了该设备的示例。
图9作为示例图示了系统900的实施例的逻辑框图。在一个或多个实施例中，系统900包括一个或多个部件，所述部件可以包括互连结构（例如，高密度互连结构）和/或通信腔体，如上文讨论的。
在一个或多个实施例中，处理器910具有一个或多个处理核心912和912N，其中912N表示处理器910内部的第N个处理器核心，其中N是正整数。在一个或多个实施例中，系统900包括多个处理器（包括910和905在内），其中处理器905具有与处理器910的逻辑类似的逻辑或相同的逻辑。在一些实施例中，处理核心912包括但不限于用以对指令进行取指的预取指逻辑、用以解码指令的解码逻辑、用以执行指令的执行逻辑等等。在一些实施例中，处理器910具有用以高速缓存用于系统900的指令和/或数据的高速缓存存储器916。高速缓存存储器916可以被组织到包括一个或多个层级的高速缓存存储器的分级结构中。
在一些实施例中，处理器910包括存储器控制器914，其可操作以实行使得处理器910能够访问存储器930并且与存储器930通信的功能，该存储器930包括易失性存储器932和/或非易失性存储器934。在一些实施例中，处理器910与存储器930和芯片集920耦合。处理器910还可以耦合到无线天线978以与被配置成传输和/或接收无线信号的任何设备通信。在一个或多个实施例中，无线天线接口978根据但不限于IEEE 802.11标准及其相关族、家用插座AV（Home Plug AV，HPAV）、超宽带（UWB）、蓝牙、WiMax或任何形式的无线通信协议进行操作。
在一些实施例中，易失性存储器932包括但不限于同步动态随机存取存储器（SDRAM）、动态随机存取存储器（DRAM）、RAMBUS动态随机存取存储器（RDRAM）和/或任何其他类型的随机存取存储器设备。非易失性存储器934包括但不限于闪速存储器、相变存储器（PCM）、只读存储器（ROM）、电可擦除可编程只读存储器（EEPROM）或任何其他类型的非易失性存储器设备。
存储器930存储要被处理器910执行的信息和指令。在一个或多个实施例中，存储器930还可以在处理器910正在执行指令的同时存储临时变量或其他中间信息。在图示的实施例中，芯片集920经由点对点（PtP或P-P）接口917和922与处理器910连接。芯片集920使得处理器910能够连接到系统900中的其他元件。在本发明的一些实施例中，接口917和922根据诸如英特尔（Intel）®快速路径互连（QuickPath Interconnect，QPI）等等的PtP通信协议进行操作。在其他实施例中，可以使用不同的互连。
在一些实施例中，芯片集920可操作为与处理器910、905N、显示设备940和其他设备进行通信。芯片集920还可以耦合到无线天线978以与被配置成传输和/或接收无线信号的任何设备进行通信。
芯片集920经由接口926连接到显示设备940。例如，显示器940可以是液晶显示器（LCD）、等离子显示器、阴极射线管（CRT）显示器或任何其他形式的视觉显示设备。在本发明的一些实施例中，处理器910和芯片集920可以合并在单个SOC中。此外，芯片集920连接到将各种元件974、960、962、964和966进行互连的一个或多个总线950和955。总线950和955可以经由总线桥972互连在一起。在一个实施例中，芯片集920经由接口924和/或904等与非易失性存储器960、（一个或多个）大容量存储设备962、键盘/鼠标964和网络接口966耦合。
在一个或多个实施例中，大容量存储设备962包括但不限于固态驱动器、硬盘驱动器、通用串行总线闪速存储器驱动器或任何其他形式的计算机数据存储介质。在一个或多个实施例中，通过任何类型的公知网络接口标准来实现网络接口966，该网络接口标准包括但不限于以太网接口、通用串行总线（USB）接口、外围部件互连（PCI）快速接口、无线接口和/或任何其他适合类型的接口。在一个或多个实施例中，无线接口根据但不限于IEEE802.11标准及其相关族、家用插座AV（HPAV）、超宽带（UWB）、蓝牙、WiMax或任何形式的无线通信协议进行操作。
尽管图9中示出的部件被描绘为系统900内的单独块，但是由这些块中的一些所实行的功能可以集成在单个半导体电路之内或者可以使用两个或更多个单独的集成电路来实现。例如，尽管高速缓存存储器916被描绘为处理器910内的单独块，但是高速缓存存储器916（或916的所选方面）可以并入到处理器核心912中。
示例和说明
可以借助于若干个示例来描述本主题。
示例1可以包括一种设备，其包括：具有在其中的第一互连路由的基板，该第一互连路由包括第一密度，嵌入在基板中的互连结构，该互连结构包括在其中的第二互连路由并且包括形成于其中的腔体，第二互连路由包括第二密度，第一密度小于第二密度，在腔体中暴露的第一和第二天线，以及第一管芯和第二管芯，该第一和第二管芯电连接到第一互连路由并且通过第二互连路由彼此电连接，第一管芯电连接到第一天线并且第二管芯电连接到第二天线。
在示例2中，示例1可以进一步包括，其中第一和第二天线在腔体中暴露于空气。
在示例3中，示例1-2中的至少一个可以进一步包括，其中腔体被涂覆有导电材料以形成用于第一和第二天线的射频屏蔽物。
在示例4中，示例1-3中的至少一个可以进一步包括，其中使腔体落位在互连结构的第二互连路由上方。
在示例5中，示例1-3中的至少一个可以进一步包括，其中使腔体落位在互连结构的第二互连路由旁边。
在示例6中，示例1-3和5中的至少一个可以进一步包括，其中使腔体落位在互连结构的第二互连路由的旁边和下方。
在示例7中，示例1-6中的至少一个可以进一步包括，其中互连结构进一步包括形成腔体的至少一部分的玻璃或硅罩盖。
在示例8中，示例7可以进一步包括，其中使罩盖落位在第一和第二天线之上。
在示例9中，一种方法可以包括：在基板中形成第一和第二天线，在基板之上堆积交替的导电材料层和层间介电层，该交替的导电材料层和层间介电层包括在其中的互连路由，并且在基板中、在第一和第二天线周围和下面形成第一腔体。
在示例10中，示例9可以进一步包括，利用第一导电材料涂覆基板以便形成用于第一和第二天线的射频信号屏蔽物。
在示例11中，示例9-10中的至少一个可以进一步包括：将罩盖材料成形为在其中包括凹进部，利用第二导电材料涂覆罩盖材料，并且在第一腔体之上附接罩盖材料，以使得凹进部和第一腔体对齐以形成更大的通信腔体。
在示例12中，示例9-11中的至少一个可以进一步包括：在附接罩盖材料之前，移除交替的导电材料层和层间介电层在第一腔体之上的介电材料，其中将罩盖材料成形包括将罩盖材料成形为与所移除的介电材料的形状是共形的。
在示例13中，示例9-12中的至少一个可以进一步包括，其中在基板中形成第一和第二天线包括移除在基板上的介电材料的一部分，形成被成形和设定大小以匹配第一和第二天线的形状和大小的相应的凹进部，以及用第三导电材料填充凹进部。
在示例14中，示例9-13中的至少一个可以进一步包括，其中在基板中形成第一腔体包括：在移除了交替的导电材料层和层间介电层在第一腔体之上的介电材料之后，在交替的导电材料层和层间介电层的占位面积的外面形成第一腔体。
在示例15中，示例9-14中的至少一个可以进一步包括，其中用第二导电材料涂覆罩盖材料包括：在未经涂覆的第一腔体之上附接罩盖材料之后，涂覆罩盖材料以便留下罩盖材料要面对第一腔体的侧面，并且其中将罩盖材料成形包括穿过未经涂覆的侧面将凹进部蚀刻到罩盖材料中。
在示例16中，示例15可以进一步包括，其中第一、第二和第三导电材料包括铜、金和镍中的至少一个。
在示例17中，示例9-16中的至少一个可以进一步包括，其中互连路由中的互连的密度与双镶嵌过程中的路由的密度一致。
示例18可以包括一种设备，该设备包括：具有形成于其中的第一腔体的基板，在腔体中暴露并且被腔体封闭的第一和第二天线，以及形成在基板中的互连结构，该互连结构包括交替的导电材料层和层间介电层。
在示例19中，示例18可以进一步包括，其中互连结构中的互连的密度与使用双镶嵌过程所产生的互连的密度一致。
在示例20中，示例18-19中的至少一个可以进一步包括，其中第一和第二天线在腔体中暴露于空气。
在示例21中，示例18-20中的至少一个可以进一步包括，其中腔体被涂覆有导电材料以形成用于第一和第二天线的射频屏蔽物。
在示例22中，示例18-21中的至少一个可以进一步包括，其中使腔体落位在互连结构的互连上方。
在示例23中，示例18-21中的至少一个可以进一步包括，其中使腔体落位在互连结构的互连旁边。
在示例24中，示例18-21和23中的至少一个可以进一步包括，其中使腔体落位在互连结构的互连的旁边和下方。
在示例25中，示例18-24中的至少一个可以进一步包括形成腔体的至少一部分的玻璃或硅罩盖。
在示例26中，示例25可以进一步包括，其中使罩盖落位在第一和第二天线之上。
在示例27中，示例18-26中的至少一个可以进一步包括，其中腔体是形成在基板中的多个腔体中的一个。
在示例28中，示例27可以进一步包括，其中腔体中的每一个彼此电隔离。
在示例29中，示例27-28中的至少一个可以进一步包括在相应的腔体中暴露的相应的第一和第二天线。
这些非限制性示例中的每一个可以独立存在，或者可以与其他示例中的一个或多个以各种排列或组合的形式进行组合。
以上具体实施方式包括对附图的引用，附图形成了该具体实施方式的一部分。附图作为图示示出了其中可以实践本文中所讨论的方法、装置和系统的具体实施例。这些实施例还可以在本文中被称为“示例”。这样的示例可以包括除了被示出或描述的那些之外的元件。然而，本发明人还设想到其中仅提供被示出或描述的那些元件的示例。此外，本发明人还设想到下述示例，其关于本文中示出或描述的特定示例（或其一个或多个方面）或者关于本文中示出或描述的其他示例（或其一个或多个方面）而使用被示出或描述的那些元件（或其一个或多个方面）的任何组合或排列。
在本文档中，如在专利文档中常见的那样，使用术语“一”或“一个”来包括一个或多于一个，其独立于任何其他实例或者“至少一个”或“一个或多个”的使用。在本文档中，术语“或者”被用来指代非排他性的或者，使得“A或者B”包括“A但没有B”、“B但没有A”以及“A和B”，除非另行指定的。在本文档中，术语“包括”和“其中”被用作相应术语“包含”和“在其中”的平常等同方式。而且，在所附权利要求中，术语“包括”和“包含”是开放式的，即，包括除了在权利要求中的这样的术语之后所列出的那些之外的元件的系统、设备、物品、成分、配方或过程仍被视作落入该权利要求的范围内。此外，在所附权利要求中，术语“第一”、“第二”、“第三”等仅仅被用作标注，并且不意图对它们的对象强加数字要求。
以上描述意图是说明性的而不是限制性的。例如，上文描述的示例（或其一个或多个方面）可以与彼此组合使用。诸如由本领域普通技术人员之一在审阅上述描述时可以使用其他实施例。提供摘要来允许读者快速确定本技术公开内容的本质。所主张的理解是其将不被用来解释或限制权利要求的范围或含义。而且，在上文的具体实施方式中，可以将各种特征组合在一起以使本公开精简。这不应当被解释为意图使未要求保护的所公开的特征对任何权利要求而言是必要的。而是，发明主题可以存在为少于特定公开的实施例的所有特征。因此，所附权利要求由此作为示例或实施例而并入到具体实施方式中，其中每个权利要求作为单独的实施例而独立存在，并且设想到的是这样的实施例可以以任何组合或排列的形式而彼此组合。应当参考所附权利要求以及对这样的权利要求所赋予的等同方式的全部范围来确定本发明的范围。

Claims (25)

1.一种包括腔体的设备，其包括：
具有在其中的第一互连路由的基板，所述第一互连路由包括第一密度；
嵌入在所述基板中的互连结构，所述互连结构包括在其中的第二互连路由，并且包括形成在其中的所述腔体，所述第二互连路由包括第二密度，所述第一密度小于所述第二密度；
在所述腔体中暴露的第一天线和第二天线；以及
第一管芯和第二管芯，所述第一管芯和第二管芯电连接到所述第一互连路由并且通过所述第二互连路由彼此电连接，所述第一管芯电连接到所述第一天线并且所述第二管芯电连接到所述第二天线。
2.根据权利要求1所述的设备，其中所述第一和第二天线在所述腔体中暴露于空气。
3.根据权利要求1所述的设备，其中所述腔体被涂覆有导电材料以形成用于所述第一和第二天线的射频屏蔽物。
4.根据权利要求1所述的设备，其中使所述腔体落位在所述互连结构的第二互连路由上方。
5.根据权利要求1所述的设备，其中使所述腔体落位在所述互连结构的第二互连路由旁边。
6.根据权利要求5所述的设备，其中使所述腔体落位在所述互连结构的第二互连路由的旁边和下方。
7.根据权利要求1-6中的一项所述的设备，其中所述互连结构进一步包括形成所述腔体的至少一部分的玻璃或硅罩盖。
8.根据权利要求7所述的设备，其中使所述罩盖落位在所述第一和第二天线之上。
9.一种用于制造包括腔体的设备的方法，所述方法包括：
在基板中形成第一和第二天线；
在所述基板之上堆积交替的导电材料层和层间介电层，所述交替的导电材料层和层间介电层包括在其中的互连路由；以及
在所述基板中、在所述第一和第二天线周围和下面形成第一腔体。
10.根据权利要求9所述的方法，进一步包括用第一导电材料涂覆所述基板以便形成用于所述第一和第二天线的射频信号屏蔽物。
11.根据权利要求10所述的方法，进一步包括：
将罩盖材料成形为在其中包括凹进部；
用第二导电材料涂覆所述罩盖材料；以及
在所述第一腔体之上附接所述罩盖材料使得所述凹进部和所述第一腔体对齐以形成更大的通信腔体。
12.根据权利要求11所述的方法，进一步包括：
在附接所述罩盖材料之前，移除所述交替的导电材料层和层间介电层在所述第一腔体之上的介电材料，其中将所述罩盖材料成形包括将所述罩盖材料成形为与所移除的介电材料的形状是共形的。
13.根据权利要求12所述的方法，其中在所述基板中形成所述第一和第二天线包括：
移除在所述基板上的介电材料的一部分；
形成被成形和设定大小以匹配所述第一和第二天线的形状和大小的相应的凹进部；以及
用第三导电材料填充所述凹进部。
14.根据权利要求13所述的方法，其中在所述基板中形成所述第一腔体包括：在移除所述交替的导电材料层和层间介电层在所述第一腔体之上的介电材料之后，在所述交替的导电材料层和层间介电层的占位面积的外面形成第一腔体。
15.根据权利要求14所述的方法，其中用第二导电材料涂覆所述罩盖材料包括：在未经涂覆的第一腔体之上附接所述罩盖材料之后，涂覆所述罩盖材料以便留下所述罩盖材料要面对所述第一腔体的侧面，并且其中将所述罩盖材料成形包括穿过未经涂覆的侧面将凹进部蚀刻到所述罩盖材料中。
16.根据权利要求15所述的方法，其中所述第一、第二和第三导电材料包括铜、金和镍中的至少一个。
17.根据权利要求9-16中的一项所述的方法，其中所述互连路由中的互连的密度与双镶嵌过程中的路由的密度一致。
18.一种包括腔体的设备，其包括：
具有形成于其中的第一腔体的基板；
在所述腔体中暴露并且被所述腔体封闭的第一和第二天线；以及
形成在所述基板中的互连结构，所述互连结构包括交替的导电材料层和层间介电层。
19.根据权利要求18所述的设备，其中所述互连结构中的互连的密度与使用双镶嵌过程所产生的互连的密度一致。
20.根据权利要求18所述的设备，其中所述第一和第二天线在所述腔体中暴露于空气。
21.根据权利要求18所述的设备，其中所述腔体被涂覆有导电材料以形成用于所述第一和第二天线的射频屏蔽物。
22.根据权利要求18所述的设备，其中使所述腔体落位在所述互连结构的互连上方。
23.根据权利要求18所述的设备，其中使所述腔体落位在所述互连结构的互连旁边。
24.根据权利要求23所述的设备，其中使所述腔体落位在所述互连结构的互连的旁边和下方。
25.根据权利要求18-24中的一项所述的设备，进一步包括形成所述腔体的至少一部分的玻璃或硅罩盖。
CN201680088753.XA 2016-09-26 2016-09-26 具有嵌入式通信腔体的管芯 Active CN109661725B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/053681 WO2018057026A1 (en) 2016-09-26 2016-09-26 Die with embedded communication cavity

Publications (2)

Publication Number Publication Date
CN109661725A CN109661725A (zh) 2019-04-19
CN109661725B true CN109661725B (zh) 2023-07-07

Family

ID=61689665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680088753.XA Active CN109661725B (zh) 2016-09-26 2016-09-26 具有嵌入式通信腔体的管芯

Country Status (5)

Country Link
US (2) US11128029B2 (zh)
KR (1) KR102617831B1 (zh)
CN (1) CN109661725B (zh)
DE (1) DE112016007263T5 (zh)
WO (1) WO2018057026A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
US11901270B2 (en) * 2020-09-02 2024-02-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package
FI20215481A1 (en) * 2021-04-26 2022-10-27 Teknologian Tutkimuskeskus Vtt Oy High frequency electrical module

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
JP2011258654A (ja) * 2010-06-07 2011-12-22 Sony Corp インターポーザ、モジュールおよびこれを備えた電子機器
CN103369816A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN104205679A (zh) * 2012-02-08 2014-12-10 索尼公司 信号处理装置
CN104952838A (zh) * 2014-03-26 2015-09-30 英特尔公司 局部高密度基底布线

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119745B2 (en) * 2004-06-30 2006-10-10 International Business Machines Corporation Apparatus and method for constructing and packaging printed antenna devices
US7692590B2 (en) * 2008-02-20 2010-04-06 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s)
US8064224B2 (en) * 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8384596B2 (en) * 2008-06-19 2013-02-26 Broadcom Corporation Method and system for inter-chip communication via integrated circuit package antennas
US8633858B2 (en) * 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom
US9386688B2 (en) * 2010-11-12 2016-07-05 Freescale Semiconductor, Inc. Integrated antenna package
US8816906B2 (en) * 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US9798968B2 (en) * 2013-01-18 2017-10-24 Féinics Amatech Teoranta Smartcard with coupling frame and method of increasing activation distance of a transponder chip module
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9349703B2 (en) * 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
US10103447B2 (en) * 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9620464B2 (en) * 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US20160141234A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising silicon bridge in photo imageable layer
US10109604B2 (en) * 2015-03-30 2018-10-23 Sony Corporation Package with embedded electronic components and a waveguide cavity through the package cover, antenna apparatus including package, and method of manufacturing the same
US11335651B2 (en) * 2015-12-22 2022-05-17 Intel Corporation Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
EP3479398A4 (en) * 2016-07-01 2020-02-12 Intel Corporation MOLDED INTEGRATED BRIDGE FOR IMPROVED EMIB APPLICATIONS
WO2018057025A1 (en) 2016-09-20 2018-03-29 Midrex Technologies, Inc. Methods and systems for increasing the carbon content of sponge iron in a reduction furnace

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118890A (zh) * 2006-08-03 2008-02-06 国际商业机器公司 带有集成无源元件的硅基封装装置
JP2011258654A (ja) * 2010-06-07 2011-12-22 Sony Corp インターポーザ、モジュールおよびこれを備えた電子機器
CN104205679A (zh) * 2012-02-08 2014-12-10 索尼公司 信号处理装置
CN103369816A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN104952838A (zh) * 2014-03-26 2015-09-30 英特尔公司 局部高密度基底布线

Also Published As

Publication number Publication date
KR102617831B1 (ko) 2023-12-27
US11128029B2 (en) 2021-09-21
KR20190047689A (ko) 2019-05-08
WO2018057026A1 (en) 2018-03-29
US20200021007A1 (en) 2020-01-16
US20210391638A1 (en) 2021-12-16
CN109661725A (zh) 2019-04-19
DE112016007263T5 (de) 2019-06-06

Similar Documents

Publication Publication Date Title
US20210391638A1 (en) Die with embedded communication cavity
US11562971B2 (en) Semiconductor packages with antennas
EP3503171A1 (en) Embedded multi-die interconnect bridge packages with lithotgraphically formed bump pitches and methods of assembling same
CN101483149B (zh) 一种硅通孔互连结构的制备方法
EP3716320A1 (en) Inorganic-based embedded-die layers for modular semiconductive devices
US20220392842A1 (en) Device and method of very high density routing used with embedded multi-die interconnect bridge
CN101483150B (zh) 一种加工硅通孔互连结构的工艺方法
US11239186B2 (en) Die with embedded communication cavity
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
US11195727B2 (en) High density organic interconnect structures
WO2017052633A1 (en) Thin electronic package elements using laser spallation
KR20120092435A (ko) 반도체 칩 및 그 제조방법
KR20200094743A (ko) 상이한 두께들을 갖는 내장 다이들을 수용하는 패치
US20200251446A1 (en) Staggered die stacking across heterogeneous modules
US10867926B2 (en) High density interconnect structures configured for manufacturing and performance
CN115666002A (zh) 一种tgv基板表面加工及布线方法
US11227849B2 (en) Electroless-catalyst doped-mold materials for integrated-circuit die packaging architectures
CN110010499B (zh) 一种具有电磁屏蔽功能的射频芯片系统级封装工艺
US7049526B2 (en) Microvia structure and fabrication
TWI835382B (zh) 具有天線之半導體封裝體
CN101320618A (zh) 集成于芯片上的电感器及相应的集成方法
WO2024076802A2 (en) Metal substrates with structures formed therein and methods of making same
CN111952196A (zh) 凹槽芯片嵌入工艺

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant