KR20190047689A - 내장된 통신 공동을 갖는 다이 - Google Patents

내장된 통신 공동을 갖는 다이 Download PDF

Info

Publication number
KR20190047689A
KR20190047689A KR1020197005571A KR20197005571A KR20190047689A KR 20190047689 A KR20190047689 A KR 20190047689A KR 1020197005571 A KR1020197005571 A KR 1020197005571A KR 20197005571 A KR20197005571 A KR 20197005571A KR 20190047689 A KR20190047689 A KR 20190047689A
Authority
KR
South Korea
Prior art keywords
cavity
substrate
antennas
conductive material
interconnect
Prior art date
Application number
KR1020197005571A
Other languages
English (en)
Other versions
KR102617831B1 (ko
Inventor
비자이 케이. 네어
디비자야 라오레인
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20190047689A publication Critical patent/KR20190047689A/ko
Application granted granted Critical
Publication of KR102617831B1 publication Critical patent/KR102617831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Details Of Aerials (AREA)

Abstract

일반적으로 본 명세서에서는 통신 공동을 포함하는 시스템, 디바이스, 및 방법이 논의된다. 예에 따르면, 디바이스는 그 안에 형성된 제1 공동을 갖는 기판, 공동에 노출되고 그에 의해 둘러싸인 제1 및 제2 안테나들, 및 기판에 형성된 인터커넥트 구조체를 포함할 수 있고, 인터커넥트 구조체는 교번하는 전도성 재료 층들 및 층간 유전체 층들을 포함한다.

Description

내장된 통신 공동을 갖는 다이
실시예들은 일반적으로, 고속 통신을 위해 구성될 수 있는 것과 같은 통신 공동을 포함할 수 있는 패키지들에 관한 것이다. 일부 실시예들은 고밀도 인터커넥트 구조체 및/또는 통신 공동을 갖는 디바이스를 포함할 수 있다.
전자 디바이스들과 같은 반도체 디바이스들은 기판에 부착되는 칩에서의 일부 라우팅보다 낮은 밀도의 기판 라우팅을 포함할 수 있다. 이러한 디바이스들은 특히 부착된 칩이 기판에서의 라우팅보다 더 높은 밀도의 라우팅을 포함하는 영역들에서 복잡한 라우팅 스킴을 포함할 수 있다.
반드시 축척대로 그려진 것은 아닌 도면들에서, 같은 참조부호들은 상이한 도면들에서 유사한 컴포넌트들을 설명할 수 있다. 상이한 문자 접미사들을 가진 같은 참조부호들은 유사한 컴포넌트들의 상이한 사례들을 나타낼 수 있다. 도면들은 제한으로서가 아니라 예로서 일반적으로 본 문서에서 논의되는 다양한 실시예를 예시한다.
도 1은, 예로서, 신호들이 PCB를 통해 다이들 사이에서 통신되게 허용하는 시스템의 일 실시예의 단면도를 예시한다.
도 2는, 예로서, 신호들이 고밀도 인터커넥트 구조체를 통해 다이들 사이에서 그리고 기판을 통해 다이들에 통신되도록 허용하는 시스템의 일 실시예의 단면도를 예시한다.
도 3은, 예로서, 신호들이 다이들 사이에서 통신되게 허용하는 시스템의 일 실시예의 단면도를 예시한다.
도 4a, 4b, 4c, 4d, 4e, 4f, 4g, 4h, 4i, 및 4j는, 예로서, 고밀도 인터커넥트 구조체에서 공동을 생성하는 공정의 일 실시예를 예시한다.
도 5a, 5b, 5c 및 5d는, 예로서, 커버 재료를 생성하기 위한 공정의 일 실시예의 제각기 단계를 예시한다.
도 6은, 예로서, 디바이스와 유사한 디바이스의 일 실시예의 단면도를 예시하고, 디바이스는 고밀도 인터커넥트 구조체 아래의 통신 공동을 포함한다.
도 7a, 7b, 7c 및 7d는, 예로서, 기판에서 통신 공동을 만들기 위한 공정의 단계들의 실시예들의 단면도들을 예시한다.
도 8a, 8b, 8c, 8d, 8e, 8f, 및 8g는, 예로서, 커버를 만들기 위한 공정의 단계들의 실시예들의 단면도들을 예시한다.
도 9는, 예로서, 그 안에 형성된 리세스를 포함하는 기판의 실시예의 단면도를 예시한다.
도 10은, 예로서, 시스템의 실시예의 논리 블록도를 예시한다.
실시예들은 일반적으로, 고속 통신을 위해 구성될 수 있는 것과 같은 통신 공동을 포함할 수 있는 패키지들에 관한 것이다. 일부 실시예들은 고밀도 인터커넥트 구조체 및/또는 통신 공동을 갖는 디바이스를 포함할 수 있다.
이하의 설명은 제한하는 것으로서 해석되는 것이 아니라 오직 설명의 목적으로 사용되는 상부, 하부, 제1, 제2 등과 같은 용어들을 포함한다. 본 명세서에 설명되는 장치, 디바이스, 또는 물품의 실시예들은 다수의 위치 및 배향에서 제조되고, 사용되고, 또는 수송될 수 있다. 용어 "다이" 및 "칩"은 일반적으로 다양한 공정 동작들에 의해 원하는 집적 회로 디바이스로 변환되는 기본적인 워크피스인 물리적 물체를 지칭한다. 다이는 보통은 웨이퍼 및 웨이퍼들로부터 개별화되고, 반도체, 비반도체, 또는 반도체 및 비반도체 재료들의 조합으로 제조될 수 있다.
오늘날의 서버 및 클라이언트 컴퓨터 애플리케이션들은 프로세서들 사이의 매우 높은 데이터 레이트로부터 이익을 얻거나 또는 이를 요구할 수 있다. 이러한 프로세서들은 하나 이상의 고밀도 인터커넥트 구조체를 갖는 칩들을 포함할 수 있다. 다이들 사이의 매우 높은 밀도의 인터커넥트들을 달성하기 위해, 때때로 실리콘 브리지들로 지칭되는 하나 이상의 EMIB(embedded multi-die interconnect bridges)가 다수의 다이들을 접속하는 데 사용될 수 있다. 실리콘 브리지는 듀얼 다마신 공정과 같은 칩 레벨 제조 공정을 사용하여 가능해지는 인터커넥트 밀도를 포함할 수 있다. 인터커넥트는 패드, 비아, 트레이스, 평면, 또는 다른 전도성 컴포넌트 중 하나 이상을 포함할 수 있다. 그러나, 동작 주파수가 증가함에 따라, 금속 표면 거칠기에 기인할 수 있는 것과 같이 인터커넥트 손실이 증가한다. 이러한 인터커넥트들은 또한 크로스토크 간섭(cross-talk interference) 및/또는 스퓨리어스 잡음 픽업(spurious noise pick up)을 겪는다.
이러한 인터커넥트 문제들은 신호들의 품질을 저하시킨다. 본 명세서에서 논의되는 하나 이상의 디바이스는, 시스템 온 칩(SOC) 다이와 같은 동일한 다이 내의 실리콘 브리지 외에도, 밀리미터파 송수신기 회로를 포함할 수 있는 것과 같은, 칩들 사이의 무선 주파수 통신을 위한 통신 공동을 포함할 수 있다. RF와 디지털 신호들 사이의 신호 간섭은 적절한 예방책이 취해지지 않으면 방해가 될 수 있다.
인터커넥트들의 크로스토크 및 신호 저하 문제들 중 하나 이상을 회피하는 것을 돕기 위한 하나의 해결책은, 매우 높은 데이터 레이트에서와 같이, 무선 칩-대-칩 통신을 통해 데이터를 제공하기 위한 무선 인터커넥트들 및 다른 공동 접근법들을 사용하는 것을 포함할 수 있다. 안테나들이 (예를 들어, 야외에서) 잡음 있는 환경에 배치되기 때문에, 안테나는 잡음 픽업, 다중 경로 변동, 및/또는 근처의 물체들로부터의 간섭을 겪을 수 있다. 완전히 둘러싸인 공동을 포함할 수 있는 것과 같이, 기판 내의 공동을 사용하여 도파관 구조체가 구축될 수 있다. 하나 이상의 실시예는 실리콘 기판과 같은 기판 내의 통신 공동을 이용하여 2개의 디바이스 사이에서의 고주파수 무선 전송 및 높은 디지털 전송을 가능하게 하는 것을 도울 수 있다.
본 명세서에서 논의되는 일부 실시예들은 고밀도의 라우팅뿐만 아니라 고속 통신을 달성하는 것을 도울 수 있는 고밀도 인터커넥트 구조체 및 통신 공동을 조합하는 것에 관한 것이다. 실시예들은 하나의 디바이스를 이용하여 고주파수 무선 전송 및 고속 디지털 인터커넥트들을 가능하게 하는 것을 도울 수 있다. 하나 이상의 실시예는 고밀도 인터커넥트 구조체에 또는 디바이스의 또 다른 기판에 있을 수 있는 것과 같은, 기판 내의 통신 공동(예를 들어, 도파관 구조체)을 포함할 수 있다.
하나 이상의 실시예에서, 통신 공동은 전도성 재료에 적어도 부분적으로 둘러싸이거나 완전히 둘러싸일 수 있고 및/또는 차폐될 수 있어서, RF 신호 전송이 차폐된 통신 공동 내에 포함되도록 하고 또한 구리 인터커넥트들을 통해 전송될 수 있는 고속 디지털 신호들 및 통신 공동 주위의 다른 잡음으로부터 격리될 수 있도록 한다. 하나 이상의 실시예에서, 인클로저(때때로 실드(shield)라고 함)는 접지될 수 있다.
도파관들은 기판에서의 공동(예를 들어, 에칭되거나 또는 다른 방식으로 형성되는 그루브)을 이용하여 구현될 수 있다. 도파관들은 거기에 전기적으로 접속된 칩들의 구조체들을 이용하여 여기될 수 있다. 기판을 에칭하지 않고 생성될 수 있는 것과 같은 도파관들이 구현될 수 있지만, 일반적으로 비교적 높은 비용 및 낮은 손실의 기판들의 사용을 요구한다. 공기 충전된 또는 낮은 손실의 유전체 도파관들이 안테나들과 비교하여 훨씬 더 낮은 손실의 통신 디바이스들을 생성하는 데 도움을 주기 위해 사용될 수 있고 또한 표준 인쇄 회로 보드(PCB) 또는 칩 제조 기술을 이용하여 구현될 수 있다.
본 명세서에서 논의되는 하나 이상의 실시예는 고주파 무선 전송을 위한 전도성 인터커넥트들을 넘어서는 하나 이상의 장점들을 제공할 수 있다. 공동은, 제어된 환경을 생성하고 및/또는 외부 잡음 및 RF 간섭으로부터 차폐를 제공하는 것과 같이, 생성(및 차폐)될 수 있다.
도 1은, 예로서, 신호들이 PCB(106)를 통해 칩들(102 및 104) 사이에서 통신되는 것을 허용하는 시스템(100)의 실시예의 단면도를 예시한다. 칩(102)은 PCB상의 하나 이상의 패드, PCB(106)에서의 비아들(110), 및 PCB(106)에서의 트레이스들(108)을 통해 칩(104)에 접속된다. PCB(106)에서의 트레이스들의 라우팅 밀도는 일반적으로 칩(102 및 104)에서의 기판 라우팅보다 훨씬 덜 조밀하다. PCB에서의/상의 인터커넥트들의 라우팅은 칩들(102 및 104)에서의 인터커넥트들의 라우팅보다 100배 덜 조밀한 것보다 클 수 있다.
도 2는, 예로서, 신호들이 고밀도 인터커넥트 구조체(206)를 통해 칩들(202 및 204) 사이에서 그리고 기판(208)을 통해 칩들(202 및 204)에게 통신되도록 허용하는 시스템(200)의 일 실시예의 단면도를 예시한다. 고밀도 인터커넥트 구조체는 신호 라우팅에 전용되는 칩이고 칩 제조 기술을 이용하여 생성된다. 고밀도 인터커넥트 구조체(206)에서의 인터커넥트들(210)의 라우팅 밀도는 기판(208)에서의 인터커넥트들(212)의 라우팅 밀도보다 100배까지(또는 그 이상으로) 더 조밀할 수 있다. 이러한 밀도에서의 증가는 디바이스가 소비하는 전체 영역의 감소를 허용하고, 따라서 더 분별력 있는 패키징을 허용한다.
도 3은, 예로서, 신호들이 칩들(302 및 304) 사이에서 통신되게 허용하는 시스템(300)의 일 실시예의 단면도를 예시한다. 예시된 바와 같은 시스템(300)은 칩들(302 및 304), 그 안에 형성된 통신 공동(307)을 갖는 고밀도 인터커넥트 구조체(306), 및 기판(308)을 포함한다. 칩들(302 및 304)은, 통신 공동(307)에서의 제각기 안테나들(314 및 316)을 이용하여, 고밀도 인터커넥트 구조체(306)의 인터커넥트들(310)을 이용하여, 전기적 접착제(322)(예를 들어, 땜납 또는 전도성 접착제)를 이용하여, 및/또는 기판(308)의 인터커넥트들(312)을 이용하여 서로 통신할 수 있다. 인터커넥트들(312)은 저밀도 인터커넥트들이다. 저밀도 인터커넥트들은 폴리머(예를 들어, ABF(anjinomoto buildup film)와 같은 유전체) 및 전도성 층들의 교번 층들을 이용하여 이루어질 수 있다. 저밀도 인터커넥트들의 밀도는 인터커넥트들 사이의 약 12 마이크로미터 공간을 갖는 약 9 마이크로미터 인터커넥트 폭까지일 수 있다.
칩들(302 및 304)은, 무엇보다도, 디지털 및/또는 아날로그 컴포넌트들, 메모리, 중앙 처리 유닛(CPU), 및/또는 라디오(예를 들어, 수신 및/또는 송신 라디오)를 포함할 수 있다. 칩들(302 및 304)은 인터커넥트들(312)을 통해, 하나 이상의 패드(318, 320, 324), 및 전기적 접착제(322)를 통해 서로 전기적으로 결합될 수 있다. 인터커넥트들(312)은 칩들(302 및 304)에게 전력 또는 다른 신호들(예를 들어, 칩들(302 및 304)의 외부에서 생성되는 신호들)을 제공하기 위해 사용될 수 있다. 인터커넥트들(312)은 칩들(302 및 304) 사이에서 더 높은 전력 신호들을 통신하기 위해 사용될 수 있다.
칩들(302 및 304)은 안테나들(314 및 316), 패드들(328 및 332), 및 전도성 접착제(322)를 통해 서로 통신 가능하게 결합될 수 있다. 안테나들(314 및 316)은 통신 공동(307)에서 전자기파들을 생성할 수 있다. 안테나들(314 및 316) 중 하나에 의해 생성되는 전자기파들은 다른 안테나(316 및 314)에 입사될 수 있다. 안테나(316 및 314)에 입사되는 전자기파는 (안테나(316 및 314)에 의해) 전기 신호로 변환될 수 있고, 제각기 칩(304 및 302)에 제공될 수 있다. 통신 공동(307)은 고밀도 인터커넥트 구조체(306)에 형성된 개방형 공기 공동이다. 통신 공동의 생성에 관한 세부 사항들은 본 명세서의 다른 곳에 제시된다.
칩들(302 및 304)은 고밀도 인터커넥트 구조체(306), 패드들(332,326), 및 전도성 접착제(322)의 전기적 인터커넥트들(310)을 통해 서로 전기적으로 결합될 수 있다. 인터커넥트들(310)의 밀도는 인터커넥트들(312)보다 약 1백 배(또는 그 이상)까지일 수 있다. 인터커넥트들(310)은 칩 레벨 제조 기술을 이용하여 생성될 수 있는 반면, 인터커넥트들(312)은 기판 레벨 제조 기술을 이용하여 생성될 수 있다.
도 4a, 4b, 4c, 4d, 4e, 4f, 4g, 4h, 4i, 4j, 및 4k는, 예로서, 고밀도 인터커넥트 구조체에서 통신 공동을 생성하는 공정의 단계들의 실시예를 예시한다. 공정은 도 4a의 구조체(400A)에 예시된 바와 같은, "베어(bare)" 실리콘 기판과 같은 기판(402)으로 시작하는 것을 포함한다. 기판(402)은 화학 물질(예를 들어, 탈이온수, TMAH(tetramethylammonium hydroxide), 또는 실리콘을 세정할 수 있는 다른 화학 물질) 배스(bath)를 사용하는 것과 같이 세정될 수 있다.
도 4b는 코팅된 기판(404)을 생성하기 위해, 기판(400A)이 구리, 니켈, 금, 은, 백금, 다른 전도성 재료, 또는 이들의 조합과 같은 전도성 재료로 코팅된 후의 구조체(400A)를 포함하는 구조체(400B)의 사시도를 예시한다. 코팅된 기판(404)은 전도성 재료가 기판(402)상에 스퍼터링된 후의 기판(402)을 포함할 수 있다. 기판(402)상에 스퍼터링될 수 있는 다른 전도성 재료들은 금, 은, 백금, 알루미늄, 다른 전도성 재료들, 이들의 조합들, 또는 그와 유사한 것을 포함할 수 있다. 코팅된 기판(404)의 전도성 재료는 통신 공동을 위한 무선 주파수 차폐로서 작용할 수 있다. 전도성 재료는, 코팅된 기판(404)을 생성하는 것과 같이, 상부 표면(408)을 제외하고 기판(402)의 모든 표면들상에 코팅될 수 있다.
도 4c는 유전체 층(406)이 코팅된 기판(404)의 상부 표면(408)상에 위치된 후의 구조체(400B)를 포함하는 구조체(400C)의 일 실시예의 단면도를 예시한다. 하나 이상의 실시예에서, 유전체 재료(406)는 실리콘 질화물 또는 실리콘 산화물을 포함할 수 있다. 유전체 재료(406)는 CVD(chemical vapor deposition) 공정을 사용하여 위치될 수 있다.
도 4d는 리세스(410)가 유전체 재료(406)를 통해 코팅된 기판(404) 내로 형성된 후의 구조체(400C)를 포함하는 구조체(400D)의 일 실시예의 단면도를 예시한다. 리세스(410)는 유전체 재료(406)의 밀링, 에칭, 절제(ablating), 드릴링 등에 의해 형성될 수 있다. 리세스(410)는 코팅된 기판(404)상에 포토레지스트(PR)를 패터닝하고, 코팅된 기판(404)의 전도성 재료에 개구를 생성하기 위해 PR을 노출시키고 현상함으로써 형성될 수 있다. 전도성 재료를 제거한 후에 노출되는 유전체 재료(406) 및 기판은 RIE(reactive ion etching) 공정을 사용하여 제거될 수 있다. 패터닝된 PR은 제거될 수 있다.
도 4e는 리세스(410)가 전도성 재료(412)로 채워진 후의 구조체(400D)를 포함하는 구조체(400E)의 일 실시예의 단면도를 예시한다. 전도성 재료(412)는 구리, 금, 은, 백금, 주석, 알루미늄, 또 다른 전도성 재료, 또는 이들의 조합을 포함할 수 있다. 전도성 재료(412)는 통신 공동에서 안테나의 일부를 형성한다. 따라서, 리세스(410)는, 이것이 전도성 재료(412)로 채워질 때, 전도성 재료(412)가 특정 주파수 또는 주파수들의 범위에서 전자기 신호들을 송신 및/또는 수신하도록 안테나를 구성하는 치수들을 갖도록 생성된다. 전도성 재료(412)는 무전해 및 전기 분해 도금 공정 중 하나 이상을 사용하여 리세스(410)를 채울 수 있다.
도 4f는 고밀도 인터커넥트 구조체가 구조체(400E)상에 형성된 후의 구조체(400E)을 포함하는 구조체(400F)의 일 실시예의 단면도를 예시한다. 고밀도 인터커넥트 구조체는 교번하는 전도성 재료 층들(414A, 414B, 및 414C) 및 층간 유전체 층들(416A, 416B)을 포함한다. 전도성 재료 층들(414A-C)은 주로 전도성 재료로 구성되고 및/또는 고밀도 인터커넥트 구조체의 트레이스들 또는 평면들을 포함한다. 층간 유전체 층들(416A-B)은 무엇보다도 실리콘 산화물 또는 실리콘 질화물 층들과 같은 유전체 재료로 주로 구성된다. 층간 유전체 층들(416A-B)에 비아들이 형성된다. 전도성 재료 층들(414A-C)에서의 전도성 재료의 양은 층간 유전체 층들(416A-B)에서의 전도성 재료의 양보다 크다.
고밀도 인터커넥트 구조체는 다음을 포함할 수 있는 것과 같은, 듀얼 다마신 공정을 사용하여 생성될 수 있다: (i) 예를 들어 CVD 공정을 사용하여, 층간 유전체 재료(418)를 퇴적하고; (ii) 예를 들어, 인터커넥트들(트레이스들, 패드들, 및/또는 비아들)을 위해, 층간 유전체 재료(418)를 패터닝하고; (iii) 무전해 및/또는 전기 도금 공정을 사용하여 인터커넥트들이 전도성 재료(420)로 채워지고; (iv) 전도성 재료 층(414A-C)이, 예를 들어 PR 및 리소그래피 공정을 사용하여 패터닝된 유전체 층상에 패터닝되고; (v) 전도성 재료가, 예를 들어 더 많은 인터커넥트들(예를 들면, 하나 이상의 트레이스, 패드, 평면, 및/또는 비아)을 형성하기 위해, 패터닝된 전도성 재료 층 내로 전기도금될 수 있고; (vi) 유전체 재료가 전도성 재료상에 및 그 주위에 퇴적될 수 있고; (vii) 이후 유전체 층이, 예를 들어 플래터 표면을 생성하기 위해, CMP(chemical mechanical polishing)를 겪을 수 있고; 및 (viii) 교번하는 유전체 층들(416A-C) 및 전도성 재료 층들(414A-B)을 생성하기 위해 단계 (ii) 내지 (vi)가 반복될 수 있다. 고밀도 인터커넥트에서의 인터커넥트들의 라우팅 밀도는 트레이스들 사이에 2 마이크로미터 공간을 가지면서 2 마이크로미터 트레이스를 포함할 수 있다.
도 4g는 유전체 재료의 일부분(418)이 구조체(400F)로부터 제거된 후의 구조체(400F)를 포함하는 구조체(400G)의 일 실시예의 단면도를 예시한다. 유전체 재료의 일부분(418)은 RIE 공정을 사용하여 에칭될 수 있다. 유전체 재료의 일부분(418)을 제거하는 것은 제거될 유전체 재료의 일부분(418)을 노출된 채로 남겨두면서 구조체(400F)를 커버하도록 PR을 패터닝하는 것을 포함할 수 있다. 이후 노출된 부분은 RIE 공정을 사용하여 제거될 수 있다. PR은 제거될 수 있다. 제거된 유전체 재료(418)는 그 위에 통신 공동이 코팅된 기판(404)에 형성될 영역에 있을 수 있다. 제거되는 유전체 재료(418)는 점선(413)으로 표시된다.
도 4h는 공동(422)이 코팅된 기판(404)에 형성된 후의 구조체(400G)를 포함하는 구조체(400H)의 일 실시예의 단면도를 예시한다. 공동(422)은 안테나(412)가 공동(422)에 위치되도록 형성될 수 있다. 안테나(412)는 안테나(314) 또는 안테나(316)로서 작용할 수 있다. 공동(422)은 코팅된 기판(404)의 일부분을 에칭 제거함으로써 형성될 수 있다. 공동(422)을 형성하는 것은 KOH(potassium hydroxide) 용액과 같은 습식 에칭 화학 물질을 사용하는 것을 포함할 수 있다. 공동을 형성하는 것은, 예를 들어 공동(422)을 형성하기 위해 제거될 영역을 노출시키면서 코팅된 기판을 커버하기 위해, 코팅된 기판(404)상에 포토레지스트를 패터닝하는 것을 포함할 수 있다. 기판의 노출된 부분들은, 예를 들어 유전체 재료(406)를 제거하지 않고 제거될 수 있다. PR은 제거될 수 있다. 안테나(412)는 공동(422)에서 개방 공기 속에 매달려 있다.
도 4i는 전도성 재료(425)가 공동(422)의 벽들상에 위치된 후의 구조체(400H)를 포함하는 구조체(400I)의 일 실시예의 단면도를 예시한다. 전도성 재료(425)는 스퍼터링 기술을 사용하여 위치될 수 있다. 전도성 재료(425)는 도 4i에 도시된 바와 같이 기판(404)의 노출된 부분들상에 코팅될 수 있다. 전도성 재료(425)는, 예를 들어 코팅된 기판(504)을 생성하기 위해 구리, 니켈, 알루미늄, 금, 은, 백금, 이들의 조합, 또는 다른 전도성 재료를 포함할 수 있다.
도 4j는 공동(422) 위에 걸쳐 코팅된 커버 재료(424)를 갖는 구조체(400I)를 포함하는 구조체(400J)의 일 실시예의 단면도를 예시한다. 커버 재료(424)는, 무엇보다도, 기판(402)과 동일한 재료와 같은 실리콘 기판 재료, 또는 유리 재료를 포함할 수 있다. 커버 재료(424)는 (도 4g의 점선(413)으로 표시된) 제거된 유전체 재료(418)의 풋프린트와 실질적으로 동일한 풋프린트를 포함할 수 있다. 커버 재료(424)는 점선(413)으로 표시된 제거된 유전체 재료에 의해 이전에 점유된 공간을 채울 수 있다. 커버 재료(424)는 구리, 니켈, 알루미늄, 금, 은, 백금, 다른 전도성 재료, 이들의 조합들, 또는 그와 유사한 것과 같은 전도성 재료로 코팅될 수 있다. 전도성 재료는 커버 재료(424)에서의 미래의 공동에 대한 RF 차폐의 적어도 일부분을 형성할 수 있다.
커버 재료(424)는, 예를 들어 구조체(400J)를 형성하기 위해 구조체(400I)와 독립적으로 제조된 다음에 구조체(400I)에 부착될 수 있다. 커버 재료(424)는, 예를 들어, 은-대-은 본딩(silver-to-silver bonding)과 같은 금속-대-금속 본딩 공정, 또는 본 명세서의 다른 곳에서 논의되는 접착제(예를 들어, 전도성 접착제) 본딩 공정을 사용하여 부착될 수 있다. 도 5a, 5b, 5c, 및 5d는 커버 재료(424)를 생성하기 위한 공정의 일 실시예의 제각기 단계들을 예시한다. 도 5a는 기판 재료(502)를 포함하는 구조체(500A)의 일 실시예를 예시한다. 기판 재료(502)는 유리, 실리콘, 또는 다른 기판 재료를 포함할 수 있다. 도 5b는, PR(503)이 기판(502)상에 패터닝되고 기판(502)이 에칭되어 PR(503)에 의해 노출된 그것의 부분들을 제거한 후의 구조체(500A)를 포함하는 구조체(500B)의 일 실시예를 예시한다. 도 5c는, 예를 들어 코팅된 기판을 생성하기 위해, 기판 재료(502)가 구리, 니켈, 알루미늄, 금, 은, 백금, 이들의 조합, 또는 다른 전도성 재료와 같은 전도성 재료(505)로 (예를 들어 스퍼터링에 의해) 코팅된 후의 구조체(500B)를 포함하는 구조체(500C)의 일 실시예를 예시한다. 전도성 재료(505)는 도 5c에 도시된 바와 같이, 기판(502)의 모든 노출된 내벽들을 코팅할 수 있다. 도 5d는 PR(503)이 구조체(500C)로부터 제거된 후의 커버 재료(424)의 일 실시예를 예시한다.
도 5c는 코팅된 기판(504)의 기판 재료의 부분들이 제거된 후의 구조체(500B)를 포함하는 구조체(500C)의 일 실시예의 단면도를 예시한다. 구조체(500C)를 생성하기 위해, 측면(506)은, 예를 들어 코팅된 기판(504)에서 만들어질 개구를 정의하기 위해 리소그래피를 사용함으로써, PR로 패터닝될 수 있다. 이후 노출된 기판 재료는 예를 들어 습식 화학 물질을 사용함으로써 제거될 수 있다. PR은 제거될 수 있고, 구조체(500C)가, 예를 들어 에칭 공정에서 사용되는 임의의 원치 않는 파편 또는 화학 물질을 제거하기 위해, 세정될 수 있다.
구조체(500C)는 구조체(400I)에 부착되어 구조체(400J)를 생성할 수 있다. 구조체(400J)의 통신 공동은 커버 재료(424)와 공동(422) 사이에 생성되는 공동을 포함할 수 있다. 통신 공동은 안테나들을 둘러싸는 공기(또는 다른 유전체)로 공동에서의 안테나들을 완전히 둘러쌀 수 있다. 커버 재료(424)를 구조체(400I)에 부착하는 것은, 예를 들어 커버 재료(424)가 구조체(400I)에 부착될 위치들에서, 자외선(UV) 경화성 접착제와 같은 접착제로 커버 재료(424)를 코팅하는 것을 포함할 수 있다. 슬라이드상에 UV 경화성 접착제를 위치시키고 커버 재료(424)를 슬라이드에 터치시켜서 접착제를 커버 재료(424)에 전사함으로써 커버 재료(424)에 접착제가 부가될 수 있다. 이후 커버 재료(424)는, 예를 들어 미리 배치된 기점들을 이용하여 구조체(400I)상의 적절한 위치와 정렬되고, 구조체(400H)상에 위치되고, 및 UV 복사에 노출되어 접착제를 경화시킬 수 있다. (UV 경화성 접착제 및/또는 전도성 재료로 코팅된) 슬라이드는, 예를 들어 인클로저를 완성하기 위해 커버 재료(424)상의 접착제를 경화시키기 전에 외부 개구들상에 위치될 수 있다. 구조체(400J)는 고밀도 인터커넥트 구조체에서의 통신 공동을 포함한다. 통신 공동은 RF 차폐를 포함할 수 있다. 하나의 안테나(422)만이 도 4e 내지 도 4j의 단면도에 도시되지만, 하나 이상의 다른 안테나가, 동일한 공정을 사용하여 그렇지만 코팅된 기판(404) 및 유전체 재료(406)상의 상이한 위치에서 통신 공동에 포함될 수 있다. 2개의 칩은 (도 3에 도시된 바와 같이) 제각기 안테나들에 접속될 수 있다. 안테나들은 (도 3에 도시된 것과 같은) 고밀도 인터커넥트 구조체를 통해 라우팅될 수 있다. 구조체(400J)는 (도 3에 도시된 것과 같은) 기판에 내장될 수 있다.
도 6은, 예로서, 디바이스(300) 및 구조체(400I)에 유사한 디바이스(600)의 일 실시예의 단면도를 예시하며, 디바이스(600)는 통신 공동이 디바이스(300) 및/또는 구조체(400I)에 있는 것처럼 고밀도 인터커넥트 구조체 내에, 그 위에, 또는 그 측면상에 구축되기보다는 고밀도 인터커넥트 구조체(306) 아래에 있는 통신 공동(602)을 포함한다. 디바이스(600)의 통신 공동(602)은 기판과는 독립적으로 제조되고, 기판(308)의 공동(802)(도 8 참조)에서와 같이 기판(308)에 부착될 수 있다.
도 7a, 7b, 7c, 및 7d는 디바이스(600)에서 사용될 수 있는 것과 같은, 기판에서의 통신 공동을 제조하기 위한 공정의 단계들의 실시예들의 단면도들을 예시한다. 도 7a는 기판(308)과 동일한 재료로 만들어질 수 있는 기판(702)을 포함하는 구조체(700A)의 일 실시예의 단면도를 예시한다. 탈이온수를 사용하는 것을 포함할 수 있는 것과 같이, 기판(702)이 세정될 수 있다.
도 7b는 공동(602)이 구조체(700A)에 형성된 후의 구조체(700A)를 포함하는 구조체(700B)의 일 실시예의 단면도를 예시한다. 공동(602)은, 예를 들어 기판(702)의 표면상에 노출되는 공동(602)의 풋프린트를 남기기 위해, 기판(702)상에 PR을 패터닝함으로써 형성될 수 있다. PR에서의 개구들은 PR을 패터닝할 수 있는 것과 같이 리소그래피를 사용하여 생성될 수 있다. 기판(702)의 부분들은, 예를 들어 습식 에칭 공정을 사용하여 제거될 수 있다. 이후, PR은 에칭 후에 제거될 수 있다.
도 7c는 전도성 재료(706)가 공동(602)을 코팅하도록 위치된 후의 구조체(700B)를 포함하는 구조체(700C)의 일 실시예의 단면도를 예시한다. 전도성 재료(706)는 구리, 금, 니켈, 알루미늄, 또 다른 전도성 재료, 또는 이들의 조합을 포함할 수 있다. 전도성 재료(604)는 스퍼터링 퇴적 공정을 사용하여 위치될 수 있다. 전도성 재료(604)는 공동(704)에서의 신호들에 대한 RF 차폐로서 작용할 수 있다.
도 7d는, 예를 들어 공동(602)을 완전히 둘러싸기 위해, 커버가 부착된 후의 구조체(700C)를 포함하는 구조체(700D)의 일 실시예의 단면도를 예시한다. 예시된 커버는 그 안에 형성된 안테나들(314 및 316), 그 상에 형상된 패드들(716), 및 그 상에 형성된 전도성 재료(713)를 갖는 커버 재료(710)를 포함한다. 도 8a, 8b, 8c, 8d, 8e, 8f, 및 8g는 공동(602)을 위한 커버를 만들기 위한 공정의 단계들의 일 실시예의 단면도들을 예시한다. 커버는 개별적으로 제조된 다음 구조체(700C)에 부착되어 구조체(700D)를 생성할 수 있다. 커버는, 예를 들어, 은-대-은 본딩과 같은 금속-대-금속 본딩 공정, 또는 본 명세서의 다른 곳에서 논의된 바와 같은 접착제(예를 들어, 전도성 접착제) 본딩 공정을 사용하여 부착될 수 있다.
도 8a는 전도성 재료(712)로 코팅된 커버 재료(710)(예를 들어, 무엇보다도 실리콘 또는 유리)를 예시한다. 전도성 재료(712)는 구리, 니켈, 금, 알루미늄, 다른 전도성 재료, 이들의 조합, 또는 그와 유사한 것을 포함할 수 있다. 전도성 재료(712)는 커버 재료(710)상에 스퍼터링될 수 있다.
도 8b는, 예를 들어 패터닝된 전도성 재료(713)를 형성하기 위해, 안테나가 위치될 위치들 위에 걸쳐 전도성 재료를 제거하도록 전도성 재료(712)가 패터닝된 후의 구조체(800A)를 포함하는 구조체(800B)의 일 실시예의 단면도를 예시한다. 전도성 재료(712)는, 예를 들어 제거될 전도성 재료(712)를 노출시키기 위해, 전도성 재료(712)상에 PR을 패터닝함으로써 제거될 수 있다. PR은 현상될 수 있고, 노출된 전도성 재료(712)는, 예를 들어, 습식 에칭 공정을 사용하여 제거될 수 있다. 이후, PR이 제거될 수 있다.
도 8c는 커버 재료(710)의 노출된 부분들에 구멍들(714)이 형성된 후의 구조체(800B)를 포함하는 구조체(800C)의 일 실시예의 단면도를 예시한다. 구멍들(714)은 형성될 안테나들(314 및 316)을 위한 위치들을 정의한다. 하나 이상의 실시예에서, 구멍들(714)은 패터닝된 전도성 재료(713) 및 커버 재료(710)의 노출된 부분들상에 PR을 패터닝함으로써 형성될 수 있다. 패터닝된 PR 재료에서의 개구들은 구멍들(714)이 형성될 위치들에 대응할 수 있다. 이후, 구멍들(714)은, 예를 들어 RIE 공정과 같은 습식 에칭 공정을 사용하여, 커버 재료(710)의 부분들을 제거함으로써 형성된다. 하나 이상의 실시예에서, 구멍(714)은 기계적 드릴링 및/또는 레이저 절제(laser ablation) 공정을 사용하여 형성될 수 있다.
도 8d는 안테나들(314 및 316)이 커버 재료(710)에 형성된 후의 구조체(800C)를 포함하는 구조체(800D)의 일 실시예의 단면도를 예시한다. 안테나들(314 및 316)은 구멍들(714)을 전도성 재료로 채우기 위한 무전해 및 전해 도금 공정을 사용하여 형성될 수 있다.
도 8e는 전도성 콘택트들(716)이 안테나들(314 및 316)과 접촉하여 형성된 후의 구조체(800D)를 포함하는 구조체(800E)의 일 실시예의 단면도를 예시한다. 콘택트들(716)은 패터닝된 전도성 재료(713) 및 커버 재료(710)의 노출된 부분들 및 안테나들(314 및 316)의 노출된 부분들상에 PR을 패터닝함으로써 형성될 수 있다. PR을 현상한 후에, 콘택트들(716)은 무전해 및 전해 공정들을 사용하여 형성될 수 있다.
도 8f는, 예를 들어 안테나들(314 및 316)의 일부분을 노출시키기 위해, 패터닝된 전도성 재료(710)의 일부분이 제거된 후의 구조체(800E)를 포함하는 구조체(800F)의 일 실시예의 단면도를 예시한다. 안테나들(314 및 316)을 노출시키기 위해, 커버 재료(710)의 하부 측(718)이, 예를 들어, 패터닝된 전도성 재료(713)가 제거될 위치들을 정의하기 위해, PR로 패터닝될 수 있다. PR은 현상되고 습식 에칭이 커버 재료(710)의 노출된 부분들을 제거한다. 이후, PR이 제거될 수 있다.
도 8g는, 전도성 재료(718)(예를 들어, 구리, 니켈, 금, 알루미늄, 다른 전도성 재료, 또는 이들의 조합)가 예를 들어 안테나들(314 및 316)을 연장하기 위해 안테나들(316 및 314)상에 형성되어, 구조체(800G)(때때로 커버로 지칭됨)가 구조체(700C)에 부착될 때, 예를 들어 안테나들(314 및 316)을 공동(602)에서의 공기에 노출시키도록 안테나들(314 및 316)이 공동(602) 내로 연장된 후의 구조체(800F)를 포함하는 구조체(800G)의 일 실시예의 단면도를 예시한다.
공동 위에 걸쳐 커버를 부착하기 위해, UV 활성화되는 접착제가 커버 재료(710)상에 위치될 수 있다. 커버 재료(710)는 먼저 슬라이드상에 접착제를 위치시킨 다음에 커버 재료를 코팅된 슬라이드에 접촉시킴으로써 UV 접착제로 코팅될 수 있다. 이러한 접촉은 기판(602)에 부착될 부분들에서의 커버 재료에 UV 접착제를 전달한다. 이후, 커버는 구조체(700C)와 정렬되고, (예를 들어, 기점들을 사용함으로써) 구조체(700C)상에 위치되고, UV 접착제를 경화시키고 커버를 구조체(700C)에 부착하는 UV 복사에 노출된다.
구조체(700D)는 기판(308)의 제조와 독립적으로 제조될 수 있다는 점에 유의한다. 기판(308)은 도 9에 도시된 것과 같은 공동(802)을 포함하도록 제조될 수 있다. 공동(308)은 구조체(700D)의 풋프린트와 일치하도록 크기 조정될 수 있다. 이전에 논의된 바와 같이, 하나 이상의 실시예에서, 고밀도 인터커넥트 구조체는 구조체(700D)상에 생성되거나 또는 독립적으로 제조되고 구조체(700D)에 부착될 수 있다. 이후, 결과적인 구조체는, 예를 들어 그 예가 도 6에 도시된 디바이스를 생성하기 위해, 공동(802)에 위치되고 처리될 수 있다.
도 9는, 예로서, 시스템(900)의 일 실시예의 논리 블록도를 예시한다. 하나 이상의 실시예에서, 시스템(900)은 본 명세서에서 논의된 바와 같은 인터커넥트 구조체(예를 들어, 고밀도 인터커넥트 구조체) 및/또는 통신 공동을 포함할 수 있는 하나 이상의 컴포넌트를 포함한다.
하나 이상의 실시예에서, 프로세서(910)는 하나 이상의 프로세싱 코어(912 및 912N)를 갖고, 여기서 (912N)은 프로세서(910) 내부의 N번째 프로세서 코어를 나타내고, 여기서 N은 양의 정수이다. 하나 이상의 실시예에서, 시스템(900)은 (910 및 905)를 포함하는 다중 프로세서를 포함하고, 여기서 프로세서(905)는 프로세서(910)의 로직과 유사하거나 동일한 로직을 갖는다. 일부 실시예들에서, 프로세싱 코어(912)는 명령어들을 페치하는 프리페치(pre-fetch) 로직, 명령어들을 디코딩하는 디코드 로직, 명령어들을 실행하는 실행 로직 및 이와 유사한 것을 포함하지만, 이들로만 제한되지는 않는다. 일부 실시예들에서, 프로세서(910)는 시스템(900)에 대한 명령어들 및/또는 데이터를 캐시하는 캐시 메모리(916)를 갖는다. 캐시 메모리(916)는 캐시 메모리의 하나 이상의 레벨을 포함하는 계층적 구조로 조직화될 수 있다.
일부 실시예들에서, 프로세서(910)는 프로세서(910)가 휘발성 메모리(932) 및/또는 비휘발성 메모리(934)를 포함하는 메모리(930)에 액세스하고 그 메모리와 통신할 수 있게 하는 기능들을 수행하도록 동작 가능한 메모리 제어기(914)를 포함한다. 일부 실시예들에서, 프로세서(910)는 메모리(930) 및 칩셋(920)과 결합된다. 프로세서(910)는 무선 신호들을 송신 및/또는 수신하도록 구성된 임의의 디바이스와 통신하기 위해 무선 안테나(978)에 또한 결합될 수 있다. 하나 이상의 실시예에서, 무선 안테나 인터페이스(978)는 IEEE 802.11 표준 및 그의 관련 패밀리, HPAV(Home Plug AV), UWB(Ultra Wide Band), 블루투스, WiMax, 또는 임의의 형태의 무선 통신 프로토콜 - 이들로만 제한되지는 않음 - 에 따라 동작한다.
일부 실시예들에서, 휘발성 메모리(932)는 SDRAM(Synchronous Dynamic Random Access Memory), DRAM(Dynamic Random Access Memory), RDRAM(RAMBUS Dynamic Random Access Memory), 및/또는 임의의 다른 유형의 랜덤 액세스 메모리 디바이스를 포함하지만, 이들로만 제한되지는 않는다. 비휘발성 메모리(934)는 플래시 메모리, PCM(phase change memory), ROM(read-only memory), EEPROM(electrically erasable programmable read-only memory), 또는 임의의 다른 유형의 비휘발성 메모리 디바이스를 포함하지만, 이들로만 제한되지는 않는다.
메모리(930)는 프로세서(910)에 의해 실행될 정보 및 명령어들을 저장한다. 하나 이상의 실시예에서, 메모리(930)는 프로세서(910)가 명령어들을 실행하고 있는 동안 임시 변수들 또는 다른 중간 정보를 또한 저장할 수 있다. 예시된 실시예에서, 칩셋(920)은 포인트-투-포인트(PtP 또는 P-P) 인터페이스들(917 및 922)을 통해 프로세서(910)와 접속한다. 칩셋(920)은 프로세서(910)가 시스템(900) 내의 다른 요소들에 접속할 수 있게 한다. 본 발명의 일부 실시예들에서, 인터페이스들(917 및 922)은 인텔®QPI(QuickPath Interconnect) 또는 그와 유사한 것과 같은 PtP 통신 프로토콜에 따라 동작한다. 다른 실시예들에서, 상이한 인터커넥트가 사용될 수 있다.
일부 실시예들에서, 칩셋(920)은 프로세서(910, 905N), 디스플레이 디바이스(940), 및 다른 디바이스들과 통신하도록 동작 가능하다. 칩셋(920)은 무선 신호들을 송신 및/또는 수신하도록 구성된 임의의 디바이스와 통신하기 위해 무선 안테나(978)에 또한 결합될 수 있다.
칩셋(920)은 인터페이스(926)를 통해 디스플레이 디바이스(940)에 접속한다. 디스플레이(940)는, 예를 들어, LCD(liquid crystal display), 플라스마 디스플레이, CRT(cathode ray tube) 디스플레이, 또는 임의의 다른 형태의 시각적 디스플레이 디바이스일 수 있다. 본 발명의 일부 실시예들에서, 프로세서(910) 및 칩셋(920)은 단일 SOC에 병합된다. 또한, 칩셋(920)은 다양한 요소들(974, 960, 962, 964, 및 966)을 인터커넥트하는 하나 이상의 버스(950, 955)에 접속된다. 버스들(950 및 955)은 버스 브리지(972)를 통해 함께 인터커넥트될 수 있다. 일 실시예에서, 칩셋(920)은 인터페이스(924 및/또는 904) 등을 통해 비휘발성 메모리(960), 대용량 저장 디바이스(들)(962), 키보드/마우스(964), 및 네트워크 인터페이스(966)와 결합한다.
하나 이상의 실시예에서, 대용량 저장 디바이스(962)는 솔리드 스테이트 드라이브, 하드 디스크 드라이브, 범용 직렬 버스 플래시 메모리 드라이브, 또는 임의의 다른 형태의 컴퓨터 데이터 저장 매체를 포함하지만, 이들로만 제한되지는 않는다. 하나 이상의 실시예에서, 네트워크 인터페이스(966)는 이더넷 인터페이스, USB(universal serial bus) 인터페이스, PCI(Peripheral Component Interconnect) Express 인터페이스, 무선 인터페이스 및/또는 임의의 다른 적당한 유형의 인터페이스를 포함하지만 이들로만 제한되지는 않는 임의의 유형의 공지된 네트워크 인터페이스 표준에 의해 구현된다. 일 실시예에서, 무선 인터페이스는 IEEE 802.11 표준 및 그의 관련 패밀리, HPAV(Home Plug AV), UWB(Ultra Wide Band), 블루투스, WiMax, 또는 임의의 형태의 무선 통신 프로토콜 - 이들로만 제한되지는 않음 - 에 따라 동작한다.
도 9에 도시된 컴포넌트들이 시스템(900) 내의 별개의 블록들로서 묘사되어 있지만, 이들 블록들 중 일부에 의해 수행되는 기능들은 단일 반도체 회로 내에 통합될 수 있거나 또는 2개 이상의 별도의 집적 회로를 이용하여 구현될 수 있다. 예를 들어, 캐시 메모리(916)가 프로세서(910) 내의 별개의 블록으로서 묘사되지만, 캐시 메모리(916)(또는 916의 선택된 양태들)가 프로세서 코어(912)에 통합될 수 있다.
예들 및 주들
본 발명 대상은 여러 예들을 통해 기술될 수 있다.
실시예 1은, 그 안에 제1 인터커넥트 라우팅을 갖는 기판 - 제1 인터커넥트 라우팅은 제1 밀도를 포함함 -, 기판에 내장된 인터커넥트 구조체 -인터커넥트 구조체는 그 안의 제2 인터커넥트 라우팅을 포함하고 또한 그 안에 형성된 공동을 포함하고, 제2 인터커넥트 라우팅은 제2 밀도를 포함하고, 제1 밀도는 제2 밀도보다 작음 -, 공동에 노출된 제1 및 제2 안테나들, 및 제1 다이 및 제2 다이 - 제1 및 제2 다이들은 제1 인터커넥트 라우팅에 전기적으로 접속되고 또한 제2 인터커넥트 라우팅을 통해 서로 전기적으로 접속되고, 제1 다이는 제1 안테나에 전기적으로 접속되고, 제2 다이는 제2 안테나에 전기적으로 접속됨 - 를 포함하는 디바이스를 포함할 수 있다.
예 2에서, 예 1은 제1 및 제2 안테나들이 공동에서의 공기에 노출되는 것을 추가로 포함할 수 있다.
예 3에서, 예 1-2 중 적어도 하나는, 공동이 제1 및 제2 안테나들에 대한 무선 주파수 차폐를 형성하도록 전도성 재료로 코팅되는 것을 추가로 포함할 수 있다.
예 4에서, 예 1-3 중 적어도 하나는 공동이 인터커넥트 구조체의 제2 인터커넥트 라우팅 위에 위치되는 것을 추가로 포함할 수 있다.
예 5에서, 예 1-3 중 적어도 하나는, 공동이 인터커넥트 구조체의 제2 인터커넥트 라우팅 옆에 위치되는 것을 추가로 포함할 수 있다.
예 6에서, 예 1-3 및 5 중 적어도 하나는, 공동이 인터커넥트 구조체의 제2 인터커넥트 라우팅의 옆과 아래에 위치되는 것을 추가로 포함할 수 있다.
예 7에서, 예 1-6 중 적어도 하나는, 인터커넥트 구조체가 공동의 적어도 일부분을 형성하는 유리 또는 실리콘 커버를 추가로 포함하는 것을 추가로 포함할 수 있다.
예 8에서, 예 7은 커버가 제1 및 제2 안테나들 위에 걸쳐 위치되는 것을 추가로 포함할 수 있다.
예 9에서, 방법은 기판에 제1 및 제2 안테나들을 형성하는 단계, 기판 위에 걸쳐 교번하는 전도성 재료 층들 및 층간 유전체 층들을 구축하는 단계 - 교번하는 전도성 재료 층들 및 층간 유전체 층들은 그 안에 인터커넥트 라우팅을 포함함 -, 및 제1 및 제2 안테나들 주위에 그리고 그 아래에서 기판에 제1 공동을 형성하는 단계를 포함할 수 있다.
예 10에서, 예 9는 제1 및 제2 안테나들에 대한 무선 주파수 신호 차폐를 형성하기 위해서 제1 전도성 재료로 기판을 코팅하는 단계를 추가로 포함할 수 있다.
예 11에서, 예 9 또는 예 10 중 적어도 하나는 커버 재료를 그 안에 리세스를 포함하도록 커버 재료를 성형하는 단계, 커버 재료를 제2 전도성 재료로 코팅하는 단계, 및 커버 재료를 제1 공동 위에 걸쳐 부착하여 리세스 및 제1 공동이 더 큰 통신 공동을 형성하기 위해 정렬되도록 하는 단계를 추가로 포함할 수 있다.
예 12에서, 예 9-11 중 적어도 하나는 커버 재료를 부착하기 전에 제1 공동 위에 걸쳐 교번하는 전도성 재료 층들 및 층간 유전체 층들의 유전체 재료를 제거하는 단계를 추가로 포함할 수 있고, 커버 재료를 성형하는 것은 커버 재료를 성형하여 제거된 유전체 재료의 형상에 부합하도록 하는 것을 포함한다.
예 13에서, 예 9-12 중 적어도 하나는, 기판에 제1 및 제2 안테나들을 형성하는 단계가 기판상의 유전체 재료의 일부분을 제거하는 단계, 제1 및 제2 안테나들의 형상과 크기와 일치하도록 성형되고 크기가 정해지는 제각기 리세스들을 형성하는 단계, 및 제3 전도성 재료로 리세스들을 채우는 단계를 포함하는 것을 추가로 포함할 수 있다.
예 14에서, 예 9-13 중 적어도 하나는, 기판에 제1 공동을 형성하는 단계가 제1 공동 위에 걸친 교번하는 전도성 재료 층들 및 층간 유전체 층들의 유전체 재료가 제거된 후에 교번하는 전도성 재료 층들 및 층간 유전체 층들의 풋프린트 외부에 제1 공동을 형성하는 단계를 포함하는 것을 추가로 포함할 수 있다.
예 15에서, 예 9-14 중 적어도 하나는, 제2 전도성 재료로 커버 재료를 코팅하는 단계가 커버 재료가 코팅되지 않은 제1 공동 위에 걸쳐 부착된 후에 제1 공동에 대향하게 될 커버 재료의 측면을 남기기 위해서 커버 재료를 코팅하는 단계를 포함하고, 및 커버 재료를 성형하는 단계가 코팅되지 않은 측면을 통해 커버 재료 내에 리세스를 에칭하는 단계를 포함하는 것을 추가로 포함할 수 있다.
예 16에서, 예 15는, 제1, 제2, 및 제3 전도성 재료들이 구리, 금, 및 니켈 중 적어도 하나를 포함하는 것을 추가로 포함할 수 있다.
예 17에서, 예 9-16 중 적어도 하나는 인터커넥트 라우팅에서의 인터커넥트들의 밀도가 듀얼 다마신 공정에서의 라우팅의 밀도와 일치하는 것을 추가로 포함할 수 있다.
예 18은, 그 안에 형성된 제1 공동을 갖는 기판, 공동에서 노출되고 공동에 의해 둘러싸인 제1 및 제2 안테나들, 및 기판에 형성된 인터커넥트 구조체 - 인터커넥트 구조체는 교번하는 전도성 재료 층들 및 층간 유전체 층들을 포함함 -를 포함하는 디바이스를 포함할 수 있다.
예 19에서, 예 18은, 인터커넥트 구조체에서의 인터커넥트들의 밀도가 듀얼 다마신 공정을 이용하여 생성되는 인터커넥트들의 밀도와 일치하는 것을 추가로 포함할 수 있다.
예 20에서, 예 18 또는 예 19 중 적어도 하나는, 제1 및 제2 안테나들이 공동에서의 공기에 노출되는 것을 추가로 포함할 수 있다.
예 21에서, 예 18-20 중 적어도 하나는, 공동이 제1 및 제2 안테나들에 대한 무선 주파수 차폐를 형성하도록 전도성 재료로 코팅되는 것을 추가로 포함할 수 있다.
예 22에서, 예 18-21 중 적어도 하나는 공동이 인터커넥트 구조체의 인터커넥트들 위에 위치되는 것을 추가로 포함할 수 있다.
예 23에서, 예 18-21 중 적어도 하나는 공동이가 인터커넥트 구조체의 인터커넥트들과 함께 위치되는 것을 추가로 포함할 수 있다.
예 24에서, 예 18-21 및 23 중 적어도 하나는, 공동이 인터커넥트 구조체의 인터커넥트들 옆과 아래에 위치되는 것을 추가로 포함할 수 있다.
예 25에서, 예 18-24 중 적어도 하나는 공동의 적어도 일부분을 형성하는 유리 또는 실리콘 커버를 추가로 포함할 수 있다.
예 26에서, 예 25는, 커버가 제1 및 제2 안테나들 위에 걸쳐 위치되는 것을 추가로 포함할 수 있다.
예 27에서, 예 18-26 중 적어도 하나는, 공동이 기판에 형성된 복수의 공동 중 하나인 것을 추가로 포함할 수 있다.
예 28에서, 예 27은, 공동들 각각이 서로 전기적으로 격리되는 것을 추가로 포함할 수 있다.
예 29에서, 예 27 또는 예 28 중 적어도 하나는 제각기 공동들에서 노출된 제각기 제1 및 제2 안테나들을 추가로 포함할 수 있다.
이러한 비제한적인 예들 각각은 독자적으로 성립할 수 있거나, 다른 예들 중 하나 이상과 다양한 치환(permutation)들 또는 조합(combination)들로 결합될 수 있다.
위의 상세한 설명은 상세한 설명의 일부를 형성하는 첨부 도면들에 대한 참조들을 포함한다. 도면들은, 본 명세서에 논의되는 방법들, 장치들, 및 시스템들이 실시될 수 있는 특정 실시예들을, 예시적으로, 도시한다. 이러한 실시예들은 또한 "예들"로서 본 명세서에서 언급된다. 이러한 예들은 도시되거나 설명된 것 이외의 요소들을 포함할 수 있다. 그러나, 본 발명자들은 도시되거나 설명된 요소들만이 제공되는 예들을 또한 고려한다. 더욱이, 본 발명자들은, 특정한 예(또는 그것의 하나 이상의 양태)에 대한, 또는 본 명세서에 도시되거나 설명된 다른 예들(또는 그것의 하나 이상의 양태)에 대한, 도시되거나 설명된 그 요소들(또는 그것의 하나 이상의 양태)의 임의의 조합 혹은 치환을 사용하는 예들을 또한 고려한다.
본 문서에서, 단수형("a" 또는 "an") 용어는, 특허 문서에서 일반적인 것처럼, "적어도 하나" 또는 "하나 이상"의 임의의 다른 사례들 또는 사용과는 독립적으로, 하나 또는 하나보다 많은 것을 포함하기 위해 사용된다. 본 문서에서, "또는"이라는 용어는, 달리 명시되지 않으면, 비배타적인 것을 지칭하도록, 또는 "A 또는 B"가 "B가 아니라 A", "A가 아니라 B", 및 "A 및 B"를 포함하도록 사용된다. 본 문서에서, 용어 "포함하는(including)" 및 "여기서(in which)"는 제각기 용어들 "포함하는(comprising)" 및 "여기서(wherein)"의 평이한 한글 등가물로서 사용된다. 또한, 이하의 청구항들에서, 용어 "포함하는(including)" 및 "포함하는(comprising)"은 제한이 없는데, 즉, 청구항에서 그러한 용어 이후에 나열되는 요소들에 추가하여 요소들을 포함하는 시스템, 디바이스, 물품, 조성, 조제, 또는 프로세스가 여전히 해당 청구항의 범위 내에 있는 것으로 간주된다. 더욱이, 이하의 청구항에서, 용어 "제1", "제2", 및 "제3" 등은 단순히 라벨(label)로서 사용되고, 그것들의 대상에 수치적 요건을 부여하기 위해 의도된 것은 아니다.
위 설명은 제한적인 것으로가 아니라 예시적인 것으로 의도된다. 예를 들어, 위에 설명된 예들(또는 그것의 하나 이상의 양태)은 서로 조합하여 사용될 수 있다. 위 설명을 검토하면 다른 실시예들이 관련 기술 분야에서의 통상의 기술자에 의해서 그런 것처럼 사용될 수 있다. 요약서는 독자가 기술적 개시의 본질을 빠르게 확인할 수 있도록 하기 위해 제공된다. 그것은 청구항들의 범위 또는 의미를 해석하거나 제한하기 위해 이용되지는 않을 것이라는 이해하에 제시된다. 또한, 위 상세한 설명에서는, 본 개시 내용을 간소화하기 위해 다양한 특징들이 함께 그룹화될 수 있다. 이것은 청구되지 않은 개시된 특징이 임의의 청구항에 필수적임을 의도하는 것으로서 해석하지 말아야 한다. 오히려, 창의적인 주제는 특정한 개시된 실시예의 모든 특징들보다 적은 것에 있을 수 있다. 따라서, 이하의 청구항들은 예들 또는 실시예들로서 상세한 설명에 이로써 통합되고, 각각의 청구항은 그 자체가 별도의 실시예로서 성립하며, 이런 실시예들은 다양한 조합들 또는 순열들로 서로 조합될 수 있다는 점이 고려된다. 본 발명의 범위는, 첨부된 청구항들에게 권리가 주어지는 균등물들의 전체 범위와 함께, 이러한 청구항들을 참조하여 결정되어야 한다.

Claims (29)

  1. 디바이스로서:
    그 안에 제1 인터커넥트 라우팅을 갖는 기판 - 상기 제1 인터커넥트 라우팅은 제1 밀도를 포함함 -;
    상기 기판에 내장된 인터커넥트 구조체 - 상기 인터커넥트 구조체는 그 안에 제2 인터커넥트 라우팅을 포함하고 그안에 형성된 공동을 포함하고, 상기 제2 인터커넥트 라우팅은 제2 밀도를 포함하고, 상기 제1 밀도는 상기 제2 밀도보다 작음 -;
    상기 공동에 노출되는 제1 및 제2 안테나들; 및
    제1 다이 및 제2 다이 - 상기 제1 및 제2 다이들은 상기 제1 인터커넥트 라우팅에 전기적으로 접속되고 또한 상기 제2 인터커넥트 라우팅을 통해 서로 전기적으로 접속되고, 상기 제1 다이는 상기 제1 안테나에 전기적으로 접속되고 상기 제2 다이는 상기 제2 안테나에 전기적으로 접속됨 - 를 포함하는 디바이스.
  2. 제1항에 있어서, 상기 제1 및 제2 안테나들은 상기 공동에서의 공기에 노출되는 디바이스.
  3. 제1항에 있어서, 상기 공동은 상기 제1 및 제2 안테나들에 대한 무선 주파수 차폐를 형성하기 위해 전도성 재료로 코팅되는 디바이스.
  4. 제1항에 있어서, 상기 공동은 상기 인터커넥트 구조체의 상기 제2 인터커넥트 라우팅 위에 위치되는 디바이스.
  5. 제1항에 있어서, 상기 공동은 상기 인터커넥트 구조체의 상기 제2 인터커넥트 라우팅 옆에 위치되는 디바이스.
  6. 제1항에 있어서, 상기 공동은 상기 인터커넥트 구조체의 상기 제2 인터커넥트 라우팅의 옆과 아래에 위치되는 디바이스.
  7. 제1항에 있어서, 상기 인터커넥트 구조체는 상기 공동의 적어도 일부분을 형성하는 유리 또는 실리콘 커버를 추가로 포함하는 디바이스.
  8. 제7항에 있어서, 상기 커버는 상기 제1 및 제2 안테나들 위에 걸쳐 위치되는 디바이스.
  9. 방법으로서:
    기판에 제1 및 제2 안테나들을 형성하는 단계;
    상기 기판 위에 걸쳐 교번하는 전도성 재료 층들 및 층간 유전체 층들을 구축하는 단계 - 상기 교번하는 전도성 재료 층들 및 층간 유전체 층들은 그 안에 인터커넥트 라우팅을 포함함 -; 및
    상기 제1 및 제2 안테나들 주위에 그리고 그 아래에, 상기 기판에 제1 공동을 형성하는 단계를 포함하는 방법.
  10. 제9항에 있어서, 상기 제1 및 제2 안테나들에 대한 무선 주파수 신호 차폐를 형성하도록 상기 기판을 제1 전도성 재료로 코팅하는 단계를 추가로 포함하는 방법.
  11. 제10항에 있어서,
    그 안에 리세스를 포함하도록 커버 재료를 성형하는 단계;
    상기 커버 재료를 제2 전도성 재료로 코팅하는 단계; 및
    상기 제1 공동 위에 걸쳐 상기 커버 재료를 부착하여 상기 리세스 및 상기 제1 공동이 정렬되어 더 큰 통신 공동을 형성하도록 하는 단계를 추가로 포함하는 방법.
  12. 제11항에 있어서,
    상기 커버 재료를 부착하기 전에 상기 제1 공동 위에 걸쳐 상기 교번하는 전도성 재료 층들 및 층간 유전체 층들의 유전체 재료를 제거하는 단계를 추가로 포함하고, 상기 커버 재료를 성형하는 단계는 상기 제거된 유전체 재료의 형상에 부합하도록 상기 커버 재료를 성형하는 단계를 포함하는 방법.
  13. 제12항에 있어서, 상기 기판에 상기 제1 및 제2 안테나들을 형성하는 단계는:
    상기 기판상의 유전체 재료의 일부분을 제거하는 단계;
    상기 제1 및 제2 안테나들의 형상과 크기와 일치하도록 성형되고 크기가 정해지는 제각기 리세스들을 형성하는 단계; 및
    상기 리세스들을 제3 전도성 재료로 채우는 단계를 포함하는 방법.
  14. 제13항에 있어서, 상기 기판에 상기 제1 공동을 형성하는 단계는 상기 제1 공동 위에 걸친 상기 교번하는 전도성 재료 층들 및 층간 유전체 층들의 유전체 재료가 제거된 후에, 상기 교번하는 전도성 재료 층들 및 층간 유전체 층들의 풋프린트 외부에 상기 제1 공동을 형성하는 단계를 포함하는 방법.
  15. 제14항에 있어서, 상기 커버 재료를 제2 전도성 재료로 코팅하는 단계는 상기 커버 재료가 코팅되지 않은 상기 제1 공동 위에 걸쳐 부착된 후에 상기 제1 공동에 대향하게 될 상기 커버 재료의 측면을 남기도록 상기 커버 재료를 코팅하는 단계를 포함하고, 상기 커버 재료를 성형하는 단계는 상기 코팅되지 않은 측면을 통해 상기 커버 재료에 리세스를 에칭하는 단계를 포함하는 방법.
  16. 제15항에 있어서, 상기 제1, 제2 및 제3 전도성 재료들은 구리, 금, 및 니켈 중 적어도 하나를 포함하는 방법.
  17. 제16항에 있어서, 상기 인터커넥트 라우팅에서의 인터커넥트들의 밀도는 듀얼 다마신 공정에서의 라우팅의 밀도와 일치하는 방법.
  18. 디바이스로서:
    그 안에 형성된 제1 공동을 갖는 기판;
    상기 공동에 노출되고 그에 의해 둘러싸이는 제1 및 제2 안테나들; 및
    상기 기판에 형성되는 인터커넥트 구조체 - 상기 인터커넥트 구조체는 교번하는 전도성 재료 층들 및 층간 유전체 층들을 포함함 - 를 포함하는 디바이스.
  19. 제18항에 있어서, 상기 인터커넥트 구조체에서의 인터커넥트들의 밀도는 듀얼 다마신 공정을 이용하여 생성되는 인터커넥트들의 밀도와 일치하는 디바이스.
  20. 제18항에 있어서, 상기 제1 및 제2 안테나들은 상기 공동에서의 공기에 노출되는 디바이스.
  21. 제18항에 있어서, 상기 공동은 상기 제1 및 제2 안테나들에 대한 무선 주파수 차폐를 형성하기 위해 전도성 재료로 코팅되는 디바이스.
  22. 제18항에 있어서, 상기 공동은 상기 인터커넥트 구조체의 인터커넥트들 위에 위치되는 디바이스.
  23. 제18항에 있어서, 상기 공동은 상기 인터커넥트 구조체의 인터커넥트들 옆에 위치되는 디바이스.
  24. 제18항에 있어서, 상기 공동은 상기 인터커넥트 구조체의 인터커넥트들 옆에 그리고 그 아래에 위치되는 디바이스.
  25. 제18항에 있어서, 상기 공동의 적어도 일부분을 형성하는 유리 또는 실리콘 커버를 추가로 포함하는 디바이스.
  26. 제25항에 있어서, 상기 커버는 상기 제1 및 제2 안테나들 위에 걸쳐 위치되는 디바이스.
  27. 제18항에 있어서, 상기 공동은 상기 기판에 형성된 복수의 공동 중 하나인 디바이스.
  28. 제27항에 있어서, 상기 공동들 각각은 서로 전기적으로 분리되는 디바이스.
  29. 제28항에 있어서, 제각기 공동들에서 노출되는 제각기 제1 및 제2 안테나들을 추가로 포함하는 디바이스.
KR1020197005571A 2016-09-26 2016-09-26 내장된 통신 공동을 갖는 다이 KR102617831B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/053681 WO2018057026A1 (en) 2016-09-26 2016-09-26 Die with embedded communication cavity

Publications (2)

Publication Number Publication Date
KR20190047689A true KR20190047689A (ko) 2019-05-08
KR102617831B1 KR102617831B1 (ko) 2023-12-27

Family

ID=61689665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197005571A KR102617831B1 (ko) 2016-09-26 2016-09-26 내장된 통신 공동을 갖는 다이

Country Status (5)

Country Link
US (2) US11128029B2 (ko)
KR (1) KR102617831B1 (ko)
CN (1) CN109661725B (ko)
DE (1) DE112016007263T5 (ko)
WO (1) WO2018057026A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018057026A1 (en) 2016-09-26 2018-03-29 Nair Vijay K Die with embedded communication cavity
US20200212536A1 (en) * 2018-12-31 2020-07-02 Texas Instruments Incorporated Wireless communication device with antenna on package
US11901270B2 (en) * 2020-09-02 2024-02-13 Advanced Semiconductor Engineering, Inc. Semiconductor device package
FI20215481A1 (en) * 2021-04-26 2022-10-27 Teknologian Tutkimuskeskus Vtt Oy High frequency electrical module

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160141234A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising silicon bridge in photo imageable layer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119745B2 (en) * 2004-06-30 2006-10-10 International Business Machines Corporation Apparatus and method for constructing and packaging printed antenna devices
US7518229B2 (en) * 2006-08-03 2009-04-14 International Business Machines Corporation Versatile Si-based packaging with integrated passive components for mmWave applications
US7692590B2 (en) * 2008-02-20 2010-04-06 International Business Machines Corporation Radio frequency (RF) integrated circuit (IC) packages with integrated aperture-coupled patch antenna(s)
US8064224B2 (en) 2008-03-31 2011-11-22 Intel Corporation Microelectronic package containing silicon patches for high density interconnects, and method of manufacturing same
US8384596B2 (en) * 2008-06-19 2013-02-26 Broadcom Corporation Method and system for inter-chip communication via integrated circuit package antennas
JP5641202B2 (ja) * 2010-06-07 2014-12-17 ソニー株式会社 インターポーザ、モジュールおよびこれを備えた電子機器
US8633858B2 (en) * 2010-01-29 2014-01-21 E I Du Pont De Nemours And Company Method of manufacturing high frequency receiving and/or transmitting devices from low temperature co-fired ceramic materials and devices made therefrom
US9386688B2 (en) * 2010-11-12 2016-07-05 Freescale Semiconductor, Inc. Integrated antenna package
US8816906B2 (en) * 2011-05-05 2014-08-26 Intel Corporation Chip packages including through-silicon via dice with vertically inegrated phased-array antennas and low-frequency and power delivery substrates
US9798968B2 (en) * 2013-01-18 2017-10-24 Féinics Amatech Teoranta Smartcard with coupling frame and method of increasing activation distance of a transponder chip module
US9054078B2 (en) * 2012-02-08 2015-06-09 Sony Corporation Signal processing device
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
US8890628B2 (en) 2012-08-31 2014-11-18 Intel Corporation Ultra slim RF package for ultrabooks and smart phones
US9136236B2 (en) * 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US9349703B2 (en) 2013-09-25 2016-05-24 Intel Corporation Method for making high density substrate interconnect using inkjet printing
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
CN104952838B (zh) * 2014-03-26 2019-09-17 英特尔公司 局部高密度基底布线
US10103447B2 (en) * 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9620464B2 (en) * 2014-08-13 2017-04-11 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
US10109604B2 (en) * 2015-03-30 2018-10-23 Sony Corporation Package with embedded electronic components and a waveguide cavity through the package cover, antenna apparatus including package, and method of manufacturing the same
US11335651B2 (en) * 2015-12-22 2022-05-17 Intel Corporation Microelectronic devices designed with compound semiconductor devices and integrated on an inter die fabric
WO2018004692A1 (en) * 2016-07-01 2018-01-04 Pietambaram Srinivas V Molded embedded bridge for enhanced emib applications
WO2018057025A1 (en) 2016-09-20 2018-03-29 Midrex Technologies, Inc. Methods and systems for increasing the carbon content of sponge iron in a reduction furnace
WO2018057026A1 (en) 2016-09-26 2018-03-29 Nair Vijay K Die with embedded communication cavity

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160141234A1 (en) * 2014-11-17 2016-05-19 Qualcomm Incorporated Integrated device package comprising silicon bridge in photo imageable layer

Also Published As

Publication number Publication date
US11128029B2 (en) 2021-09-21
US20210391638A1 (en) 2021-12-16
WO2018057026A1 (en) 2018-03-29
US20200021007A1 (en) 2020-01-16
DE112016007263T5 (de) 2019-06-06
US11978948B2 (en) 2024-05-07
KR102617831B1 (ko) 2023-12-27
CN109661725A (zh) 2019-04-19
CN109661725B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
US11978948B2 (en) Die with embedded communication cavity
TWI835382B (zh) 具有天線之半導體封裝體
EP3503171A1 (en) Embedded multi-die interconnect bridge packages with lithotgraphically formed bump pitches and methods of assembling same
US11239186B2 (en) Die with embedded communication cavity
CN110010548B (zh) 一种底部带焊盘的空腔结构制作方法
KR102613403B1 (ko) 상이한 두께들을 갖는 내장 다이들을 수용하는 패치
CN104377120A (zh) 利用投影图案化的具有嵌入式管芯的基板的制造及相关联的封装配置
US9684237B2 (en) Circuit board formation using organic substrates
TW201813032A (zh) 具有鈍化互連件的封裝體
CN101483149A (zh) 一种硅通孔互连结构的制备方法
CN111180423A (zh) 一种用于射频微系统垂直互联的混合基通孔微同轴结构及其制作方法
US10943887B2 (en) Staggered die stacking across heterogeneous modules
CN111403354A (zh) 一种完全塑封天线的封装结构的倒装工艺
US11227849B2 (en) Electroless-catalyst doped-mold materials for integrated-circuit die packaging architectures
US20120118618A1 (en) Printed circuit board and method for manufacturing the same
US20230086356A1 (en) Glass core substrate including buildups with different numbers of layers
CN115666002A (zh) 一种tgv基板表面加工及布线方法
CN110010499B (zh) 一种具有电磁屏蔽功能的射频芯片系统级封装工艺
CN111834235B (zh) 通孔填充方法及结构
JP2019068039A (ja) 受動電気コンポーネントを集積したパッケージオンパッケージの方法及び装置
US7049526B2 (en) Microvia structure and fabrication
US10134716B2 (en) Multi-package integrated circuit assembly with through-mold via
KR20230067984A (ko) 극미세 비아를 포함하는 다층 회로 기판의 제조 방법 및 이에 의해 제조된 다층 회로 기판
CN116190311A (zh) 一种重布线层的制备方法及封装结构
CN117476469A (zh) 玻璃封装基板的制作方法及玻璃封装基板、封装体

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant