CN116190311A - 一种重布线层的制备方法及封装结构 - Google Patents

一种重布线层的制备方法及封装结构 Download PDF

Info

Publication number
CN116190311A
CN116190311A CN202310122144.3A CN202310122144A CN116190311A CN 116190311 A CN116190311 A CN 116190311A CN 202310122144 A CN202310122144 A CN 202310122144A CN 116190311 A CN116190311 A CN 116190311A
Authority
CN
China
Prior art keywords
layer
opening
sputtering
photoresist
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310122144.3A
Other languages
English (en)
Inventor
尹佳山
周祖源
薛兴涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202310122144.3A priority Critical patent/CN116190311A/zh
Publication of CN116190311A publication Critical patent/CN116190311A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种重布线层的制备方法及封装结构，其制备方法是首先作业绝缘层，做出图案化的第一开孔，然后在第一开孔中填充导电层之后，通过平坦化工艺做出平坦的镶嵌式结构，在平整的镶嵌式结构表面形成溅射层，并在溅射层上作业光阻层，图案化光阻层形成第二开孔，且第二开孔的位置与平坦化后的导电层布设位置对应设置，在第二开孔中电镀金属，从而形成金属互联层，最后去除光阻层和被光阻层覆盖的溅射层，以形成重布线层。本发明最终形成的封装结构中通过电镀所形成的金属互联层的表面平整度更高，避免了传统封装工艺中光阻在较深的孔洞内残留，避免了后续电镀工艺过程异常的问题。

Description

一种重布线层的制备方法及封装结构
技术领域
本发明属于半导体封装技术领域，特别是涉及一种重布线层的制备方法及封装结构。
背景技术
晶圆级封装(WLP)是以晶圆为加工对象，对整个晶圆进行封装和测试，保护层可以黏结在晶圆的顶部或底部，然后连接电路，再将晶圆切割成单颗芯片。由于晶圆级封装具有尺寸小、高传输速度、高密度连接、加工速度快、成本低的优势，近年来发展迅速。
图1～图4是现有技术中提供的一种晶圆级封装结构中重布线层的制作方法，首先采用PI(聚酰亚胺)胶在载体的分解层上作业绝缘层，并对其图案化处理形成图案化的绝缘层，图案化的绝缘层包括若干个在分解层表面间隔排布的绝缘层，且相邻绝缘层之间形成有第一开孔，若干个第一开孔形成图案化的第一开孔；然后在得到的结构表面溅射溅射层，并在溅射层上作业光阻，并图形化光阻以形成第二开孔，第二开孔与第一开孔同轴设置，且第二开孔的孔径大于第一开孔的孔径；基于溅射层在第二开孔中电镀金属，以形成金属互联层；最后去除光阻和被光阻覆盖的溅射层，形成重布线层。但是，采用PI胶在载体上作业绝缘层时，当作业厚度比较大时，会存在涂胶均匀性差、开孔分辨率低的缺点，后来采用干膜来代替PI胶，并且能够形成较厚的绝缘层，即形成的第一开孔的深度较深，在光阻显影时，第一开孔的底部很容易残留光刻胶，会导致后续电镀工艺过程的异常，比如电镀不上或电镀形貌异常的缺陷。
因此，需要提供一种针对上述现有技术不足的改进技术方案。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种重布线层的制备方法及封装结构，用于解决现有技术中采用超厚干膜作业较厚的绝缘层时形成较深的孔洞，导致光阻显影时孔洞底部残留有光刻胶，使后续电镀工艺过程异常的问题。
为实现上述目的及其他相关目的，本发明提供一种重布线层的制备方法，所述制备方法包括以下步骤：
S1、提供载体，并于所述载体上形成分解层；
S2、于所述分解层上作业图案化的绝缘层，以形成第一开孔，所述第一开孔显露出所述分解层；
S3、于所述第一开孔处填充导电材料，形成导电层，所述导电层的顶端高出于所述绝缘层；
S4、对所述导电层执行平坦化工艺，使所述导电层与所述绝缘层形成平坦的镶嵌式结构；
S5、于所述镶嵌式结构的上表面形成溅射层，并于所述溅射层上作业光阻层，图案化所述光阻层以形成第二开孔，所述第二开孔显露出所述溅射层，且第二开孔的位置与平坦化后的所述导电层布设位置对应设置；
S6、基于所述溅射层在所述第二开孔中电镀金属，以形成金属互联层；
S7、去除图案化的所述光阻层和被所述光阻层覆盖的所述溅射层，以形成重布线层。
优选地，步骤S2中所述绝缘层的厚度与所述第一开孔的深度一致，且均为20μm～30μm。
优选地，步骤S3中所述导电材料为银浆材料或铜浆材料，填充所述导电材料的方法包括印刷法、化学镀法中的一种或组合。
优选地，步骤S4中所述平坦化工艺为研磨去除法或化学机械抛光法。
优选地，步骤S5中所述溅射层为Cu层和Ti层的叠层结构，且所述Cu层位于所述Ti层的上方。
优选地，步骤S7中去除图案化的所述光阻层的方法为采用槽式浸泡去胶液或单片旋转喷去胶液的方式，将光阻层剥离溶解在去胶液中进行去除。
优选地，步骤S7中去除被所述光阻层覆盖的所述溅射层的方法，包括以下步骤：先通过铜刻蚀液去除Cu层，再通过钛刻蚀液刻蚀掉Ti层。
本发明还提供一种封装结构，所述封装结构包括：
载体以及形成于所述载体上的分解层；
绝缘层，所述绝缘层间隔形成于所述分解层的表面，并形成间隔设置的第一开孔；
导电层，所述导电层形成于所述第一开孔中，所述导电层与所述绝缘层形成齐平的镶嵌式结构；
图案化的溅射层，图案化的所述溅射层包括若干个间隔设置的溅射层，所述溅射层形成于所述镶嵌式结构的表面，每个所述溅射层完全覆盖相对应的所述导电层，且部分覆盖位于所述导电层相邻两侧的所述绝缘层；
金属互联层，所述金属互联层形成于图案化的所述溅射层的表面；
优选地，所述第一开孔的深度为20μm～30μm。
优选地，所述溅射层为Cu层和Ti层的叠层结构，且所述Cu层位于所述Ti层的上方。
如上所述，本发明的重布线层的制备方法及封装结构，具有以下有益效果：
本发明提供的重布线层的制备方法是采用超厚干膜作业绝缘层，做出图案化的第一开孔，然后在第一开孔中填充导电层之后，通过平坦化工艺做出平坦的镶嵌式结构，在平整的镶嵌式结构表面形成溅射层，并在溅射层上作业光阻层，图案化光阻层形成第二开孔，且第二开孔的位置与平坦化后的导电层布设位置对应设置，在第二开孔中电镀金属，从而形成金属互联层，最后去除光阻层和被光阻层覆盖的溅射层，以形成重布线层；本发明的制备方法是先将超厚干膜形成的第一开孔平整化处理，然后在平整的表面做重布线层，最终形成的封装结构中通过电镀所形成的金属互联层的表面平整度更高，同时，避免了传统封装工艺中光阻在较深的孔洞内残留，避免了后续电镀工艺过程异常的问题。
附图说明
图1～4显示为现有技术中重布线层结构的制备方法各步骤所呈现的结构示意图。
图5显示为本发明的重布线层的制备方法的流程图。
图6～12显示为本发明的重布线层结构的制备方法中各步骤所呈现的结构示意图，其中，图12显示为本发明中封装结构的结构示意图。
元件标号说明
100 载体
200 分解层
300 绝缘层
301 第一开孔
302 导电层
400 溅射层
500 光阻层
501 第二开孔
600 金属互联层
700 重布线层
800 镶嵌式结构
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
参阅图1～图4为现有技术中制备重布线层的制作方法，参见图1，通常采用PI(聚酰亚胺)胶或干膜在载体100的分解层200上作业绝缘层300，并对其图案化处理形成图案化的绝缘层300，图案化的绝缘层300包括若干个在分解层200表面间隔排布的绝缘层300，且相邻绝缘层300之间形成有第一开孔301，若干个第一开孔301形成图案化的第一开孔301；参见图2，在图1中得到的结构表面溅射溅射层400，并在溅射层400上作业光阻层500，并图形化光阻层500以形成第二开孔501，第二开孔501与第一开孔301同轴设置，且第二开孔501的孔径大于第一开孔301的孔径；参见图3，基于溅射层400在第二开孔501中电镀金属，以形成金属互联层600；最后参见图4，去除光阻层500和被光阻层500覆盖的溅射层400，形成重布线层700。但由于采用PI胶作业形成绝缘层300时，会存在涂胶均匀性差、开孔分辨率低的缺点，所以采用超厚干膜来替代PI胶作业形成绝缘层300，进而形成较深的第一开孔301，在后续光阻显影时，第一开孔301中易残留光刻胶，导致电镀工艺过程异常。
发明人基于上述超厚干膜替代PI胶类绝缘结构的研究分析，提出一种重布线层的制备方法，参阅图5所示，本发明中重布线层的制备方法包括图5中的步骤S1～S7，本发明先将超厚干膜形成的第一开孔301平整化处理，然后在平整的表面做重布线层700，使得电镀金属所形成的金属互联层600的表面平整度更高，同时，避免了传统工艺中光阻在较深的孔洞内残留，避免了后续电镀工艺过程异常的问题。
参阅图6～图12，本发明提供一种重布线层的制备方法，该制备方法包括以下步骤：
S1、提供载体100，并于载体100上形成分解层200；
S2、于分解层200上作业图案化的绝缘层300，以形成第一开孔301，第一开孔301显露出分解层200；
S3、于第一开孔301处填充导电材料，形成导电层302，导电层302的顶端高出于绝缘层300；
S4、对导电层302执行平坦化工艺，使导电层302结构与绝缘层300形成平坦的镶嵌式结构800；
S5、于镶嵌式结构800的上表面形成溅射层400，并于溅射层400上作业光阻层500，图案化光阻层500以形成第二开孔501，第二开孔501显露出溅射层400，且第二开孔501的位置与平坦化后的导电层302布设位置对应设置；
S6、基于溅射层400在第二开孔501中电镀金属，以形成金属互联层600；
S7、去除图案化的光阻层500和被光阻层500覆盖的溅射层400，以形成重布线层700。
参阅图5和图6，首先进行步骤S1，提供载体100，并于载体100上形成分解层200。
其中，载体100为玻璃、硅片中的一种，分解层200形成于载体100的表面，分解层200可包括胶带及聚合物层中的一种，如分解层200可选用光热转换层，以便于后续工艺可基于光热转换层采用激光照射的方式对其进行加热，以使载体100自光热转换层处相互分离，提高操作便捷性。
参阅图5和图7，接着进行步骤S2，于分解层200上作业图案化的绝缘层300，以形成第一开孔301，第一开孔301显露出分解层200。
具体的，于分解层200上设置一层感光的绝缘层300，通过对感光的绝缘层300曝光、显影及固化的步骤，形成图案化的绝缘层300，以得到第一开孔301。
作为示例，绝缘层300的厚度与第一开孔301的深度一致，且均为20μm～30μm。
具体的，绝缘层300的厚度与第一开孔301的深度一致，可包括20μm、22μm、24μm、26μm、28μm、30μm等任何范围内的数值，具体可根据实际进行调节。
作为示例，绝缘层300的材质为干膜。
具体的，干膜(Dry film)是相对湿膜(Wet film)而言的，干膜是一种高分子材料，它通过紫外线的照射后能够产生一种聚合反应，形成一种稳定的物质附着于分解层200；本发明中采用干膜来作业一定厚度的绝缘层，由于干膜的作业均匀性更好，使得形成的绝缘层的开孔能力更好。
参阅图5和图8，接着进行步骤S3，于第一开孔301处填充导电材料，形成导电层302，导电层302的顶端高出于绝缘层300。
作为示例，填充的导电材料为银浆材料或铜浆材料，填充导电材料的方法包括印刷法、化学镀法中的一种或组合。
具体的，采用印刷导电银浆、印刷导电铜浆、化学镀法中的一种或组合，将导电材料填充于第一开孔301中，能够完全将第一开孔301填平，使得后续电镀形成的金属互联层的表面平整度更高；导电银浆是专为电阻式和电容式触摸屏回路导线设计的低温烘烤型导电银浆，它是由高性能树脂和导电性极佳的银粉精研制作而成的，具有传导电流和消除累积静电荷能力，具体关于印刷导电银浆法的具体印刷方式，在此不做过分限制，能满足实际需求即可；导电铜浆的主要成分为铜粉，关于印刷导电铜浆法的具体方法采用现有技术中常用的方式即可，在此不做过分限制；化学镀法是在无外加电流的情况下借助合适的还原剂，使镀液中金属离子还原成金属并沉积的一种镀覆方法，具体操作步骤在此不做过分限制，能够满足实际使用需求即可。
参阅图5和图9，接着进行步骤S4，对导电层302执行平坦化工艺，使导电层302与绝缘层300形成平坦的镶嵌式结构800。
具体的，将导电层302高出于绝缘层300顶端的部分磨平，使导电层302与其镶嵌的绝缘层300齐平，保证所形成的镶嵌式结构800具有平整的表面。
作为示例，平坦化工艺为研磨去除法或化学机械抛光法。
具体的，采用研磨去除法将导电层302与绝缘层300处于同一平面上，平整的表面便于后续在平整的表面做重布线层；化学机械抛光法(CMP)属于化学作用和机械作用相结合的技术，不但能够局部表面处理，同时也可以对整个表面进行平坦化处理，能兼顾表面全局和局部平坦化；但关于CMP的具体工艺步骤，在此不做详细赘述，采用现有技术中常用的工艺，能够满足实际需要即可。
参阅图图5和10，接着进行步骤S5，于镶嵌式结构800的上表面形成溅射层400，并于溅射层400上作业光阻层500，并图案化光阻层500以形成第二开孔501，第二开孔501显露出溅射层400，且第二开孔501的位置与平坦化后的导电层302布设位置对应设置。
具体的，可采用旋转涂布法于溅射层400上表现作业光阻层500，以进一步提高光阻层500的均匀性，但具体作业光阻层500的方法，并非局限于此，且光阻层500的厚度也不做过分限制；作业光阻层500后，对光阻层500进行曝光及显影，以在光阻层500中形成显露溅射层400的第二开孔501，用以制备重布线层700，其中，第二开孔501的位置与导电层302布设位置对应设置，使重布线层700与导电层302实现物理与电性连接。
作为示例，步骤S5中溅射层400为Cu层和Ti层的叠层结构，且Cu层位于Ti层的上方。
具体的，于镶嵌式结构800的上表面形成溅射层400是采用溅射工艺法，溅射层400为Cu层和Ti层的叠层结构，即在镶嵌式结构800上先溅射一层Ti层，再溅射一层Cu层，形成叠层结构的Ti-Cu层；而关于溅射层400中Cu层、Ti层的厚度可根据实际需要进行调节，在此不做过分限制。
参阅图5和图11，接着进行步骤S6，基于溅射层400在第二开孔501中电镀金属，以形成金属互联层600。
具体的，以图案化的光阻层500作为掩膜，在第二开孔501中电镀金属，以形成金属互联层600，而金属互联层600的厚度可根据实际进行调节，在此不做过分限制；优选地，在第二开孔501中电镀的金属为铜，所形成的金属互联层600为铜互联层。
参阅图5和图12，接着进行步骤S7，去除图案化的光阻层500和被光阻层500覆盖的溅射层400，以形成重布线层700，重布线层700的位置与导电层302布设位置对应设置，重布线层700与导电层302形成物理与电性连接。
作为示例，步骤S7中去除图案化的光阻层500的方法为采用槽式浸泡去胶液或单片旋转喷去胶液的方式，将光阻层500剥离溶解在去胶液中进行去除。
具体的，用去胶液去除光阻层500，去胶液可选择含有二甲亚砜、乙二醇、N-甲基-2-吡咯烷酮以及四甲基氢氧化铵成份的去胶液。
作为示例，步骤S7中去除被光阻层500覆盖的溅射层400的方法，包括以下步骤：先通过铜刻蚀液去除Cu层，再通过钛刻蚀液刻蚀掉Ti层。
具体的，采用化学刻蚀方法去除被光阻层500覆盖的溅射层400，首先是浸泡在铜刻蚀液中去除Cu层，然后再浸泡在钛刻蚀液中刻蚀掉Ti层；关于铜刻蚀液、钛刻蚀液的具体成分，采用本领域技术人员常用的溶液即可，在此不做过分限制。
参阅图12，本发明还提供一种封装结构，包括载体100以及形成于载体100上的分解层200，还包括绝缘层300、导电层302、图案化的溅射层400和金属互联层600，其中，绝缘层300间隔形成于分解层200的表面，并形成间隔设置的第一深孔第一开孔301；导电层302形成于所述第一开孔301中，导电层302与绝缘层300形成齐平的镶嵌式结构800；图案化的溅射层400包括若干个间隔设置的溅射层400，溅射层400形成于镶嵌式结构800的表面，每个溅射层400完全覆盖相对应的导电层302，且部分覆盖位于导电层302相邻两侧的绝缘层300；金属互联层600形成于图案化的溅射层400的表面。
作为示例，第一开孔301的深度为20μm～30μm。
具体的，第一开孔301的深度可包括20μm、22μm、24μm、26μm、28μm、30μm等任何范围内的数值，具体可根据实际进行调节。
作为示例，溅射层400为Cu层和Ti层的叠层结构，且Cu层位于Ti层的上方。
综上所述，本发明提供的重布线层的制备方法是采用超厚干膜作业绝缘层，做出图案化的第一开孔，然后在第一开孔中填充导电层之后，通过平坦化工艺做出平坦的镶嵌式结构，在平整的镶嵌式结构表面形成溅射层，并在溅射层上作业光阻层，图案化光阻层形成第二开孔，且第二开孔的位置与平坦化后的导电层布设位置对应设置，在第二开孔中电镀金属，从而形成金属互联层，最后去除光阻层和被光阻层覆盖的溅射层，以形成重布线层；本发明的制备方法是先将超厚干膜形成的第一开孔平整化处理，然后在平整的表面做重布线层，最终形成的封装结构中通过电镀所形成的金属互联层的表面平整度更高，同时，避免了传统封装工艺中光阻在较深的孔洞内残留，避免了后续电镀工艺过程异常的问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种重布线层的制备方法，其特征在于，所述制备方法包括以下步骤：
S1、提供载体，并于所述载体上形成分解层；
S2、于所述分解层上作业图案化的绝缘层，以形成第一开孔，所述第一开孔显露出所述分解层；
S3、于所述第一开孔处填充导电材料，形成导电层，所述导电层的顶端高出于所述绝缘层；
S4、对所述导电层执行平坦化工艺，使所述导电层与所述绝缘层形成平坦的镶嵌式结构；
S5、于所述镶嵌式结构的上表面形成溅射层，并于所述溅射层上作业光阻层，图案化所述光阻层以形成第二开孔，所述第二开孔显露出所述溅射层，且第二开孔的位置与平坦化后的所述导电层布设位置对应设置；
S6、基于所述溅射层在所述第二开孔中电镀金属，以形成金属互联层；
S7、去除图案化的所述光阻层和被所述光阻层覆盖的所述溅射层，以形成重布线层。
2.根据权利要求1所述的重布线层的制备方法，其特征在于：步骤S2中所述绝缘层的厚度与所述第一开孔的深度一致，且均为20μm～30μm。
3.根据权利要求1所述的重布线层的制备方法，其特征在于：步骤S3中所述导电材料为银浆材料或铜浆材料，填充所述导电材料的方法包括印刷法、化学镀法中的一种或组合。
4.根据权利要求1所述的重布线层的制备方法，其特征在于：步骤S4中所述平坦化工艺为研磨去除法或化学机械抛光法。
5.根据权利要求1所述的重布线层的制备方法，其特征在于：步骤S5中所述溅射层为Cu层和Ti层的叠层结构，且所述Cu层位于所述Ti层的上方。
6.根据权利要求1所述的重布线层的制备方法，其特征在于：步骤S7中去除图案化的所述光阻层的方法为采用槽式浸泡去胶液或单片旋转喷去胶液的方式，将光阻层剥离溶解在去胶液中进行去除。
7.根据权利要求5所述的重布线层的制备方法，其特征在于：步骤S7中去除被所述光阻层覆盖的所述溅射层的方法，包括以下步骤：先通过铜刻蚀液去除Cu层，再通过钛刻蚀液刻蚀掉Ti层。
8.一种封装结构，其特征在于：所述封装结构包括：
载体以及形成于所述载体上的分解层；
绝缘层，所述绝缘层间隔形成于所述分解层的表面，并形成间隔设置的第一开孔；
导电层，所述导电层形成于所述第一开孔中，所述导电层与所述绝缘层形成齐平的镶嵌式结构；
图案化的溅射层，图案化的所述溅射层包括若干个间隔设置的溅射层，所述溅射层形成于所述镶嵌式结构的表面，每个所述溅射层完全覆盖相对应的所述导电层，且部分覆盖位于所述导电层相邻两侧的所述绝缘层；
金属互联层，所述金属互联层形成于图案化的所述溅射层的表面。
9.根据权利要求8所述的封装结构，其特征在于：所述第一开孔的深度为20μm～30μm。
10.根据权利要求8所述的封装结构，其特征在于：所述溅射层为Cu层和Ti层的叠层结构，且所述Cu层位于所述Ti层的上方。
CN202310122144.3A 2023-02-15 2023-02-15 一种重布线层的制备方法及封装结构 Pending CN116190311A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310122144.3A CN116190311A (zh) 2023-02-15 2023-02-15 一种重布线层的制备方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310122144.3A CN116190311A (zh) 2023-02-15 2023-02-15 一种重布线层的制备方法及封装结构

Publications (1)

Publication Number Publication Date
CN116190311A true CN116190311A (zh) 2023-05-30

Family

ID=86432290

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310122144.3A Pending CN116190311A (zh) 2023-02-15 2023-02-15 一种重布线层的制备方法及封装结构

Country Status (1)

Country Link
CN (1) CN116190311A (zh)

Similar Documents

Publication Publication Date Title
TWI674635B (zh) 包含單元特定對齊及單元特定佈線之多晶粒封裝
TWI676258B (zh) 製造半導體元件的方法及其半導體元件
JP5578447B2 (ja) 凹型ソケットを有する環状バイアを備えるダイスタッキング
US8889542B2 (en) Method of forming a through-silicon via utilizing a metal contact pad in a back-end-of-line wiring level to fill the through-silicon via
TWI402939B (zh) 包含一矽貫通電極之積體電路結構及形成該積體電路結構之方法
US9257336B2 (en) Bottom-up plating of through-substrate vias
DE102019117027A1 (de) Halbleiter-package und verfahren für dessen bildung
US11282793B2 (en) Integrated fan-out structure with rugged interconnect
CN101981655B (zh) 用于在c4焊盘之间制造线/间隔布线的方法
JPH03136243A (ja) 集積回路構造の形成方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
US9583365B2 (en) Method of forming interconnects for three dimensional integrated circuit
CN103681390A (zh) 一种基于tsv工艺的晶圆级硅基板制备方法
KR20200027419A (ko) 반도체 디바이스 및 제조 방법
CN113497009A (zh) 半导体封装结构及其制备方法
CN211376638U (zh) 半导体封装结构
CN116190311A (zh) 一种重布线层的制备方法及封装结构
CN106252276B (zh) 基于tsv技术开关矩阵射频单元的制造方法
CN112466869A (zh) 一种堆叠晶圆的封装结构及其封装方法
CN112382629A (zh) 一种堆叠晶圆的封装结构及其封装方法
CN109585359B (zh) 半导体结构及其形成方法
CN211376637U (zh) 半导体封装结构
US20230326840A1 (en) System and method for integrated circuit (ic) nanometer range interconnect fabrication
CN113035829B (zh) Tsv无源转接板及其制造方法
CN118280845A (zh) 半导体结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination