JP4918652B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4918652B2
JP4918652B2 JP2009205653A JP2009205653A JP4918652B2 JP 4918652 B2 JP4918652 B2 JP 4918652B2 JP 2009205653 A JP2009205653 A JP 2009205653A JP 2009205653 A JP2009205653 A JP 2009205653A JP 4918652 B2 JP4918652 B2 JP 4918652B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
semiconductor chip
electrically connected
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2009205653A
Other languages
English (en)
Other versions
JP2010016396A (ja
Inventor
岩道 神代
栄 菊池
康弘 布川
静雄 近藤
徹朗 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009205653A priority Critical patent/JP4918652B2/ja
Publication of JP2010016396A publication Critical patent/JP2010016396A/ja
Application granted granted Critical
Publication of JP4918652B2 publication Critical patent/JP4918652B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

本発明は、半導体装置に関し、特に、多段式増幅回路構成の半導体装置に適用して有効な技術に関するものである。
半導体装置として、ＰＤＣ（Ｐersonal Ｄigital Ｃellular）方式の自動車電話及び携帯電話、或いはＰＨＳ（Ｐersonal Ｈandyphone Ｓystem)方式の携帯電話等の携帯通信機器に組み込まれる高周波電力増幅器(高周波パワーモジュール)がある。この高周波電力増幅器は、複数の増幅手段を多段に接続した多段式増幅回路構成になっている。
前記高周波電力増幅器は、一主面に増幅手段が形成された半導体チップを配線基板の一主面側に搭載し、半導体チップの一主面に形成された電極と配線基板の一主面に形成された電極とを導電性のワイヤで電気的に接続している。増幅手段は、例えば複数の電界効果トランジスタの夫々を電気的に並列に接続した構成になっており、増幅手段のゲート端子(入力部)は半導体チップの一主面に形成されたチップ側入力用電極と電気的に接続され、増幅手段のドレイン端子(出力部)は半導体チップの一主面に形成されたチップ側出力用電極と電気的に接続されている。チップ側入力用電極は半導体チップの一辺側に配置され、チップ側出力用電極は半導体チップの一辺と対向する他の辺側に配置されている。増幅手段のソース端子は半導体チップの一主面と対向する他の面(裏面)に形成された裏面電極と電気的に接続され、この裏面電極は基準電位に電位固定される。チップ側入力用電極は、半導体チップの一辺と向かい合うようにして配線基板の一主面に形成された基板側入力用電極と入力用ワイヤを介して電気的に接続され、チップ側出力用電極は、半導体チップの他の辺と向かい合うにようにして配線基板の一主面に形成された基板側出力用電極と出力用ワイヤを介して電気的に接続されている。
ところで、前記高周波電力増幅器においては、小型化及び低価格化を図るため、一つの半導体チップに複数の増幅手段を形成する試みが成されているが、例えば、一つの半導体チップに二つの増幅手段を形成する場合、前段の増幅手段と後段の増幅手段との入出力が逆になるため、入力用ワイヤと出力用ワイヤとが近接し、このワイヤ間での相互誘導作用によって高周波特性が劣化する問題があった。この問題は、特に、流れる電力差が大きい前段の入力用ワイヤと後段の出力用ワイヤとの間において顕著となる。
そこで、ワイヤ間の相互誘導作用による高周波特性の劣化を防止する技術が、例えば特開平９−２６０４１２号公報に記載されている。この技術は、チップ側入力用電極とチップ側出力用電極との間にチップ側ボンディング用電極を形成し、基板側入力用電極と基板側出力用電極との間に基板側ボンディング用電極を形成し、このボンディング用電極間をワイヤで電気的に接続し、チップ側ボンディング用電極又は基板側ボンディング用電極を基準電位に電位固定することによって、入力用ワイヤと出力用ワイヤとの相互誘導作用による高周波特性の劣化を防止している。
特開平９−２６０４１２号公報
しかしながら、本発明者等は前述の技術を検討した結果、以下の問題点を見出した。
基板側ボンディング用電極は、基板側入力用電極と基板側出力用電極との間に配置されている。即ち、基板側入力用電極、基板側ボンディング用電極、基板側出力用電極の夫々は、半導体チップの一辺に沿って一直線上に配置されている。
基板側電極は、一般的にスクリーン印刷法によって形成されるため、ホトリソグラフィ技術によって形成されるチップ側電極よりも占有面積が大きくなる。また、伝搬経路を短縮するために基板側電極の直下においてスルーホール配線が形成される。このスルーホール配線の平面方向の面積(外形サイズ)は低抵抗化を図るためにある程度大きくしなければならないので、基板側電極の占有面積が大きくなる。更に、スルーホールの加工精度自体も低いので、基板側電極の占有面積が大きくなる。従って、基板側入力用電極、基板側ボンディング用電極、基板側出力用電極の夫々を半導体チップの一辺に沿って一直線上に配置した場合、これらの電極配列長が長くなり、チップ側入力用電極と基板側入力用電極とが向かい合わなくなると共に、チップ側出力用電極と基板側出力用電極とが向かい合わなくなるので、入力用ワイヤ及び出力用ワイヤの長さが長くなる。入力用ワイヤ及び出力用ワイヤの長さが長くなると、インダクタンスが増加し、高周波特性が劣化するため、前段の増幅手段と後段の増幅手段との間隔を広げてワイヤ長を短くしなければならず、半導体チップの占有面積が増加し、高周波電力増幅器の小型化を阻害する要因となる。
本発明の目的は、半導体装置の小型化を図ることが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
平面が方形状で形成された半導体チップと、一主面側に前記半導体チップが搭載された配線基板と、前記半導体チップの一主面の第１領域に形成され、前記半導体チップの一辺側に配置された第１電極と、前記半導体チップの一主面の第１領域に形成され、入力部が前記第１電極と電気的に接続された第１増幅手段と、前記半導体チップの一主面の第２領域に形成され、前記半導体チップの一辺側に配置された第２電極と、前記半導体チップの一主面の第２領域に形成され、出力部が前記第２電極と電気的に接続された第２増幅手段と、前記半導体チップの一主面の第１領域と第２領域との間の第３領域に形成された第３電極と、前記半導体チップの一辺と向かい合うようにして前記配線基板の一主面に形成され、第１ワイヤを介して前記第１電極と電気的に接続された第４電極と、前記半導体チップの一辺と向かい合うようにして前記配線基板の一主面に形成され、第２ワイヤを介して前記第２電極と電気的に接続された第５電極と、前記半導体チップの一辺と向かい合うようにして前記配線基板の一主面に形成され、基準電位に電位固定される第３ワイヤを介して前記第３電極と電気的に接続された第６電極とを有する半導体装置であって、前記第６電極は、前記第５電極よりも前記半導体チップの一辺から遠く離れた位置に配置されている。前記第４電極は、前記半導体チップの一辺からの距離が前記第５電極とほぼ同一となる位置、又は前記第６電極よりも前記半導体チップの一辺から遠く離れた位置に配置されている。
上述した手段によれば、第６電極の占有面積に相当する分、第４電極と第５電極との間隔を狭くすることができるので、半導体チップの第１領域と第２領域との間隔を狭くすることができる。この結果、半導体チップの占有面積を縮小することができるので、半導体装置の小型化を図ることができる。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
半導体装置の小型化を図ることができる。
本発明の実施形態１である高周波電力増幅器の外観構成を示す斜視図である。 前記高周波電力増幅器の等価回路図である。 図２に示す一点鎖線で囲まれた部分と対応する配線基板の要部平面図である。 図３の要部斜視図である。 図３の要部拡大平面図である。 前記高周波電力増幅器に組み込まれた半導体チップのトランジスタ形成領域における要部断面図である。 前記半導体チップのアイソレーション領域における要部断面図である。 本発明の実施形態２である高周波電力増幅器の配線基板の要部平面図である。 本発明の実施形態３である高周波電力増幅器の配線基板の要部平面図である。 本発明の実施形態４である高周波電力増幅器の配線基板の要部平面図である。
以下、本発明の構成について、自動車電話、携帯電話等の携帯通信機器に組み込まれる高周波電力増幅器(高周波パワーモジュール)に本発明を適用した実施の形態とともに説明する。なお、実施の形態を説明するための図面において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
図１は、本発明の実施形態１である高周波電力増幅器の外観構成を示す斜視図であり、図２は、前記高周波電力増幅器の等価回路図であり、図３は図２に示す一点鎖線で囲まれた部分と対応する配線基板の要部平面図であり、図４は図３の要部斜視図であり、図５は図３の要部拡大平面図であり、図６は前記高周波電力増幅器に組み込まれた半導体チップのトランジスタ形成領域における要部断面図であり、図７は、前記半導体チップのアイソレーション領域における要部断面図である。
本実施形態の高周波電力増幅器は、図１に示すように、板状の配線基板１の一主面上にキャップ８が重ねられ、外観的には偏平な矩形体構造になっている。配線基板１は、平面が方形状(本実施形態においては長方形状)で形成され、多層配線構造のセラミックス基板で形成されている。キャップ８は、平面が方形状（本実施形態においては長方形状）で形成され、導電性の金属材料で形成されている。このキャップ８は、シールド効果を持たせるために基準電位(例えば０［Ｖ］)に電位固定される。
前記高周波電力増幅器は、図２に示すように、多段式増幅回路で構成されている。この多段式増幅回路は、主に、容量素子Ｃ１〜Ｃ１１、抵抗素子Ｒ１〜Ｒ４、マイクロストリップ線路ＳＴＬ１〜ＳＴＬ３、増幅手段ＰＷ１〜増幅手段ＰＷ３等で構成されている。
増幅手段ＰＷ１、ＰＷ２、ＰＷ３の夫々は、複数の電界効果トランジスタの夫々を電気的に並列に接続した構成になっている。増幅手段ＰＷ１は、ゲートの総延長が４０００［μｍ］程度で形成され、増幅手段ＰＷ２は、ゲートの総延長が３２００［μｍ］程度で形成され、増幅手段ＰＷ３は、ゲートの総延長が８０００［μｍ］程度で形成されている。
増幅手段ＰＷ１のゲート端子(入力部)は高周波電力(例えば１［ｍＷ］)が印加される入力用外部端子Ｐinと電気的に接続され、増幅手段ＰＷ１のドレイン端子(出力部)は後段の増幅手段ＰＷ２のゲート端子(入力部)及びマイクロストリップ線路ＳＴＬ１の一端側と電気的に接続されている。増幅手段ＰＷ２のドレイン端子(出力部)は後段の増幅手段ＰＷ３のゲート端子(入力部)及びマイクロストリップ線路ＳＴＬ２の一端側と電気的に接続されている。増幅手段ＰＷ３のドレイン端子(出力部)は出力用外部端子Ｐoutと電気的に接続されている。
増幅手段ＰＷ１、ＰＷ２、ＰＷ３の夫々のソース端子は、基準電位（例えば０［Ｖ］）に電位固定される基準電位用外部端子と電気的に接続されている。マイクロストリップ線路ＳＴＬ１、ＳＴＬ２、ＳＴＬ３の夫々の他端側は、電源電位(例えば３．５［Ｖ］)が印加される電源電位用外部端子ＶＤＤと電気的に接続されている。なお、増幅手段ＰＷ１、ＰＷ２、ＰＷ３の夫々のゲート端子には外部端子ＶＧが電気的に接続され、この外部端子ＶＧには出力電力を調整するための電圧（ＡＰＣ信号，オートマチック・パワー・コントロール・シグナル）が印加される。
増幅手段ＰＷ１、ＰＷ２の夫々は、図３に示す半導体チップ５に形成され、増幅手段ＰＷ３は、図示していないが、半導体チップ５と異なる他の半導体チップに形成されている。半導体チップ５は配線基板１の一主面に形成された凹部１Ａ内に搭載され、他の半導体チップは配線基板１の一主面に形成された他の凹部内に搭載されている。即ち、増幅手段が形成された半導体チップは配線基板１の一主面側に搭載されている。半導体チップ５、他の半導体チップの夫々は、平面が方形状（本実施形態においては長方形状）で形成されている。なお、増幅手段ＰＷ３が形成された他の半導体チップについては以降の説明を省略する。
半導体チップ５が搭載された凹部１Ａの底面には、図４に示すように、導電プレート１Ｂが形成されている。導電プレート１Ｂは、その直下に形成されたスルーホール配線３を介して、配線基板１の一主面と対向する他の主面(裏面)に形成された基準電位用外部端子４と電気的に接続されている。この基準電位用外部端子４は例えば０［Ｖ］電位に電位固定される。なお、前述の入力用外部端子Ｐin、出力用外部端子Ｐout、電源電位用外部端子ＶＤＤ、外部端子ＶＧの夫々も配線基板１の裏面に形成されている。
図５に示すように、増幅手段ＰＷ１は半導体チップ５の一主面の第１領域５Ａに形成されている。増幅手段ＰＷ１のゲート端子は、半導体チップ５の一主面の第１領域５Ａに形成され、半導体チップ５の一辺５Ｘ側（本実施形態においては一長辺側）に配置されたチップ側入力用電極６Ａと電気的に接続されている。また、増幅手段ＰＷ１のドレイン端子は、半導体チップ５の一主面の第１領域５Ａに形成され、半導体チップ５の一辺５Ｘと対向する他の辺５Ｙ側（本実施形態においては他の長辺側）に配置されたチップ側出力用電極６Ｄと電気的に接続されている。
増幅手段ＰＷ２は半導体チップ５の一主面の第２領域５Ｂに形成されている。増幅手段ＰＷ２のドレイン端子は、半導体チップ５の一主面の第２領域５Ｂに形成され、半導体チップ５の一辺５Ｘ側に配置されたチップ側出力用電極６Ｂと電気的に接続されている。また、増幅手段ＰＷ２のゲート端子は、半導体チップ５の一主面の第２領域５Ｂに形成され、半導体チップ５の他の辺５Ｙ側に配置されたチップ側入力用電極６Ｅと電気的に接続されている。
増幅手段ＰＷ１、ＰＷ２の夫々のソース端子は、後で詳細に説明するが、半導体チップ５の一主面と対向する他の主面（裏面）に形成された裏面電極と電気的に接続されている。
半導体チップ５の一主面の第１領域５Ａと第２領域５Ｂとの間にはこれらの領域間を電気的に分離するための第３領域(アイソレーション領域)５Ｃが形成されている。この第３領域５Ｃには、半導体チップ５の一辺５Ｘ側に配置されたチップ側ボンディング用電極６Ｃ及び半導体チップ５の他の辺５Ｙ側に配置されたチップ側ボンディング用電極６Ｆが形成されている。
チップ側入力用電極６Ａは、半導体チップ５の一辺５Ｘと向かい合うようにして配線基板１の一主面に形成された基板側入力用電極２Ａと入力用ワイヤ７Ａを介して電気的に接続されている。基板側入力用電極２Ａは、その直下に形成されたスルーホール配線３及び内部配線を介して、配線基板１の裏面に形成された入力用外部端子(Ｐin)と電気的に接続されている。
チップ側出力用電極６Ｂは、半導体チップ５の一辺５Ｘと向かい合うようにして配線基板１の一主面に形成された基板側出力用電極２Ｂと出力用ワイヤ７Ｂを介して電気的に接続されている。基板側出力用電極２Ｂは、その直下に形成されたスルーホール配線３及び内部配線を介して、増幅手段ＰＷ３が形成された他の半導体チップの一辺と向かい合うようにして配線基板１の一主面に形成された基板入力用電極と電気的に接続されている。
チップ側ボンディング用電極６Ｃは、半導体チップ５の一辺５Ｘと向かい合うようにして配線基板１の一主面に形成された基板側ボンディング用電極２Ｃとワイヤ７Ｃを介して電気的に接続されている。基板側ボンディング用電極２Ｃは、その直下に形成されたスルーホール配線３及び内部配線を介して、配線基板１の裏面に形成された基準電位用外部端子４と電気的に接続されている。即ち、ワイヤ７Ｃは基準電位に電位固定される。
チップ側出力用電極６Ｄは、半導体チップ５の他の辺５Ｙと向かい合うようにして配線基板１の一主面に形成された基板側出力用電極２Ｄと出力用ワイヤ７Ｄを介して電気的に接続されている。基板側出力用電極２Ｄは、その直下にスルーホール配線３が形成されている。
チップ側入力用電極６Ｅは、半導体チップ５の他の辺５Ｙと向かい合うようにして配線基板１の一主面に形成された基板側入力用電極２Ｅと入力用ワイヤ７Ｅを介して電気的に接続されている。基板側入力用電極２Ｅは、スルーホール配線３及び内部配線を介して、基板側出力用電極２Ｄと電気的に接続されている。
チップ側ボンディング用電極６Ｆは、半導体チップ５の他の辺５Ｙと向かい合うようにして配線基板１の一主面に形成された基板側ボンディング用電極２Ｆとワイヤ７Ｆを介して電気的に接続されている。基板側ボンディング用電極２Ｆは、その直下に形成されたスルーホール配線３及び内部配線を介して、配線基板１の裏面に形成された基準電位用外部端子４と電気的に接続されている。即ち、ワイヤ７Ｆは基準電位に電位固定される。
チップ側出力用電極６Ｄと半導体チップ５の他の辺５Ｙとの距離は、チップ側入力用電極６Ａと半導体チップ５の一辺５Ｘとの距離よりも短くなっている。また、チップ側出力用電極６Ｂと半導体チップ５の一辺５Ｘとの距離は、チップ側入力用電極６Ｅと半導体チップ５の他の辺５Ｙとの距離よりも短くなっている。これは、出力用ワイヤの長さを短くし、出力抵抗を低くしている。
半導体チップ５の一主面の第１領域５Ａには、増幅手段ＰＷ１のソース端子と電気的に接続されたソース電極６Ｓが形成されている。このソース電極６Ｓは、チップ側入力用電極６Ａよりも半導体チップ５の一辺５Ｘ側に配置されている。また、半導体チップ５の一主面の第２領域５Ｂには、増幅手段ＰＷ２のソース端子と電気的に接続されたソース電極６Ｓが配置されている。これらのソース電極６Ｓはプローブ検査時に使用される。
本実施形態の高周波電力増幅器において、入力用ワイヤ７Ａは出力用ワイヤ７Ｂと近接して配置されている。入力ワイヤ７Ａは前段の増幅手段ＰＷ１のゲート端子（入力部）に電気的に接続され、出力用ワイヤ７Ｂは後段の増幅手段ＰＷ２のドレイン端子（出力部）に電気的に接続されているので、入力用ワイヤ７Ａを流れる電力と出力用ワイヤ７Ｂを流れる電力との差は大きいが、基準電位に電位固定されるワイヤ７Ｃが入力用ワイヤ７Ａと出力用ワイヤ７Ｂとの間に配置されているので、入力用ワイヤ７Ａと出力用ワイヤ７Ｂとの相互誘導作用による高周波特性の劣化を防止することができる。
また、出力用ワイヤ７Ｄは入力用ワイヤ７Ｅと近接して配置されている。出力用ワイヤ７Ｄは前段の増幅手段ＰＷ１のドレイン端子（出力部）と電気的に接続され、入力用ワイヤ７Ｅは後段の増幅手段ＰＷ２のゲート端子（入力部）と電気的に接続されているので、出力用ワイヤ７Ｄを流れる電力と入力用ワイヤ７Ｅを流れる電力とはほぼ同一であり、このワイヤ間での相互誘導作用による高周波特性の劣化は小さいが、基準電位に電位固定されるワイヤ７Ｆが出力用ワイヤ７Ｄと入力用ワイヤ７Ｅとの間に配置されているので、出力用ワイヤ７Ｄと入力用ワイヤ７Ｅとの相互誘導作用による高周波特性の劣化を防止することができる。
基板側ボンディング用電極２Ｃは、基板側出力用電極２Ｂよりも半導体チップ５の一辺５Ｘから遠く離れた位置に配置されている。基板側入力用電極２Ａは、半導体チップ５の一辺５Ｘからの距離が基板側出力用電極２Ｂとほぼ同一となる位置に配置されている。即ち、基板側ボンディング用電極２Ｃは、基板側入力用電極２Ａと基板側出力用電極２Ｂとの間に配置されておらず、基板側入力用電極２Ａ及び基板側出力用電極２Ｂよりも半導体チップ５の一辺５Ｘから遠く離れた位置に配置されている。従って、基板側ボンディング用電極２Ｃの占有面積に相当する分、基板側入力用電極２Ａと基板側出力用電極２Ｂとの間隔を狭くすることができ、これに伴って半導体チップ５の第１領域５Ａと第２領域５Ｂとの間隔も狭くすることができるので、半導体チップ５の占有面積を縮小することができる。
基板側ボンディング用電極２Ｆは、基板側出力用電極２Ｄよりも半導体チップ５の他の辺５Ｙから遠く離れた位置に配置されている。基板側入力用電極２Ｅは、半導体チップ５の他の辺５Ｙからの距離が基板側出力用電極２Ｄとほぼ同一となる位置に配置されている。即ち、基板側ボンディング用電極２Ｆは、基板側入力用電極２Ｅと基板側出力用電極２Ｄとの間に配置されておらず、基板側入力用電極２Ｅ及び基板側出力用電極２Ｄよりも半導体チップ５の他の辺５Ｙから遠く離れた位置に配置されている。従って、基板側ボンディング用電極２Ｆの占有面積に相当する分、基板側入力用電極２Ｅと基板側出力用電極２Ｄとの間隔を狭くすることができ、これに伴って半導体チップ５の第１領域５Ａと第２領域５Ｂとの間隔も狭くすることができるので、半導体チップ５の占有面積を縮小することができる。
半導体チップ５は、図６に示すように、例えば、単結晶珪素からなるp+型半導体基板１０Ａの一主面上にp-型エピタキシャル層１０Ｂが形成された半導体基体１０を主体とする構成になっている。
増幅手段ＰＷ１及びＰＷ２を構成する電界効果トランジスタは、半導体基体１０の一主面のトランジスタ形成領域に形成されている。この電界効果トランジスタは、主に、チャネル形成領域であるｐ型ウエル領域１２、ゲート絶縁膜１４、ゲート電極１５、ソース領域及びドレイン領域である一対のn-型半導体領域１６及び一対のn+型半導体領域１７で構成されている。
ドレイン領域であるn+型半導体領域１７には、層間絶縁膜１８に形成された接続孔を通して、第１層目の配線層に形成された配線１９Ａが電気的に接続されている。ソース領域であるn+型半導体領域１７には、層間絶縁膜１８に形成された接続孔を通して、第１層目の配線層に形成された配線１９Ｂが電気的に接続されている。配線１９Ｂは、層間絶縁膜１８に形成された接続孔を通して、p-型エピタキシャル層１３に形成されたp+型半導体領域１３に電気的に接続されている。p+型半導体領域１３はp+型半導体基板１０Ａに電気的に接続されている。ゲート電極１５には、詳細に図示していないが、層間絶縁膜１８に形成された接続孔を通して、第１層目の配線層に形成された配線１９Ｃが電気的に接続されている。
配線１９Ａには、層間絶縁膜２０に形成された接続孔を通して、第２層目の配線層に形成された配線２１Ａが電気的に接続されている。この配線２１Ａの一部でチップ側出力用電極６Ｄ及びチップ側出力用電極６Ｂが形成されている。配線１９Ｂには、層間絶縁膜２０に形成された接続孔を通して、第２層目の配線層に形成された配線２１Ｂが電気的に接続されている。この配線２１Ｂの一部でプローブ検査用の電極が形成されている。配線１９Ｃには、図示していないが、層間絶縁膜２０に形成された接続孔を通して、第２層目の配線層に形成された配線が電気的に接続されている。この配線の一部でチップ側入力用電極６Ａ及びチップ側入力用電極６Ｅが形成されている。
半導体チップ５の第３領域５Ｃにおいて、図７に示すように、フィールド絶縁膜１１上には、第１層目の配線層に形成された配線１９Ｄが形成されている。この配線１９Ｄは、半導体チップ５の一辺５Ｘと直行する方向に向かって延在している。配線１９Ｄには、層間絶縁膜２０に形成された接続孔を通して、第２層目の配線層に形成された配線２１Ｄが形成されている。この配線２１Ｄは、配線１９Ｄと同様に、半導体チップ５の一辺５Ｘと直行する方向に向かって延在している。この配線２１Ｄの一部でチップ側ボンディング用電極６Ｃ及び６Ｆが形成されている。
半導体基体１０の一主面と対向する他の主面（裏面）には裏面電極２１が形成されている。この裏面電極２１は、導電性の接着材を介在して、配線基板１の凹部１Ａの底面に形成された導電プレート１Ｂと電気的にかつ機械的に接続されている。即ち、増幅手段ＰＷ１、ＰＷ２の夫々のソース端子は基準電位に電位固定される。
本実施形態の高周波電力増幅器において、半導体チップ５の第１領域５Ａと第２領域５Ｂとの間の第３領域（アイソレーション領域）５Ｃには、基準電位に電位固定される配線１９Ｄ及び配線２１Ｄが半導体チップ５の一辺５Ｘと直行する方向に向って延在している。また、第３領域５Ｃには、基準電位に電位固定されるp+型半導体領域１３が半導体チップ５の一辺５Ｘと直行する方向に向って延在し、しかも半導体基体１０が基準電位に電位固定される。従って、半導体チップ５においては磁束の干渉を抑える構成になっているので、高周波特性が劣化することはない。
このように、本実施形態によれば、以下の効果が得られる。
（１）基板側ボンディング用電極２Ｃは、基板側入力用電極２Ａ及び基板側出力用電極２Ｂよりも半導体チップ５の一辺５Ｘから遠く離れた位置に配置され、基板側ボンディング用電極２Ｆは、基板側入力用電極２Ｅ及び基板側出力用電極２Ｄよりも半導体チップ５の他の辺５Ｙから遠く離れた位置に配置されていることから、基板側ボンディング用電極２Ｃの占有面積に相当する分、基板側入力用電極２Ａと基板側出力用電極２Ｂとの間隔を狭くすることができ、また、基板側ボンディング用電極２Ｆの占有面積に相当する分、基板側入力用電極２Ｅと基板側出力用電極２Ｄとの間隔を狭くすることができるので、半導体チップ５の第１領域５Ａと第２領域５Ｂとの間隔を狭くすることができる。この結果、半導体チップ５の占有面積を縮小することができるので、高周波電力増幅器の小型化を図ることができる。
（２）基板側入力用電極２Ａは半導体チップ５の一辺５Ｘからの距離が基板側出力用電極２Ｂとほぼ同一となる位置に配置され、基板側ボンディング用電極２Ｃは基板側入力用電極２Ａ及び基板側出力用電極２Ｂよりも半導体チップ５の一辺５Ｘから遠く離れた位置に配置されていることから、基準電位に電位固定されるワイヤ７Ｃが基板側入力用電極２Ａと基板側出力用電極２Ｂとの間を横切るので、基板側入力用電極２Ａと基板側出力用電極２Ｂとの間に基板側ボンディング用電極２Ｃを配置した場合に比べて、磁束の干渉を更に抑制することができる。
なお、本実施形態では、基準電位に電位固定されるワイヤ７Ｃ及びワイヤ７Ｆを配置した例について説明したが、入力用ワイヤ７Ｅを流れる電力と出力用ワイヤ７Ｄを流れる電力とはほぼ同一なので、前段の増幅手段ＰＷ１のドレイン端子（出力部）に接続された出力用ワイヤ７Ｄと後段の増幅手段ＰＷ２のゲート端子（入力部）に接続された入力用ワイヤ７Ｅとの間に、基準電位に電位固定されるワイヤを特に配置しなくてもよい。この場合、チップ側ボンディング用電極６Ｆ及び基板側ボンディング用電極２Ｆは不要になる。
また、本実施形態では、基板側入力用電極２Ａを、半導体チップ５の一辺５Ｘからの距離が基板側出力用電極２Ｂとほぼ同一となる位置に配置した例について説明したが、基板側入力用電極２Ａは基板側ボンディング用電極２Ｃよりも半導体チップ５の一辺５Ｘから遠く離れた位置に配置してもよい。この場合においても、前述の実施形態と同様の効果が得られるが、入力用ワイヤ７Ａの長さが長くなるので、高周波特性が若干劣化する。
（実施形態２）
図８は、本発明の実施形態２である高周波電力増幅器の配線基板の要部平面図である。
本実施形態の高周波電力増幅器は、前述の実施形態１と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、図８に示すように、基板側ボンディング用電極２Ｃに半導体チップ５の第３領域５Ｃ上を延在するワイヤ７Ｇの一端側が電気的にかつ機械的に接続され、基板側ボンディング用電極２Ｆにワイヤ７Ｇの他端側が電気的にかつ機械的に接続されている。基板側ボンディング用電極２Ｃ及び基板側ボンディング用電極２Ｆは基準電位用外部端子４と電気的に接続されているので、ワイヤ７Ｇは基準電位に電位固定される。
このように、基板側ボンディング用電極２Ｃにワイヤ７の一端側を接続し、基板側ボンディング用電極２Ｆにワイヤ７Ｇの他端側を接続することにより、入力用ワイヤ７Ａと出力用ワイヤ７Ｂとの相互誘導作用による高周波特性の劣化、及び出力用ワイヤ７Ｄと入力用ワイヤ７Ｅとの相互誘導作用による高周波特性の劣化を防止することができる。
（実施形態３）
図９は、本発明の実施形態３である高周波電力増幅器の配線基板の要部平面図である。
本実施形態の高周波電極増幅器は、前述の実施形態１と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、図９に示すように、増幅手段ＰＷ１、ＰＷ２及びＰＷ３が一つの半導体チップ５に形成されている。ＰＷ３は半導体チップ５の一主面の第４領域５Ｄに形成されている。
増幅手段ＰＷ３のゲート端子（入力部）は、半導体チップ５の一主面の第４領域５Ｄに形成され、半導体チップ５の一辺５Ｘ側（本実施形態においては一長辺側）に配置されたチップ側入力用電極６Ｈと電気的に接続されている。また、増幅手段ＰＷ３のドレイン端子（出力部）は、半導体チップ５の一主面の第４領域５Ｄに形成され、半導体チップ５の一辺５Ｘと対向する他の辺５Ｙ側（本実施形態においては他の長辺側）に配置されたチップ側出力用電極６Ｋと電気的に接続されている。また、増幅手段ＰＷ３のソース端子は、増幅手段ＰＷ１と同様に、半導体チップ５の裏面に形成された裏面電極２１と電気的に接続されている。
半導体チップ５の一主面の第２領域５Ｂと第４領域５Ｄとの間には、これらの領域間を電気的に分離するための第５領域（アイソレーション領域）５Ｅが形成されている。
チップ側入力用電極６Ｈは、半導体チップ５の一辺５Ｘと向かい合うようにして配線基板１の一主面に形成された基板側入力用電極２Ｈと入力用ワイヤ７Ｈを介して電気的に接続されている。基板側入力用電極２Ｈは、その直下に形成されたスルーホール配線３及び内部配線を介して、基板側出力用電極２Ｂと電気的に接続されている。
チップ側出力用電極６Ｋは、半導体チップ５の他の辺５Ｙと向かい合うようにして配線基板１の一主面に形成された基板側出力用電極２Ｋと出力用ワイヤ７Ｋを介して電気的に接続されている。基板側出力用電極２Ｋは、その直下に形成されたスルーホール配線３及び内部配線を介して、配線基板１の裏面に形成された出力用外部端子と電気的に接続されている。
配線基板１の一主面には、半導体チップ５の一辺５Ｘと向かい合うようにして基板側ボンディング用電極２Ｊが形成され、半導体チップ５の他の辺５Ｙと向かい合うようにして基板側ボンディング用電極２Ｌが形成されている。基板側ボンディング用電極２Ｊ及び２Ｌは、基板側ボンディング用電極２Ｃと同様に、配線基板１の裏面に形成された基準電位用端子４と電気的に接続されている。
基板側ボンディング用電極２Ｊは、半導体チップ５の一辺５Ｘからの距離が基板側ボンディング用電極２Ｃとほぼ同一となる位置に配置され、基板側ボンディング用電極２Ｌは、半導体チップ５の他の辺５Ｙからの距離が基板側ボンディング用電極２Ｆとほぼ同一となる位置に配置されている。
基板側ボンディング用電極２Ｊには半導体チップ５の第５領域５Ｅ上を延在するワイヤ７Ｌの一端側が電気的にかつ機械的に接続され、基板側ボンディング用電極２Ｌにはワイヤ７Ｌの他端側が電気的にかつ機械的に接続されている。
本実施形態の高周波電力増幅器において、ワイヤ７Ｌは２本配置されている。入力用ワイヤ７Ｅを流れる電力と出力用ワイヤ７Ｋを流れる電力との差は、入力用ワイヤ７Ａを流れる電力と出力用ワイヤ７Ｂを流れる電力との差よりも大きい。従って、本実施形態のように、電力差に応じて基準電位に電位固定されるワイヤの本数を増加することにより、入力用ワイヤと出力用ワイヤとの相互誘導作用による高周波特性の劣化をより安定した状態で防止することができる。
（実施形態４）
図１０は、本発明の実施形態４である高周波電力増幅器の配線基板の要部平面図である。
本実施形態の高周波電力増幅器は、前述の実施形態１と基本的に同様の構成になっており、以下の構成が異なっている。
即ち、図１０に示すように、基板側出力用電極２Ｂが半導体チップ５の一辺５Ｘと向かい合う位置に配置され、基板側入力用電極２Ａが半導体チップ５の一辺５Ｘに対して交わる他の辺５Ｐと向い合う位置に配置されている。
このように、基板側出力用電極２Ｂを半導体チップ５の一辺５Ｘと向かい合う位置に配置し、基板側入力用電極２Ａが半導体チップ５の一辺５Ｘに対して交わる他の辺５Ｐと向い合う位置に配置することにより、入力用ワイヤ７Ａと出力用ワイヤ７Ｂとの磁束が直交する状態になるので、このワイヤ間における相互誘導作用を抑制することができる。
また、基準電位に電位固定されるワイヤを接続するための基板側ボンディング用電極を設ける必要がないので、半導体チップ５の第１領域５Ａと第２領域５Ｂとの間隔を狭くすることができ、半導体チップ５の占有面積を縮小することができる。この結果、高周波電力増幅器の小型化を図ることができる。
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
１…配線基板、１Ａ…凹部、１Ｂ…導電プレート、２Ａ，２Ｄ…基板側入力用電極、２Ｂ，２Ｅ…基板側出力用電極、２Ｃ，２Ｆ…基板側ボンディング用電極、３…スルーホール配線、４…基準電位用外部端子、５…半導体チップ、５Ａ…第１領域、５Ｂ…第２領域、５Ｃ…第３領域（アイソレーション領域）、６Ａ，６Ｅ…チップ側入力用電極、６Ｂ，６Ｄ…チップ側出力用電極、６Ｃ，６Ｆ…チップ側ボンディング用電極、７Ａ，７Ｅ…入力用ワイヤ、７Ｂ，７Ｄ…出力用ワイヤ、７Ｃ，７Ｆ…ワイヤ、Ｃ１〜Ｃ１１…容量素子、Ｒ１〜Ｒ４…抵抗素子、ＳＴＬ１〜ＳＴＬ３…マイクロストリップ線路、ＰＷ１，ＰＷ２，ＰＷ３…増幅手段。

Claims (4)

  1. 携帯通信機器に搭載される高周波電力増幅器を含む半導体装置であって、
    主面および裏面を有する配線基板と、
    前記配線基板の前記主面上に搭載された半導体チップを含み、
    前記半導体チップは、
    前記高周波電力増幅器を構成する第１および第２の増幅手段と、
    前記第１の増幅手段の入力部と電気的に接続するチップ側入力用電極と、
    前記第２の増幅手段の出力部と電気的に接続するチップ側出力用電極を含み、
    前記配線基板は、前記主面上に、
    基板側入力用電極と、
    基板側出力用電極と、
    を有し、
    前記第１の増幅手段の出力部は、前記第２の増幅手段の入力部と電気的に接続され、
    前記チップ側入力用電極と前記基板側入力用電極は、入力用ワイヤによって電気的に接続され、
    前記チップ側出力用電極と前記基板側出力用電極は、出力用ワイヤによって電気的に接続され、
    前記半導体チップの平面形状は、一対の第１の辺および一対の第２の辺を有する四辺形状であり、
    前記入力用ワイヤは、前記一対の第１の辺のうちの一つの辺を跨ぐように形成され、
    前記出力用ワイヤは、前記一対の第２の辺のうちの一つの辺を跨ぐように形成されていることを特徴とする半導体装置。
  2. 前記第１および第２の増幅手段はトランジスタであることを特徴とする請求項１記載の半導体装置。
  3. 前記第１の増幅手段と前記第２の増幅手段は、容量素子を介して電気的に接続されていることを特徴とする請求項１記載の半導体装置。
  4. 前記配線基板の前記主面には導電プレートが配置され、
    前記導電プレート上に前記半導体チップが搭載され、
    前記配線基板の前記裏面に基準電位用外部端子が形成され、
    前記配線基板の内部にはスルーホール配線が形成され、
    前記半導体チップと前記基準電位用外部端子は、前記導電プレートおよび前記スルーホール配線を介して電気的に接続されていることを特徴とする請求項１記載の半導体装置。
JP2009205653A 2009-09-07 2009-09-07 半導体装置 Expired - Lifetime JP4918652B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009205653A JP4918652B2 (ja) 2009-09-07 2009-09-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009205653A JP4918652B2 (ja) 2009-09-07 2009-09-07 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006339316A Division JP2007074000A (ja) 2006-12-18 2006-12-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2010016396A JP2010016396A (ja) 2010-01-21
JP4918652B2 true JP4918652B2 (ja) 2012-04-18

Family

ID=41702129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009205653A Expired - Lifetime JP4918652B2 (ja) 2009-09-07 2009-09-07 半導体装置

Country Status (1)

Country Link
JP (1) JP4918652B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59126654A (ja) * 1983-01-10 1984-07-21 Toshiba Corp 高周波電力増幅器
JP2755250B2 (ja) * 1996-03-22 1998-05-20 日本電気株式会社 半導体集積回路
JP3426842B2 (ja) * 1996-04-16 2003-07-14 京セラ株式会社 高周波用電力増幅器
JP2001189404A (ja) * 1999-12-28 2001-07-10 Hitachi Kokusai Electric Inc 高周波半導体装置の実装構造及び実装方法

Also Published As

Publication number Publication date
JP2010016396A (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
EP0971411B1 (en) Semiconductor device
WO2017163612A1 (ja) パワー半導体モジュール
EP2515435A2 (en) Power amplifier
JP2005183770A (ja) 高周波用半導体装置
JP2014183071A (ja) 半導体装置
CN112310074A (zh) 半导体装置以及高频模块
JP3946874B2 (ja) 半導体装置
JP6102770B2 (ja) 高周波モジュール
JP4816214B2 (ja) 半導体装置及びその製造方法
KR20210142521A (ko) 반도체 장치 내부 스너버 회로 접속 구조 및 이것을 이용한 파워 모듈 구조
JP4918652B2 (ja) 半導体装置
JP4908091B2 (ja) 半導体装置
JP2007027317A (ja) 半導体装置
JP2008124072A (ja) 半導体装置
JP2007074001A (ja) 半導体装置
JP2007074000A (ja) 半導体装置
JP2004296719A (ja) 半導体装置
KR100562349B1 (ko) 반도체장치
JP6256575B2 (ja) 高周波モジュール
JPWO2020170650A1 (ja) 半導体モジュール、パワー半導体モジュールおよびそれらいずれかを用いたパワーエレクトロニクス機器
CN113169435B (zh) 耦合器模块
KR102572484B1 (ko) 전력 증폭 모듈
JP4153898B2 (ja) 高周波電力増幅器モジュール
JP2007103391A (ja) 半導体増幅器
JP2008228347A (ja) 高周波電力増幅器モジュール

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

EXPY Cancellation because of completion of term