CN112585749B - Rf返回电流损耗降低的功率放大器 - Google Patents

Rf返回电流损耗降低的功率放大器 Download PDF

Info

Publication number
CN112585749B
CN112585749B CN201980053468.8A CN201980053468A CN112585749B CN 112585749 B CN112585749 B CN 112585749B CN 201980053468 A CN201980053468 A CN 201980053468A CN 112585749 B CN112585749 B CN 112585749B
Authority
CN
China
Prior art keywords
output
input
power amplifier
bond
amplifier package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980053468.8A
Other languages
English (en)
Other versions
CN112585749A (zh
Inventor
维特里奥·库柯
约斯·范德赞登
诸毅
艾乌里·沃洛凯恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samba Holdco Netherlands BV
Original Assignee
Samba Holdco Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samba Holdco Netherlands BV filed Critical Samba Holdco Netherlands BV
Publication of CN112585749A publication Critical patent/CN112585749A/zh
Application granted granted Critical
Publication of CN112585749B publication Critical patent/CN112585749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种射频RF功率放大器封装和包括该射频RF功率放大器封装的电子设备。该RF功率放大器封装包括RF功率晶体管。根据本发明，RF功率晶体管的每一个输入引脚在封装的输入侧与输入键合焊盘之间的区域中的物理延伸比在输入键合焊盘与封装的输出侧之间的区域中的物理延伸大；和/或每个输出引脚在输出键合焊盘与封装的输出侧之间的区域中的物理延伸比在封装的输入侧与输出键合焊盘之间的区域中的物理延伸大。

Description

RF返回电流损耗降低的功率放大器
技术领域
本发明涉及一种射频RF功率放大器封装并且涉及包括该射频RF功率放大器封装的电子设备。
背景技术
RF功率放大器封装通常用于移动通信的基站中。在这些封装中，一个或多个RF功率晶体管被布置在铜基基板上。引线位于封装的相对端，以使得信号能够进入和离开封装。这些引线通过诸如陶瓷环或固化的模制塑料的分离构件与基板间隔开。
RF功率放大器封装通常具有几个参数，这样的参数的示例为功率增加效率和增益。这些参数受信号在被RF功率晶体管放大后所经历的损耗的强烈影响。
众所周知，与RF返回电流相关的损耗对增益和效率两者都具有不可忽略的影响。这些损耗与输入信号，即被馈送到RF功率晶体管的输入端的信号，和输出信号，即由RF功率晶体管输出的信号，两者都是相关的。
US 2018/047656A1公开了如权利要求1的前序部分所定义的RF功率放大器封装。
发明内容
本发明的目的是通过降低与RF返回电流相关的损耗来提供对RF功率放大器封装的增益和效率进行改进。
根据本发明，上述目的通过根据权利要求1的RF功率放大器封装来实现，该封装包括半导体管芯，该半导体管芯包括RF功率晶体管。RF功率晶体管包括输出键合焊盘，输入键合焊盘，连接到输入键合焊盘的多个输入引脚，连接到输出键合焊盘的多个输出引脚，以及多个屏蔽件，每个屏蔽件被布置在相应的输入引脚和输出引脚之间并与相应的输入引脚和输出引脚一起延伸，其中，屏蔽件连接到RF功率晶体管的接地端子。屏蔽件通常用于RF功率晶体管中，并允许增加RF功率晶体管的输入端和输出端之间的最大电压。该输入引脚，输出引脚和屏蔽件均使用多个金属层的金属层堆叠形成，其中上金属层的厚度大于下金属层的厚度。
RF功率晶体管可以包括例如场效应晶体管FET，例如GaN基FET或Si基LDMOS晶体管。这些晶体管均具有作为输入的栅极，作为输出端的漏极，和作为接地端子的源极。
根据本发明的RF功率放大器封装还包括布置在封装的输入侧的输入引线和布置在封装的输出侧的输出引线。第一键合线连接件从输入键合焊盘向封装的输入侧延伸，并且将输入键合焊盘直接或间接连接至输入引线。类似地，第二键合线连接件从输出键合焊盘向封装的输出侧延伸，并且将输出键合焊盘直接或间接连接至输出引线。
根据本发明，封装的特征在于，每个输入引脚在封装的输入侧和输入键合焊盘之间的区域中的物理延伸比在输入键合焊盘和封装的输出侧之间的区域中的物理延伸大，和/或封装的特征在于，每个输出引脚在输出键合焊盘和封装的输出侧之间的区域中的物理延伸比在封装输入侧和输出键合焊盘之间的区域中的物理延伸大。
申请人发现，在现有技术的器件中，大部分RF返回电流没有在实现引脚和屏蔽件的上金属层中流动。因此，其与RF返回电流相关的损耗高于在RF返回电流流过较厚的上部金属层的情况中的损耗。
为了解决上述问题，本发明提出改变用于将要放大的信号从输入引线承载到输入键合焊盘的键合线的位置，和/或改变用于将放大的信号从输出键合焊盘承载到输出引线的键合线的位置。更特别地，尽管在现有技术的设备中这些键合线没有或几乎不在RF功率晶体管上方延伸，但是本发明提出有意地在RF功率晶体管和这些键合线之间引入电磁耦合，以将RF返回电流向上拉向更高且较厚的金属层。
为了减少与馈送到RF功率晶体管的输入端的输入信号相关的RF返回电流损耗，每个输入引脚可以被配置为在封装的输入侧和输入键合焊盘之间的区域中的物理延伸比在输入键合焊盘和封装的输出侧之间的区域中的物理延伸大。在现有技术的器件中，输入键合焊盘位于半导体管芯的最靠近封装的输入侧的边缘附近。根据本发明的一个方面，可以通过将输入键合焊盘移向半导体管芯的相对边缘来减少与输入信号相关的损耗，而相对于现有技术中的器件，输入引脚的位置不变或几乎不变。上述输入键合焊盘的移位使得连接到输入键合焊盘的键合线的较大部分在输入引脚上延伸。由键合线相对于输入引脚的这种定向引起的电磁耦合使RF返回电流流过上层的且较厚的金属层。类似地，为了减少与从RF功率晶体管的输出端中提取的输出信号相关的RF返回电流损耗，每个输出引脚可以被配置为在封装的输出侧和输出键合焊盘之间的区域中的物理延伸比在输出键合焊盘和封装的输入侧之间的区域中的物理延伸大。在现有技术的器件中，输出键合焊盘位于半导体管芯的最靠近封装的输出侧的边缘附近。根据本发明的一个方面，可以通过将输出键合焊盘移向半导体管芯的相对边缘来减少与输出信号相关的损耗，而相对于现有技术的器件，输出引脚的位置不变或几乎不变。上述输出键合焊盘的移位使得连接到输出键合焊盘的键合线的较大部分在输出引脚上延伸。由键合线相对于输出引脚的这种定向引起的电磁耦合使RF返回电流流过上层的且较厚的金属层。
本领域技术人员很容易理解，输出键合焊盘和输入键合焊盘的位置的改变基本上能够独立地实现。而且，本发明不排除其中仅输出键合焊盘或仅输入键合焊盘相对于现有技术器件移位的实施例。
还要注意的是，当RF功率晶体管是FET时，输入键合焊盘被称为栅极键合焊盘，而输出键合焊盘被称为漏极键合焊盘。
在一个实施例中，每个输入引脚在封装的输入侧和输入键合焊盘之间的区域中物理延伸超过70％，优选地超过90％。另外地或可选地，每个输出引脚可以在输出键合焊盘与封装的输出侧之间的区域中物理延伸超过70％，优选地超过90％。
在一个实施例中，输出键合焊盘被布置为更靠近半导体管芯的最靠近封装的输入侧的边缘。输出键合焊盘的这种定位可能要求输入引脚向输出键合焊盘下方延伸。例如，输出键合焊盘可以在上部金属层形成中，而在输出键合焊盘的位置处的输入引脚仅在下部金属层中形成，从而允许输入引脚在输出键合焊盘的下方通过。附加地或可选地，输入键合焊盘可以在上金属层中形成，而在输入键合焊盘的位置处的输出引脚仅在下金属层中形成，从而允许输出引脚在输入键合焊盘下方通过。当输入键合焊盘被布置成更靠近半导体管芯的最靠近封装的输出侧的边缘时，类似的考虑也成立。
RF功率晶体管可以进一步包括辅助输出键合焊盘，其布置在半导体管芯上并且在输出键合焊盘与输出侧之间。在这种情况下，第二键合线连接件包括在输出键合焊盘和辅助输出键合焊盘之间延伸的多个第一输出键合线和从辅助输出键合焊盘向输出引线延伸的多个第二输出键合线。通过使用辅助输出键合焊盘，可以减小最大键合线长度。优选地，辅助输出键合焊盘不直接与输出引脚耦接，仅经由第一输出键合线和输出键合焊盘间接与输出引脚耦接。
在一个实施例中，输入键合焊盘被布置为更靠近半导体管芯的最靠近封装的输出侧的边缘。如上所述，关于输出引脚和输入引脚在输入键合焊盘附近的布线以及在输出键合焊盘附近的布线也具有类似的考虑。RF功率放大器封装可以进一步包括布置在半导体管芯上并且在输入键合焊盘与输入侧之间的辅助输入键合焊盘。在这种情况下，第一键合线连接件包括从辅助输入键合焊盘向输入侧延伸的多个第一输入键合线和在辅助输入键合焊盘和输入键合焊盘之间延伸的多个第二输入键合线。
RF功率放大器封装可以进一步包括：具有第一端子和第二接地端子的隔直电容器，以及连接在输出键合焊盘和隔直电容器的第一端子之间的一个或多个谐振键合线。隔直电容器在RF功率放大器封装的RF工作频率处，例如在500MHz至5GHz之间，基本上形成短路。此外，一个或多个谐振键合线的电感被设计为使得一个或多个谐振键合线在RF工作频率处或接近于RF工作频率处与RF功率晶体管的输出电容谐振。因此，在工作频率处或接近工作频率时，通过输出电容和一个或多个谐振键合线的电感的并联组合，形成相对较高的接地阻抗。从而可以减轻输出电容对在工作频率处或接近工作频率处的整体性能的影响。
隔直电容器可以布置在半导体管芯和输出引线之间。例如，隔直电容器可以以分立部件的形式和/或使用在其上实现隔直电容器的半导体管芯来实现。可替选地，隔直电容器可以被布置在半导体管芯上。更特别地，隔直电容器可以被布置成更靠近半导体管芯的最靠近封装的输入侧的边缘，并且每个输出引脚可以在所述封装的输入侧与输出键合焊盘之间的区域中的物理延伸比在输出键合焊盘与封装的输出侧之间的区域中的物理延伸大。
可选地，隔直电容器被布置成更靠近半导体管芯的最接近封装的输出侧的边缘，其中，每个输出引脚可以在输出键合焊盘和封装的输出侧之间的区域中的物理延伸比在封装输入侧和输出键合焊盘之间的区域中的物理延伸大。
第一键合线连接件可以直接连接到输入引线。可选地，RF功率放大器封装还可以包括布置在输入引线和半导体管芯之间的输入匹配网络，其中第一键合线连接件包括在输入引线和输入匹配网络之间延伸的第三输入键合线和在输入匹配网络和输入键合焊盘之间延伸第四输入键合线。此时，在使用辅助输入键合焊盘的情况下，第四输入键合线可以对应于第一输入键合线。输入匹配网络可以包括具有第一端子和接地的第二端子的输入匹配电容器，其中第三输入键合线和第四输入键合线分别连接到输入匹配电容器的第一端子。
第二键合线连接件可以直接连接到输出引线。可选地，RF功率放大器封装还可以包括布置在输出引线和半导体管芯之间的输出匹配网络，其中第二键合线连接件包括在输出引线和输出匹配网络之间延伸的第四输出键合线和在输出匹配网络和输出键合焊盘之间延伸第三输出键合线。此处，在使用辅助输出键合焊盘的情况下，第三输出键合线可以对应于第二输出键合线。
输出匹配网络可以包括具有第一端子和接地的第二端子的输出匹配电容器，其中第三输出键合线和第四输出键合线均连接到输出匹配电容器的第一端子。
可以将输入键合焊盘分组为输入键合条，和/或将输出键合焊盘分组为输出键合条，将辅助输出键合焊盘分组为辅助输出键合条，和/或将辅助输入键合焊盘分组为辅助输入键合条。
RF功率放大器封装可以进一步包括导电基板，在该导电基板上安装有半导体管芯、输入电容器、输出电容器和/或隔直电容器，并且其中，如果适用的话，输入电容器的第二端子、输出电容器的第二端子和/或隔直电容器的第二端子可以连接至导电基板。附加地或可选地，RF功率晶体管的接地端子可以经由半导体管芯的导电基板连接至基板。
根据另一方面，本发明提供了一种包括如上所述的RF功率放大器封装的电子设备。
附图说明
接下来，参考附图，本发明将会被更详细的描述。在附图中：
图1示出了已知的射频功率放大器封装的截面图；
图2示出了图1的射频功率放大器封装的等效电路；
图3示出了包括可以在图1的拓扑中使用的已知RF功率晶体管的半导体管芯的俯视图；
图4示出了半导体管芯的延图3所示的线A的示意性截面图；
图5示出了本发明的总体方面；
图6A至图6I示出了本发明的各种实施例；以及
图6J示出了对应于图6I的实施例的等效电路。
在下文中，当示出键合线时，应该注意的是，为了提高附图的清晰度，并非所有键合线可以被示出。例如，将示出仅两个或三个输出键合线，而不是大量的输出键合线。对于将要描述的栅极引脚和漏极引脚的数量也是如此示出。
具体实施方式
图1示出了已知的RF功率放大器封装。图2示出了对应于图1的封装的电路。如图所示，RF封装包括半导体管芯5，该半导体管芯5上布置有RF功率晶体管Q1。此处，晶体管Q1可以是适用于在500MHz以上的频率上产生高功率电平(>5W)的Si基LDMOS晶体管或GaN场效应晶体管。
半导体管芯5安装在导电基板9上。RF封装还包括输入引线10和输出引线11，输入引线10和输出引线11分别使用例如陶瓷环形式的间隔元件8与基板9分开。
输入引线10连接到由键合线1、键合线2和接地的电容器6形成的匹配网络。键合线2连接到输入端，例如晶体管Q1的栅极，键合线1连接到输入引线10。此外，在图2中，键合线1对应于电感L1，键合线2对应于电感L2，以及电容器6对应于电容器C1。电容器6可以是无源半导体管芯的形式，其包括连接一条或多条键合线1、2并且布置在管芯的上表面上的一个端子。电容器6还包括在管芯的背面处与导电基板9接触的另一端子。
如图2所示，晶体管Q1包括输出电容Cds。由于对于高功率晶体管，该电容可能变大，因此可能会对RF性能具有不利影响。为了减轻这个问题，已知的是布置与Cds并行的电感，例如图2中的电感器L3。该电感通常被配置为在放大器的工作频率处或附近与Cds谐振，以在Q1输出端处有效地呈现高阻抗。隔直电容器，例如电容器C2，被布置为与L3串联，以阻断接地的直流路径。
上述功能在图1的RF封装中实现。例如，电感L3由一个或多个键合线3和电容器C2通过类似于无源半导体管芯6的无源半导体管芯7形成。此处，键合线3从Q1的输出端例如漏极延伸到C2的上端子。C2的另一端子可以布置在无源半导体管芯6的背面。Q1的输出端还使用一个或多个键合线4连接到输出引线11，一个或多个键合线4在图2中由电感器L4表示。
图3示意性地示出了半导体管芯5的俯视图。此处，栅极条50被形成，一个或多个键合线2被键合至栅极条50上(未示出)。类似地，在输出侧，漏极条52被形成，一个或多个键合线3、4被键合至漏极条52上(未示出)。栅极引脚51从栅极条50朝着封装的输出侧延伸。此处，封装的输出侧对应于封装的布置有输出引线11的一侧。漏极引脚53从漏极条52朝着封装的输入侧延伸，其中，封装的输入侧对应于封装的布置有输入引线10的一侧。
图4示意性地示出了在垂直于栅极引脚51的平面中的半导体管芯5的横截面。在图4中，用虚线矩形54表示构成晶体管Q1的半导体管芯5中的层的位置。此外，示出了栅极引脚51和漏极引脚53均使用一种或多种金属的堆叠形成。此外，图4示出了使用通孔24、24A将半导体管芯上的实际漏极和栅极连接至金属堆叠的各个层20至23。在该金属堆叠中，上金属层比下金属层厚得多。
图4示出了栅极引脚G使用金属层21至23形成。在每一层中，诸如图3所示的引脚可以沿着半导体管芯5延伸。可选地，引脚可以仅在上部金属层中延伸。对于在特定金属层包括一个或多个引脚的漏极引脚D也具有类似的布置。
图4进一步示出了布置在栅极引脚和漏极引脚之间一个或多个屏蔽件Sh。这些屏蔽件被接地。更具体地，图4示出了屏蔽件Sh如何经由金属层20上的迹线和通孔24A连接到晶体管的源极。此外，晶体管Q1的源极通过半导体管芯5中的高掺杂区域(塞子，未示出)电连接至导电基板9。
流出或流入晶体管Q1的栅极端子或漏极端子的任何电流都与返回电流相关联。这些返回电流通常大部分流经屏蔽件Sh。
申请人发现，当使用图3的拓扑时，大量的RF返回电流没有流过屏蔽件Sh的上部金属层。相反，返回电流流经下部金属层。由于这些下层比上金属层薄，因此损耗可能会更高。
图5示出了根据本发明的对该问题的一般解决方案，其示出了半导体管芯100的局部俯视图。与图3所示的拓扑相比，键合线连接到半导体管芯的位置已经改变。更具体地，栅极引脚2从键合焊盘150朝着输入侧(图5的左侧)延伸超过长度G1，并且从键合焊盘150朝着输出侧(图5的右侧)延伸超过长度G2。类似地，漏极引脚4从键合焊盘152朝着输入侧延伸超过长度D1，并且从键合焊盘152朝着输出侧延伸超过长度D2。
根据本发明，对于栅极引脚和漏极引脚，满足以下条件中的至少一个：G1＞G2并且D2＞D1。申请人发现，当D2>D1时，与漏极电流相关的大部分返回电流流经屏蔽件Sh的上部金属层，从而与图3的拓扑相比，降低了与该返回电流相关的损耗。申请人进一步发现，当G1>G2时，与栅极电流相关的大部分返回电流流经屏蔽件Sh的上部金属层，从而与图3的拓扑相比，降低了与该回流电流相关的损耗。
图6A至图6I示出了减少与漏极和/或栅极电流相关的损耗的各种示例。在图6A中，示出了一个示例，其中，将漏极键合焊盘分组在与图5相对应定位的漏极键合条152中，而将栅极键合焊盘分组在与图3的现有技术拓扑相对应定位的栅极键合条150中。
如在图6A中可以看到的，栅极引脚151在漏极键合条152下方延伸。这由虚线部分指示。通过使用如上所述的多层金属堆叠，这样的布线成为可能。
在图6B中，示出了一个示例，其中，将栅极键合焊盘分组在与图5相对应定位的栅极键合条150中，而将漏极键合焊盘分组在与图3的现有技术拓扑相对应定位的漏极键合条152中。如图6B所示，漏极引脚153在栅极键合条150下方延伸。
应当注意的是，当如图6A和图6B所示将漏极键合条152和栅极键合条150彼此靠近布置时，同样有可能颠倒键合条的顺序。这样，可以产生或可以不产生键合线2、4之间的有意耦合(intentional coupling)。其示例在图6C中指示。在该图中，栅极键合条150布置在漏极键合条152和封装的输出侧之间。
图6D示出了对应于图5的实施例。在该实施例中，键合线2、4之间可以存在相对较大的电磁耦合，这可以有利地用于调节放大器的稳定性。
基于键合条的位置，连接键合线2、4的长度可能变长。然后，将辅助键合条或键合焊盘布置在半导体管芯上可能是有利的。其示例呈现在图6E中，其中辅助漏极键合条160用于在第一部分4'和第二部分4”中划分键合线4。在该实施例中，键合条150、152的布置类似于图6D所示的布置。
图6F至图6H所示的实施例示出了实施例，其中类似于图2所示的电路，电感器用于与晶体管的输出电容谐振。在图6F中，示出了分离的半导体管芯170，在半导体管芯170上集成有隔直电容器C2。不排除实现隔直电容器C2的其他手段。一个或多个键合线171在漏极键合条152和电容器C2的一个端子之间延伸。与图1相似，C2的另一个端子布置在管芯170的背面。
代替使用分立半导体管芯170，C2可以集成在半导体管芯100本身中。这在图6G中示出。这种集成的另一示例在图6H中示出，其中C2与漏极键合条152位于半导体管芯100的相对侧。
图6I示出了连接到半导体管芯100的输入匹配网络和输出匹配网络。在图6J中示出了等效电路。每个匹配网络包括分别在半导体管芯180、181中实现的接地的电容器C1，C3，以及串联的两个电感器。例如，输入匹配网络由键合线2’形成的电感器L1、在半导体管芯180上形成的接地的电容器C1和键合线2形成的电感器L2形成。类似地，输出匹配网络由键合线4形成的电感器L4_1、在半导体管芯181上形成的接地电容器C3和键合线172形成的电感器L4_2形成。此外，在图6I中，键合线171对应于电感器L3。
尽管图6I的实施例公开了栅极键合条150布置成更靠近输出侧而不是输入侧，但是技术人员将容易地理解，图6I的拓扑可以与实施例6A至图6H中的任何一个组合。
在以上描述中，本发明通过使用详细实施例进行了说明。然而，应当注意，本发明不限于这些实施例。在不脱离由所附权利要求限定的本发明及其等同物的范围的情况下，可以对实施例进行修改。

Claims (25)

1.一种射频RF功率放大器封装，包括：
半导体管芯(100)，所述半导体管芯包括：
RF功率晶体管，所述RF功率晶体管具有：
输出键合焊盘(152)；
输入键合焊盘(150)；
连接到所述输入键合焊盘的多个输入引脚(151)；
连接到所述输出键合焊盘的多个输出引脚(153)；
布置在所述RF功率放大器封装的输入侧的输入引线(10)和布置在所述RF功率放大器封装的输出侧的输出引线(11)；
第一键合线连接件(2)，所述第一键合线连接件从所述输入键合焊盘向所述RF功率放大器封装的输入侧延伸，并且将所述输入键合焊盘直接或间接连接至所述输入引线；
第二键合线连接件(4)，所述第二键合线连接件从所述输出键合焊盘向所述RF功率放大器封装的输出侧延伸，并且将所述输出键合焊盘直接或间接连接至所述输出引线；
其特征在于，所述RF功率放大器封装还包括多个屏蔽件，所述多个屏蔽件中的每个屏蔽件被布置在所述多个输入引脚的相应输入引脚和所述多个输出引脚的相应输出引脚之间，并与所述相应输入引脚和输出引脚一起延伸，其中所述多个屏蔽件中的每个屏蔽件连接到所述RF功率晶体管的接地端子，并且其中所述多个输入引脚中的每个输入引脚、所述多个输出引脚中的每个输出引脚以及所述多个屏蔽件中的每个屏蔽件使用多个金属层(20-23)的金属层堆叠来形成，所述多个金属层中上金属层的厚度大于下金属层的厚度；
其中，所述多个输入引脚中的每个输入引脚在所述RF功率放大器封装的输入侧与所述输入键合焊盘之间的区域中的物理延伸比在所述输入键合焊盘与所述RF功率放大器封装的输出侧之间的区域中的物理延伸大，其中，所述多个输入引脚中的每个输入引脚在所述RF功率放大器封装的输入侧与所述输入键合焊盘之间的区域中物理延伸大于70％；和/或
其中，所述多个输出引脚中的每个输出引脚在所述输出键合焊盘与所述RF功率放大器封装的输出侧之间的区域中的物理延伸比在所述RF功率放大器封装的输入侧与所述输出键合焊盘之间的区域中的物理延伸大，其中，所述多个输出引脚中的每个输出引脚在所述输出键合焊盘和所述RF功率放大器封装的输出侧之间的区域中物理延伸大于70％。
2.根据权利要求1所述的RF功率放大器封装，其中，所述输入键合焊盘被分组为输入键合条，并且其中，所述输出键合焊盘被分组为输出键合条。
3.根据权利要求2所述的RF功率放大器封装，其中，连接到所述输出键合条的每个输出引脚与所述多个输出引脚中的相应的输出引脚对应，并且，连接到所述输入键合条的每个输入引脚与所述多个输入引脚中的相应的输入引脚对应。
4.根据权利要求2或3所述的RF功率放大器封装，其中，所述输出引脚在所述输入键合条的下方延伸，或者其中，所述输入引脚在所述输出键合条的下方延伸。
5.根据权利要求中1至3中任一项所述的RF功率放大器封装，其中，所述输出键合焊盘被布置成更靠近所述半导体管芯的最靠近所述RF功率放大器封装的输入侧的边缘；
其中，所述RF功率晶体管还包括：
布置在所述半导体管芯上并且在所述输出键合焊盘与所述输出侧之间的辅助输出键合焊盘；
其中，所述第二键合线连接件包括多个第一输出键合线(4')和多个第二输出键合线(4”)，所述多个第一输出键合线在所述输出键合焊盘和所述辅助输出键合焊盘之间延伸，所述多个第二输出键合线从所述辅助输出键合焊盘向所述输出引线延伸；
其中，所述辅助输出键合焊盘被分组为辅助输出键合条(160)。
6.根据权利要求中1至3中任一项所述的RF功率放大器封装，其中，所述输入键合焊盘被布置成更靠近所述半导体管芯的最靠近所述RF功率放大器封装的输出侧的边缘；
其中，所述RF功率晶体管还包括：
布置在所述半导体管芯上并且在所述输入键合焊盘与所述输入侧之间的辅助输入键合焊盘；
其中，所述第一键合线连接件包括多个第一输入键合线和多个第二输入键合线，所述多个第一输入键合线从所述辅助输入键合焊盘朝向所述输入侧延伸，所述多个第二输入键合线在所述辅助输入键合焊盘和所述输入键合焊盘之间延伸；
其中，所述辅助输入键合焊盘被分组为辅助输入键合条。
7.根据权利要求1至3中任一项所述的RF功率放大器封装，还包括：
具有第一端子和第二接地端子的隔直电容器(C2)；
连接在所述输出键合焊盘和所述隔直电容器的所述第一端子之间的一个或多个谐振键合线(171)；
其中，所述隔直电容器在所述RF功率放大器封装的RF工作频率处基本上形成短路，并且其中，所述一个或多个谐振键合线的电感被设计为使所述一个或多个谐振键合线的电感和所述RF功率放大器的输出电容在所述RF工作频率处或接近所述RF工作频率时谐振；
其中，所述隔直电容器被布置在所述半导体管芯和所述输出引线之间的分立半导体管芯(170)上或被布置在所述半导体管芯上。
8.根据权利要求7所述的RF功率放大器封装，其中，所述隔直电容器被布置在所述半导体管芯(100)上，并且：
其中，所述隔直电容器被布置成更靠近所述半导体管芯的最靠近所述RF功率放大器封装的输入侧的边缘，并且其中，所述多个输出引脚中的每个输出引脚在所述RF功率放大器封装的输入侧与所述输出键合焊盘之间的区域中的物理延伸比在所述输出键合焊盘和所述RF功率放大器封装的输出侧之间的区域中的物理延伸大；或者
所述隔直电容器被布置成更靠近所述半导体管芯的最靠近所述RF功率放大器封装的输出侧的边缘，并且其中，所述多个输出引脚中的每个输出引脚在所述输出键合焊盘和所述RF功率放大器封装的输出侧之间的区域中的物理延伸比在所述RF功率放大器封装的输入侧和所述输出键合焊盘的区域中的物理延伸大。
9.根据权利要求1至3中任一项所述的RF功率放大器封装，其中，所述第一键合线连接件直接连接到所述输入引线。
10.根据权利要求6所述的RF功率放大器封装，还包括：布置在所述输入引线与所述半导体管芯之间的输入匹配网络，其中，所述第一键合线连接件包括第三输入键合线(2')和第四输入键合线(2”)，所述第三输入键合线在所述输入引线和所述输入匹配网络之间延伸，所述第四输入键合线在所述输入匹配网络和所述输入键合焊盘或所述辅助输入键合焊盘之间延伸；
其中，所述输入匹配网络包括：
具有第一端子和接地的第二端子的输入匹配电容器(C1)；
其中，所述第三输入键合线和所述第四输入键合线均连接至所述输入匹配电容器的所述第一端子。
11.根据权利要求1至3中任一项所述的RF功率放大器封装，其中，所述第二键合线连接件直接连接到所述输出引线。
12.根据权利要求5所述的RF功率放大器封装，还包括：布置在所述输出引线与所述半导体管芯之间的输出匹配网络，其中，所述第二键合线连接件包括第四输出键合线(172)和第三输出键合线，所述第四输出键合线在所述输出引线和所述输出匹配网络之间延伸，所述第三输出键合线在所述输出匹配网络和所述输出键合焊盘或所述辅助输出键合焊盘之间延伸；
其中，所述输出匹配网络包括：
具有第一端子和接地的第二端子的输出匹配电容器(C3)；
其中，所述第三输出键合线和所述第四输出键合线均连接至所述输出匹配电容器的第一端子。
13.根据权利要求10所述的RF功率放大器封装，还包括：导电基板(9)，在所述导电基板上安装有所述半导体管芯，其中，
所述输入匹配电容器被安装在所述导电基板上，并且其中所述输入匹配电容器的第二端子连接到所述导电基板，
其中，所述RF功率晶体管的所述接地端子经由所述半导体管芯的导电基板连接至所述导电基板。
14.根据权利要求中1至3中任一项所述的RF功率放大器封装，其中，所述RF功率晶体管包括RF功率FET，其中，所述RF功率晶体管的输入端对应于所述RF功率FET的栅极，所述RF功率晶体管的输出端对应于所述RF功率FET的漏极，并且所述RF功率晶体管的接地端子对应于所述RF功率FET的源极。
15.根据权利要求1所述的RF功率放大器封装，其中，所述多个输入引脚中的每个输入引脚在所述RF功率放大器封装的输入侧与所述输入键合焊盘之间的区域中物理延伸大于90％。
16.根据权利要求1所述的RF功率放大器封装，其中，所述多个输出引脚中的每个输出引脚在所述输出键合焊盘和所述RF功率放大器封装的输出侧之间的区域中物理延伸大于90％。
17.根据权利要求12所述的RF功率放大器封装，还包括：导电基板(9)，在所述导电基板上安装有所述半导体管芯，其中，所述输出匹配电容器被安装在所述导电基板上，并且其中，所述输出匹配电容器的第二端子连接到所述导电基板，
其中，所述RF功率晶体管的所述接地端子经由所述半导体管芯的导电基板连接至所述导电基板。
18.根据权利要求7所述的RF功率放大器封装，还包括：导电基板(9)，在所述导电基板上安装有所述半导体管芯，其中，所述隔直电容器被安装在所述导电基板上，并且其中，所述隔直电容器的第二端子连接至所述导电基板，
其中，所述RF功率晶体管的所述接地端子经由所述半导体管芯的导电基板连接至所述导电基板。
19.根据权利要求1所述的RF功率放大器封装，其中，所述RF功率晶体管为射频场效应晶体管。
20.根据权利要求1所述的RF功率放大器封装，其中，所述输出键合焊盘为漏极键合焊盘。
21.根据权利要求1所述的RF功率放大器封装，其中，所述输入键合焊盘为栅极键合焊盘。
22.根据权利要求1所述的RF功率放大器封装，其中，所述多个输入引脚为栅极引脚。
23.根据权利要求1所述的RF功率放大器封装，其中，所述多个输出引脚为漏极引脚。
24.根据权利要求14所述的RF功率放大器封装，其中，所述RF功率FET为GaN基FET或Si基LDMOS。
25.一种包括根据前述权利要求中任一项所述的RF功率放大器封装的电子设备。
CN201980053468.8A 2018-09-03 2019-09-03 Rf返回电流损耗降低的功率放大器 Active CN112585749B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2021545A NL2021545B1 (en) 2018-09-03 2018-09-03 Power amplifier with decreased RF return current losses
NL2021545 2018-09-03
PCT/NL2019/050571 WO2020050719A1 (en) 2018-09-03 2019-09-03 Power amplifier with decreased rf return current losses

Publications (2)

Publication Number Publication Date
CN112585749A CN112585749A (zh) 2021-03-30
CN112585749B true CN112585749B (zh) 2021-10-26

Family

ID=65199542

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980053468.8A Active CN112585749B (zh) 2018-09-03 2019-09-03 Rf返回电流损耗降低的功率放大器

Country Status (5)

Country Link
US (1) US12009792B2 (zh)
EP (1) EP3847696B1 (zh)
CN (1) CN112585749B (zh)
NL (1) NL2021545B1 (zh)
WO (1) WO2020050719A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444044B2 (en) * 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
NL2027009B1 (en) * 2020-11-30 2022-07-04 Ampleon Netherlands Bv RF amplifier package
NL2031290B1 (en) * 2022-03-15 2023-09-27 Ampleon Netherlands Bv Rf power amplifier

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102624333A (zh) * 2011-01-28 2012-08-01 精工电子有限公司 具有屏蔽线的振荡电路及电子设备
CN103339637A (zh) * 2010-12-08 2013-10-02 科锐 具有包括电容器内电阻器的内部稳定性网络的rf晶体管封装以及形成具有包括电容器内电阻器的内部稳定性网络的rf晶体管封装的方法
CN104681552A (zh) * 2013-11-29 2015-06-03 恩智浦有限公司 封装rf功率晶体管器件和rf功率放大器
CN106026935A (zh) * 2015-03-24 2016-10-12 飞思卡尔半导体公司 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法
EP3128490A1 (en) * 2015-08-07 2017-02-08 Coraza Holdings Limited A security shield for a data entry keypad
US9653410B1 (en) * 2016-03-15 2017-05-16 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373118B1 (en) * 1999-08-11 2002-04-16 Lewyn Consulting, Inc. High-value integrated circuit resistor
NL2017206B1 (en) * 2016-07-21 2018-01-30 Ampleon Netherlands Bv Integrated passive device for RF power amplifier package
US10134658B2 (en) * 2016-08-10 2018-11-20 Macom Technology Solutions Holdings, Inc. High power transistors
NL2020069B1 (en) * 2017-12-12 2019-06-21 Ampleon Netherlands Bv Packaged RF power amplifier
US12074149B2 (en) * 2021-02-05 2024-08-27 Macom Technology Solutions Holdings, Inc. Device packages with uniform components and methods of forming the same
NL2029316B1 (en) * 2021-10-04 2023-04-13 Ampleon Netherlands Bv Power amplifier and Doherty amplifier comprising the same
US20230216452A1 (en) * 2021-12-31 2023-07-06 Nxp Usa, Inc. Power transistor devices and amplifiers with input-side harmonic termination circuits

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103339637A (zh) * 2010-12-08 2013-10-02 科锐 具有包括电容器内电阻器的内部稳定性网络的rf晶体管封装以及形成具有包括电容器内电阻器的内部稳定性网络的rf晶体管封装的方法
CN102624333A (zh) * 2011-01-28 2012-08-01 精工电子有限公司 具有屏蔽线的振荡电路及电子设备
CN104681552A (zh) * 2013-11-29 2015-06-03 恩智浦有限公司 封装rf功率晶体管器件和rf功率放大器
CN106026935A (zh) * 2015-03-24 2016-10-12 飞思卡尔半导体公司 具有位于滤波器电路电感器之下的无导体区域的rf放大器及其制作方法
EP3128490A1 (en) * 2015-08-07 2017-02-08 Coraza Holdings Limited A security shield for a data entry keypad
US9653410B1 (en) * 2016-03-15 2017-05-16 Nxp Usa, Inc. Transistor with shield structure, packaged device, and method of manufacture

Also Published As

Publication number Publication date
EP3847696A1 (en) 2021-07-14
EP3847696B1 (en) 2022-01-05
CN112585749A (zh) 2021-03-30
US12009792B2 (en) 2024-06-11
NL2021545B1 (en) 2020-04-30
WO2020050719A1 (en) 2020-03-12
US20210257977A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
US10630246B2 (en) Methods of manufacturing encapsulated semiconductor device package with heatsink opening
CN112585749B (zh) Rf返回电流损耗降低的功率放大器
JP2023521014A (ja) Ｒｆ増幅器パッケージ
US8669638B2 (en) High power semiconductor device for wireless applications and method of forming a high power semiconductor device
US9820401B2 (en) Packaged RF power transistor device having next to each other a ground and a video lead for connecting a decoupling capacitor, RF power amplifier
US20210313283A1 (en) Multi level radio frequency (rf) integrated circuit components including passive devices
CN110034736B (zh) 封装式射频功率放大器
JP2020535701A (ja) バイアスストリップを有するｒｆ増幅器パッケージ
CN108987379B (zh) 具有集成谐波终止特征的半导体封装件
JP6164722B2 (ja) 半導体装置
CN117678156A (zh) 多尔蒂功率放大器
CN113141162A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
EP4007165B1 (en) Rf amplifier package
US20220200550A1 (en) Power Amplifier Device and Semiconductor Die
EP4362091A1 (en) Rf amplifiers with improved stability by source inductance adjustment
CN114759888A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
CN114846591A (zh) 基于引线框架的模制射频封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant