CN114846591A - 基于引线框架的模制射频封装 - Google Patents

基于引线框架的模制射频封装 Download PDF

Info

Publication number
CN114846591A
CN114846591A CN201980103185.XA CN201980103185A CN114846591A CN 114846591 A CN114846591 A CN 114846591A CN 201980103185 A CN201980103185 A CN 201980103185A CN 114846591 A CN114846591 A CN 114846591A
Authority
CN
China
Prior art keywords
package
substrate
frame portion
frame
connection member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980103185.XA
Other languages
English (en)
Inventor
尤尔根·拉本
诸毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samba Holdco Netherlands BV
Original Assignee
Samba Holdco Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samba Holdco Netherlands BV filed Critical Samba Holdco Netherlands BV
Publication of CN114846591A publication Critical patent/CN114846591A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明涉及一种基于引线框架的模制射频封装以及一种Doherty放大器和包括该Doherty放大器的电子设备。根据本发明，封装包括框架部分，该框架部分物理地连接到连接构件的至少一部分并从该部分延伸，在将引线框架从封装分离之前，衬底通过该连接构件连接到引线框架。根据本发明，第二电气部件安装和/或电连接到该框架部分。

Description

基于引线框架的模制射频封装
技术领域
本发明涉及一种基于引线框架的模制射频封装以及一种Doherty放大器和包括该Doherty放大器的电子设备。
背景技术
基于引线框架的封装在本领域中是已知的。这些封装的制造过程从提供引线框架开始，引线框架包括用于多个封装的引线。引线在那时仍然连接到引线框架的剩余部分。典型地，封装设置有导热衬底，例如，铜块，半导体管芯将安装到该导热衬底上。使用连接构件将引线框架连接到导热衬底。这些连接构件可以具有从引线框架的剩余部分延伸到衬底的角落的金属凸片的形式，并且通常被称为系杆。在那里，例如，通过铆接连接、焊接连接、胶粘连接或钎焊连接在连接构件和衬底之间进行连接。
使用导热衬底，可以有效地冷却半导体管芯上的有源电路。典型地，引线框架用于同时制造多个封装，其中，要制造的每个封装与相应的衬底和相应的引线组相关联。
对连接有衬底的引线框架进行进一步处理。处理步骤的确切顺序取决于要生产的封装类型。第一种类型的封装将在下文中被称为包覆成型气腔封装。在这些封装中，具有衬底的引线框架将经历模制步骤，在该步骤期间，对于要生产的每个封装，形成固化材料环，该固化材料环提供引线相对于相应衬底的固定。作为下一步骤，将一个或多个半导体管芯和可选的每个封装的其他电气部件安装在相应的衬底上，并且使用一条或多条接合线实现一个或多个半导体管芯上的电路和引线之间的连接。作为最后的步骤，为每个待生产的封装提供盖子，该盖子连接到固化模制材料环，以封闭封装。因此，在这些封装中，在盖子和衬底之间形成空腔，在该空腔中设置了一个或多个半导体管芯和其他可选的电气部件。
应当注意，安装一个或多个半导体管芯和其他电气部件的步骤以及施加模塑料的步骤可以颠倒。
在另一种类型的封装(下文称为包覆成型封装)中，一个或多个半导体管芯和其他可选的电气部件安装在衬底上，并且在施加模制材料之前，使用一条或多条接合线实现这些部件、一个或多个管芯和引线之间的连接。在这些封装中，一个或多个半导体管芯、可选的其他电气部件和接合线基本上完全被模制材料封装或覆盖。此外，固化模制材料也形成封装的外表面。
对于这两种类型的封装，执行一个或多个分离步骤，以从经处理的引线框架分离各个封装。在下文中，一个或多个分离步骤将统称为从引线框架分离封装。
上述一个或多个分离步骤可以包括冲压、切割和/或推动。在将封装与引线框架分离之后，连接构件的一部分保持附接在衬底上。该部分在后文中将被称为第一连接构件部分，而仍然连接到引线框架的剩余部分的部分将被称为第二连接构件部分。
与上述类型的封装相关的一个常见问题是封装内部的用于安装部件的空间有限。一个或多个半导体管芯或可选的其他部件通常使用固定材料安装在衬底上，该固定材料在安装这些部件的过程中至少部分是流体。安装后，固定材料将固化，以提供与衬底的电连接、热连接和机械连接。然而，固定材料也可能流到最初打算或期望用于放置半导体管芯或一个或多个可选的其他电气部件的放置区域之外的区域。因此，如果不同的电气部件彼此相距足够远，则这些电气部件只能设置在单个封装内。否则，固定材料或其成分可能流出或渗入到衬底的其他区域。由于固定材料通常是导电的，所以存在安装或设置在这些其他区域中的部件或一个或多个半导体管芯电短路的风险。
本发明的第一个目的是提供一种封装，其中，消除或至少减轻了与固定材料的扩散或流动相关的上述问题。
与上述类型的封装相关的另一个常见问题是难以在安装在衬底上的不同部件之间获得足够的电磁屏蔽。封装尺寸要求通常要求不同的部件应尽可能相互靠近。然而，这种布置将恶化部件之间的电磁耦合。
EP 2892076A2公开了一种Doherty放大器，其具有主放大器和峰值放大器，在主放大器和峰值放大器之间设置隔离壁，以改善主放大器和峰值放大器之间的隔离。作为隔离壁的第一示例，隔离壁可以是设置在衬底上的直立结构。在另一个示例中，隔离壁设置有垂直于隔离壁的主要部段延伸的基底。该基底可以固定地附接到衬底上。
该第一示例的缺点在于，除了用于制造半导体封装的引线框架之外，还需要额外的部件。这个额外的部件增加了材料清单并增加了处理步骤的数量。
在第二示例中，隔离壁可以形成为引线框架的一部分。更具体地，引线框架具有多个接地指状件，这些接地指状件将连接到最终半导体封装中的接地节点。隔离壁最初形成为与引线框架的剩余部分共面。在组装半导体封装之前，隔离壁横向于引线框架片的平面而弯曲。将隔离壁连接到接地指状件的链路将隔离壁连接到地。
该第二示例的缺点在于，需要复杂的制造过程来弯曲隔离壁，特别是当需要同时弯曲多个隔离壁时。此外，需要额外的接地引线将隔离壁接地。然而，引线配置通常不是由半导体封装的制造商决定的，而是由将封装结合到他或她的设计中的客户决定的。通常采用双源策略，这意味着多方应遵循相同的引线设计。除此之外，增加接地引线将增加半导体封装的尺寸。
US 2015/0311131A1公开了一种半导体器件，其具有设置在第一电路和第二电路之间的隔离结构，以减少这些电路之间的电磁耦合。该器件包括一对接地连接器，隔离结构耦合到这对接地连接器。此外，在该实施例中，除了用于制造半导体封装的引线框架之外，还需要额外的部件，从而增加了材料清单并增加了制造的复杂性和成本。
本发明的第二个目的是提供一种封装，其中，消除或至少减轻了上述问题。
发明内容
根据本发明的第一方面，本发明通过提供一种基于引线框架的模制射频‘RF’封装来解决本发明的第一目的，该封装包括衬底、设置在衬底上的第一电气部件、第二电气部件和多条引线，这些引线与衬底间隔开设置，并通过固化模塑料相对于衬底固定在适当位置。引线中的至少一些引线优选地被配置用于向封装输入电信号和从封装输出电信号。此外，在从引线框架分离封装之前，引线是引线框架的一部分。
在从引线框架分离封装之前，使用多个间隔开的连接构件将衬底物理地和电气地连接到引线框架。在从引线框架分离封装期间，例如，通过切割、冲压或推动，将每个连接构件分成保持连接到衬底的第一连接构件部分和保持连接到引线框架的第二连接构件部分。
第一电气部件和第二电气部件优选地各自彼此独立地是从由表面安装器件‘SMD’、其上实现有无源部件的电介质和半导体管芯组成的组中选择的部件。不排除具有多个端子并且执行有源功能(例如，信号放大)或者无源功能(例如，阻抗变换)的其他电气部件。在某些情况下，这样的部件的端子被称为焊盘。第一电气部件和第二电气部件可以包括集成的、分布的或集总的阻抗匹配网络部件(例如，电容器和电感器)或者放大部件(例如，单级或多级放大器)或者分立晶体管。
可以使用固定材料将第一电气部件附接到衬底，该固定材料在将第一电气部件附接到衬底期间处于至少部分液体或流体状态。
根据本发明，封装还包括框架部分，该框架部分物理地连接到至少一个第一连接构件部分并从该至少一个第一连接构件部分延伸，其中，第二电气部件安装和/或电连接到框架部分。在此处，“安装到”应该被解释为第二电气部件与框架部分物理接触，而“电连接到”应该被解释为第二电气部件例如经由接合线与框架部分具有电连接。
本发明的框架部分提供了相对于衬底升高的安装平台，第一电气部件设置在该衬底上。这种安装平台可用于安装第二电气部件或连接一条或多条接合线。因此，可以防止固定材料或其成分扩散到例如第二电气部件的安装平台并在第二电气部件的一个或多个端子之间产生不期望的电连接的风险，例如，端子中的一个端子和另一个端子或地之间的电短路。
至少一个第一连接构件部分可以使用铆钉、焊接连接、胶粘连接或钎焊连接而连接到衬底。通常在设置第一电气部件之前进行这种连接。更具体地，包括衬底以及衬底与引线框架之间的连接的引线框架通常形成中间产品，可以由与设置电气部件和完成封装的公司不同的公司制造该中间产品。
至少一个第一连接构件部分中的第一连接构件部分可以形成多条引线中的引线。应当注意，在从引线框架的剩余部分分离封装之前，使用连接凸片将引线连接到引线框架的剩余部分。根据本发明，由一个或多个第一连接构件部分形成的一条或多条引线可以使用铆钉、焊接连接、胶粘连接或钎焊连接而连接到衬底。此外，该引线或这些引线可各自包括下凹部，以在引线和衬底的不同高度位置之间提供空间(accommodate)。更具体地，封装的所有引线通常相对于衬底处于基本相同的高度位置。
另外或替代地，至少一个第一连接构件部分中的第一连接构件部分可以在衬底的拐角处(但不排除其他位置)物理地连接到衬底。
如上所述，连接构件可以具有金属凸片的形式，该金属凸片从引线框架的剩余部分延伸到衬底的角落或其他部分，并且连接构件通常被称为系杆。在这种情况下，第一连接构件部分中的一个第一连接构件部分可以包括系杆的一部分，而对应的第二连接构件部分包括系杆的另一部分。通常，一个或多个第一连接构件部分将不能从封装的外部接近，或者不会像引线那样从封装的外部延伸那么多。此外，当源自系杆时，一个或多个第一连接构件部分通常不会物理地和电气地连接到封装的外部。
根据本发明，如下实施例是可能的，在该实施例中，框架部分在形成为引线的第一连接构件部分和包括系杆的一部分的第一连接构件部分之间延伸。替代地，框架部分在各自形成为引线的一对第一连接构件部分之间延伸，或者框架部分在各自包括相应系杆的一部分的一对第一连接构件部分之间延伸。本领域技术人员将理解，在本发明的范围内，其他组合同样是可能的。
该封装还可以包括在框架部分的面向衬底的底面和衬底的面向框架部分的顶面之间的空间。该空间例如可以是框架部分的底面设置有凹槽从而在衬底和框架部分之间产生例如呈空腔形式的空间的结果。另外或替代地，框架部分可以具有上表面，第二电气部件安装和/或电连接到该上表面，其中，框架部分在远离衬底的方向上显示出台阶，以使得第二电气部件能够大致平行于衬底设置。
衬底的顶面和框架部分的底面之间的一个或多个空间可以至少部分地填充有固化模塑料。这提供了框架部分相对于衬底的额外锚定。然而，同样可能发生的是，固定材料或其成分已经至少部分地扩散到框架部分和衬底之间的一个或多个空间中。即使框架部分是导电的，这也不会导致不希望的电连接。例如，如果第二电气部件是具有需要接地的导电衬底的半导体管芯，则固定材料是否已经扩散以使得固定材料接触框架部分，这并不重要。由于框架部分抬高了第二电气部件的位置，半导体管芯顶部上的电路的其他电气端子远离固定材料或其成分。
框架部分可以包括多个应力消除槽。这些槽可以至少部分地被固化模塑料填充。这提供了框架部分相对于衬底的额外锚定。
固化模塑料可以封装第一电气部件和第二电气部件，并且可以形成封装的盖子或顶面。这种类型的封装对应于包覆模制封装。替代地，封装可以包括固定地连接到引线和/或固化模塑料的盖子，固化模塑料固定地连接引线和衬底，其中，在盖子和衬底之间形成空腔，第一电气部件和第二电气部件设置在该空腔中。这种类型的封装对应于包覆模制的气腔封装。在这种情况下，固定地连接引线和衬底的固化模塑料可以是环形的。
模塑料可以包括从由热硬化材料和热固性材料组成的组中选择的材料中的一种或多种材料。固定材料可以是由焊料、胶水和金属烧结材料(例如，银烧结材料)组成的组中的一种或多种材料。不排除用于模塑料或固定材料的其他材料。
框架部分、第一连接构件部分、衬底以及第一连接构件部分和衬底之间的连接可以是导电的。这使得第二电气部件的一个或多个端子能够经由框架部分进行接地连接，因为封装的衬底通常连接到设置有封装的设备或系统的地。此外，框架部分、与框架部分连接的第一连接构件部分和对应的第二连接构件部分可以在分离封装之前已经整体连接。例如，框架部分、与框架部分连接的第一连接构件部分和对应的第二连接构件部分可以构成单个金属部件，例如，金属条。另外或替代地，框架部分可以将第一连接构件部分连接到另一个第一连接构件部分。在这种情况下，框架部分、与框架部分连接的第一连接构件部分和另一个第一连接构件部分以及对应的第二连接构件部分可以在分离封装之前已经整体连接。以这种方式，在第一连接构件部分和另一个第一连接构件部分之间形成坝部或桥部。
框架部分可以将第一连接构件部分连接到多条引线中的引线。以这种方式，引线可以在封装内部接地，而不需要额外的内部连接，例如，接合线。
第二电气部件可以具有第一端子和第二端子，其中，至少第一端子连接到框架部分。因此，第一端子可以有效地接地。
第二电气部件可以包括第二半导体管芯，该第二半导体管芯包括导电衬底，该导电衬底的面向框架部分的第一表面形成第一端子。然后，在第二半导体管芯的与第一表面相对的第二表面上形成第二半导体管芯的第二端子。另外或替代地，第一电气部件可以包括第一半导体管芯。该第一半导体管芯可以包括导电衬底，该导电衬底的面向衬底部分的第一表面形成第一端子。然后，在第一半导体管芯的与第一表面相对的第二表面上形成第一半导体管芯的第二端子。可以提供一条或多条接合线，该一条或多条接合线在设置在第一半导体管芯的第二表面上的接合焊盘或接合条与设置在第二半导体管芯的第二表面上的接合焊盘或接合条之间延伸。
第一半导体管芯可以包括设置在第一半导体管芯上的RF功率晶体管。第二半导体管芯可以包括一个或多个无源部件，例如，所述无源部件是集成电感器或集成电容器，例如，所述无源部件形成RF功率晶体管的阻抗匹配网络的一部分。
该封装可以包括多个所述第一半导体管芯以及设置在多个第一半导体管芯中的相同或不同管芯上的多个所述功率晶体管。多个RF功率晶体管可以形成Doherty放大器的主放大器和至少一个峰值放大器。例如，封装可以包括两个第一半导体管芯，每个管芯上设置有功率晶体管。然后，这些晶体管中的一个晶体管形成主放大器，另一个形成峰值放大器。这些晶体管不需要具有相同的尺寸，以使得能够形成不对称的Doherty放大器。然而，在单个第一半导体管芯上实现主放大器和峰值放大器的实施例也是可能的。技术人员还将容易理解，这一概念可以扩展到多个第一半导体管芯和多个峰值放大器。
该封装还可以包括辅助框架部分，该辅助框架部分通过固化模塑料与衬底和框架部分电隔离。辅助框架部分可以在从引线框架分离封装之前已经连接到引线框架，并且第二电气部件可以在一侧安装到框架部分，在另一侧安装到辅助框架部分。以这种方式，实现了用于与衬底分离的第二电气部件的另一安装平台。辅助框架部分可以是导电的，并且第二电气部件的第二端子可以连接到辅助框架部分。此外，衬底可以包括凹槽，辅助框架部分设置在该凹槽中。该凹槽通常填充有固化模塑料。
辅助框架部分可包括第一框架部分构件和与第一框架部分构件间隔开的第二框架部分构件，其中，第一框架部分构件和第二框架部分构件使用第四电气部件(例如，表面安装器件或半导体管芯)电连接。类似地，导电框架部分可以包括第一框架部分构件和与第一框架部分构件间隔开的第二框架部分构件，其中，第一框架部分构件和第二框架部分构件使用第三电气部件(例如，表面安装器件或半导体管芯)电连接。在这些实施例中，导电框架部分和/或辅助框架部分不是连续结构，但是显示在第一框架部分构件和第二框架部分构件之间的间隙。然后，第三电气部件/第四电气部件跨越该间隙，以电连接第一框架部分构件和第二框架部分构件。
根据第一方面，本发明还提供了一种Doherty放大器，其包括如上限定的具有主放大器和峰值放大器的封装。Doherty放大器还可以包括：Doherty分离器，Doherty分离器用于在主放大器的输入端和至少一个峰值放大器的输入端上分离输入信号；以及Doherty组合器，Doherty组合器用于组合由主放大器和至少一个峰值放大器输出的信号。
Doherty组合器包括阻抗反相器。Doherty分离器和Doherty组合器可以被配置为使得由主放大器和至少一个峰值放大器放大的信号能够在Doherty组合器中的组合节点处同相相加。第二电气部件可以形成Doherty组合器和/或Doherty分离器的至少一部分。
根据第一方面，本发明还提供了一种包括如上限定的封装或Doherty放大器的电子设备。该电子设备可以是RF功率放大器，RF功率放大器优选地是用于移动通信基站的RF功率放大器或用于固态烹饪装置的RF功率放大器。
根据本发明的第二方面，本发明通过提供一种基于引线框架的模制射频‘RF’封装来解决本发明的第二目的，该封装包括衬底、设置在衬底上的第一电气部件、设置在衬底上的第二电气部件、以及多条引线，这些引线被设置成与衬底间隔开，并且通过固化模塑料相对于衬底固定在适当位置。引线中的至少一些引线优选地被配置成用于向封装输入电信号和从封装输出电信号，并且在从引线框架分离封装之前，引线中的至少一些引线是引线框架的一部分。
在从引线框架分离封装之前，使用多个间隔开的连接构件将衬底物理地和电气地连接到引线框架。此外，在从引线框架分离封装期间，例如，通过切割、冲压或推动，每个连接构件被分成保持连接到衬底的第一连接构件部分和保持连接到引线框架的第二连接构件部分。
第一电气部件和第二电气部件优选地各自彼此独立地是从由表面安装器件‘SMD’、其上实现有无源部件的电介质和半导体管芯组成的组中选择的部件。此外，第一连接构件部分、衬底以及第一连接构件部分和衬底之间的连接是导电的。
根据本发明的第二方面，该封装的特征在于，还包括导电框架部分，该导电框架部分将至少一个第一连接构件部分物理地和电气地连接到另一个第一连接构件部分，其中，第一电气部件和第二电气部件设置在导电框架部分的相对侧上。导电框架部分提供导电屏障，该导电屏障在第一电气部件和第二电气部件之间提供电磁屏蔽。
申请人已经认识到，通常没有电气功能的第一连接构件部分可以用作用于安装导电框架部分的合适的安装平台。另一个优点是第一连接构件部分在封装内提供了方便且电感低的接地路径。
导电框架部分、至少一个第一连接构件部分和对应的一个或多个第二连接构件部分、另一个第一连接构件部分和对应的第二连接构件部分优选地在分离封装之前整体连接。以这种方式，制造封装所需的部件数量不会增加。此外，不需要专用于屏蔽的额外制造步骤，并且这些步骤不能与制造封装所需的其他步骤相结合。
至少一个第一连接构件部分中的至少一个第一连接构件部分可以形成多条引线中的引线，和/或另一个第一连接构件部分可以形成多条引线中的引线。另外或替代地，至少一个第一连接构件部分中的第一连接构件部分可以在衬底的拐角处(但不排除衬底上的其他位置)物理地连接到衬底。
导电框架部分可以包括从至少一个第一连接构件部分延伸到另一个第一连接构件部分的中心部分。导电框架部分还可以包括连接到中心部分的相应侧的一个或多个侧部部分，其中，一个或多个侧部部分相对于中心部分弯曲，以在第一电气部件和第二电气部件之间提供导电壁，该导电壁优选地大致垂直于衬底延伸。
第一连接构件部分可以使用铆钉、焊接连接、胶粘连接或钎焊连接而连接到衬底。
该封装还可以包括在导电框架部分的面向衬底的底面和衬底的面向导电框架部分的顶面之间的空间。例如，导电框架部分的底面可以设置有凹槽，从而在衬底和导电框架部分之间形成例如呈空腔形式的空间。这些空间可以或不可以在导电框架部分的下面提供通道。此外，衬底的顶面和导电框架部分的底面之间的一个或多个空间可以至少部分地填充有固化模塑料。这将提供导电框架部分相对于衬底的改进的锚定。
可以使用固定材料将第一电气部件和/或第二电气部件附接到衬底，该固定材料在将第一电气部件和/或第二电气部件附接到衬底期间处于至少部分液态，其中，固定材料或其成分已经至少部分地扩散到导电框架部分和衬底之间的一个或多个空间中。例如，固定材料是由焊料、胶水和金属烧结材料(例如，银烧结材料)组成的组中的一种或多种材料。应当注意，导电框架部分可以为固定材料提供屏障，使得用于附接第一电气部件的固定材料或其成分的扩散不会扩展到第二电气部件，反之，用于附接第二电气部件的固定材料或其成分的扩散不会扩展到第一电气部件。
框架部分可以包括多个应力消除槽。这些槽使得导电框架部分能够局部变形，以吸收导电框架部分中的任何机械应力。这些槽可以至少部分地被固化模塑料填充。
固化模塑料可以封装第一电气部件和第二电气部件，并且可以形成封装的盖子或顶面。这种封装被称为包覆模制封装。替代地，封装可以包括固定地连接到引线和/或固化模塑料的盖子，固化模塑料固定地连接引线和衬底，其中，在盖子和衬底之间形成空腔，第一电气部件和第二电气部件设置在该空腔中。这种封装被称为包覆模制气腔封装。在后一种情况下，固定地连接引线和衬底的固化模塑料可以是环形的。
模塑料可以包括从由热硬化材料和热固性材料组成的组中选择的材料中的一种或多种材料。另外或替代地，封装还可以包括在导电框架部分上延伸的一条或多条接合线，以用于在第一电气部件和第二电气部件之间进行电连接。在这种情况下，导电框架部分可以具有局部增加的厚度，以使一条或多条接合线和导电框架部分之间的间隙最小化。在这个实施例中，可以实现第一电气部件和第二电气部件之间的电连接。这种连接不阻止第一电气部件和第二电气部件的多个部分相互屏蔽。例如，第一电气部件和第二电气部件可以各自包括集成电路，该集成电路例如呈其上设置有电路的半导体管芯的形式。这两个电气部件上的该电路的敏感部分可以被导电框架部分屏蔽，而这两个电气部件上的电路的其他不太敏感的部分可以彼此连接。
导电框架部分可以包括第一框架部分构件和与第一框架部分构件间隔开的第二框架部分构件，其中，第一框架部分构件和第二框架部分构件使用第三电气部件(例如，表面安装器件或半导体管芯)电连接。因此，在该实施例中，导电框架部分不包括单个整体金属结构，该单个整体金属结构跨越与导电框架部分连接的第一连接构件部分之间的距离。相反，通过将导电框架部分分成至少两个框架部分构件来有意地产生间隙。该间隙可以被第三电气部件跨越，以实现导电框架部分所连接的第一连接构件部分之间的电连接。
在上文中，描述了本发明的第一方面和第二方面。根据第一方面，封装包括物理地连接到至少一个第一连接构件部分并从至少一个第一连接构件部分延伸的框架部分，其中，第二电气部件安装和/或电连接到框架部分。根据第二方面，封装包括导电框架部分，该导电框架部分将至少一个第一连接构件部分物理地和电气地连接到另一个第一连接构件部分，其中，第一电气部件和第二电气部件设置在导电框架部分的相对侧上。应该理解，本发明的两个方面可以结合。换句话说，上面提出的关于不同实施例的各种实施例可以组合，以得到新的实施例。这同样适用于描述本发明的每个方面的从属权利要求。例如，描述对应于第一方面的特征的从属权利要求可以与描述对应于第二方面的特征的从属权利要求相结合。
例如，第二方面的导电框架部分可以包括使用第一电气部件(例如，表面安装器件或半导体管芯)电连接的第一框架部分构件和第二框架部分构件。另外或替代地，根据第二方面的封装可以包括具有第一端子和第二端子的第二电气部件，例如半导体管芯或表面安装器件，其中，第二电气部件以其第一端子安装到导电框架部分、第一框架部分构件或第二框架部分构件。
附图说明
接下来，将参照附图描述本发明，在附图中：
图1示出了根据本发明的封装的第一实施例的局部视图，其中，导电框架部分连接两个第一连接构件部分；
图2示出了用于制造图1的封装的引线框架的实施例；
图3A和图3B分别示出了根据本发明的封装的第二实施例的示意性俯视图和侧视图，其中，框架部分用于安装表面安装器件；
图4A至图4D示出了根据本发明的封装的第三实施例的示意图，其中，导电框架部分连接到引线；
图5A示出了根据本发明的没有盖子的包覆成型气腔封装的实施例的透视图，其中，半导体管芯安装在导电框架部分上，并且其中，图5B示出了相应的横截面图；
图6示出了根据本发明的包覆成型空腔封装的实施例的剖视图，其中，半导体管芯安装在导电框架部分上；
图7示出了根据本发明的封装的第六实施例，其中，导电框架在两个电气部件之间提供电磁屏蔽；
图8和图9示出了根据本发明的封装的第七实施例和第八实施例，其中，导电框架部分提供了用于安装表面安装器件的安装表面，该表面安装器件分别连接在导电框架部分和辅助框架部分之间或连接在导电框架部分和半导体管芯之间；
图10和图11示出了根据本发明的封装的第九实施例和第十实施例的详细视图，其中，在框架部分的底面和衬底的顶面之间提供了空间；
图12示出了根据本发明的封装的另一个示例，其中，安装了有源半导体管芯和无源半导体管芯；
图13示出了对应于图12的封装的等效电路；
图14示出了根据本发明的Doherty放大器的示例，其中，使用了图12的封装；
图15和图16示出了第十一实施例和第十二实施例，其中，辅助框架部分或框架部分分别由两个相互分离的部分组成，其中，这些部分使用电气部件连接；以及
图17和图18分别示出了第十三实施例和第十四实施例，其中，框架部分部分地形成为引线。
具体实施方式
图1示出了封装100的第一实施例的局部视图，其中，框架部分110连接两个第一连接构件部分103。第一连接构件部分103使用铆钉104连接到衬底101。
封装100还包括可设有槽102A的引线102。类似地，槽110A可以设置在框架部分110中，用于消除应力。框架部分110优选是导电的。
在图1所示的实施例中，使用固定材料将半导体管芯120安装到衬底101上，该固定材料在附接半导体管芯120的过程中处于至少部分为流体或液体的状态。例如，例如使用焊接材料将半导体管芯120安装到衬底101。半导体管芯120通常具有使得能够经由衬底101方便地接地的导电衬底，衬底101也由导电材料制成，例如，由铜或铜基材料制成。
在图1中，没有示出模塑料。更具体地，图1可以涉及如前所述的包覆成型封装或包覆成型气腔封装。对于这两种封装类型，槽102A、110A可以填充有模塑料，从而分别改善引线102和框架部分110的固定。
图2示出了用于制造封装100的引线框架10的实施例。引线框架10包括引线框架主体11、多个衬底101和多个连接构件12，通过多个连接构件将衬底101连接到引线框架主体11。此外，可以看到多个阻尼条13，引线102通过这些阻尼条互连。
当从引线框架主体11分离封装100时，阻尼条13将被切断，以机械地隔离引线102。此外，连接构件12将被切断，从而产生保持附接到相应衬底101的第一连接构件部分103和保持连接到引线框架主体11的第二连接构件部分14。
如图2所示，在从引线框架主体11分离封装100之前，引线框架主体11、连接构件12、阻尼条13、引线102和框架部分110是一个整体部件。典型地，整体部件包括例如由铜、铜合金或其他类型的合金制成的金属带，金属带使用诸如冲压或蚀刻的技术成形。
图3A和图3B分别示出了封装200的第二实施例的示意性俯视图和侧视图，其中，框架部分210用于安装表面安装器件230。
导电的框架部分210包括多个下凹部(downset)211。每个下凹部211表示框架部分210的机械变形，以改变框架部分相对于衬底201的定位，参见图3B中的侧视图。在第一连接构件部分203中可以看到类似的下凹部211。
如图所示，安装表面安装器件230，使得表面安装器件的一个电端子连接到框架部分210，表面安装器件的另一个端子连接到引线202。在此处，引线202从封装200的一侧延伸到封装200的相对侧。此外，在该示例中，半导体管芯220(更具体地，设置在其上的电路)使用多个接合线221连接到引线202。
应当注意，图3A以及接下来将讨论的其他附图仅示出了本发明的最相关的部件。省略了其他部件，例如，省略了将半导体管芯220连接到其他引线的接合线。然而，如本领域技术人员将理解的，这种部件不被排除在本发明之外。
由于下凹部211，在框架部分210下方存在空间212。更具体地，空间212存在于衬底201的上表面和框架部分210的下表面之间。
当使用在附接半导体管芯220期间处于至少部分液态的固定材料来安装半导体管芯220时，存在这种固定材料或其成分扩散到封装中的其他区域的风险。由于固定材料通常是导电的，因此可能存在使其他部件(例如，表面安装器件或其他半导体管芯)短路的风险。代替使部件短路或除了使部件短路之外，固定材料已经扩散会导致其他无意的电连接。
上述问题通过图3A中的实施例得以缓解，因为表面安装器件被设置在衬底201的正上方。因此，减轻了与固定材料的扩散相关的风险。此外，框架部分210(至少是框架部分的在下凹部211之间的部分)与引线202处于大致相同的高度，从而使得其他部件(例如，表面安装器件230)能够安装在封装内部。
根据封装的类型，空间212可以填充有固定材料或其成分或固化的模塑料。例如，在包覆模制气腔封装中，半导体管芯220可以在执行模制工艺之前安装到衬底201上。在这种情况下，空间212可以部分填充有固定材料或其成分，并且部分填充有固化的模塑料。替代地，对于包覆成型气腔封装，当模制和管芯附接的顺序颠倒时，空间212可以仅填充有固化的模塑料。对于不使用盖子的包覆模制封装，如图3所示的所有部分和部件都仅用模塑料填充和/或覆盖。
图4A示出了封装300的第三实施例的示意图，其中，导电框架部分310连接两个第一连接构件部分303，并连接到引线302。可选地，表面安装器件330设置在两个引线302之间，并且半导体管芯320可以使用一条或多条接合线321电连接到引线302中的一条或多条引线。
使用下凹部311，导电框架部分310相对于衬底301的竖直位置可以从其直接位于衬底301顶部的位置(例如，直接邻近铆钉304)变为其与引线302共面的位置。这在虚线框B1所示的小横截面图中更详细地示出。
图4B示出了图4A所示的实施例的变体，该变体被称为封装300A，其中，接合线322用于将导电框架部分310连接到引线302。因为在导电框架部分310和引线302之间没有整体连接，所以可以避免下凹部311针对表面安装器件300的安装可能引入的变形冲击。例如，下凹部311的引入可能导致表面安装器件300的非平坦安装表面。使用接合线322来将下凹部311的应用与引线302机械去耦。
图4C示出了图4B所示的实施例的变体，该变体被称为封装300B，其中，在铆钉304之间没有使用下凹部311。因此，导电框架部分310与衬底301处于大致相同的高度。特别地，当导电框架部分310在其整个长度上连接到衬底301时，可以获得接合线322的低电感接地。此外，可以通过接合线322容易地克服引线302的上表面和导电框架部分310的上表面之间的高度差。
应当注意，在这些和其他实施例中，已经是引线框架的一部分的导电框架部分310通常至少局部设置有电镀层(finish)(例如，Ag点镀层、Au镀层或Ni-Pd-Au镀层)，以使表面适合于引线接合。
图4D示出了图4C所示的实施例的变体，该变体被称为封装300C，其中，导电框架部分310不在两个相对的铆钉304之间延伸。
图5A示出了没有盖子的包覆模制气腔封装400的实施例的透视图，其中，半导体管芯425安装在导电框架部分410上，图5B示出了包括盖子405的相应横截面图。
在图5A中，半导体管芯425具有导电衬底。因此，设置在半导体425上的电路可以容易地经由导电衬底和导电框架部分410连接到地面，该导电框架部分使用导电铆钉连接到衬底401。这种连接对于低频接地特别有用。
图5A还示出了固化的模塑料440，通过该模塑料，引线402和衬底401相互固定。模塑料440是环形的，引线402延伸穿过模塑料440的主体。引线402的内端通常没有模塑料，以使得能够使用一条或多条接合线电连接到其他部件。在图5A所示的实施例中，使用接合线421将半导体管芯420连接到引线402。类似地，接合线422在半导体管芯420和半导体管芯425之间延伸。例如，半导体管芯425可以包括电容器，电容器的第一端子连接到半导体管芯425的导电衬底，电容器的第二端子经由接合线422连接到半导体管芯420上的电路。例如，半导体管芯420可以包括一个或多个RF功率晶体管，一个或多个RF功率晶体管的漏极连接到半导体管芯425上的电容器的第二端子。因此，无源匹配电路可以设置在半导体管芯425上，该半导体管芯425对于半导体管芯420上的电路是可访问的。
类似于图1，导电框架部分410连接两个第一连接构件部分403，并使用铆钉404连接到衬底401。
图5B的横截面图示出了如何例如使用胶水将盖子405固定地附接到环形的固化模塑料440上。由此在盖子440和衬底401之间形成空腔441，在空腔中设置有半导体管芯420、425。因此，这些封装被称为包覆模制气腔封装。
图6示出了包覆模制封装500的实施例的横截面图，其中，固化模塑料440也形成封装500的覆盖件。因此，不需要如图5B所示的单独的盖子，并且在封装500内部不形成气腔。应当注意，在图6中，除了固化模塑料440不是环形而是填充整个封装之外，使用了与图5A中相同的附图标记。
图7示出了第六实施例，其中，导电框架部分在两个电气部件620、650之间提供电磁屏蔽。在此处，导电框架部分包括两个平行的第一部段610A，这两个平行的第一部段各自在相应的一对相对的第一连接构件部分603之间延伸，第一连接构件部分各自使用铆钉604连接到衬底601。第一部段610A通过第二部段610B互连。第二部段为部件620、650提供了电磁屏蔽。这些部件可以是例如半导体管芯或任何其他需要屏蔽的电气部件。
可以使用接合线(未示出)获得部件620、650和引线602之间的连接。此外，接合线622可用于提供部件620、650之间的电连接。局部地，即在接合线622下面，第二部段610B可以具有局部增加的厚度，以使接合线622和第二部段610B之间的间隙最小化。
图7中还示出了在第二部段610B下面的呈凹槽形式的空间612。这些凹槽可以或不可以在第二部段610B下面提供通道，这些凹槽可以用于在第一部件620和/或第二部件650的附接期间积聚流体或液体固定材料或其成分，和/或可以填充有作为模制过程的结果的固化模制材料。
图8和图9示出了封装700A的第七实施例和封装700B的第八实施例，其中，导电框架部分710提供了用于安装表面安装器件730的安装表面，该表面安装器件分别连接在导电框架部分710和辅助框架部分726之间或者连接在导电框架部分710和半导体管芯720之间。在这两幅图中，相同的附图标记将用于指代相同或等同的部件。
辅助框架部分726与衬底701电隔离。在从引线框架分离封装之前，辅助框架部分可以优选地整体连接到引线框架主体。辅助框架部分726是导电的，并且接触图8中的SMD730的第一端子。衬底701包括凹槽701A，辅助框架部分726设置在该凹槽中。凹槽701A填充有固化模塑料，从而在从引线框架的剩余部分分离封装700A之后，相对于衬底701固定辅助框架部分726。
在图8中，SMD 730的第二端子连接到导电框架部分710。在图8和图9中，框架部分710是U形的，表面安装器件730连接到U形形状的基部，U形形状的腿部各自连接到相应的第一连接构件部分703，第一连接构件部分使用铆钉704连接到衬底701。
封装700A和700B还包括半导体管芯720，半导体管芯上设置有例如RF功率晶体管。半导体管芯720的输入端子(例如，设置在管芯720上的功率晶体管或其他电路的栅极端子)使用一条或多条输入接合线760连接到输入引线702A。也可以使用一根或两条引线来代替多条引线702A。类似地，半导体管芯720的输出端子(例如，功率晶体管的漏极端子)使用多条接合线761连接到输出引线702B。同时，半导体管芯720的输出端子或半导体管芯720的另一端子连接到SMD 730。在图8的实施例中，这是使用从半导体管芯720延伸到辅助框架部分726的匹配接合线762来实现的。
在图9所示的实施例中，SMD 730直接安装在半导体管芯720和导电框架部分710之间。在该实施例中，不需要辅助框架部分726。可选地，导电框架部分710可以在SMD 730的放置位置凹进，使得框架部分710的上表面局部地与半导体管芯720的上表面对齐，以使得能够水平布置SMD 730。
SMD 730和与接合线762(可选)相关联的电感与SMD 730以及SMD 730的第二端子和衬底701之间的连接的串联组合形成串联L-C网络，该网络被配置为在位于工作频率带宽内的或接近工作频率带宽的给定频率下充当电感。此外，串联L-C网络的有效电感使得其在给定频率下以设置在半导体管芯120上的功率晶体管的输出电容谐振。这将减轻输出电容对RF性能的影响。在这种情况下，SMD 730例如可以是DC阻塞电容器。
图10和图11分别示出了根据本发明的封装800A的第九实施例和封装800B的第十实施例的详细视图，其中，在框架部分810的底面和衬底801的上表面之间提供了空间812。图10和图11进一步示出了半导体管芯820如何靠近导电框架部分810设置以及第二半导体管芯825如何设置在导电框架部分810的顶部。如同其他实施例一样，铆钉804用于将导电框架部分810和第一连接构件部分803连接到衬底801。
图10和图11还示出了衬底801中的狭槽813，这些狭槽使得能够在模制过程中锚定衬底801。
如图10所示，导电框架部分810下面的空间812可以提供通道，或者可以具有如图11所示的凹槽形状。如前所述，在将半导体管芯820附接到衬底801之后发生模制过程的情况下，例如，在包覆模制封装的情况下，空间812可以在附接半导体管芯820期间收集流体固定材料或其成分。替代地，如果在附接半导体管芯之前发生模制过程，该空间可以填充有模塑料，例如，填充有包覆模制气腔封装。在这两种情况下，导电框架部分810的固定都得到了改善。
图12示出了根据本发明的封装900的另一个示例，其中，安装了有源半导体管芯920和无源半导体管芯925。封装900的等效电路如图13所示。
在安装在衬底901上的半导体管芯920上，设置了RF功率晶体管920A，该RF功率晶体管在图13中由Q1表示。此外，在半导体管芯920上，设置了连接到Q1的栅极的输入接合条970。类似地，输出接合条971连接到Q1的漏极。
使用匹配接合线962将输出接合条971连接到第一辅助接合条972。第一辅助接合条连接到半导体管芯920上的集成电容器的一个端子，而该电容器的另一端子经由半导体管芯920的导电衬底接地。
输出接合条971也使用输出接合线961连接到输出引线902B。这些接合线在图13中用L1表示。
在图13中，集成电容器和匹配接合线962的串联连接分别由C1和L2表示。
可以看出，第一辅助接合条972也使用匹配接合线963连接到设置在第二半导体管芯925上的第二辅助接合条973，其中，第二半导体管芯925安装在导电框架部分910上，该导电框架部分使用铆钉904连接到第一连接构件部分903和衬底901。在第二半导体管芯925上，提供高密度集成电容器，例如，沟槽电容器。该电容器的一个端子连接到第二辅助接合条973，另一端子经由第二半导体管芯925的导电衬底和导电框架部分910接地。在图13中，高密度电容器和匹配接合线963的串联连接分别由C2和L3表示。
在输入侧，输入接合条970使用匹配接合线964连接到第三辅助接合条974。该接合条连接到集成电容器的一个端子，而该电容器的另一端子经由半导体管芯920的导电衬底接地。第三辅助接合条974也使用输入接合线960连接到输入引线902A。在图13中，接合线960、与其连接的集成电容器以及接合线964分别由L5、C4和L6表示。
现在参考图13，在Q1的输出端存在寄生输出电容。由Cds模制的该电容恶化了RF功率晶体管Q1在工作频率带宽中的性能，虽然不排除其他频率范围，但是该工作频率带宽通常在1GHz到3GHz的范围内。
图13示出了克服这个问题的已知解决方案。由L2、L3、C1和C2形成的输出网络被配置为在工作频率带宽中的给定频率下或接近给定频率时与Cds谐振。更具体地，在该频率下或接近该频率时，输出网络将充当并联电感器。该电感器将显示与Cds的并联谐振，从而减轻Cds对工作频率带宽内的RF性能的影响。通常，并联电感器主要由L2决定。
C2比C1大得多。C2将在相对较低的频率下显示和与偏置网络相关联的电感的并联谐振。应当注意，本发明不限于在电路中引入偏置电流的特定位置。
C2和与偏置线相关联的电感的并联谐振将在晶体管漏极处看到的有效阻抗中引入第一峰值。以基本上对应于C1和L3的谐振频率的较高频率发生另一个谐振。通过适当选择L2、L3、C1和C3的部件值，可以在通常与二阶互调产物相关的频率范围内实现所需的阻抗特性。在这个范围内，RF功率晶体管Q1看到的阻抗应该尽可能低，以避免性能下降。
图14示出了根据本发明的Doherty放大器的示例，其中，使用了图12的封装。图14所示的Doherty放大器包括类似于封装900的第一封装900A，在该第一封装中，设置了第一RF功率晶体管。这个RF功率晶体管充当Doherty放大器的主放大器。在类似于封装900的第二封装900B中，设置了第二RF功率晶体管。这个RF功率晶体管充当Doherty放大器的峰值放大器。
应当注意，封装900A和900B可以包括与图13所示的网络不同的匹配网络。然而，在这种匹配网络中，在第二半导体管芯925上实现无源电路的至少一部分。
图14还示出了用于分离封装900A、900B的输入端上的输入信号的Doherty分离器980，同时以感兴趣的频率将馈送到封装900B的信号延迟90°。
Doherty放大器还包括在组合点C和封装900A的输出之间连接的Doherty组合器981。Doherty组合器981包括阻抗反相器。包括Doherty组合器981使得在由封装900A和封装900B输出的信号之间引入了相移。然而，该相移由Doherty分离器980引入的相移补偿，使得由封装900A、900B输出的信号在组合点C处同相组合。
在以上示例中，实现主放大器和峰值放大器的管芯容纳在不同的封装中。在实施例中，这些管芯可以如上所述设置在封装中。例如，这些管芯可以设置在单个封装中，其中，Doherty分离器和/或组合器所需的电路的至少一部分被实现为第二半导体管芯或安装到导电框架部分的其他部件。在另一个或不同的实施例中，如图7所示，使用导电框架部分将上述管芯彼此电磁屏蔽。这种框架部分可以将衬底分成两个部分，每个部分表示在其上实现主放大器和峰值放大器的两个有源半导体管芯的相应安装区域。
图15还示出了封装1000的另一个示例，其中，使用了辅助框架部分，该辅助框架部分类似于图8中的辅助框架部分726。然而，在图15中，辅助框架部分包括第一框架部分构件1026A和第二框架部分构件1026B。在构件1026A、1026B之间存在间隙。然而，构件1026A、1026B使用呈表面安装器件形式的第四电气部件1091来电连接。类似于图8，呈表面安装器件1030形式的另一电气部件设置在导电框架部分1010和第二框架部分构件1026B之间。如图所示，第一框架部分构件1026A和第二框架部分构件1026B以及导电框架部分1010为安装电气部件提供了方便的安装平台。
图16所示的封装1100包括使用与图7所示的导电框架部分类似的导电框架部分彼此隔离的电气部件1020、1050。然而，在这种情况下，导电框架部分包括彼此间隔开的第一框架部分构件1110A和第二框架部分构件1110B。呈表面安装器件形式的第三电气部件1190电连接框架部分构件1110A、1110B。
图17所示的封装1200包括双排，该双排包括两个半导体管芯1220、1250，这两个半导体管芯安装到衬底1201上并且各自连接到输入引线和输出引线，输入引线和输出引线都被称为1202B。导电框架部分1210在两个相对的第一连接构件部分1203之间延伸，这两个相对的第一连接构件部分至少部分地成形为引线1202A。为此，下凹部1211用于将第一连接构件部分1203降低到衬底1201的水平。可替代地，可以省略引线1202A，同时仍然具有连接到衬底1201的导电框架部分1210。
在图18所示的封装1300中，导电框架部分包括在第一连接构件部分1303之间延伸的中心部分1310A。导电框架部分还包括在中心部分1310A的相对侧上连接的侧部部分1310B。侧部部分1310B弯曲，使得这些部分基本上垂直于衬底1301延伸。以这种方式，可以在半导体管芯1320、1350之间实现改进的隔离。
在封装1200和1300中，对应于这两个半导体管芯1320、1350的输入引线1202B、1302B设置在对应于导电框架部分的引线1202A、1302A的相对侧上。在输出侧使用类似的引线配置。引线的这种设置进一步改善了对应于半导体管芯1320、1350的引线之间的隔离。
应当注意，封装1200和1300也可以不使用模塑料来实现。然而，封装1200和1300优选地使用包覆模制技术制造，其中，在封装内部形成或不形成气腔。
在上面的描述中，已经使用本发明的详细描述解释了本发明。然而，本领域技术人员将理解，本发明不限于这些实施例，并且在不脱离由所附权利要求及其等同物限定的本发明的范围的情况下，可以进行各种修改。
附图标记列表
引线框架10
引线框架主体11
连接构件12
阻尼条13
第二连接构件部分14
封装100、200、300、400、500、600、700、800、900、900A、900B、1000、1100、1200、1300
衬底101、201、301、401、501、601、701、801、901、1201、1301
引线102、202、302、402、602、702、802、902A、902B、1202A、1202B、1302A、1302B
引线中的槽102A
第一连接构件部分103、203、303、403、603、703、803、903、1203、1303
铆钉104、204、304、404、604、704、804、904
框架部分110、210、310、410、610、710、810、910、1010
框架部分中的槽110A
半导体管芯120、220、320、420、520、720、820、920
下凹部211、311
框架部分下方的空间212、612、812
接合线221、321、322、421、422、621
接合线422
表面安装器件230、330、730
盖子405
第二半导体管芯425、825
模塑料440
空腔441
第一部段框架部分610A
第二部段框架部分610B
第一电气部件620、820、1020、1220、1320
第二电气部件650、850、1050、1250、1350
凹槽衬底701A
输入引线702A、902A
输出引线702B、902B
辅助框架部分726
输入接合线760
输出接合线761
匹配接合线762
狭槽衬底813
无源半导体管芯925
输入接合线960
输出接合线961
匹配接合线962、963、964
输入接合条970
输出接合条971
第一辅助接合条972
第二辅助接合条973
第三辅助接合条974
Doherty分离器980
Doherty组合器981
组合点C
第一框架部分构件1026A、1110A
第二框架部分构件1026B、1110B
表面安装器件1030
第四电气部件1091
第三电气部件1190
中心部分1310A
侧部部分1310B

Claims (55)

1.一种基于引线框架的模制射频‘RF’封装，所述封装包括：
衬底；
第一电气部件，所述第一电气部件设置在所述衬底上；
第二电气部件；
多条引线，所述多条引线被设置成与所述衬底间隔开，并且通过固化模塑料相对于所述衬底固定在适当位置，并且其中，所述引线在从引线框架分离所述封装之前是所述引线框架的一部分；
其中，在从所述引线框架分离所述封装之前，使用多个间隔开的连接构件将所述衬底物理地和电气地连接到所述引线框架，并且其中，在从所述引线框架分离所述封装期间，例如，通过切割、冲压或推动，将每个连接构件分成保持连接到所述衬底的第一连接构件部分和保持连接到所述引线框架的第二连接构件部分；
其中，所述第一电气部件和所述第二电气部件优选地各自彼此独立地是从由表面安装器件‘SMD’、其上实现有无源部件的电介质和半导体管芯组成的组中选择的部件；
其特征在于，所述封装还包括：
框架部分，所述框架部分物理地连接到至少一个第一连接构件部分并从该至少一个第一连接构件部分延伸，其中，所述第二电气部件安装和/或电连接到所述框架部分。
2.根据权利要求1所述的封装，其中，所述至少一个第一连接构件部分使用铆钉、焊接连接、胶粘连接或钎焊连接而连接到所述衬底。
3.根据权利要求1或2所述的封装，其中，所述至少一个第一连接构件部分中的第一连接构件部分形成所述多条引线中的引线。
4.根据前述权利要求中任一项所述的封装，其中，所述至少一个第一连接构件部分中的第一连接构件部分在所述衬底的拐角处物理地连接到所述衬底。
5.根据前述权利要求中任一项所述的封装，所述封装还包括位于所述框架部分的面向所述衬底的底面和所述衬底的面向所述框架部分的顶面之间的空间。
6.根据权利要求5所述的封装，其中，所述框架部分的底面设置有凹槽，从而在所述衬底和所述框架部分之间形成空间，所述空间例如呈空腔形式。
7.根据权利要求5或6所述的封装，其中，所述框架部分具有上表面，所述第二电气部件安装和/或电连接到所述上表面，所述框架部分在远离所述衬底的方向上显示出台阶，以使得另一电气部件能够大致平行于所述衬底设置。
8.根据权利要求5至7中任一项所述的封装，其中，所述衬底的顶面和所述框架部分的底面之间的一个或多个所述空间至少部分地填充有所述固化模塑料。
9.根据权利要求5至8中任一项所述的封装，其中，固定材料或其成分已经至少部分地扩散到所述框架部分和所述衬底之间的一个或多个所述空间中。
10.根据前述权利要求中任一项所述的封装，其中，所述框架部分包括多个应力消除槽。
11.根据权利要求10所述的封装，其中，所述槽至少部分地被所述固化模塑料填充。
12.根据前述权利要求中任一项所述的封装，其中，所述固化模塑料封装所述第一电气部件和所述第二电气部件，并形成所述封装的盖子或顶面。
13.根据权利要求1至11中任一项所述的封装，所述封装还包括盖子，所述盖子固定地连接到所述引线和/或所述固化模塑料，所述固化模塑料固定地连接所述引线和所述衬底，其中，在所述盖子和所述衬底之间形成空腔，所述第一电气部件和所述第二电气部件设置在所述空腔中。
14.根据权利要求13所述的封装，其中，固定地连接所述引线和所述衬底的所述固化模塑料是环形的。
15.根据权利要求中任一项所述的封装，其中，所述模塑料包括从由热硬化材料和热固性材料组成的组中选择的材料中的一种或多种材料。
16.根据前述权利要求中任一项所述的封装，其中，所述固定材料是由焊料、胶水和金属烧结材料组成的组中的一种或多种材料，所述金属烧结材料例如是银烧结材料。
17.根据前述权利要求中任一项所述的封装，其中，所述框架部分、所述第一连接构件部分、所述衬底以及所述第一连接构件部分和所述衬底之间的连接是导电的。
18.根据权利要求17所述的封装，其中，所述框架部分、与所述框架部分连接的第一连接构件部分和对应的所述第二连接构件部分在分离所述封装之前整体连接。
19.根据权利要求17或18所述的封装，其中，所述框架部分将所述第一连接构件部分连接到另一个第一连接构件部分，其中，所述框架部分、与所述框架部分连接的第一连接构件部分和另一个第一连接构件部分、以及对应的所述第二连接构件部分在分离所述封装之前整体连接。
20.根据权利要求17至19中任一项所述的封装，其中，所述框架部分将所述第一连接构件部分连接到所述多条引线中的引线。
21.根据权利要求17至20中任一项所述的封装，其中，所述第二电气部件具有第一端子和第二端子，其中，至少所述第一端子连接到所述框架部分。
22.根据权利要求21所述的封装，其中，所述第二电气部件包括第二半导体管芯，其中，所述第二半导体管芯包括导电衬底，所述导电衬底的面向所述框架部分的第一表面形成第一端子，所述第二半导体管芯的第二端子形成在所述第二半导体管芯的与所述第一表面相对的第二表面上。
23.根据权利要求21或22所述的封装，其中，所述第一电气部件包括第一半导体管芯，其中，所述第一半导体管芯包括导电衬底，所述导电衬底的面向所述衬底的第一表面形成第一端子，所述第一半导体管芯的第二端子形成在所述第一半导体管芯的与所述第一表面相对的第二表面上。
24.根据权利要求22和23所述的封装，所述封装还包括一条或多条接合线，所述一条或多条接合线在设置在所述第一半导体管芯的第二表面上的接合焊盘或接合条与设置在所述第二半导体管芯的第二表面上的接合焊盘或接合条之间延伸。
25.根据权利要求23或24所述的封装，其中，所述第一半导体管芯包括设置在所述第一半导体管芯上的RF功率晶体管，并且其中，所述第二半导体管芯包括一个或多个无源部件，例如，所述无源部件是集成电感器或集成电容器，例如，所述无源部件形成用于所述RF功率晶体管的阻抗匹配网络的一部分。
26.根据权利要求25所述的封装，所述封装包括多个所述第一半导体管芯以及设置在多个所述第一半导体管芯中的相同或不同管芯上的多个所述功率晶体管，所述多个RF功率晶体管形成Doherty放大器的主放大器和至少一个峰值放大器。
27.根据权利要求17至26中任一项所述的封装，所述封装还包括辅助框架部分，所述辅助框架部分通过所述固化模塑料与所述衬底和所述框架部分电隔离，所述辅助框架部分在从所述引线框架分离所述封装之前已经连接到所述引线框架，其中，所述第二电气部件在一侧安装到所述框架部分，在另一侧安装到所述辅助框架部分。
28.根据权利要求27和21所述的封装，其中，所述辅助框架部分是导电的，并且其中，所述第二电气部件的第二端子连接到所述辅助框架部分。
29.根据权利要求27或28所述的封装，其中，所述衬底包括凹槽，所述辅助框架部分设置在所述凹槽中。
30.根据权利要求27至29中任一项所述的封装，其中，所述辅助框架部分包括第一框架部分构件和与所述第一框架部分构件间隔开的第二框架部分构件，其中，所述第一框架部分构件和所述第二框架部分构件使用第四电气部件电连接，所述第四电气部件例如为表面安装器件或半导体管芯。
31.根据权利要求17至30中任一项所述的封装，其中，所述导电框架部分包括第一框架部分构件和与所述第一框架部分构件间隔开的第二框架部分构件，其中，所述第一框架部分构件和所述第二框架部分构件使用第三电气部件电连接，所述第三电气部件例如为表面安装器件或半导体管芯。
32.一种Doherty放大器，所述Doherty放大器包括根据从属于权利要求26的前述权利要求中任一项所述的封装，并且还包括：
Doherty分离器，所述Doherty分离器用于在所述主放大器的输入端和所述至少一个峰值放大器的输入端上分离输入信号；
Doherty组合器，所述Doherty组合器用于组合由所述主放大器和所述至少一个峰值放大器输出的信号，其中，所述Doherty组合器包括阻抗反相器；
其中，所述Doherty分离器和所述Doherty组合器被配置为使得由所述主放大器和所述至少一个峰值放大器放大的信号能够在所述Doherty组合器中的组合节点处同相相加。
33.根据权利要求32所述的Doherty放大器，其中，所述第二电气部件构成所述Doherty组合器和/或Doherty分离器的至少一部分。
34.一种电子设备，所述电子设备包括根据权利要求1-31中任一项所述的封装或根据权利要求32或33所述的Doherty放大器。
35.根据权利要求34所述的电子设备，其中，所述电子设备是RF功率放大器，所述RF功率放大器优选地是用于移动通信基站的RF功率放大器或用于固态烹饪装置的RF功率放大器。
36.一种基于引线框架的模制射频‘RF’封装，所述封装包括：
衬底；
第一电气部件，所述第一电气部件设置在所述衬底上；
第二电气部件，所述第二电气部件设置在所述衬底上；
多条引线，所述多条引线被设置成与所述衬底间隔开，并且通过固化模塑料相对于所述衬底固定在适当位置，并且其中，所述引线在从引线框架分离所述封装之前是所述引线框架的一部分；
其中，在从所述引线框架分离所述封装之前，使用多个间隔开的连接构件将所述衬底物理地和电气地连接到所述引线框架，并且其中，在从所述引线框架分离所述封装期间，例如，通过切割、冲压或推动，每个连接构件被分成保持连接到所述衬底的第一连接构件部分和保持连接到所述引线框架的第二连接构件部分；
其中，所述第一电气部件和所述第二电气部件优选地各自彼此独立地是从由表面安装器件‘SMD’、其上实现有无源部件的电介质和半导体管芯组成的组中选择的部件；
其中，所述第一连接构件部分、所述衬底以及所述第一连接构件部分和所述衬底之间的连接是导电的；
其特征在于，所述封装还包括导电框架部分，所述导电框架部分将至少一个第一连接构件部分物理地和电气地连接到另一个第一连接构件部分，其中，所述第一电气部分和所述第二电气部件设置在所述导电框架部分的相对侧上。
37.根据权利要求36所述的封装，其中，所述导电框架部分、所述至少一个第一连接构件部分和对应的一个或多个所述第二连接构件部分、所述另一个第一连接构件部分和对应的所述第二连接构件部分在分离所述封装之前整体连接。
38.根据权利要求36或37所述的封装，其中，所述至少一个第一连接构件部分中的至少一个第一连接构件部分形成所述多条引线中的引线，和/或其中，所述另一个第一连接构件部分形成所述多条引线中的引线。
39.根据权利要求36至38中任一项所述的封装，其中，所述至少一个第一连接构件部分中的第一连接构件部分在所述衬底的拐角处物理地连接到所述衬底。
40.根据权利要求36至39中任一项所述的封装，其中，所述导电框架部分包括从所述至少一个第一连接构件部分延伸至所述另一个第一连接构件部分的中心部分以及连接至所述中心部分的相应侧的一个或多个侧部部分，其中，所述一个或多个侧部部分相对于所述中心部分弯曲，以在所述第一电气部件和所述第二电气部件之间提供导电壁，所述导电壁优选地大致垂直于所述衬底延伸。
41.根据权利要求36至40中任一项所述的封装，其中，所述第一连接构件部分使用铆钉、焊接连接、胶粘连接或钎焊连接而连接到所述衬底。
42.根据权利要求36至41中任一项所述的封装，所述封装还包括在所述导电框架部分的面向所述衬底的底面和所述衬底的面向所述导电框架部分的顶面之间的空间。
43.根据权利要求42中任一项所述的封装，其中，所述导电框架部分的底面设有凹槽，从而在所述衬底和所述导电框架部分之间形成空间，所述空间例如呈空腔形式。
44.根据权利要求42或43所述的封装，其中，所述衬底的顶面和所述导电框架部分的底面之间的一个或多个所述空间至少部分地填充有固化模塑料。
45.根据权利要求42至44中任一项所述的封装，其中，所述第一电气部件和所述第二电气部件使用固定材料附接到所述衬底，所述固定材料在将第一电气部件附接到所述衬底期间处于至少部分液态，其中，所述固定材料或其成分已经至少部分扩散到所述导电框架部分和所述衬底之间的一个或多个所述空间中。
46.根据权利要求45所述的封装，其中，所述固定材料是由焊料、胶水和金属烧结材料组成的组中的一种或多种材料，所述金属烧结材料例如是银烧结材料。
47.根据权利要求36至46中任一项所述的封装，其中，所述框架部分包括多个应力消除槽。
48.根据权利要求47所述的封装，其中，所述槽至少部分地被所述固化模塑料填充。
49.根据权利要求36至48中任一项所述的封装，其中，所述固化模塑料封装所述第一电气部件和所述第二电气部件，并形成所述封装的盖子或顶面。
50.根据权利要求36至48中任一项所述的封装，所述封装还包括盖子，所述盖子固定地连接到所述引线和/或所述固化模塑料，所述固化模塑料固定地连接所述引线和所述衬底，其中，在所述盖子和所述衬底之间形成空腔，所述第一电气部件和所述第二电气部件设置在所述空腔中。
51.根据权利要求50所述的封装，其中，固定地连接所述引线和所述衬底的所述固化模塑料是环形的。
52.根据权利要求36至51中任一权利要求所述的封装，其中，所述模塑料包括从由热硬化材料和热固性材料组成的组中选择的材料中的一种或多种材料。
53.根据权利要求36至52中任一项所述的封装，所述封装还包括一条或多条接合线，所述一条或多条接合线在所述导电框架部分上延伸，以用于在所述第一电气部件和所述第二电气部件之间进行电连接。
54.根据权利要求53所述的封装，其中，所述导电框架部分具有局部增加的厚度，以使所述一条或多条接合线和所述导电框架部分之间的间隙最小化。
55.根据权利要求36至54中任一项所述的封装，其中，所述导电框架部分包括第一框架部分构件和与所述第一框架部分构件间隔开的第二框架部分构件，其中，所述第一框架部分构件和所述第二框架部分构件使用第三电气部件电连接，所述第三电气部件例如是表面安装器件或半导体管芯。
CN201980103185.XA 2019-11-29 2019-11-29 基于引线框架的模制射频封装 Pending CN114846591A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/NL2019/050794 WO2021107769A1 (en) 2019-11-29 2019-11-29 Lead frame based molded radio frequency package

Publications (1)

Publication Number Publication Date
CN114846591A true CN114846591A (zh) 2022-08-02

Family

ID=69024568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980103185.XA Pending CN114846591A (zh) 2019-11-29 2019-11-29 基于引线框架的模制射频封装

Country Status (3)

Country Link
US (1) US20220415763A1 (zh)
CN (1) CN114846591A (zh)
WO (1) WO2021107769A1 (zh)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152865A (en) * 1978-05-23 1979-12-01 Toshiba Corp Manufacture of semiconductor device
JPS61152052A (ja) * 1984-12-26 1986-07-10 Hitachi Micro Comput Eng Ltd 半導体装置
JPH0982880A (ja) * 1995-09-13 1997-03-28 Toyota Autom Loom Works Ltd リードフレーム及び半導体装置
US20080067639A1 (en) * 2006-09-15 2008-03-20 Stats Chippac Ltd. Integrated circuit package system with encapsulation lock
JP2009038077A (ja) * 2007-07-31 2009-02-19 Yamaha Corp プリモールドパッケージ型半導体装置及びその製造方法、モールド樹脂体、プリモールドパッケージ、マイクロフォンチップパッケージ
EP2302987B1 (de) * 2009-09-22 2012-04-18 Micronas GmbH Integration von SMD-Bauteilen in ein IC-Gehäuse
US9852966B2 (en) * 2011-09-30 2017-12-26 Mediatek Inc. Semiconductor package
US9281283B2 (en) * 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
US9673164B2 (en) 2014-04-25 2017-06-06 Nxp Usa, Inc. Semiconductor package and system with an isolation structure to reduce electromagnetic coupling
US9438184B2 (en) * 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US10083899B2 (en) * 2017-01-23 2018-09-25 Infineon Technologies Ag Semiconductor package with heat slug and rivet free die attach area
JP2019176281A (ja) * 2018-03-28 2019-10-10 住友電気工業株式会社 増幅器及びドハティ増幅回路

Also Published As

Publication number Publication date
WO2021107769A1 (en) 2021-06-03
US20220415763A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
US10630246B2 (en) Methods of manufacturing encapsulated semiconductor device package with heatsink opening
CN109818581B (zh) 具有沿放大器输出端间的反相器的串联组件的多路放大器
KR101948383B1 (ko) 단일 금속 플랜지를 갖는 멀티 캐비티 패키지
CN110071695B (zh) 放大器和具有接地平面高度变化结构的放大器模块
US20210313284A1 (en) Stacked rf circuit topology
US9007129B2 (en) Amplifer device
EP3151273A1 (en) Semiconductor package having an isolation wall
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
EP2879174B1 (en) Packaged RF power transistor device having next to each other ground leads and a video lead for connecting decoupling capacitors, RF power amplifier
CN107123637B (zh) 具有隔离壁的半导体封装
US11270954B2 (en) Electrical component, device and package
US11088661B2 (en) Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof
CN112585749B (zh) Rf返回电流损耗降低的功率放大器
CN114614779A (zh) 具有输入侧谐波终端电路的功率晶体管装置和放大器
CN114846591A (zh) 基于引线框架的模制射频封装
EP3852270B1 (en) Rf amplifiers with series-coupled output bondwire arrays and shunt capacitor bondwire array
EP1156528B1 (en) Electric connection structure for electronic power devices and method of connection
CN113994589B (zh) 具有改进的稳定性的放大器
CN114759888A (zh) 具有串联耦合的输出键合线阵列和并联电容器键合线阵列的rf放大器
CN116601762A (zh) 电子封装及包括该电子封装的设备
CN114582853A (zh) Rf放大器封装
KR20050006241A (ko) 내부 임피던스 정합 회로를 구비한 집적 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination