KR101948383B1 - 단일 금속 플랜지를 갖는 멀티 캐비티 패키지 - Google Patents

단일 금속 플랜지를 갖는 멀티 캐비티 패키지 Download PDF

Info

Publication number
KR101948383B1
KR101948383B1 KR1020160038369A KR20160038369A KR101948383B1 KR 101948383 B1 KR101948383 B1 KR 101948383B1 KR 1020160038369 A KR1020160038369 A KR 1020160038369A KR 20160038369 A KR20160038369 A KR 20160038369A KR 101948383 B1 KR101948383 B1 KR 101948383B1
Authority
KR
South Korea
Prior art keywords
die
circuit board
circuit
semiconductor dies
cavity package
Prior art date
Application number
KR1020160038369A
Other languages
English (en)
Other versions
KR20160117335A (ko
Inventor
신시아 블레어
사우랍 고엘
크리스티안 고찌
알렉산더 콤포슈
Original Assignee
크리 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리 인코포레이티드 filed Critical 크리 인코포레이티드
Publication of KR20160117335A publication Critical patent/KR20160117335A/ko
Application granted granted Critical
Publication of KR101948383B1 publication Critical patent/KR101948383B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

멀티 캐비티 패키지는 대향하는 제 1 메인 표면 및 제 2 메인 표면을 갖는 단일 금속 플랜지와, 단일 금속 플랜지의 상기 제 1 메인 표면에 부착된 회로 기판 - 상기 회로 기판은 단일 금속 플랜지의 제 1 메인 표면의 상이한 영역들을 노출시키는 복수의 개구들을 가짐 - 과, 회로 기판에서의 개구들 중 하나의 개구 내에 각각이 배치되고 단일 금속 플랜지의 제 1 메인 표면에 부착되는 복수의 반도체 다이들을 포함한다. 상기 회로 기판은 회로를 형성하기 위해 반도체 다이들을 전기적으로 상호연결하는 복수의 금속 트레이스들을 포함한다. 대응하는 제조 방법 또한 제공된다.

Description

단일 금속 플랜지를 갖는 멀티 캐비티 패키지{MULTI-CAVITY PACKAGE HAVING SINGLE METAL FLANGE}
본 출원은 전력 반도체 패키지에 관한 것으로, 구체적으로는 다수의 반도체 다이를 갖는 전력 반도체 패키지에 관한 것이다.
매우 공간이 제약된 시스템에서, 멀티-스테이지 전력 증폭기 설계는 다수의 경우에 매력적으로 사용되지 못하게 하는 여러 제약점들을 갖는 집적 회로(IC) 기술을 이용해서 통상적으로 구현된다. 예컨대, IC를 제작하기 위한 설계 시간 및 프로세스 흐름은 매우 길어서, 결국 전반적인 제품 턴어라운드 시간(product turnaround time)을 증가시킨다. 또한, 상이한 증폭기 스테이지들 사이의 스테이지간 정합(inter-stage match)은 IC 기술을 구비한 칩(다이) 상에 제공되고, 본드 와이어들(bond-wires)의 인접도 및 그에 따른 결합 메카니즘으로 인해 IC는 불안정하게 되어 사용할 수 없게 될 경향이 매우 높다. 게다가, IC 프로세싱은 이러한 제품들을 제작하기 위해 설계 및 개발 비용을 증대시키는 고비용의 반도체 제조 공정을 포함한다. 또한, 종래의 멀티-스테이지 전력 증폭기 IC 설계는 기껏해야 대략 30dB 이득을 제공한다. 임의의 보다 높은 이득은 전력 증폭기 IC 불안정성의 위험도를 증가시켜서, IC를 사용할 수 없게 한다.
멀티 캐비티 패키지의 실시예에 의하면, 멀티 캐비티 패키지는, 서로 마주보고 있는 제 1 및 제 2 메인 표면을 갖는 단일의 금속 플랜지와, 단일 금속 플랜지의 제 1 메인 표면에 부착된 회로 기판 - 상기 회로 기판은 단일 금속 플랜지의 제 1 메인 표면의 상이한 영역들을 노출시키는 복수의 개구들을 가짐 - 과, 복수의 반도체 다이들 - 상기 다이들 각각은 회로 기판에서의 개구들 중 하나에 배치되고 단일 금속 플랜지의 제 1 메인 표면에 부착됨 - 을 포함한다. 회로 기판은 회로를 형성하기 위해 반도체 다이들을 전기적으로 상호연결하는 복수의 금속 트레이스들을 포함한다.
멀티 캐비티 패키지를 제작하는 방법의 실시예에 의하면, 상기 방법은 서로 마주보고 있는 제 1 및 제 2 메인 표면을 갖는 단일 금속 플랜지를 제공하는 단계와; 단일 금속 플랜지의 제 1 메인 표면에 회로 기판을 부착하는 단계 - 상기 회로 기판은 단일 금속 플랜지의 제 1 메인 표면의 상이한 영역들을 노출시키는 복수의 개구들을 가짐 - 와; 회로 기판의 개구들에 복수의 반도체 다이들을 배치하는 단계와; 단일 금속 플랜지의 제 1 메인 표면에 반도체 다이들을 부착하는 단계와; 회로를 형성하기 위해 회로 기판의 복수의 금속 트레이스들을 통해 반도체 다이들을 전기적으로 상호연결하는 단계를 포함한다.
당업자는 이하의 상세한 설명을 읽고 첨부 도면들을 보고 나면 추가적인 특징들 및 이점들을 인지할 것이다.
도면들의 요소들은 서로에 대해 반드시 실제 크기는 아니다. 동일한 참조번호들은 대응하는 동일한 부분들을 지정한다. 예시된 다수의 실시예들의 특징들은 그것들이 서로 배제하지 않는 한 결합될 수 있다. 실시예들은 도면들에 도시되며, 이하의 설명에서 상세하게 열거된다.
도 1은 멀티 캐비티 패키지의 실시예의 상부측 사시도를 나타낸다.
도 2는 멀티 캐비티 패키지의 다른 실시예의 상부측 사시도를 나타낸다.
도 3은 멀티 캐비티 패키지의 또 다른 실시예의 상부측 사시도를 나타낸다.
도 4a~4d는 멀티 캐비티 패키지 제조 방법의 실시예를 나타낸다.
도 5는 멀티 캐비티 패키지용 단일 금속 플랜지 및 회로 기판 구성의 실시예의 측면 사시도를 나타낸다.
단일 금속 플랜지 상에 제공된 멀티-스테이지 전력 증폭기 회로의 실시예들을 이제 설명한다. 최종 RF 전력 트랜지스터 다이(칩)의 입력은 스테이지간 정합을 구현하기 위해 인덕터, 캐패시터, 레지스터 등과 같은 구성요소들 혹은 PCB(printed circuit board)와 같은 회로 기판 기술을 이용해서 드라이버 RF 전력 트랜지스터 다이의 출력에 연결된다. 단일 금속 플랜지는 이 플랜지에 부착된 2 이상의 전력 증폭기 스테이지들을 가질 수 있다. 이러한 구성은 증폭기 불안정성 문제점들을 감소시키면서 보다 작은 영역에서 보다 높은 이득, 예를 들어 (2 스테이지들에서의) 35dB 이상을 가능하게 할 수 있다. 보다 많은 스테이지들에 있어서, 제공되는 이득은 약 45dB 또는 그 이상일 수 있다.
본 명세서에서 설명되는 실시예들은 패키지의 출력측 상의 도허티 결합기와 함께 단일 금속 플랜지에 부착된 메인 및 피킹 증폭기 다이를 갖는 패키징된 도허티 증폭기 회로 디바이스의 제조를 가능하게 한다. 이러한 구성은 공간을 절약하고, 또한 사용자 기지국 설계에 대한 설계 복잡성을 저감시킨다. 이러한 설계는 전송기의 다른 응용예들에도 적용될 수 있다.
각 경우에, 본 명세서에서 설명되는 멀티-스테이지 패키지 설계 실시예들은, 테플론(Teflon), 세라믹, LTCC, 폴리이미드 등과 같은 유사 유전체 물질 혹은 PCB로 유전체가 구성되고, 또한 도허티 증폭기 설계를 위한 출력 정합, 입력 정합, 드라이버 + 입력 + 출력 정합 등과 같은 RF 전력 증폭기 기능을 패키지 레벨로 통합시킴으로써 사용자 설계를 단순화하는 멀티 캐비티 패키지를 이용하는 고이득 디바이스를 가능하게 한다. 본 명세서에서 설명되는 멀티-스테이지 전력 증폭기 패키지의 리드(leads)/단자는 단일 경로를 위한 추가적인 연결기를 요구하는 일 없이 애플리케이션 기판에 납땜될 수 있다. 단일 금속 플랜지는 애플리케이션 제조 실행에 따라 납땜되거나 나사로 조여질 수 있다. 멀티-스테이지 전력 증폭기 패키지는 오픈 캐비티 패키지 설계이고, 또한 상호 연결부 및 회로 구성요소들을 보호하기 위해 뚜껑이 제공될 수 있다.
도 1은 멀티 캐비티 패키지(100)의 실시예의 상부측 사시도를 나타낸다. 멀티 캐비티 패키지(100)는 서로 마주보고 있는 제 1 및 제 2 메인 표면(104, 106)을 갖는 단일 금속 플랜지(102), 및 단일 금속 플랜지(102)의 제 1 메인 표면(104)에 부착된 PCB와 같은 회로 기판(108)을 포함한다. 단일 금속 플랜지(102)는 Cu, CPU(구리, 구리-몰리브덴, 구리 적층 구조) CuW, 또는 임의의 유사한 합금, 등을 포함할 수 있다.
회로 기판(108)은 글루잉(gluing), 납땜(soldering), 소결(sintering), 브레이징(brazing) 등과 같은 표준적인 회로 기판 접착 프로세스에 의해 단일 금속 플랜지(102)의 제 1 메인 표면(104)에 부착될 수 있다. 회로 기판(108)은 도전성 트레이스(트랙이라고도 불림), 패드, 및 비도전성 기판(110) 상에 적층된 금속(예를 들어, 구리) 시트로부터 에칭된 다른 특징부를 이용해서 전자 부품들을 전기적으로 연결하며 기계적으로 지지한다. 회로 기판(108)은 단면(하나의 금속층), 양면(2개의 금속층) 또는 다층일 수 있다. 상이한 층들 상의 도체들은 비아(vias)라고 불리는 도금 쓰루 홀(plated-through hole)과 연결된다. 회로 기판(108)은 비도전성 기판(110)에 내장된 캐패시터, 레지스터, 능동형 디바이스 등과 같은 구성요소들을 포함할 수 있다. 또한, 회로 기판(108)은 단일 금속 플랜지(102)의 제 1 메인 표면(104)의 상이한 영역들(114, 116, 118)을 노출시키는 복수의 개구들을 갖는다.
멀티 캐비티 패키지(100)는 복수의 반도체 다이들(120-142)을 더 포함하고, 각 반도체 다이는 회로 기판(108)에서의 개구들(112) 중 하나에 배치되고, 또한 땜납, 확산 납땜(diffusion soldering), 소결, 접착제 등과 같은 다이 부착 물질(도시되지 않음)을 통해 단일 금속 플랜지(102)의 제 1 메인 표면(104)에 부착된다. 예컨대, 반도체 다이들(120-142)은 소프트 땜납, AuSi 또는 AuSn와 같은 공융(eutectic) 다이 부착 물질, 유기 접착제 등을 이용해서 단일 금속 플랜지(102)에 부착될 수 있다. 회로 기판(108)의 금속 트레이스들(144, 146, 148)은 회로를 형성하기 위해 반도체 다이들(120-142) 및 외부 전기 단자들을 전기적으로 상호연결한다. 예컨대, 와이어 본드(150)는 원하는 회로를 형성하기 위해 금속 트레이스들(144, 146, 148) 각각을 반도체 다이들(120-142)의 상이한 단자들에 전기적으로 연결할 수 있다.
반도체 다이들(120-142) 중 일부 또는 전부는 전력 트랜지스터 다이, 전력 다이오드 다이 등과 같은 능동형 반도체 다이들일 수 있고, 및/또는 캐패시터, 인덕터, 및 레지스터와 같은 수동형 구성요소들을 포함할 수 있다. 각 능동형 반도체 다이(124, 132, 140)는 수평형 또는 수직형 디바이스, 혹은 증폭에 사용되는 트랜지스터의 일부 다른 형태일 수 있다.
수직형 디바이스의 경우에, 전류 흐름 방향은 다이의 아래쪽과 위쪽 사이에 있다. 트랜지스터 다이는 3개의 단자를 가질 수 있다. 예컨대, 다이의 아래쪽은 파워 MOSFET(metal oxide semiconductor field effect transistor)의 소스, 또는 IGBT(insulated gate bipolar transistor)의 콜렉터, 또는 전력 다이오드의 애노드/캐소드와 같은 전력 단자일 수 있다. 전력 단자는 예를 들어 확산 납땜에 의해 회로 기판(108)에서의 대응하는 개구(112)에 의해 노출되는 단일 금속 플랜지(102)의 영역(114/116/118)에 부착된다. 트랜지스터 다이의 경우에서의 게이트 및 드레인/에미터 단자들, 혹은 전력 다이오드의 경우에서의 캐소드/애노드 단자는 다이의 반대쪽, 즉 단일 금속 플랜지(102)에서 떨어져서 있는 쪽에 배치된다.
수평형 디바이스의 경우에, 전류 흐름 방향은 수평적이고, 다이의 아래쪽은 활성이 아니다. 이러한 디바이스의 각각의 드레인 또는 콜렉터 단자는 상부측에도 상호연결부를 갖는다. 그러면 회로 기판(108)은 반도체 다이의 상부에서 드레인 및 게이트 단자 또는 동등한 제어 단자들을 여전히 연결시킬 것이다. 반도체 다이들(120-142)의 상부측 단자들은 인접 다이의 상부측 단자들 혹은 회로 기판 금속 트레이스들(144, 146, 148) 중 하나에 예를 들어 와이어 본드(150)를 통해 부착될 수 있다.
회로 기판(108)에 형성된 개구들(112) 내에 배치된 반도체 다이들(120-142) 중 하나 이상은 캐패시터, 레지스터 또는 인덕터 다이와 같은 능동형 디바이스들이 없는 수동형의 반도체 다이일 수 있다. 캐패시터 다이(120, 122, 126, 128, 130, 134, 136, 138, 142)의 경우에, 캐패시터 단자들 중 하나는 캐패시터 다이의 아래쪽에 있으며 단일 금속 플랜지(102)에 부착되어 있다. 다른 캐패시터 단자는 캐패시터의 다이의 반대쪽, 즉 단일 금속 플랜지(102)에서 떨어져서 있는 쪽에 배치된다.
멀티 캐비티 패키지(100)는 선택형인 뚜껑으로 둘러싸여져 있을 수 있어서 패키지는 오픈-캐비티 패키지이다. 회로 기판(108)이 개구들(112)을 제공하고, 이 개구들을 통해 수동형 및/또는 능동형 구성요소들이 단일 금속 플랜지(102)에 부착되도록 멀티 캐비티 패키지(100)는 회로 기판(108)에서 다수의 개구들(컷-아웃들(cut-outs))(112)을 사용함으로써 단순화된 제품 및 개발 프로세스를 가능하게 한다. 예컨대, 회로 기판(108)에서의 2개의 개구들의 경우에, 회로 기판(108)은 단일 금속 플랜지(102)에 능동형/수동형 구성요소들을 다이 접착하기 위해 2개의 캐비티를 제공한다. 이와 같이, 회로 기판 개구들(112) 중 하나에 드라이브 스테이지 다이를 또한 다른 개구(112)에 최종 스테이지 다이를 배치함으로써 2-스테이지 고이득 증폭기 디바이스가 동일한 금속 플랜지(102) 상에 제공될 수 있다. 이러한 2-스테이지 증폭기 설계에 있어서, 실리콘과 같은 반도체 기술을 이용해서 인터-스테이지 정합을 개발하는 것 대신에, 본 명세서에서 설명되는 멀티 캐비티 패키지(100)는 회로 기판 금속 트레이스들(144, 146, 148), 및 캐비티 내에 또는 기판 상에 실장된 수동형 구성요소들로부터 형성된 전송 라인들을 이용해서, 현저하게 감소된 개발 시간을 야기하는 인터-스테이지 정합 설계를 가능하게 한다. 인터-스테이지 정합 토폴로지에 기초하여 회로 기판을 설계하는 것은, 고비용의 실리콘 프로세싱이 필요 없기 때문에, 전반적인 제품 개발 프로세스의 비용을 감소시킨다. 게다가, 멀티 캐비티 패키지(100)는 회로 기판(108)에 보다 많은 캐비티/개구(112)를 가짐으로써 상이한 응용예들에 대한 맞춤형 해결안을 가능하게 한다. 예컨대, 위상 시프터 및/또는 감쇠기는 회로 기판 금속 트레이스들(144, 146, 148) 중 하나 이상으로부터 형성될 수 있다. 이러한 구현은 이중 경로가 독립적으로 제어되는 드라이버 및 도허티 전력 증폭기 디바이스를 가능하게 한다.
도 1에 도시된 멀티 캐비티 패키지 실시예에 의하면, 반도체 다이들 중 하나(124)는 도허티(Doherty) 증폭기 회로의 드라이버 스테이지 다이이고, 반도체 다이들 중 두 번째 것(132)은 도허티 증폭기 회로의 메인(또는 캐리어) 증폭기 다이이고, 반도체 다이들 중 세 번째 것(140)은 도허티 증폭기 회로의 피킹 증폭기 다이이다. 입력 및 출력 정합 네트워크와 같은 도허티 증폭기 회로의 다수의 정합 네트워크의 일부를 형성하는 수동형 반도체 다이들(120, 122, 126, 128, 130, 134, 136, 138, 142)은 또한 회로 기판 개구들(112) 내에 배치되고, 도 1에 도시된 바와 같이 단일 금속 플랜지(102)에 부착될 수 있다.
회로 기판 금속 트레이스들 중 하나(146)는 드라이버 스테이지 다이(124)의 출력과 메인 증폭기 다이(132)의 입력과 피킹 증폭기 다이(140)의 입력 사이에서 인터-스테이지 정합을 형성한다. 회로 기판 금속 트레이스들 중 두 번째 것(148)은 메인 증폭기 다이(132)의 출력 및 피킹 증폭기 다이(140)의 출력에 전기적으로 연결되는 도허티 결합기를 형성한다. 회로 기판 금속 트레이스들 중 세 번째 것(144)은 외부 단자를 드라이버 스테이지 다이(124)의 입력에 전기적으로 연결시킨다. 제 3 금속 트레이스(144)는 드라이버 스테이지 다이(124)의 입력에서 위상 시프터, 감쇠기 등을 형성하도록 구성될 수 있다. 이와 같이, 도 1에 도시된 멀티 캐비티 패키지(100)는, 패키지 상의 도허티 결합기(148)와 함께, 단일 금속 플랜지(102) 상에 (보다 양호한 격리를 위한 접지 차폐부로 분리된) 메인 및 피킹 디바이스를 갖는다.
도허티 증폭기들(132, 140)에 의해 출력된 2개의 신호는 90도만큼 위상이 어긋나 있다. 도허티 결합기(148)는 피킹 증폭기(140)의 출력에 연결된 λ/4(1/4파장) 전송 라인(152)을 포함할 수 있다. 이렇게 함으로써, 도허티 증폭기 출력들은 위상으로 다시 돌려보내져서 반응적으로 결합된다. 이때에, 2개의 병렬 신호는 Z0/2 임피던스를 형성하고, 여기서 Z0는 부하 임피던스에 대응한다. 도허티 결합기(148)는 상기 임피던스를 Z0로 스텝핑하기 위해 λ/4(1/4파) 트랜스포머(154)를 더 포함할 수 있다. 50Ω 시스템에서, 트랜스포머(154)는 35.35Ω일 것이다. 도허티 결합기(148)는 회로 기판 상에서 인쇄 전송 라인으로서 구현될 수 있다. 트랜스포머(154)는 단자(160)에서 요구되는 임피던스에 따라 다른 임피던스일 수 있다.
회로 기판(108) 상에서 도허티 결합기를 구현함으로써, 증폭기 성능에서의 패키지 기생 성분의 영향이 감소된다. 또한, 낮은 수율 영향(low yield impact)으로부터 지키면서, 대량 생산 환경에서의 불일치(inconsistencies)와 마찬가지로 멀티 캐비티 패키지(100)와 메인 시스템 기판 사이의 인터페이스 관련 손실이 감소된다. 이와 같이, 전체적인 회로 기판 사이즈가 감소될 수 있고, 전체적인 증폭기 설계가 단순화된다.
회로 기판(108)은 다른 PCB, 금속 플랜지 등과 같은 다른 구조에 멀티 캐비티 패키지(100)를 부착하기 위한 인터페이스를 형성하도록 단일 금속 플랜지(102) 위로 나와 있는 적어도 하나의 횡방향 연장부(156, 158)를 가질 수 있다. 도 1에 도시된 실시예에 의하면, 회로 기판(108)은 대향하고 있는 제 1 및 제 2 횡방향 연장부(156, 158)를 갖고 있고, 이들 각각은 멀티 캐비티 패키지(100)의 서로 마주보고 있는 단부에서 하나 이상의 구조에 멀티 캐비티 패키지(100)를 부착하기 위한 2개의 대향하는 인터페이스를 형성하도록 단일 금속 플랜지(102) 위로 나와 있다. 회로 기판(108)의 출력 금속 트레이스(148)는 멀티 캐비티 패키지(100)의 출력측에서 횡방향 연장부(158)로 연장될 수 있고, 및/또는 회로 기판(108)의 입력 금속 트레이스(144)는 멀티 캐비티 패키지(100)의 입력측에서 횡방향 연장부(156)로 연장될 수 있다. 출력 금속 트레이스(148)는 도허티 증폭기 회로용 출력 전기 경로를 제공하고, 입력 금속 트레이스(144)는 회로용 입력 전기 경로를 제공한다. 횡방향 연장부(156, 158) 중 하나로 연장되는 각 금속 트레이스(144, 148)는, 대응하는 횡방향 연장부(156, 158)를 통해 연장하는 복수의 도금 쓰루 홀, 이른바 비아(160)를 가질 수 있다. 비아(160)는 메인 시스템 기판(미도시)으로의 연결을 위한 입/출력 지점을 제공한다. 예컨대, 메인 시스템 기판은 멀티 캐비티 패키지(100)의 대응하는 비아(160)에 납땜될 수 있다. 또한 연결은 트레이스를 납땜하거나 단일(대형)의 충진된(filled) 비아를 이용함으로써 제공될 수 있다.
도 2는 멀티 캐비티 패키지(200)의 다른 실시예의 상부측 사시도를 나타낸다. 도 2에 도시된 멀티 캐비티 패키지는 도 1에 도시된 실시예와 유사하다. 그러나, 반도체 다이들 중 첫 번째 것은 전력 증폭기 회로의 드라이버 스테이지 다이(202)이고, 반도체 다이들 중 두 번째 것은 전력 증폭기 회로의 전력 스테이지 다이(204)라는 점이 상이하다. 회로 기판(108)의 금속 트레이스들 중 하나(206)는 드라이버 스테이지 다이(202)의 출력과 전력 스테이지 다이(204)의 입력 사이에서 인터-스테이지 정합을 형성한다. 회로 기판 금속 트레이스들 중 두 번째 것(208)은 전력 스테이지 다이(204)의 출력에 전기적으로 연결되고, 회로 기판 금속 트레이스들 중 세 번째 것(210)은 드라이버 스테이지 다이(202)의 입력에 전기적으로 연결된다. RF 전력 증폭기 회로의 경우에, 제 2 금속 트레이스(208)는 전력 스테이지 다이(204)에 의해 출력된 RF 신호를 전송하는 안테나의 형태로 구성될 수 있다. 회로 기판(108)에 형성된 개구들(112) 내에 배치된 반도체 다이들 중 하나 이상의 반도체 다이는, 본 명세서에서 앞서 설명한 바와 같이, 캐패시터와 같은 수동형 반도체 다이들(212, 214, 216, 218)일 수 있고, 이들은 전력 증폭기 회로의 일부를 형성한다.
도 3은 멀티 캐비티 패키지(300)의 또 다른 실시예의 상부측 사시도를 나타낸다. 도 3에 도시된 멀티 캐비티 패키지 실시예는 도 2에 도시된 실시예와 유사하다. 그러나, 반도체 다이들 중 적어도 일부가, 회로 기판(108)의 금속 트레이스들(206, 208, 210, 220, 222, 224, 226) 상에 이들 다이가 실장되거나 직접 배치될 수 있는 표면 실장 구성을 갖는다는 점이 상이하다. 예컨대, 캐패시터 다이들(212, 214, 216, 218)과 같은 회로를 구성하는 수동형 구성요소들 중 적어도 일부는 단일 금속 플랜지(102) 대신에 회로 기판(108)의 금속 트레이스들(206, 208, 210, 220, 222, 224, 226) 상에 집적 표면-실장될 수 있다.
도 4a 내지 4d는 멀티 캐비티 패키지를 제조하는 방법의 실시예를 나타낸다.
도 4a에서, 단일 금속 플랜지(400)는 서로 마주보고 있는 제 1 및 제 2 메인 표면(402, 404)을 갖는다. 단일 금속 플랜지(400)는 Cu, CPU(구리, 구리-몰리브덴, 구리 적층 구조) CuW, 또는 임의의 다른 적합한 합금, 등을 포함할 수 있다.
도 4b에서, PCB와 같은 회로 기판(406)은 예를 들어 글루잉, 납땜, 소결, 브레이징 등에 의해 단일 금속 플랜지(400)의 제 1 메인 표면(402)에 부착된다. 회로 기판(406)은 단일 금속 플랜지(400)의 제 1 메인 표면(402)의 상이한 영역들(410, 412)을 노출시키는 복수의 개구들(컷아웃들)(408)을 갖는다. 회로 기판(406)은 또한 비도전성 기판(420) 상에 적층된 금속(예를 들어, 구리) 시트들로부터 에칭된 도전성 트레이스들(트랙들)(414, 416, 418)을 갖는다. 회로 기판(406)은 또한 접착 인터페이스를 형성하기 위해 단일 금속 플랜지(400) 위로 나와 있는 적어도 하나의 횡방향 연장부(422, 424)를 가질 수 있다. 회로 기판(406)의 입력 및/또는 출력 금속 트레이스들(414, 418)은 대응하는 횡방향 연장부(422, 424)로 연장될 수 있고, 본 명세서에서 앞서 설명한 바와 같이 메인 시스템 기판(미도시)으로의 연결을 위한 입/출력 지점을 제공하도록, 대응하는 횡방향 연장부(422, 424)를 통해 연장하는 복수의 금속 쓰루 홀들(비아들)(426) 또는 단일(대형)의 비아를 각각 가질 수 있다. 이와 달리 또는 부가하여, 연결은 메인 시스템 기판에 직접 횡방향 연장부들(422, 424)을 납땜함으로써 제공될 수 있다.
도 4c에서, 복수의 반도체 다이들(428-438)은 회로 기판(406)에서의 개구들(408) 내에 배치된다. 반도체 다이들(428-438) 중 일부 또는 전부는 전력 트랜지스터 다이들, 전력 다이오드 다이들 등과 같은 수직형 및/또는 수평형의 능동형 반도체 다이들이고, 다이들의 나머지는 본 명세서에서 앞서 설명한 바와 같이 캐패시터 다이들과 같은 수동형 다이들이다.
도 4d에서, 반도체 다이들(428-438)은 땜납, 확산 납땜, 소결, 접착제 등과 같은 다이 부착 물질을 통해 단일 금속 플랜지(400)의 제 1 메인 표면에 부착된다. 또한, 반도체 다이들(428-438)은 도허티 증폭기 회로, 전력 증폭기 회로 등과 같은 회로를 형성하기 위해 회로 기판의 금속 트레이스들(414, 416, 418) 및 와이어 본드들(440) 또는 다른 형태의 전기 전도체들을 통해 전기적으로 연결된다.
도 5는 멀티 캐비티 패키지를 위한 단일 금속 플랜지 및 회로 기판 구성의 실시예의 측면 사시도를 나타낸다. 패키지의 부분으로서 통상 제공되는 반도체 다이들 및 와이어 본드 연결부들은 예시의 용이성을 위해 도 5에서 생략되어 있다. 본 명세서에서 앞서 설명한 멀티 캐비티 패키지 실시예들과 마찬가지로, 회로 기판(500)은 단일 금속 플랜지에 부착되어 있다. 회로 기판(500)은 패키지를 위한 접착 인터페이스를 형성하기 위해 단일 금속 플랜지(502)의 각각의 에지면(508, 510) 위로 나와 있는 적어도 하나의 횡방향 연장부(504, 506)를 갖는다. 회로 기판(500)은 대응하는 횡방향 연장부(504, 506)로 연장하는 입력 및/또는 출력 금속 트레이스(512, 514)를 갖는다. 입력 및/또는 출력 금속 트레이스(512, 514)는 메인 시스템 기판(미도시)으로의 접속을 위한 입력/출력 지점들을 제공하도록 각각의 에지면(516, 518)으로 또한 선택적으로는 대응하는 횡방향 연장부(504, 506)의 각각의 하부면(520, 522)으로 더욱 연장된다. 예컨대, 회로 기판(500)의 각 횡방향 연장부(504, 506)는 에지면(516/518)을 따라 또한 선택적으로는 대응하는 입력/출력 금속 트레이스(512, 514)의 하부면(520/522)을 따라 메인 시스템 기판에 납땜될 수 있다.
"아래에", "밑에", "하부에서", "위에", "상부에서" 등과 같은 공간적으로 상대적인 용어들은 제 2 소자에 대한 하나의 소자의 위치 설정을 설명하는 기재의 편의를 위해 사용된다. 이들 용어들은 도면들에 도시된 것들과 상이한 방향들에 부가하여 디바이스의 상이한 방향들을 포함하도록 의도된다. 또한, "제1의", "제2의" 등과 같은 용어들은 다수의 요소, 영역, 부분 등을 설명하기 위해 사용되기도 하며, 또한 제한적으로 의도되는 것도 아니다. 동일한 용어들은 설명 전반에 걸쳐서 동일한 요소들을 지칭한다.
본 명세서에서 사용되는 바와 같이, "갖는", "함유하는", "포함하는", "구비하는" 등의 용어들은 기재된 요소들 또는 특징부들의 존재를 표시하는 확장 가능한 용어들이지만, 추가적인 요소들 또는 특징부들을 배제하진 않는다. 단수의 표현은, 문맥이 달리 명확하게 표시하지 않는 한, 단수뿐만 아니라 복수를 포함하도록 의도된다.
특별히 달리 언급되지 않는 한, 본 명세서에서 설명되는 다수의 실시예들의 특징들이 서로 결합될 수 있다는 것을 이해해야 한다.
특정 실시예들이 본 명세서에서 예시 및 설명되었지만, 당업자라면 본 발명의 범위에서 벗어나지 않고서 다양한 대안적인 및/또는 등가적인 구현예들이 도시 및 설명된 특정 실시예들을 대체할 수 있음을 이해할 것이다. 본 출원은 본 명세서에서 논의된 특정 실시예들의 임의의 개조 또는 변형을 포함하도록 의도된다. 따라서, 본 발명은 청구범위 및 그 등가물에 의해서만 제한된다.

Claims (20)

  1. 멀티 캐비티 패키지로서,
    대향하고 있는 제 1 메인 표면 및 제 2 메인 표면을 갖는 단일 금속 플랜지와,
    회로 기판 - 상기 회로 기판은, 상기 단일 금속 플랜지의 상기 제 1 메인 표면에 부착된 제 1 표면과, 상기 제 1 표면에 대향하는 제 2 표면과, 상기 단일 금속 플랜지의 상기 제 1 메인 표면의 상이한 영역들을 노출시키는 복수의 개구들을 가짐 - 과,
    복수의 반도체 다이들 - 각 반도체 다이는 상기 회로 기판에서의 상기 개구들 중 하나의 개구 내에 배치되고 상기 단일 금속 플랜지의 상기 제 1 메인 표면에 부착됨 - 을 포함하고,
    상기 회로 기판은, 상기 제 2 표면에 배치되고 상기 복수의 반도체 다이들 중 적어도 두 개를 전기적으로 상호연결하여 회로를 형성하는 정합 회로를 더 포함하는
    멀티 캐비티 패키지.
  2. 제 1 항에 있어서,
    상기 반도체 다이들 중 적어도 하나의 반도체 다이는, 그 반도체 다이가 배치되어 있는 상기 회로 기판에서의 개구를 통해 상기 단일 금속 플랜지에 부착된 제 1 단자, 및 상기 제 1 단자 반대쪽의 수직형 트랜지스터 다이 측에 제 2 단자 및 제 3 단자를 갖는 트랜지스터 다이인
    멀티 캐비티 패키지.
  3. 제 2 항에 있어서,
    상기 수직형 트랜지스터 다이의 상기 제 2 단자는 상기 금속 트레이스들 중 제 1 금속 트레이스에 전기적으로 연결되고, 상기 수직형 트랜지스터 다이의 상기 제 3 단자는 상기 금속 트레이스들 중 제 2 금속 트레이스에 전기적으로 연결되는
    멀티 캐비티 패키지.
  4. 제 1 항에 있어서,
    상기 반도체 다이들 중 적어도 하나의 반도체 다이는 능동형 디바이스들이 없는 수동형 반도체 다이인
    멀티 캐비티 패키지.
  5. 제 1 항에 있어서,
    상기 반도체 다이들 중 제 1 반도체 다이는 도허티(Doherty) 증폭기 회로의 드라이버 스테이지 다이이고,
    상기 반도체 다이들 중 제 2 반도체 다이는 상기 도허티 증폭기 회로의 메인 증폭기 다이이고,
    상기 반도체 다이들 중 제 3 반도체 다이는 상기 도허티 증폭기 회로의 피킹 증폭기 다이이고,
    상기 정합 회로는, 상기 회로 기판의 상기 제 2 표면에 배치되고 상기 드라이버 스테이지 다이의 출력, 상기 메인 증폭기 다이의 입력 및 상기 피킹 증폭기 다이의 입력을 전기적으로 연결하는 제 1 금속 트레이스를 포함하고,
    상기 회로 기판은, 상기 제 2 표면에 배치되고 상기 메인 증폭기 다이의 출력 및 상기 피킹 증폭기 다이의 출력에 전기적으로 연결된 도허티 결합기를 형성하는 제 2 금속 트레이스를 더 포함하는
    멀티 캐비티 패키지.
  6. 제 5 항에 있어서,
    상기 회로 기판은, 상기 제 2 표면에 배치되고 상기 드라이버 스테이지 다이의 입력에서 감쇠기 또는 위상 시프터를 형성하는 제 3 금속 트레이스를 더 포함하는
    멀티 캐비티 패키지.
  7. 제 1 항에 있어서,
    상기 반도체 다이들 중 제 1 반도체 다이는 전력 증폭기 회로의 드라이버 스테이지 다이이고,
    상기 반도체 다이들 중 제 2 반도체 다이는 상기 전력 증폭기 회로의 전력 스테이지 다이이고,
    상기 정합 회로는, 상기 회로 기판의 상기 제 2 표면에 배치되고 상기 드라이버 스테이지 다이의 출력과 상기 전력 스테이지 다이의 입력을 전기적으로 연결하는 제 1 금속 트레이스를 포함하고,
    상기 회로 기판은, 상기 제 2 표면에 배치되고 상기 전력 스테이지 다이의 출력에 전기적으로 연결되는 제 2 금속 트레이스를 더 포함하는
    멀티 캐비티 패키지.
  8. 제 7 항에 있어서,
    상기 전력 증폭기 회로는 RF 전력 증폭기 회로이고, 상기 제 2 금속 트레이스는 상기 RF 전력 증폭기 회로의 안테나를 형성하는
    멀티 캐비티 패키지.
  9. 제 1 항에 있어서,
    상기 정합 회로는, 상기 회로 기판의 상기 제 2 표면에 부착되며 상기 복수의 반도체 다이들 중 상기 적어도 두 개에 전기적으로 연결되는 하나 이상의 추가적인 반도체 다이들을 더 포함하는
    멀티 캐비티 패키지.
  10. 제 1 항에 있어서,
    상기 회로 기판은 상기 멀티 캐비티 패키지를 다른 구조에 부착하기 위한 인터페이스를 형성하도록 상기 단일 금속 플랜지 위로 나와 있는 적어도 하나의 횡방향 연장부를 갖는
    멀티 캐비티 패키지.
  11. 제 1 항에 있어서,
    상기 회로 기판은,
    상기 단일 금속 플랜지 위로 나와 있는 횡방향 연장부와,
    상기 횡방향 연장부로 연장되어 상기 회로를 위한 입력 또는 출력 전기 경로를 제공하는 제 1 금속 트레이스를 더 포함하는
    멀티 캐비티 패키지.
  12. 제 11 항에 있어서,
    상기 제 1 금속 트레이스는 상기 횡방향 연장부를 통해 연장하는 적어도 하나의 비아를 포함하는
    멀티 캐비티 패키지.
  13. 제 11 항에 있어서,
    상기 제 1 금속 트레이스는 또한 상기 횡방향 연장부의 에지면으로 연장되는
    멀티 캐비티 패키지.
  14. 제 13 항에 있어서,
    상기 제 1 금속 트레이스는 상기 에지면으로부터 상기 단일 금속 플랜지에 인접한 상기 횡방향 연장부의 바닥면으로 연장되는
    멀티 캐비티 패키지.
  15. 제 1 항에 있어서,
    상기 회로 기판은,
    상기 단일 금속 플랜지 위로 각각 나와 있는 대향하는 제 1 횡방향 연장부 및 제 2 횡방향 연장부와,
    상기 제 1 횡방향 연장부로 연장되어 상기 회로를 위한 입력 전기 경로를 제공하는 제 1 금속 트레이스와,
    상기 제 2 횡방향 연장부로 연장되어 상기 회로를 위한 출력 전기 경로를 제공하는 제 2 금속 트레이스를 더 포함하는
    멀티 캐비티 패키지.
  16. 멀티 캐비티 패키지를 제조하는 방법으로서,
    대향하는 제 1 메인 표면 및 제 2 메인 표면을 갖는 단일 금속 플랜지를 제공하는 단계와,
    상기 단일 금속 플랜지의 상기 제 1 메인 표면에 회로 기판의 제 1 표면을 부착하는 단계 - 상기 회로 기판은, 상기 제 1 표면에 대향하는 제 2 표면과, 상기 제 2 표면에 배치되는 정합 회로와, 상기 단일 금속 플랜지의 상기 제 1 메인 표면의 상이한 영역들을 노출시키는 복수의 개구들을 가짐 - 와,
    상기 회로 기판의 상기 개구들 내에 복수의 반도체 다이들을 배치하는 단계와,
    상기 단일 금속 플랜지의 상기 제 1 메인 표면에 상기 반도체 다이들을 부착하는 단계와,
    상기 정합 회로를 통해 상기 반도체 다이들 중 적어도 두 개를 전기적으로 상호연결하는 단계를 포함하는
    멀티 캐비티 패키지 제조 방법.
  17. 제 16 항에 있어서,
    상기 반도체 다이들 중 제 1 반도체 다이는 도허티 증폭기 회로의 드라이버 스테이지 다이이고,
    상기 반도체 다이들 중 제 2 반도체 다이는 상기 도허티 증폭기 회로의 메인 증폭기 다이이고,
    상기 반도체 다이들 중 제 3 반도체 다이는 상기 도허티 증폭기 회로의 피킹 증폭기 다이이고,
    상기 정합 회로를 통해 상기 반도체 다이들 중 적어도 두 개를 전기적으로 상호연결하는 단계는, 상기 드라이버 스테이지 다이와 상기 증폭기 다이들 사이에서 인터-스테이지 정합을 형성하도록, 상기 회로 기판의 상기 제 2 표면에 배치되는 제 1 금속 트레이스로 상기 드라이버 스테이지 다이의 출력과 상기 메인 증폭기 다이의 입력과 상기 피킹 증폭기 다이의 입력 사이를 전기적으로 연결하는 단계를 포함하고,
    상기 방법은, 상기 증폭기 다이들의 출력에 연결된 도허티 결합기를 형성하도록, 상기 회로 기판의 상기 제 2 표면에 배치되는 제 2 금속 트레이스를 상기 메인 증폭기 다이의 출력 및 상기 피킹 증폭기 다이의 출력에 전기적으로 연결하는 단계를 포함하는
    멀티 캐비티 패키지 제조 방법.
  18. 제 16 항에 있어서,
    상기 반도체 다이들 중 제 1 반도체 다이는 전력 증폭기 회로의 드라이버 스테이지 다이이고,
    상기 반도체 다이들 중 제 2 반도체 다이는 상기 전력 증폭기 회로의 전력 스테이지 다이이고,
    상기 정합 회로를 통해 상기 반도체 다이들 중 적어도 두 개를 전기적으로 상호연결하는 단계는, 상기 드라이버 스테이지 다이와 상기 전력 스테이지 다이 사이에서 인터-스테이지 정합을 형성하도록, 상기 회로 기판의 상기 제 2 표면에 배치되는 제 1 금속 트레이스로 상기 드라이버 스테이지 다이의 출력과 상기 전력 스테이지 다이의 입력 사이를 전기적으로 연결하는 단계를 포함하고,
    상기 방법은, 상기 회로 기판의 상기 제 2 표면에 배치되는 제 2 금속 트레이스를 상기 전력 스테이지 다이의 출력에 전기적으로 연결하는 단계를 더 포함하는
    멀티 캐비티 패키지 제조 방법.
  19. 제 16 항에 있어서,
    상기 회로 기판은 상기 멀티 캐비티 패키지를 다른 구조에 부착하기 위한 인터페이스를 형성하기 위해 상기 단일 금속 플랜지 위로 나와 있는 횡방향 연장부를 갖는
    멀티 캐비티 패키지 제조 방법.
  20. 제 16 항에 있어서,
    상기 회로 기판은,
    상기 단일 금속 플랜지 위로 나와 있는 횡방향 연장부와,
    상기 횡방향 연장부로 연장되어 상기 회로를 위한 입력 또는 출력 전기 경로를 제공하는 제 1 금속 트레이스를 더 포함하는
    멀티 캐비티 패키지 제조 방법.
KR1020160038369A 2015-03-31 2016-03-30 단일 금속 플랜지를 갖는 멀티 캐비티 패키지 KR101948383B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/673,928 2015-03-31
US14/673,928 US10468399B2 (en) 2015-03-31 2015-03-31 Multi-cavity package having single metal flange

Publications (2)

Publication Number Publication Date
KR20160117335A KR20160117335A (ko) 2016-10-10
KR101948383B1 true KR101948383B1 (ko) 2019-02-14

Family

ID=56937633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160038369A KR101948383B1 (ko) 2015-03-31 2016-03-30 단일 금속 플랜지를 갖는 멀티 캐비티 패키지

Country Status (4)

Country Link
US (3) US10468399B2 (ko)
KR (1) KR101948383B1 (ko)
CN (2) CN106024728B (ko)
DE (1) DE102016105742B4 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418951B2 (en) * 2015-03-24 2019-09-17 Skyworks Solutions, Inc. Combined output matching network and filter for power amplifier with concurrent functionality
US10468399B2 (en) * 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
WO2017111773A1 (en) * 2015-12-23 2017-06-29 Juan Landeros Reverse mounted gull wing electronic package
US9774301B1 (en) * 2016-05-17 2017-09-26 Nxp Usa, Inc. Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
US10978411B2 (en) * 2016-11-18 2021-04-13 Infineon Technologies Ag RF power package having planar tuning lines
US10332847B2 (en) * 2017-06-01 2019-06-25 Infineon Technologies Ag Semiconductor package with integrated harmonic termination feature
US10398031B2 (en) * 2017-09-29 2019-08-27 International Business Machines Corporation Integrating Josephson amplifiers or Josephson mixers into printed circuit boards
KR102243628B1 (ko) * 2018-12-28 2021-04-23 주식회사 워프솔루션 소형화가 가능한 파워 앰프 모듈 패키지
DE102019000324A1 (de) 2019-01-20 2020-07-23 IAD Gesellschaft für Informatik, Automatisierung und Datenverarbeitung mbH Sende- und Empfangsvorrichtung mit einem Breitband HF-Leistungsverstärker, insbesondere N-Wege-Doherty Verstärker mit aktiver Lastmodulation
US11817832B2 (en) 2020-01-03 2023-11-14 Skyworks Solutions, Inc. Power amplifier output matching
CN113327898B (zh) * 2020-02-28 2022-10-28 深南电路股份有限公司 封装结构的制作方法及封装结构
CN113972201A (zh) * 2020-07-22 2022-01-25 苏州远创达科技有限公司 一种大功率射频器件的封装结构和封装方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823467A (en) * 1972-07-07 1974-07-16 Westinghouse Electric Corp Solid-state circuit module
US3986196A (en) 1975-06-30 1976-10-12 Varian Associates Through-substrate source contact for microwave FET
ES2009692A6 (es) * 1987-12-31 1989-10-01 Kirsten Elektrotech Sistema electrico central para vehiculos automoviles.
US5182632A (en) * 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
JPH06295962A (ja) 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
US5414592A (en) * 1993-03-26 1995-05-09 Honeywell Inc. Heat transforming arrangement for printed wiring boards
WO1995011135A1 (en) * 1993-10-18 1995-04-27 Oki Electric Industry Co., Ltd. Ic module and data carrier using same
US5622588A (en) 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
US5597643A (en) 1995-03-13 1997-01-28 Hestia Technologies, Inc. Multi-tier laminate substrate with internal heat spreader
US5609889A (en) 1995-05-26 1997-03-11 Hestia Technologies, Inc. Apparatus for encapsulating electronic packages
KR100230894B1 (ko) * 1995-06-22 1999-11-15 구라우치 노리타카 전력증폭모듈
US5843808A (en) 1996-01-11 1998-12-01 Asat, Limited Structure and method for automated assembly of a tab grid array package
JPH10242377A (ja) 1997-02-25 1998-09-11 Hitachi Ltd 高周波電力増幅器モジュール
JPH10294401A (ja) * 1997-04-21 1998-11-04 Matsushita Electric Ind Co Ltd パッケージ及び半導体装置
US5973389A (en) 1997-04-22 1999-10-26 International Business Machines Corporation Semiconductor chip carrier assembly
US6020636A (en) 1997-10-24 2000-02-01 Eni Technologies, Inc. Kilowatt power transistor
JPH11211594A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 半導体圧力センサ
US6329713B1 (en) 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
US6261868B1 (en) 1999-04-02 2001-07-17 Motorola, Inc. Semiconductor component and method for manufacturing the semiconductor component
KR100335481B1 (ko) 1999-09-13 2002-05-04 김덕중 멀티 칩 패키지 구조의 전력소자
US6521982B1 (en) 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
JP2003521127A (ja) * 2000-01-28 2003-07-08 エリクソン インコーポレイテッド 多重アース信号路ｌｄｍｏｓ電力用パッケージ
US6511866B1 (en) 2001-07-12 2003-01-28 Rjr Polymers, Inc. Use of diverse materials in air-cavity packaging of electronic devices
JP2003179181A (ja) 2001-12-11 2003-06-27 Ngk Spark Plug Co Ltd 樹脂製配線基板
JP3813098B2 (ja) 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール
DE10223035A1 (de) 2002-05-22 2003-12-04 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
JP4296778B2 (ja) 2002-12-17 2009-07-15 株式会社村田製作所 弾性表面波装置の製造方法
US7298046B2 (en) 2003-01-10 2007-11-20 Kyocera America, Inc. Semiconductor package having non-ceramic based window frame
US20040262781A1 (en) 2003-06-27 2004-12-30 Semiconductor Components Industries, Llc Method for forming an encapsulated device and structure
JP4524454B2 (ja) 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US7961470B2 (en) * 2006-07-19 2011-06-14 Infineon Technologies Ag Power amplifier
US7541866B2 (en) 2006-09-29 2009-06-02 Nortel Networks Limited Enhanced doherty amplifier with asymmetrical semiconductors
US8067834B2 (en) * 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
US8338937B2 (en) 2008-08-07 2012-12-25 Estivation Properties Llc Flange package for a semiconductor device
US8013429B2 (en) 2009-07-14 2011-09-06 Infineon Technologies Ag Air cavity package with copper heat sink and ceramic window frame
US8110915B2 (en) 2009-10-16 2012-02-07 Infineon Technologies Ag Open cavity leadless surface mountable package for high power RF applications
US9083284B2 (en) * 2011-03-07 2015-07-14 Intel Corporation Wide-band multi stage Doherty power amplifier
CN102158190A (zh) 2011-04-29 2011-08-17 中兴通讯股份有限公司 一种多合体功率放大器及其实现方法
US8928404B2 (en) * 2011-05-13 2015-01-06 Intel Corporation Amplifier performance stabilization through preparatory phase
JP5765174B2 (ja) 2011-09-30 2015-08-19 富士通株式会社 電子装置
DE102012112327A1 (de) 2011-12-15 2013-06-20 Infineon Technologies Ag Ein-Integrierter-Schaltkreis-Gehäuse und ein Verfahren zum Herstellen eines Integrierter-Schaltkreis-Gehäuses
US8698291B2 (en) 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
US8907467B2 (en) * 2012-03-28 2014-12-09 Infineon Technologies Ag PCB based RF-power package window frame
US9077285B2 (en) 2012-04-06 2015-07-07 Freescale Semiconductor, Inc. Electronic devices with multiple amplifier stages and methods of their manufacture
US8803302B2 (en) 2012-05-31 2014-08-12 Freescale Semiconductor, Inc. System, method and apparatus for leadless surface mounted semiconductor package
US9281283B2 (en) 2012-09-12 2016-03-08 Freescale Semiconductor, Inc. Semiconductor devices with impedance matching-circuits
US8816775B2 (en) 2012-09-13 2014-08-26 Freescale Semiconductor, Inc. Quiescent current determination using in-package voltage measurements
JP5970316B2 (ja) 2012-09-26 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9105629B2 (en) 2013-03-07 2015-08-11 International Business Machines Corporation Selective area heating for 3D chip stack
US9240390B2 (en) 2013-06-27 2016-01-19 Freescale Semiconductor, Inc. Semiconductor packages having wire bond wall to reduce coupling
US9177943B2 (en) * 2013-10-15 2015-11-03 Ixys Corporation Power device cassette with auxiliary emitter contact
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US10468399B2 (en) * 2015-03-31 2019-11-05 Cree, Inc. Multi-cavity package having single metal flange
US9818659B2 (en) 2015-10-12 2017-11-14 Deca Technologies Inc. Multi-die package comprising unit specific alignment and unit specific routing

Also Published As

Publication number Publication date
DE102016105742A1 (de) 2016-10-06
KR20160117335A (ko) 2016-10-10
US10468399B2 (en) 2019-11-05
US20220352141A1 (en) 2022-11-03
US20200035660A1 (en) 2020-01-30
CN106024728A (zh) 2016-10-12
CN106024728B (zh) 2019-01-22
US11437362B2 (en) 2022-09-06
DE102016105742B4 (de) 2022-01-20
CN109616451B (zh) 2023-04-14
US20160294340A1 (en) 2016-10-06
CN109616451A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
KR101948383B1 (ko) 단일 금속 플랜지를 갖는 멀티 캐비티 패키지
US11343919B2 (en) Packaged electronic devices with top terminations
US6462950B1 (en) Stacked power amplifier module
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US7119004B2 (en) Semiconductor device, its manufacturing method, and ratio communication device
US11088661B2 (en) Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof
US11121099B2 (en) Semiconductor device
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
JP2010186959A (ja) 半導体パッケージおよびその作製方法
JP2011176061A (ja) 半導体装置
JP7091555B2 (ja) 電力増幅装置
JP2022104788A (ja) グランド端子が電力増幅器ダイに隣接する増幅器モジュールおよびシステム
CN114696863A (zh) 高频模块
JP2020129616A (ja) 半導体モジュールの製造方法、及び半導体モジュール
US20230290752A1 (en) Semiconductor device and method of manufacturing the same
CN116075049A (zh) 表面安装放大器装置
JP6206798B2 (ja) 半導体装置
CN114696864A (zh) 高频模块
WO2004073064A1 (ja) 半導体装置
JP2014090332A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right