CN116075049A - 表面安装放大器装置 - Google Patents

表面安装放大器装置 Download PDF

Info

Publication number
CN116075049A
CN116075049A CN202211147084.2A CN202211147084A CN116075049A CN 116075049 A CN116075049 A CN 116075049A CN 202211147084 A CN202211147084 A CN 202211147084A CN 116075049 A CN116075049 A CN 116075049A
Authority
CN
China
Prior art keywords
amplifier
die
substrate
module
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211147084.2A
Other languages
English (en)
Inventor
李璐
李黎
拉克希米纳拉扬·维斯瓦纳坦
龚志伟
费尔南多·A·桑托斯
伊利·A·马卢夫
爱德华·简·帕布斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN116075049A publication Critical patent/CN116075049A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Amplifiers (AREA)

Abstract

一种装置包括：包括中心法兰的封装主体，以及安装到表面安装装置的所述中心法兰的放大器模块。所述放大器模块包括安装到所述中心法兰的模块基板。所述模块基板包括第一管芯安装窗口、所述模块基板的第一表面上的第一电路系统、所述模块基板的所述第一表面上的第二电路系统和安装在所述中心法兰上的第一放大器管芯。所述第一放大器管芯至少部分地设置在所述第一管芯安装窗口内，并且所述第一放大器管芯电连接到所述第一电路系统和所述第二电路系统。所述第一电路系统电连接到所述封装主体的第一引线，并且所述第二电路系统电连接到所述封装主体的第二引线。

Description

表面安装放大器装置
技术领域
本文描述的主题的实施例大体上涉及放大器，且更具体地，涉及封装在表面安装装置中的放大器。
背景技术
在许多电子装置中能见到各种配置和架构的放大器。例如，在无线通信系统中，多尔蒂功率放大器普遍存在于蜂窝基站传输器中，这是因为已知多尔蒂功率放大器架构与其它类型的放大器相比能提高效率。
越来越高的工作频率(例如，在吉兆赫(GHz)范围内)、更高功率的操作和增加的系统小型化趋势对可能包括放大器装置的传统电子装置的设计提出了挑战，特别是在半导体封装设计领域中。随着频率和功率水平持续提高，需要有效的放大器实施方案，以便在热能积聚可能存在问题的低成本、小占用空间解决方案中实现高效率操作。类似地，在其它应用中，提供非放大器功能的电子装置在需要增加功率和工作频率同时提供小占用空间解决方案时可能面临类似的设计压力。
发明内容
根据本发明的一个方面，提供一种系统，包括：
系统基板，所述系统基板具有顶部系统基板表面；以及
耦合到所述顶部系统基板表面的表面安装装置，其中所述表面安装装置包括：
中心热焊盘，和
安装到所述表面安装装置的所述中心热焊盘的放大器模块，所述放大器模块包括：
模块基板；
安装到所述模块基板的第一表面的信号分配器，所述信号分配器被配置成在所述信号分配器的输入处接收射频(RF)输入信号并生成第一RF输出信号和第二RF输出信号；
在第一管芯安装区中安装到所述模块基板的所述第一表面的载波放大器，所述载波放大器被配置成从所述信号分配器接收所述第一RF输出信号并生成第一放大RF输出信号；
在第二管芯安装区中安装到所述模块基板的所述第一表面的峰化放大器，所述峰化放大器被配置成从所述信号分配器接收所述第二RF输出信号并生成第二放大RF输出信号；和
在所述模块基板的所述第一表面上的组合节点，所述组合节点被配置成接收所述第一放大RF输出信号和所述第二放大RF输出信号，并且在所述放大器模块的输出端处生成放大器输出信号。
根据本发明的一个或多个实施例，所述模块基板另外包括：
所述模块基板的第二表面上的第一着陆焊盘，所述模块基板的所述第二表面与所述模块基板的所述第一表面相对；以及
所述模块基板的所述第二表面上的第二着陆焊盘，并且其中所述第一着陆焊盘电连接到所述表面安装装置的第一引线和所述信号分配器的所述输入，并且所述第二着陆焊盘电连接到所述表面安装装置的第二引线和所述放大器模块的所述输出端。
根据本发明的一个或多个实施例，所述模块基板包括从所述模块基板的所述第一表面延伸到所述模块基板的第二表面的导热沟槽，其中所述第二表面与所述第一表面相对，并且所述导热沟槽形成于所述第一管芯安装区和所述第二管芯安装区内。
根据本发明的一个或多个实施例，所述载波放大器通过第一导热材料热耦合到所述第一管芯安装区内的所述导热沟槽，并且所述峰化放大器通过第二导热材料热耦合到所述第二管芯安装区内的所述导热沟槽。
根据本发明的一个或多个实施例，所述系统基板包括系统基板导热法兰，并且所述系统基板导热法兰热耦合到所述导热沟槽中的至少一个导热沟槽。
根据本发明的第二方面，提供一种表面安装装置，包括：
封装主体，所述封装主体包括中心法兰；以及
安装到所述表面安装装置的所述中心法兰的放大器模块，所述放大器模块包括：
安装到所述中心法兰的模块基板，所述模块基板包括第一管芯安装窗口，
所述模块基板的第一表面上的第一电路系统，
所述模块基板的所述第一表面上的第二电路系统，和
直接安装到所述中心法兰的第一放大器管芯，其中所述第一放大器管芯至少部分地设置在所述第一管芯安装窗口内且不物理接触所述模块基板，并且所述第一放大器管芯电连接到所述第一电路系统和所述第二电路系统，并且其中所述第一电路系统电连接到所述封装主体的第一引线且所述第二电路系统电连接到所述封装主体的第二引线。
根据本发明的一个或多个实施例，所述模块基板另外包括：
所述模块基板的第二表面上的第一着陆焊盘，所述模块基板的所述第二表面与所述模块基板的所述第一表面相对；以及
所述模块基板的所述第二表面上的第二着陆焊盘，并且其中所述第一着陆焊盘电连接到所述第一引线和所述第一电路系统，并且所述第二着陆焊盘电连接到所述第二引线和所述放大器模块的所述第二电路系统。
根据本发明的一个或多个实施例，所述第一引线和所述第二引线选自四方扁平无引线(QFN)封装引线、鸥翼引线、接点栅格阵列(LGA)封装引线和球状栅格阵列(BGA)封装引线。
根据本发明的一个或多个实施例，所述第一放大器管芯通过第一导热材料热耦合到所述中心法兰。
根据本发明的一个或多个实施例，所述模块基板包括第二管芯安装窗口且另外包括安装到所述中心法兰的第二放大器管芯，其中所述第二放大器管芯至少部分地设置在所述第二管芯安装窗口内且所述第二放大器管芯电连接到所述第一电路系统和所述第二电路系统。
根据本发明的一个或多个实施例，所述第一放大器管芯包括多尔蒂放大器装置的载波放大器，并且所述第二放大器管芯包括所述多尔蒂放大器装置的峰化放大器。
根据本发明的一个或多个实施例，所述中心法兰包括管芯附接柱，并且所述第一放大器管芯安装到所述中心法兰的所述管芯附接柱。
根据本发明的一个或多个实施例，所述管芯附接柱的高度等于所述模块基板的高度减去所述第一放大器管芯的高度。
根据本发明的一个或多个实施例，所述管芯附接柱与所述中心法兰一体地形成。
根据本发明的一个或多个实施例，所述中心法兰包括导热和导电材料。
根据本发明的一个或多个实施例，所述第一放大器管芯不与所述模块基板直接物理接触。
根据本发明的另一方面，提供一种制造表面安装装置的方法，包括：
将基板安装到所述表面安装装置的中心法兰，其中所述基板包括在所述基板的第一表面上的第一电路系统和第二电路系统以及管芯安装窗口；
将第一放大器管芯通过所述管芯安装窗口安装到所述中心法兰；以及
将所述第一放大器管芯电连接到所述第一电路系统和所述第二电路系统。
根据本发明的一个或多个实施例，将所述第一放大器管芯安装到所述中心法兰包括在所述第一放大器管芯与所述表面安装装置的所述中心法兰之间设置导热管芯附接材料。
根据本发明的一个或多个实施例，该方法另外包括：
将所述第一电路系统电连接到所述表面安装装置的第一引线；以及
将所述第二电路系统电连接到所述表面安装装置的第二引线。
根据本发明的一个或多个实施例，该方法另外包括对所述第一电路系统、所述第二电路系统和所述第一放大器管芯进行二次注塑成型。
附图说明
结合以下图式考虑时，通过参考具体实施方式和权利要求书得导出主题的更完整理解，其中遍及各图的类似附图标记指代相似元件。
图1是根据示例实施例的多尔蒂放大器的示意图。
图2是RF放大器装置模块的俯视图。
图3是沿图2的线3-3截取的图2的RF放大器装置的横截面侧视图。
图4是根据示例实施例的表面安装封装放大器装置的俯视图。
图5是沿线5-5截取的图4的表面安装封装放大器装置的横截面侧视图。
图6是根据示例实施例的RF放大器装置的例子的俯视图。
图7描绘图6的RF放大器装置的基板，包括其中限定的管芯附接窗口。
图8是沿图2的线8-8截取的图6的RF放大器装置的横截面侧视图。
图9是根据示例实施例的表面安装封装放大器装置的俯视图。
图10是沿线10-10截取的图9的装置的横截面侧视图。
图11是描绘制造表面安装封装放大器装置的方法的步骤的流程图。
图12描绘图9和10所示的装置的实施例，其中表面安装封装的法兰具有变化的几何形状。
具体实施方式
放大器装置包括多个电路组件，这些电路组件被配置成处理输入信号、放大所述输入信号并生成适当的输出信号。放大器可以是单级或多级的，并且可以包括一个或多个信号放大路径。例如，双向多尔蒂功率放大器包括具有一个输入和两个输出的信号分配器，其中每个分配器输出连接到载波放大器或峰化放大器的输入。载波放大器和峰化放大器输出电连接到组合节点，所述组合节点被配置成(同相)组合来自载波放大器和峰化放大器的放大输出信号。更具体地，在“0-90”多尔蒂功率放大器中，放大器之一的输出直接连接到组合节点，其中直接连接理想地表征为约0度的相移。相反，另一个放大器的输出通过阻抗逆变器耦合到组合节点，这种耦合表征为约90度的相移。通常，阻抗逆变器由一系列导电结构组成，包括阻抗逆变器线(例如，印刷电路板(PCB)上的传输线)。在集成封装中实施的多尔蒂功率放大器通常有严格的尺寸约束，这决定了阻抗逆变器线的潜在物理长度。通常，从损耗角度来看，理想的是使阻抗逆变器线尽可能紧凑。
在操作期间，RF放大器的组件会产生大量热量，这些热量必须耗散。在一些放大器设计中，放大器可以通过直接安装到基板(例如，PCB)的多个组件实施。为了提供充分散热，此类基板可以结合局部化棒状通孔、导电槽通孔和/或嵌入式金属块作为散热结构。在系统层级，由于这些散热结构是局部化的，而且用于将发热组件安装到基板上的结构通常本身并不能提供有效散热，因此热量可能无法有效地从发热组件并且通过放大器系统的基板散发出去。为了提高此类组件的功率能力，可以利用提供改进的散热(通过基板并且横向远离发热组件)的组件安装方法来提高RF放大器系统的性能。
根据本发明RF放大器的各种实施例，通过将包括放大器的发热组件(例如，多尔蒂放大器中的载波和/或峰化放大路径的组件)的基板安装到例如引线框架封装的表面安装组件，所述表面安装组件然后可以自身安装在使用系统基板实施的互补散热结构上，可以提高放大器发热组件的散热。在一些情况下，在特定的引线框架封装内，散热放大器管芯和/或其它发热结构或组件可以直接安装在模块中的引线框架封装的中心主体上，以获得更好的热性能。
在多尔蒂放大器设计中，载波放大器和峰化放大器各自可使用由一个或多个晶体管集成电路(IC)管芯组成的单级或多级功率放大器来实施。单级功率放大器包括单个功率晶体管，而多级功率放大器至少包括与末级晶体管串联的驱动晶体管。如本文所使用，当功率放大器(例如，载波放大器或峰化放大器)是单级功率放大器时，可将单个晶体管级视为“末级”晶体管。使用通常应用于场效应晶体管(FET)的命名法，在输入侧，载波放大器和峰化放大器各自可以包括具有被配置成接收RF输入信号的输入/控制端(例如，栅极)的晶体管(例如，驱动晶体管和/或末级晶体管)，并且在输出侧，载波放大器和峰化放大器各自可以包括具有两个电流传导端(例如，漏极端和源极端)的末级晶体管。在一些配置中，每个源极端耦合到接地参考电压节点，并且分别在末级载波放大器晶体管和末级峰化放大器晶体管的漏极端(或输出)处提供放大的载波信号和峰化信号。
应注意，尽管附图和以下描述集中于包括具有多尔蒂架构的RF放大器的电子装置的实施例，但是本发明可以与放大器模块结合使用，其中所述放大器模块包括并非采用多尔蒂放大器配置的放大电路系统。此外，应理解，本发明可以用于实现改进对非放大器电子模块中的发热组件的热管理。例如，如本文所描述，在各种实施方案中，包括发热组件的非放大器电子电路模块或组件可以在各种实施例中以本文公开的方式(例如，结合发热管芯210、211、280、281和管芯610、611、680、681)并入封装的表面安装装置(例如，图4、5的表面安装封装410、图9和10的表面安装装置910，如下所述)。因而，本公开不限于多尔蒂配置放大器中的热管理的方法，并且适用于其它类型的放大器和非放大器电路模块中的发热管芯或组件的热管理。
图1是根据示例实施例的多尔蒂放大器100的示意图。多尔蒂放大器100形成于基板110上，所述基板110可以包括PCB或其它合适的装置基板。因而，多尔蒂放大器100的一些或所有组件可以实施于单个放大器模块内(例如，一些或所有组件耦合到单个放大器模块基板110)。在实施例中，多尔蒂放大器100包括RF输入节点112、RF输出节点114、功率或信号分配器120、载波放大器路径130、峰化放大器路径150、阻抗逆变器线176和组合节点180。
当被并入到更大RF系统中时，RF输入节点112被耦合到RF信号源(未示出)，且RF输出节点114被耦合到负载190(例如，天线或其它负载)。RF信号源提供RF输入信号，所述RF输入信号是包括通常围绕一个或多个载波频率定中心的光谱能量的模拟信号。基本上，多尔蒂放大器100被配置成放大RF输入信号，并且在RF输出节点114处产生放大的RF信号。
在实施例中，功率分配器120具有一个输入122和两个输出124、126。功率分配器输入122耦合到RF输入节点112以接收RF输入信号。功率分配器120被配置成将在输入122处接收的RF输入信号分成第一RF信号和第二RF信号(或载波信号和峰化信号)，所述信号分别通过输出124、126提供到载波放大器路径130和峰化放大器路径150。根据实施例，功率分配器120包括第一相移元件，所述第一相移元件被配置成将一个或多个相移赋予到第一RF信号和第二RF信号以建立输出124、126处的信号之间的相位差(例如，约90度相位差)。在非逆变多尔蒂放大器中，应用相移使得提供到峰化放大器的RF信号的相位与提供到载波放大器的RF信号的相位间隔约90度。因此，在输出124和126处，载波信号和峰化信号可彼此异相约90度。
当多尔蒂放大器100具有对称配置(即，其中载波放大器功率晶体管与峰化放大器功率晶体管具有基本相同的大小的配置)时，功率分配器120可将在输入122处接收的RF输入信号划分或拆分成具有基本上相等功率的两个信号。相反地，当多尔蒂放大器100具有不对称配置(即，其中放大器功率晶体管中的一个(通常是峰化放大器晶体管)明显更大的配置)时，功率分配器120可输出具有不等功率的信号。例如，在一个实施例中，峰化放大器晶体管的大小可以是载波放大器晶体管的大小的约两倍，并且功率分配器120可以提供功率约为载波信号两倍的峰化信号。在一些实施例中，功率分配器120可用具有固定值的无源组件实施。在其它实施例中，功率分配器120可用一个或多个可控可变衰减器和/或可变移相器实施，这使功率分配器120能够基于外部提供的控制信号来使载波信号和峰化信号衰减和/或相移。
功率分配器120的输出124、126分别连接到载波放大器路径130和峰化放大器路径150。载波放大器路径130被配置成放大来自功率分配器120的载波信号，且将放大的载波信号提供给功率组合节点180。类似地，峰化放大器路径150被配置成放大来自功率分配器120的峰化信号，并将放大的峰化信号提供给功率组合节点180，其中路径130、150被设计成使得放大的载波信号和峰化信号在功率组合节点180处彼此同相到达。
根据实施例，载波放大器路径130包括输入电路170(例如，包括阻抗匹配电路)、载波放大器装置132和阻抗逆变器线176。峰化放大器路径150包括输入电路171(例如，包括阻抗匹配电路)和峰化放大器装置152。载波放大器装置132和峰化放大器装置152分别对应于多尔蒂放大器100的载波放大器和峰化放大器，并且载波放大器和峰化放大器分别使用封装的载载波放大器装置132和峰化放大器装置152实施。根据实施例且如稍后将更详细地描述，容纳图1的多尔蒂放大器100的模块可以被封装为表面安装装置，例如矩形无引线封装装置(例如，四方扁平无引线(QFN)封装装置)或其它类型的表面安装装置。因此，放大器100的模块基板以及在实施例中放大器100的各个组件可以直接安装到表面安装装置的热焊盘或法兰，如本文所描述。
在实施例中，在各种实施例中，载波放大器装置132包括RF输入引线134、电连接到RF输入引线134的RF输入端135、RF输出端138、电连接到RF输出端138的RF输出引线164，以及耦合在输入端135与输出端138之间的一个或多个放大级136、137。RF输入引线134通过输入电路170耦合到功率分配器120的第一输出124，且因此RF输入引线134接收由功率分配器120产生的载波信号。一个或多个偏置电压端(例如，漏极偏置电压引线116)可以耦合到一个或多个外部偏置电路(例如，通过端117)，用于向放大级136、137提供DC偏置电压。
载波放大器装置132的每个放大级136、137包括功率晶体管。更具体地说，每个功率晶体管包括控制端(例如，栅极端)以及第一载流端和第二载流端(例如，漏极端和源极端)。在将包括单个功率晶体管(例如，级137但不包括级136)的单级装置中，单个功率晶体管的控制端对应于RF输入端135，所述RF输入端135电连接到RF输入引线134。载流端之一(例如，漏极端或源极端)对应于RF输出端138，所述RF输出端138电连接到RF输出引线164。另一个载流端(例如，源极端或漏极端)电连接到接地参考(例如，放大器100耦合到的封装法兰)。相反，两级装置将包括串联耦合的两个功率晶体管(例如，两个级136、137)，其中第一晶体管用作具有相对低增益的驱动放大器晶体管，而第二晶体管用作具有相对高增益的输出级(或末级)放大器晶体管。在此类实施例中，驱动放大器晶体管的控制端对应于RF输入端135，所述RF输入端135电连接到RF输入引线134。驱动放大器晶体管的载流端之一(例如，漏极端或源极端)电连接到末级放大器晶体管的控制端，并且驱动放大器晶体管的另一个载流端(例如，源极端或漏极端)电连接到接地参考。另外，末级放大器晶体管的载流端之一(例如，漏极端或源极端)对应于RF输出端138，所述RF输出端138电连接到RF输出引线164。末级放大器晶体管的另一个载流端(例如，源极端或漏极端)电连接到接地参考。
晶体管136、137、156、157中的每一个可以是场效应晶体管(FET)(例如，金属氧化物半导体FET(MOSFET)、横向扩散MOSFET(LDMOS FET)、高电子迁移率晶体管(HEMT)或适于放大RF信号的另一类型的晶体管。在一些实施例中，用于功率晶体管136、137、156、157的半导体技术可以包括硅(例如，晶体管136、137、156、157可以是建构在硅、碳化硅或其它含硅基板上的硅LDMOS FET)，而在其它实施例中，用于功率晶体管的半导体技术可以包括氮化镓(GaN)(例如，晶体管136、137、156、157可以是由建构在硅、GaN或其它基板上的含GaN层形成的GaN FET)。
除了功率晶体管之外，输入和输出阻抗匹配网络和偏置电路系统的部分(图1中未示出)也可以包括为载波放大器装置132的部分和/或电耦合到载波放大器装置132。另外，在载波放大器装置132是两级装置的实施例中，级间匹配网络(图1中未示出)也可以包括为载波放大器装置132的一部分。
现在参考峰化放大器路径150，在实施例中，所述峰化放大器路径150包括输入电路171(例如，包括阻抗匹配电路)和峰化放大器装置152。在各种实施例中，峰化放大器装置152包括RF输入引线154、电连接到RF输入引线154的第一RF输入端155、RF输出端158、电连接到RF输出端158的RF输出引线160、电连接到RF输出端158的第二RF输入引线166，以及耦合在输入端155与输出端158之间的一个或多个放大级156、157。RF输入引线154通过输入电路171耦合到功率分配器120的第二输出126，且因此RF输入引线154接收由功率分配器120产生的峰化信号。一个或多个偏置电压端(例如，漏极偏置电压引线119)可以耦合到一个或多个外部偏置电路(例如，通过端118)，用于向放大级156、157提供DC偏置电压。
如同载波放大器装置132，峰化放大器装置152的每个放大级156、157包括功率晶体管。更具体地说，每个功率晶体管包括控制端(例如，栅极端)以及第一载流端和第二载流端(例如，漏极端和源极端)。在将包括单个功率晶体管(例如，级157但不包括级156)的单级装置中，单个功率晶体管的控制端对应于RF输入端155，所述RF输入端155电连接到RF输入引线154。载流端之一(例如，漏极端或源极端)对应于RF输出端158，所述RF输出端158电连接到RF输出引线160。另一个载流端(例如，源极端或漏极端)电连接到接地参考(例如，放大器装置100耦合到的封装法兰)。相反，两级装置将包括串联耦合的两个功率晶体管(例如，两个级156、157)，其中第一晶体管用作具有相对低增益的驱动放大器晶体管，而第二晶体管用作具有相对高增益的输出级(或末级)放大器晶体管。在此类实施例中，驱动放大器晶体管的控制端对应于RF输入端155，所述RF输入端155电连接到RF输入引线154。驱动放大器晶体管的载流端之一(例如，漏极端或源极端)电连接到末级放大器晶体管的控制端，并且驱动放大器晶体管的另一个载流端(例如，源极端或漏极端)电连接到接地参考。另外，末级放大器晶体管的载流端之一(例如，漏极端或源极端)对应于RF输出端158，所述RF输出端158电连接到RF输出引线160。末级放大器晶体管的另一个载流端(例如，源极端或漏极端)电连接到接地参考。
除了功率晶体管之外，输入和输出阻抗匹配网络和偏置电路系统的部分(图1中未示出)也可以包括为峰化放大器装置152的部分和/或电耦合到峰化放大器装置152。另外，在峰化放大器装置152是两级装置的实施例中，级间匹配网络(图1中未示出)也可以包括为峰化放大器装置152的一部分。
峰化放大器装置152的RF输出端158耦合到功率组合节点180和阻抗逆变器线176。根据实施例，峰化放大器装置152的RF输出端158和组合节点180由共同元件实施。更具体地，在实施例中，峰化放大器装置152的RF输出端158被配置成既用作组合节点180又用作峰化放大器装置152的输出端158。
载波放大器装置132和峰化放大器装置152的RF输出端138、158通过阻抗逆变器线176耦合在一起。或者，换句话说，载波放大器装置132的RF输出端通过阻抗逆变器线176电耦合到组合节点180，并且峰化放大器装置152的RF输出端直接耦合到组合节点180。
根据实施例，阻抗逆变器线176是相移电路，所述相移电路在载波信号由载波放大器装置132放大之后将在基本操作频率f0处的约90度的相对相移赋予载波信号。传输线176的第一或“近侧”末端耦合到载波放大器装置132的RF输出端138，并且传输线176的第二或“远侧”末端耦合到功率组合节点180。
放大器100被设计成使得在操作期间，放大的载波RF信号和峰化RF信号在组合节点180处基本上同相(或相干)组合。组合节点180通过RF输出引线160和输出阻抗匹配网络184电耦合到RF输出节点114。因此，放大和组合的RF输出信号通过引线160和网络184提供给RF输出节点114。在实施例中，组合节点180与RF输出节点114之间的输出阻抗匹配网络184用于向载波放大器装置132和峰化放大器装置152中的每一个提供适当的负载阻抗。在输出负载190(例如，天线)可连接到的RF输出节点114处产生所得的放大RF输出信号。
放大器100被配置成使得载波放大器路径130提供对相对低电平输入信号的放大，且两个放大器路径130、150以组合方式操作以提供对相对高电平输入信号的放大。这可通过以下方式来实现：例如，偏置载波放大器装置132以使得载波放大器装置132以AB类模式操作，且偏置峰化放大器装置152以使得峰化放大器装置152以C类模式操作。
根据实施例，载波放大器装置132和峰化放大器装置152相对于彼此定向，以使得载波放大器路径130和峰化放大器路径150的对应部分在彼此基本上不同的方向上延伸。如本文所使用，术语“信号路径”是指RF信号所跟随而通过电路的路径。例如，通过载波放大器装置132的第一信号路径的一部分在RF输入端135与RF输出端138之间在第一方向(由箭头130指示)上延伸。类似地，通过峰化放大器装置152的第二信号路径的一部分在RF输入端155与RF输出端158之间在第二方向(由箭头150指示)上延伸，其中第一方向与第二方向彼此基本上不同。在所示出的实施例中，第一方向与第二方向彼此垂直(即，有角度地隔开90度)。在其它实施例中，第一方向和第二方向可成角度地隔开小于或大于90度。例如，在其它实施例中，第一方向和第二方向可成角度地隔开介于45度与315度之间的任何角度。在另外其它实施例中，第一方向和第二方向可平行(例如，载波放大器装置132和峰化放大器装置152可在相同方向上定向)。
图2是RF放大器模块200(例如，体现图1的放大器100的模块)的例子的俯视图，并且图3是沿图2的线3-3的RF放大器模块200的横截面侧视图。在实施例中，RF放大器模块200包括多尔蒂放大器，但在其它实施例中，模块200可包括其它类型的放大器和电路。因为在所描绘的实施例中，模块200为自含的且包括多尔蒂放大器，所以RF放大器模块200在下文中可替代地被称作“多尔蒂功率放大器模块”。
根据实施例，多尔蒂放大器模块200被实施为具有在底部表面处暴露的端的模块，例如，接点栅格阵列(LGA)模块。更具体地说，多尔蒂功率放大器模块200包括基板206，所述基板206可以包括具有组件安装表面212和相对的接点表面216的多层印刷电路板(PCB)。基板206包括多个电介质材料层(例如，由FR-4、陶瓷或其它PCB电介质材料形成)，以及被电介质材料层的电介质材料隔开的多个导电(例如，金属)层213a-213f。在实施例中，基板206的组件安装表面212上的导电层213f是图案化导电层。由顶部图案化导电层的部分形成的各种导电特征(例如，导电管芯焊盘272和迹线)可以用作管芯210、211、280、281和其它分立组件的附接点，并且还可以提供管芯210、211、280、281与其它分立组件之间的电连接。另一导电层可充当接地参考平面。在一些实施例中，额外图案化导电层可以提供管芯210、211、280、281、分立组件和接地参考平面之间的导电连接。根据实施例，底部导电层213a用于提供可从背侧外部接入的导电着陆焊盘268、269，所述导电着陆焊盘268、269可用于例如将模块200及其组件电耦合和机械耦合到外部组件。在所描绘的实施例中，着陆焊盘268可以在安装表面212处(例如，经由金属层213a-213f和导电通孔中的一个或多个)电连接到输入端201。类似地，着陆焊盘269可以在安装表面212处电连接到输出端209。这些各种着陆焊盘(以及其它着陆焊盘，未示出)能够将多尔蒂功率放大器模块200表面安装到提供到RF系统的其它部分的电连接的单独基板(例如，图4的下部封装主体412)上。
多尔蒂功率放大器模块200另外包括RF信号输入端201、RF信号输出端209、功率分配器202、包括级联耦合的驱动级管芯210和末级管芯280的主放大器路径、包括级联耦合的驱动级管芯211和末级管芯281的峰化放大器路径、各种相移和阻抗匹配元件以及组合器。
放大器模块200的每个组件，具体而言，载波放大器管芯和峰化放大器管芯210、211、280、281在操作期间可能产生大量热量。另外，载波放大器管芯和峰化放大器管芯210、211、280、281中的每一个也可能需要接入接地参考。因此，在实施例中，基板206还包括多个导电和导热沟槽282，载波放大器管芯和峰化放大器管芯210、211、280、281经由导热材料(例如，利用焊料、钎焊材料、烧结物或其它管芯附接材料)耦合到所述多个导电和导热沟槽282，使得管芯210、211、280、281热耦合和电耦合到导热沟槽282。沟槽282延伸穿过基板206的管芯安装区266中的基板206厚度，以提供散热器和对载波放大器管芯和峰化放大器管芯210、211、280、281接地参考接入。例如，导电沟槽282可用铜或其它导热和导电材料填充。在替代实施例中，沟槽282可用其它类型的热传递结构代替，例如用导电块(例如，铜块)或热通孔代替。
耦合到基板206的安装表面212并包括模块200的输入电路的功率分配器202可以包括一个或多个分立管芯和/或组件，尽管它在图2中示为单个元件。模块200的输入电路可以更一般地被视为耦合到基板206的安装表面212的‘电路系统’或‘放大器电路系统’。功率分配器202包括一个输入端和两个输出端。功率分配器202的输入端通过一个或多个导电结构(例如，通孔、迹线和/或引线键合)电耦合到输入端201以接收输入RF信号。功率分配器202的输出端通过一个或多个导电结构(例如，通孔、迹线217、237和/或引线键合215、214、238、239)电耦合到输入端220、221以分别用于主放大器和峰化放大器。
在所描绘的多尔蒂放大器配置中，功率分配器202被配置成将通过输入端201接收的输入RF信号的功率拆分成在功率分配器202的输出端处产生的第一RF信号和第二RF信号。另外，功率分配器202可以包括一个或多个相移元件，所述相移元件被配置成在功率分配器202的输出端处提供的RF信号之间赋予约90度的相位差。在功率分配器202的输出端处产生的第一RF信号和第二RF信号可以具有相等或不等的功率。
功率分配器的第一输出电耦合到主放大器路径(即，耦合到主放大器)，并且功配分离器的第二输出电耦合到峰化放大器路径(即，耦合到峰化放大器)。在所示的实施例中，在第二功率分配器输出处产生的RF信号相对于在第一功率分配器输出处产生的RF信号延迟约90度。换句话说，被提供给峰化放大器路径的RF信号相对于被提供给主放大器路径的RF信号延迟约90度。
由功率分配器202产生的第一RF信号通过主放大器路径放大，所述主放大器路径包括驱动级管芯210、末级管芯280和包括阻抗逆变器和移相器的阻抗逆变器元件203。由功率分配器202产生的第二RF信号通过峰化放大器路径放大，所述峰化放大器路径包括驱动级管芯211、末级管芯281。
功率分配器202的第一输出通过各种导电迹线、电路系统和引线键合或其它类型的电连接电耦合到驱动级管芯210的输入端220(对应于主放大器输入)。主放大器路径的驱动级管芯210和末级管芯280在驱动级管芯210的输入端220与末级管芯280的输出端292(对应于主放大器输出)之间以级联布置电耦合在一起。在实施例中，驱动级管芯210包括输入端220、输出端222、输入阻抗匹配电路230、功率晶体管240，以及级间阻抗匹配电路250的集成部分。
末级管芯280包括输入端290、输出端292和功率晶体管285。驱动级管芯210的输出端222通过引线键合阵列274或另一类型的电连接电耦合到末级管芯280的输入端290。输入端290电耦合到功率晶体管285的栅极。
在末级管芯280的输出端292处产生放大的第一RF信号。根据实施例，输出端292(例如，通过引线键合279或另一类型的电连接)电耦合到阻抗逆变器元件203。根据实施例，阻抗逆变器元件203具有接近末级管芯280的输出端292的第一末端和接近末级管芯281的输出端293的第二末端。例如，阻抗逆变器元件203可以用在其第一末端与第二末端之间延伸的近似拉姆达/4(λ/4)传输线(例如，具有90度电长度的微带传输线)来实施。当放大的第一RF信号从相移元件的第一末端行进到耦合到相移元件的第二末端的组合节点205时，阻抗逆变器元件203连同引线键合279、204可以对所述信号施加约90度的相对相移。
如上文所提及，由功率分配器202产生的第二RF信号通过峰化放大器路径放大，所述峰化放大器路径包括驱动级管芯211和末级管芯281。因此，功率分配器202的第二输出通过各种导电迹线、电路系统和引线键合或另一类型的电连接电耦合到驱动级管芯211的输入端221。
峰化放大器路径的驱动级管芯211和末级管芯281在驱动级管芯211的输入端221(对应于峰化放大器输入)与末级管芯281的输出端293(对应于峰化放大器输出)之间以级联布置电耦合在一起。驱动级管芯211包括多个集成电路。在实施例中，管芯211的集成电路系统在实施例中包括输入端221、输出端223、输入阻抗匹配电路231、功率晶体管241，以及级间阻抗匹配电路251的集成部分。
末级管芯281包括多个集成电路。在实施例中，管芯281的集成电路系统包括输入端291、输出端293和功率晶体管283。
驱动级管芯211的输出端223通过引线键合阵列275或另一类型的电连接电耦合到末级管芯281的输入端291。输入端291电耦合到功率晶体管283的栅极。
通过级联耦合的峰化放大器管芯211、281的信号路径在从RF输入端221延伸到RF输出端293的方向上。相反，通过级联耦合的主放大器管芯210、280的信号路径在从驱动级管芯输入端220延伸到末级管芯输出端292的方向上。如图2所示，通过级联耦合的峰化放大器管芯211、281和级联耦合的主放大器管芯210、280的信号路径在明显不同的方向上延伸，并且更具体地，信号路径在图2的实施例中是正交的。
在任何情况下，放大的第二RF信号由RF输出端293处的末级管芯281产生。根据实施例，RF输出端293(例如，通过引线键合204或另一类型的电连接)电耦合到阻抗逆变器元件203的第二端。因此，由末级管芯280产生的放大的第一RF信号被传送到RF输出端293，并且输出端293用作用于放大的第一RF信号和第二RF信号的求和节点205。当第一RF信号和第二RF信号上单独地赋予的各种相移基本上相等时，放大的第一RF信号和第二RF信号在求和节点205处基本上同相地组合。
RF输出端293(以及因此求和节点205)(例如，通过引线键合207或另一类型的电连接)电耦合到输出网络208，所述输出网络208用于向主放大器管芯和峰化放大器管芯280、281中的每一个提供适当的负载阻抗。另外，输出网络208可以包括去耦电容器，如图所示。尽管图2中未示出细节，但输出网络208可以包括各种导电迹线、额外分立组件和/或集成组件(例如，电容器、电感器和/或电阻器)以提供期望的阻抗匹配。输出网络208通过基板206电耦合到在基板206底部表面处暴露的导电输出端209。输出端209用作多尔蒂功率放大器模块200的RF输出节点，用于输出放大器输出信号。模块200的输出网络208可以更一般地被视为耦合到基板206的安装表面212的‘电路系统’或‘放大器电路系统’。
现在将参考图4-5详细描述表面安装放大器装置模块的实施例。更具体地说，图4是根据示例实施例的表面安装封装放大器装置400的俯视图，且图5是沿线5-5的图4的装置400的横截面侧视图。为了增强对图4-5的各个元件的相对定向和方向的描述，图4-5中的每个图包括三维笛卡尔坐标轴系统490的描绘，其中描绘了正交x轴、y轴和z轴。
放大器装置400包括其中安装有RF放大器模块432(例如，图2、3的模块200)的表面安装封装410。RF放大器模块432具有与图2和3的放大器模块200类似的配置。放大器模块432内的组件具有与放大器模块200内的组件相同的元件编号且共享相同的配置和对应描述。
在所描绘的实施例中，表面安装封装410具有由在顶部表面520(图5)与相对的底部(或面向基板的)表面521之间延伸的第一、第二、第三和第四侧面413、414、415、416限定的矩形(例如，正方形)周界。表面安装封装410包括具有中心热焊盘或法兰411的引线框架和多个引线(例如，引线464)，它们彼此电隔离并且通过下部封装主体412相对于彼此保持在固定的定向。下部封装主体412具有相对的顶部表面522和底部表面523，其中下部封装主体412的顶部表面522在封装410的内部，并且下部封装主体412的底部表面523也对应于整个封装410的底部表面521。根据实施例，下部封装主体412可以由模制塑料包封材料形成，但是在其它实施例中，封装主体412可由陶瓷或另一高介电材料形成。
法兰411是导电和导热的实心结构，位于下部封装主体412的中心，并且在下部封装主体412的顶部表面522与底部表面523之间延伸。更具体地，法兰411的顶部表面524与下部封装主体412的顶部表面522共面，并且法兰411的底部表面525与下部封装主体412的底部表面523(并与封装410的底部表面521)共面。例如，法兰411可以由可以被电镀也可以不被电镀的块状导热和导电材料(例如，铜)形成。替代地，法兰411可以由复合(例如，分层或多部分)导热结构形成。
如稍后将更详细讨论的，放大器模块432的底部表面529的一部分(例如，利用焊料连接、导热和/或导电粘合剂、钎焊、烧结或其它材料)物理连接、热连接以及可选地电连接到法兰411的顶部表面524，并且法兰411的底部表面525(例如，利用焊料连接530、导热和/或导电粘合剂或其它材料)物理连接、热连接以及可选地电连接到系统基板510的顶部表面512(如图5所示)。系统基板510可另外包括在基板510的顶部表面512与底部表面513之间延伸的法兰511(例如，系统基板导热法兰)。当热耦合到法兰411时，法兰511可以用作散热器以从法兰411和封装410中提取热能。
多组引线464位于下部封装主体412的四个侧面413-416中的每一个处或附近。具体来说，在图4中，六个对齐的引线464位于下部封装主体412的四个侧面413-416的每一个处。替代地，更多或更少的引线464可以位于四个侧面413-416中的每一个处或附近。有时替代地被称为“接点”或“引脚”的引线464中的每一个还由可以被电镀也可以不被电镀的块状导电材料(例如，铜)形成。替代地，引线464可以由复合(例如，分层或多部分)导电结构形成。本质上，每个引线464是大致立方体结构，具有在下部封装主体412的顶部表面522处暴露和/或与之共面的顶部表面526(或“内部末端”或“近侧末端”)、与下部封装主体412的底部表面523(以及装置400的底部表面521)共面的底部表面527(或“外部末端”或“远侧末端”)，以及在顶部表面526与底部表面527之间延伸的四个侧面。每个引线464的内部末端(例如，顶部表面526)位于装置的底部表面521上方的高度处(且因此位于系统基板510的顶部表面512上方的高度处)。根据实施例，基本上对应于引线464的厚度(即，每个引线的顶部表面526与底部表面527之间的距离)的此高度在一个实施例中在约0.2毫米(mm)至约0.5mm的范围内，且在更特定实施例中在约0.3mm至约0.4mm的范围内。每个引线的底部表面527在下部封装主体412的底部表面523(以及装置400的底部表面521)处暴露，并且每个引线464的侧表面之一可以在下部封装主体412的侧面413-416处暴露。在其它实施例中，引线的侧表面可以不在下部封装主体412的侧面413-416处暴露(例如，在引线464与下部封装主体412的侧面413-416之间可存在下部封装主体412的包封材料)。无论哪种方式，引线配置最终都有利于引线到系统基板510的顶部表面512处的导电结构(例如，迹线514、515)的稳固连接(例如，焊料连接532或到插口的连接)。考虑到装置封装410、放大器模块432和系统基板510的顶部表面520、528、512的平面为“水平”的，引线464中的每一个可以被视为“竖直”导体。
尽管引线464被描述为形成引线框的部分的大致立方体结构，但每个引线464替代地可以具有多于或少于四个侧面，或者可以具有不同于立方体的形状。例如，在替代实施例中，放大器模块432可以封装在四方扁平封装(QFP)中。本质上，QFP与QFN封装的不同之处在于QFP包括鸥翼引线(例如，图5左上角所示的鸥翼引线464′，而不是引线框架的块状导电引线464)，这些引线提供放大器模块432与系统基板510之间的电耦合。如同QFN封装，QFP封装包括热焊盘或法兰(例如，图4的法兰411)、多个引线(在这种情况下为鸥翼引线，例如图5左上角所示的鸥翼引线464′)，以及将法兰和引线相对于彼此保持在固定的定向的封装主体。每个鸥翼引线464′包括可嵌入封装主体412的顶部表面524中并与之共面的内部末端526′(类似于顶部表面526或引线464的内部或近侧末端)，以及位于下部封装主体412的外部并与下部封装主体412的底部表面523共面的外部末端527′(类似于底部表面527或引线464的外部或远侧末端)。如将在下文更详细解释，在具有鸥翼引线的QFP实施例中，引线键合的远侧末端连接到每个鸥翼引线464′的升高的内部末端526′，并且鸥翼引线464′的外部远侧末端527′连接到放大器模块基板510的顶部表面512处的导电结构(例如，迹线514、515中的一个或其它导电结构)。
在又一个替代实施例中，下部封装主体412可以包括接点栅格阵列(LGA)、引脚栅格阵列(PGA)或球状栅格阵列(BGA)，这些阵列包括下部封装主体412的底部表面523处的接点、球状或引脚阵列。在图5的左下角和右下角分别示出LGA引线464″和PGA引线464″′的两个实施例。LGA引线464″从下部封装主体412的侧面插入，并在下部封装主体412的顶部表面522处的顶部或近侧末端526″与下部封装主体412的底部表面处的底部或远侧末端527″之间延伸。底部末端527″用作接点，所述接点可被焊料附接到PCB的顶部表面上的对应触点，或者可以由从PCB突出的导电引脚接触。在一些实施例中，此类导电引脚可以突出到引线464″中(即，每个引线464″实际上用作单引脚插口)。
PGA引线464″′也从下部封装主体412的侧面插入，并具有在下部封装主体412的顶部表面522处的顶部或近侧末端526″′与下部封装主体412的底部表面523之间延伸的部分。然而，PGA引线464″′还包括从下部封装主体412的底部表面523突出的引脚550，并且引脚550的末端527″′对应于引线464″′的底部或远侧末端。引脚550被配置成由耦合到PCB的插口接收。
放大器模块432包括放大器模块200的放大电路系统(例如，图1的放大级136、137或156、157)。具体来说，放大器模块432的基板206的一部分(例如，使用焊料、导热和/或导电粘合剂、钎焊、烧结或其它材料)物理连接和电连接到法兰411的顶部表面524。
除了封装410的沟槽282(或替代结构)连接到法兰411的之外，还经由导电材料465(例如，焊料)在放大器模块432的导电端(例如，着陆焊盘268、269)与引线464中的某些引线之间进行电连接以将此类引线464电连接到放大器模块432的组件。具体来说，着陆焊盘268、269通过导电材料465连接到引线464中的某些引线的顶部表面526(或连接到内部或近侧末端)。在其它实施例中，如前所述，表面安装封装可以是QFP、LGA或BGA封装，并且着陆焊盘268、269通过导电材料465连接到对应引线464′、464″、464″′的近侧末端526′、526″、526″′。
在其中封装410不包括背侧着陆焊盘268、269的封装410的替代实施例中，引线464可以经由在一个或多个引线464与形成于封装410的基板206的安装表面212上的电接触焊盘或电接触端之间形成的引线键合连接而电连接到封装410的组件。例如，在此类实施例中，输入端201可以通过引线键合连接而连接到引线464，类似地，输出端209可以通过引线键合连接而连接到引线464。
在一些实施例中，然后可以用包封材料540对放大器模块432、任何引线键合、下部封装主体412的顶部表面522未被模块432覆盖的部分、以及引线464未被模块432覆盖的顶部表面526(或内部或近侧末端)进行二次注塑成型。替代地，可以将保护帽附接到下部封装主体412的顶部表面522以形成包括放大器模块432的密封内部空气腔。换句话说，表面安装封装410也可以是空气腔QFN封装(或另一类型的表面安装空气腔封装)。
如上文所论述，放大器模块432的所示实施例体现了双路径RF多尔蒂放大器。所述放大器包括被配置成经由输入端201接收输入RF信号的信号分配器202。输入端201电连接到着陆焊盘268，所述着陆焊盘268又经由焊料或其它导电材料465物理连接和电连接到引线464中的一个引线。放大器模块432还包括输出端209，由放大器封装432生成的放大信号在所述输出端209处产生。输出端209电连接到着陆焊盘269，所述着陆焊盘269又经由焊料或其它导电材料465(或任何其它合适的电互连)物理连接和电连接到引线464中的另一个引线。
在各种实施例中，在放大器模块432中可以使用其它导电触点，从而实现放大器模块432的组件与引线464中的一个或多个引线之间的电连接。
在表面安装封装410以及具体来说其中的放大器模块432的操作期间，由放大器模块432的组件(以及具体来说放大器模块432的驱动级管芯和末级管芯210、211、280、281)产生的热量可以从那些晶体管和实施晶体管的管芯中有效提取出，通过放大器模块432的散热结构282和表面安装封装410的中心热焊盘或法兰411以及最终通过表面安装封装410所安装到的系统基板或电路板的导热结构(例如，法兰511)。
在本发明装置的替代实施例中，在表面安装装置内，放大器管芯可以直接耦合到表面安装装置的导热法兰，而不是通过例如通孔282耦合。这种布置可以从放大器管芯提供有效的热量提取。为了说明，图6是RF放大器模块600(例如，体现图1的放大器100的模块)的例子的俯视图，并且图8是根据本发明实施例的沿图6的线8-8的RF放大器模块600的横截面侧视图。RF放大器模块600在一个实施例中包括多尔蒂放大器，但在其它实施例中，模块600可以包括其它类型的放大器和电路。因为在所描绘的实施例中，模块600为自含的且包括多尔蒂放大器，所以RF放大器模块600在下文中可替代地被称作“多尔蒂功率放大器模块”。
多尔蒂功率放大器模块600包括基板606，在一些实施例中，所述基板606可以采用具有组件安装表面612和相对的接点表面616的多层PCB或其它合适基板的形式。模块基板606可包括多个电介质材料层(例如，由FR-4、陶瓷或其它PCB电介质材料形成)，以及被电介质材料层的电介质材料隔开的多个金属层613a-613f。在实施例中，模块基板606的组件安装表面612上的导电层613f是图案化导电层。由顶部图案化导电层的部分形成的各种导电特征(例如，导电焊盘和迹线)可以用作放大器模块600的各种分立组件的附接点，并且还可以提供管芯610、611、680、681与其它分立组件之间的电连接。另一导电层可充当放大器模块600的接地参考平面。在一些实施例中，额外图案化导电层可以提供管芯610、611、680、681、分立组件和接地参考平面之间的导电连接的某一部分。根据实施例，底部导电层613a可用于提供可从背侧外部接入的导电着陆焊盘668、669，所述导电着陆焊盘668、669可用于例如将模块600及其组件耦合到外部组件。在所描绘的实施例中，着陆焊盘668可以(例如，经由金属层613a-613f中的一个或多个)电连接到输入端601。类似地，着陆焊盘669可以电连接到输出端609。这些各种着陆焊盘(以及其它着陆焊盘，未示出)能够将多尔蒂功率放大器模块600表面安装到提供到RF系统的其它部分的电连接的单独基板(例如，图9、10的下部封装主体912)上。
多尔蒂功率放大器模块600另外包括RF信号输入端601、RF信号输出端609、功率分配器或信号分配器602、包括级联耦合的驱动级管芯610和末级管芯680的主放大器路径、包括级联耦合的驱动级管芯611和末级管芯681的峰化放大器路径、各种相移和阻抗匹配元件以及组合器。
在放大器模块600内，多个管芯安装开口、通孔或窗口665、666由基板606限定并存在于基板606内。为了说明，图7描绘了基板606和其中的窗口665、666，而未示出放大器模块600的其它组件。窗口665、666中的每一个在组件安装表面612与模块基板606的相对底部表面之间延伸，并且窗口665、666中的每一个进一步由限定每个窗口665、666的周界的侧壁限定。如图6所示，在放大器模块600内，窗口665、666的大小设计成使得窗口665、666的周界与驱动管芯和主放大器管芯610、611、680、681的周界大致匹配。因为管芯610、611、680、681各自位于窗口665、666中的一个内(并且可以被窗口665、666中的一个包围)，所以管芯610、611、680、681可以不与窗口665、666的侧壁或模块600内的模块基板606直接物理接触。
在典型实施例中，为了便于制造，窗口665、666的周界可以略大于其相应管芯610、611、680、681的周界。在典型应用中，窗口665、666的大小可设计成使得窗口665、666(或窗口侧壁)的内周界与其相应管芯610、611、680、681之间的最小间隙在约125微米至约150微米的范围内。在其它实施例中，最小间隙可以介于约100微米至约200微米的范围内。在各种实施例中，间隙可以更大或更小或围绕管芯610、611、680、681和窗口665、666的周界有所变化。在又一些实施例中，间隙大小可以在某种程度上由在将管芯610、611、680、681安装到常规基板(例如，图3的基板206)时将使用的管芯焊盘或管芯安装结构(例如，图3的导电管芯焊盘272)的大小决定。例如，窗口665、666可以具有与管芯610、611、680、681将常规地附接至的管芯焊盘的周界紧密贴合的周界。因为管芯焊盘通常略大于其相应管芯(例如，如图3的管芯焊盘272所示)，所以这种方法提供的窗口665、666的大小设计成适合于通过窗口665、666安装管芯610、611、680、681。
尽管图6和7中描绘的基板606的实施例示出针对每对单独的管芯610、680和611、681在基板606中形成单个窗口665、666，但应理解，在一些实施例中，可以针对每个单独的管芯限定单个窗口。例如，图7描绘了替代实施例，其中针对基板606内的每个管芯610、611、680、681单独限定窗口660、661、662、663(虚线)。在又其它实施例中，基板606可以包括单个窗口或开口，所述单个窗口或开口被布置成包围放大器模块600的所有发热组件，包括管芯610、611、680、681中的每一个，以及潜在的额外发热组件，例如控制器管芯、专用集成电路(ASIC)等。如图10所示，此基板606配置使得模块600的发热组件能够通过基板606窗口直接安装到表面安装装置的导热中心法兰。在一些实施例中，仅为高功率放大器管芯提供窗口，而例如驱动放大器管芯等其它发热管芯或组件仍可安装在模块基板606上。另外，尽管所示窗口中的每一个都示为完全包围相应管芯，在一些实施例中，窗口可以位于模块基板606的边缘处，并且窗口的一个侧面可以敞开，使得定位在此类窗口内的管芯(或管芯的组合)可以仅在三个侧面上被基板606包围，而剩余的侧面敞开。
在放大器模块600中，耦合到模块基板606的安装表面并且包括模块600的输入电路的功率分配器602可以包括一个或多个分立管芯和/或组件，尽管它在图6中示为单个元件。模块200的输入电路可以更一般地被视为耦合到基板206的安装表面212的‘电路系统’或‘放大器电路系统’。功率分配器602包括一个输入端和两个输出端。功率分配器602的输入端通过一个或多个导电结构(例如，通孔、迹线和/或引线键合)电耦合到输入端601和着陆焊盘668以接收输入RF信号。功率分配器602的输出端通过一个或多个导电结构(例如，通孔、迹线617、637和/或引线键合615、614、638、639)电耦合到输入端620、621以分别用于主放大器和峰化放大器。
在所描绘的多尔蒂放大器配置中，功率分配器602被配置成将通过输入端601接收的输入RF信号的功率拆分成在功率分配器602的输出端处产生的第一RF信号和第二RF信号。另外，功率分配器602可以包括一个或多个相移元件，所述相移元件被配置成在功率分配器602的输出端处提供的RF信号之间赋予约90度的相位差。在功率分配器602的输出端处产生的第一RF信号和第二RF信号可以具有相等或不等的功率。
功率分配器的第一输出电耦合到主放大器路径(即，耦合到主放大器)，并且功配分离器的第二输出电耦合到峰化放大器路径(即，耦合到峰化放大器)。在所示的实施例中，在第二功率分配器输出处产生的RF信号相对于在第一功率分配器输出处产生的RF信号延迟约90度。换句话说，被提供给峰化放大器路径的RF信号相对于被提供给主放大器路径的RF信号延迟约90度。
由功率分配器602产生的第一RF信号通过主放大器路径放大，所述主放大器路径包括驱动级管芯610、末级管芯680和包括阻抗逆变器和移相器的阻抗逆变器元件603。由功率分配器602产生的第二RF信号通过峰化放大器路径放大，所述峰化放大器路径包括驱动级管芯611、末级管芯681。
功率分配器602的第一输出通过各种导电迹线、电路系统和引线键合或其它类型的电连接(包括连接在基板606表面上的接触焊盘与输入端620之间的引线键合615、导电迹线617和引线键合614)电耦合到驱动级管芯610的输入端620(对应于主放大器输入)。主放大器路径的驱动级管芯610和末级管芯680在驱动级管芯610的输入端620与末级管芯680的输出端692(对应于主放大器输出)之间以级联布置电耦合在一起。在实施例中，驱动级管芯610包括输入端620、输出端622、输入阻抗匹配电路630、功率晶体管640，以及级间阻抗匹配电路650的集成部分。
末级管芯680包括输入端690、输出端692和功率晶体管682。驱动级管芯610的输出端622通过引线键合阵列674或另一类型的电连接电耦合到末级管芯680的输入端690。输入端690电耦合到功率晶体管682的栅极。
在末级管芯680的输出端692处产生放大的第一RF信号。根据实施例，输出端692(例如，通过引线键合679或另一类型的电连接)电耦合到阻抗逆变器元件603。根据实施例，阻抗逆变器元件603在安装表面612上具有接近末级管芯680的输出端692的第一末端且在安装表面612上具有接近末级管芯681的输出端693的第二末端。当放大的第一RF信号从相移元件的第一末端行进到耦合到相移元件的第二末端的组合节点605时，阻抗逆变器元件603连同引线键合679、604可以对所述信号施加约90度的相对相移。
如上文所提及，由功率分配器602产生的第二RF信号通过峰化放大器路径放大，所述峰化放大器路径包括驱动级管芯611和末级管芯681。因此，功率分配器602的第二输出通过各种导电迹线、电路系统和引线键合(包括迹线637以及引线键合638和639)或另一类型的电连接电耦合到驱动级管芯611的输入端621。
峰化放大器路径的驱动级管芯611和末级管芯681在驱动级管芯611的输入端621(对应于峰化放大器输入)与末级管芯681的输出端693(对应于峰化放大器输出)之间以级联布置电耦合在一起。驱动级管芯611包括多个集成电路。在实施例中，管芯611的集成电路系统在实施例中包括输入端621、输出端623、输入阻抗匹配电路631、功率晶体管641，以及级间阻抗匹配电路651的集成部分。
末级管芯681包括多个集成电路。在实施例中，管芯681的集成电路系统包括输入端691、输出端693和功率晶体管683。
驱动级管芯611的输出端623通过引线键合阵列675或另一类型的电连接电耦合到末级管芯681的输入端691。输入端691电耦合到功率晶体管683的栅极。
通过级联耦合的峰化放大器管芯611、681的信号路径在从RF输入端621延伸到RF输出端693的方向上。相反，通过级联耦合的主放大器管芯610、680的信号路径在从驱动级管芯输入端620延伸到末级管芯输出端692的方向上。如图6所示，通过级联耦合的峰化放大器管芯611、681和级联耦合的主放大器管芯610、680的信号路径在明显不同的方向上延伸，并且更具体地，信号路径在图6的实施例中是正交的。在其它实施例中，信号路径可以是平行的。
在任何情况下，放大的第二RF信号由RF输出端693处的末级管芯681产生。根据实施例，RF输出端693(例如，通过引线键合604或另一类型的电连接)电耦合到阻抗逆变器元件603的第二端。因此，由末级管芯680产生的放大的第一RF信号被传送到RF输出端693，并且输出端693用作用于放大的第一RF信号和第二RF信号的求和节点605。当第一RF信号和第二RF信号上单独地赋予的各种相移基本上相等时，放大的第一RF信号和第二RF信号在求和节点605处基本上同相地组合。
RF输出端693(以及因此求和节点605)(例如，通过引线键合607)电耦合到输出网络608，所述输出网络608可位于组件安装表面612上，并且所述输出网络608用于向主放大器管芯和峰化放大器管芯680、681中的每一个提供适当的负载阻抗。另外，输出网络608可以包括去耦电容器，如图所示。尽管图6中未示出细节，但输出网络608可以包括各种导电迹线、额外分立组件和/或集成组件(例如，电容器、电感器和/或电阻器)以提供期望的阻抗匹配。输出网络608通过基板606电耦合到导电输出端609，所述导电输出端609又连接到着陆焊盘669，所述着陆焊盘669在基板606底部表面处暴露。输出端609用作多尔蒂功率放大器模块600的RF输出节点，用于输出放大器输出信号。在实施例中，模块600的输出网络608可以更一般地被视为耦合到基板606的安装表面612的‘电路系统’或‘放大器电路系统’。
现在将参考图9-10详细描述结合图6的放大器模块600的表面安装放大器装置模块的实施例。更具体地说，图9是根据示例实施例的表面安装封装放大器装置900的俯视图，且图10是沿线10-10的图9的装置900的横截面侧视图。为了增强对图9和10的各个元件的相对定向和方向的描述，图9和10中的每个图包括三维笛卡尔坐标轴系统990的描绘，其中描绘了正交x轴、y轴和z轴。
放大器装置900包括其中安装有RF放大器模块932(例如，图6、8的模块600)的表面安装封装910。RF放大器模块932具有与图6和8的放大器模块600类似的配置。放大器模块932内的组件具有与放大器模块600内的组件相同的元件编号且共享相同的配置和对应描述。
在所描绘的实施例中，表面安装封装910具有由在顶部表面1020(图10)与相对的底部(或面向基板的)表面1021之间延伸的第一、第二、第三和第四侧面913、914、915、916限定的矩形(例如，正方形)周界。表面安装封装910包括具有中心热焊盘或法兰911的引线框架和多个引线(例如，引线964)，它们彼此电隔离并且通过下部封装主体912相对于彼此保持在固定的定向。下部封装主体912具有相对的顶部表面1022和底部表面1023，其中下部封装主体912的顶部表面1022在封装910的内部，并且下部封装主体912的底部表面1023也对应于整个封装910的底部表面1021。根据实施例，下部封装主体912可以由模制塑料包封材料形成，但是在其它实施例中，封装主体912可由陶瓷或另一高介电材料形成。
法兰911是导电和导热的实心结构，位于下部封装主体912的中心，并且在下部封装主体912的顶部表面1022与底部表面1023之间延伸。更具体地，法兰911的顶部表面1024与下部封装主体912的顶部表面1022共面，并且法兰911的底部表面1025与下部封装主体912的底部表面1023(并与封装910的底部表面1021)共面。例如，法兰911可以由可以被电镀也可以不被电镀的块状导电材料(例如，铜)形成。替代地，法兰911可以由复合(例如，分层或多部分)导电结构形成。
如稍后将更详细讨论的，放大器模块932的底部表面1029的一部分(例如，利用导热和/或导电粘合剂、焊料连接、导电粘合剂、钎焊、烧结或其它材料)物理连接、热连接以及可选地电连接到法兰911的顶部表面1024，并且法兰911的底部表面1025(例如，利用焊料连接1030、导电粘合剂或其它材料)物理连接、热连接以及可选地电连接到系统基板1010的顶部表面1012(如图10所示)。系统基板1010可另外包括在基板510的顶部表面1012与底部表面1013之间延伸的法兰1011(例如，系统基板导热法兰)。当热耦合到法兰911时，法兰1011可以用作散热器以从法兰911和封装910中提取热能。
具体来说，放大器模块932的基板606的底部表面1029安装到法兰911。此外，因为通过基板606的窗口665、666设置，所以放大器模块932内的管芯610、611、680、681例如利用导热管芯附接材料667、烧结、焊料管芯附接等连接到并且直接热连接(以及可选地电连接)到法兰911(在图10的横截面图中描绘了定位在窗口665、666内的管芯611、610、680)。在这种配置中，放大器模块932的发热管芯610、611、680、681可以经由导热管芯附接材料(例如，导热粘合剂、焊料材料等)直接连接到法兰911，以将管芯610、611、680、681热耦合到法兰911，从而使管芯610、611、680、681产生的热能能够通过直接传导到法兰911中而有效地从放大器模块932中提取出。另外，在这种配置中，法兰911可以被配置成用作接地结构，使管芯610、611、680、681能够通过导电材料连接到法兰911，从而使法兰911能够用作管芯610、611、680、681的接地节点。
多组引线964位于下部封装主体912的四个侧面913-916中的每一个处或附近。具体来说，在图9中，六个对齐的引线964位于下部封装主体912的四个侧面913-916的每一个处。替代地，更多或更少的引线964可以位于四个侧面913-916中的每一个处或附近。有时替代地被称为“接点”或“引脚”的引线964中的每一个还由可以被电镀也可以不被电镀的块状导电材料(例如，铜)形成。替代地，引线964可以由复合(例如，分层或多部分)导电结构形成。本质上，每个引线964是大致立方体结构，具有在下部封装主体912的顶部表面1022处暴露和/或与之共面的顶部表面1026(或“内部末端”或“近侧末端”)、与下部封装主体912的底部表面1023(以及装置900的底部表面1021)共面的底部表面1027(或“外部末端”或“远侧末端”)，以及在顶部表面1026与底部表面1027之间延伸的四个侧面。每个引线964的内部末端(例如，顶部表面1026)位于装置的底部表面1021上方的高度处(且因此位于系统基板1010的顶部表面1012上方的高度处)。根据实施例，基本上对应于引线964的厚度(即，每个引线的顶部表面1026与底部表面1027之间的距离)的此高度在一个实施例中在约0.2毫米(mm)至约0.5mm的范围内，且在更特定实施例中在约0.3mm至约0.4mm的范围内。每个引线的底部表面1027在下部封装主体912的底部表面1023(以及装置900的底部表面1021)处暴露，并且每个引线964的侧表面之一可以在下部封装主体912的侧面913-916处暴露。在其它实施例中，引线的侧表面可以不在下部封装主体912的侧面913-916处暴露(例如，在引线964与下部封装主体912的侧面913-916之间可存在下部封装主体912的包封材料)。无论哪种方式，引线配置最终都有利于引线到系统基板1010的顶部表面1012处的导电结构(例如，迹线1014、1015)的稳固连接(例如，焊料连接1032或到插口的连接)。考虑到装置封装910、放大器模块932和系统基板1010的顶部表面1020、1028、1012的平面为“水平”的，引线964中的每一个可以被视为“竖直”导体。
尽管引线964被描述为形成引线框的部分的大致立方体结构，但每个引线964替代地可以具有多于或少于四个侧面，或者可以具有不同于立方体的形状。例如，在替代实施例中，放大器模块932可以封装在四方扁平封装(QFP)中。本质上，QFP与QFN封装的不同之处在于QFP包括鸥翼引线(例如，图10左上角所示的鸥翼引线964′，而不是引线框架的块状导电引线964)，这些引线提供放大器模块932与系统基板1010之间的电耦合。如同QFN封装，QFP封装包括热焊盘或法兰(例如，图9的法兰911)、多个引线(在这种情况下为鸥翼引线，例如图10左上角所示的鸥翼引线964′)，以及将法兰和引线相对于彼此保持在固定的定向的封装主体。每个鸥翼引线964′包括可嵌入封装主体中并与封装912的顶部表面1024共面的内部末端1026′(类似于顶部表面1026或引线964的内部或近侧末端)，以及位于下部封装主体912的外部并与下部封装主体912的底部表面1023共面的外部末端1027′(类似于底部表面1027或引线964的外部或远侧末端)。如将在下文更详细解释，在具有鸥翼引线的QFP实施例中，引线键合的远侧末端连接到每个鸥翼引线964′的升高的内部末端1026′，并且鸥翼引线964′的外部远侧末端1027′连接到放大器模块基板1010的顶部表面1012处的导电结构(例如，迹线1014、1015中的一个或其它导电结构)。
在又一个替代实施例中，下部封装主体912可以包括接点栅格阵列(LGA)、引脚栅格阵列(PGA)或球状栅格阵列(BGA)，这些阵列包括下部封装主体912的底部表面1023处的接点、球状或引脚阵列。在图10的左下角和右下角分别示出LGA引线964″和PGA引线964″′的两个实施例。LGA引线964″从下部封装主体912的侧面插入，并在下部封装主体912的顶部表面1022处的顶部或近侧末端1026″与下部封装主体912的底部表面处的底部或远侧末端1027″之间延伸。底部末端1027″用作接点，所述接点可被焊料附接到PCB的顶部表面上的对应触点，或者可以由从PCB突出的导电引脚接触。在一些实施例中，此类导电引脚可以突出到引线964″中(即，每个引线964″实际上用作单引脚插口)。
PGA引线964″′也从下部封装主体912的侧面插入，并具有在下部封装主体912的顶部表面1022处的顶部或近侧末端1026″′与下部封装主体912的底部表面1023之间延伸的部分。然而，PGA引线964″′还包括从下部封装主体912的底部表面1023突出的引脚1050，并且引脚1050的末端1027″′对应于引线964″′的底部或远侧末端。引脚1050被配置成由耦合到PCB的插口接收。
放大器模块932包括放大器模块600的放大电路系统(例如，图1的放大级136、137或156、157)。具体来说，放大器模块932的基板606的一部分(例如，使用焊料、导热和/或导电粘合剂、钎焊、烧结或其它材料)物理连接和电连接到法兰911的顶部表面1024。
除了放大器模块600连接到封装主体912之外，还在放大器模块932的导电端(例如，经由着陆焊盘668、669)与引线964中的某些引线之间进行电连接以将此类引线964电连接到放大器模块932的组件。具体来说，着陆焊盘668、669通过导电材料965(例如，焊料或导电粘合剂)连接到引线964中的某些引线的顶部表面1026(或连接到内部或近侧末端)。在其它实施例中，如前所述，表面安装封装可以是QFP、LGA或BGA封装，并且着陆焊盘668、669通过导电材料965连接到对应引线964′、964″、964″′的近侧末端1026′、1026″、1026″′。在一些实施例中，然后可以用包封材料1040对放大器模块932、引线键合、下部封装主体912的顶部表面1022、以及引线964未被模块932覆盖的顶部表面1026(或内部或近侧末端)进行二次注塑成型。替代地，可以将保护帽附接到下部封装主体912的顶部表面1022以形成包括放大器模块932和引线键合的密封内部空气腔。换句话说，表面安装封装910也可以是空气腔QFN封装(或另一类型的表面安装空气腔封装)。
在其中封装910不包括背侧着陆焊盘668、669的封装910的替代实施例中，引线964可以经由在一个或多个引线964与形成于封装910的基板606的安装表面612上的电接触焊盘或电接触端之间形成的引线键合连接而电连接到封装910的组件。例如，在此类实施例中，输入端601可以通过引线键合连接而连接到引线964，类似地，输出端609可以通过引线键合连接而连接到引线964。
如上文所论述，放大器模块932的所示实施例体现了双路径RF多尔蒂放大器。所述放大器包括被配置成经由输入端601接收输入RF信号的组件安装表面612上的信号分配器602，输入端601也可存在于组件安装表面612上。输入端601经由着陆焊盘668和导电材料965(或任何其它合适的电互连)连接到引线964中的一个。放大器模块932还包括输出端609，由放大器封装932生成的放大信号在所述输出端609处产生。输出端609经由着陆焊盘669和导电材料965(或任何其它合适的电互连)连接到引线964中的一个。
在放大器装置900以及具体来说其中的放大器模块600的操作期间，由放大器模块932的组件(以及具体来说放大器模块932的驱动级管芯和末级管芯610、611、680、681)产生的热量可以从那些晶体管和实施晶体管的管芯中有效提取到表面安装封装910的中心热焊盘或法兰911中，并最终到达系统基板1010的法兰1011。
图11是描绘制造图9、10和12中描绘的装置900的方法的流程图。在第一步骤1102，将模块基板606安装到表面安装封装910的封装主体912。具体来说，可以经由导电材料965(例如，焊料或导电粘合剂)将放大器模块600的着陆焊盘(例如，放大器模块600的着陆焊盘668、699)固定到封装主体912的某些引线964。
在如此安装基板606的情况下，在步骤1104，将管芯610、611、680、681通过由基板606限定的管芯附接窗口665、666安装到法兰911。在此配置中，管芯610、611、680和681不物理接触基板606，而是使用合适的导热(以及可选地导电)管芯附接材料(例如，导热粘合剂、烧结物和其它管芯附接材料)直接物理安装到法兰911。取决于应用，用于将管芯610、611、680和681安装到法兰911的材料可以是导电的，例如在法兰911可以用作管芯610、611、680和681的接地节点的情况下。应理解，在一些实施例中，步骤1102和1104可以颠倒，使得首先将管芯610、611、680、681安装到法兰911上，然后将模块基板606安装到封装主体。在这种情况下，当安装模块基板606时，窗口665、666将被定位成使得窗口665、666将装配在先前安装的管芯610、611、680、681周围。在又其它实施例中，将管芯610、611、680、681安装到法兰911和将模块基板606安装到封装主体912可以基本上同时发生，其中在基本上同一步骤中将组件安装到911。
当安装管芯610、611、680和681时，可以使用各种技术使得将管芯610、611、680和681通过管芯附接窗口665、666正确安装。例如，在一些情况下，可以在基板606的顶部表面上提供基准点，使得结合视觉系统的管芯附接机构可以观察基板606上的基准点并使用这些基准点的感知位置来将管芯610、611、680和681正确定位在管芯附接开口665、666内。
当将基板606和管芯610、611、680和681正确安装到表面安装封装910的法兰911时，在步骤1106，可以形成引线键合或其它电连接以将管芯610、611、680和681与模块600的基板606上的其它组件互连。
在步骤1108，对基板606(及基板606上的组件)、管芯610、611、680和681以及在步骤1106期间形成的引线键合进行二次注塑成型，以将那些组件包封为成品表面安装封装910。替代地，可将保护帽附接到下部封装主体912的顶部表面1022以形成包括放大器模块932和引线键合的密封内部空气腔。然后可以将所述封装910安装到其它系统组件，例如系统PCB或基板1010，如图10所示。
如图10所示的装置900的放大器模块932的横截面图所示，将管芯610、611、680、681连接到其它组件(例如，引线键合639、675、607、614、674和679)的引线键合阵列可能需要更长，以补偿管芯610、611、680、681的顶部表面上的接触焊盘与外部组件上的接触焊盘和管芯610、611、680、681要电连接到的放大器模块932的其它组件的接触焊盘之间的高度差。引线键合阵列长度的这种变化会影响放大器模块932的电性能。具体来说，因为在图10所示的配置中，将阻抗逆变器元件603连接到管芯680、681的输出焊盘692、605的引线键合679、604的长度增加，所以阻抗逆变器元件603的长度可以减小，使得当放大的第一RF信号从相移元件的第一末端行进到耦合到相移元件的第二末端的组合节点605时，阻抗逆变器元件603连同伸长的引线键合679、604适当地对所述信号施加约90度的相对相移。因此，因为可以增加引线键合605、679的长度，所以可以调整阻抗逆变器元件603的配置(例如，具有小于90度或λ/4的电长度)以提供放大器模块932的期望的电性能。
图12描绘图9和10所示的装置900的替代实施例，其中表面安装封装910的法兰911的顶部表面具有变化的几何形状，所述变化的几何形状被配置成归一化(和/或减小)放大器模块932的管芯610、611、680、681上的接触焊盘与模块基板的组件安装表面上的周围组件之间的距离。
具体来说，图12示出与图9的装置900的相同的横截面图，但在表面安装封装910内具有修改的法兰911′。如所描绘，法兰911′包括多个凸起的管芯附接柱1202或突起。柱1202定位在法兰911′上，位于放大器模块932的管芯610、611、680、681下方的位置处。因此，当制造装置900时，将放大器模块932的管芯610、611、680、681中的每一个管芯安装到凸起的柱1202中的一个柱。
可以选择每个柱1202的高度，使得表面安装封装910内的每个管芯610、611、680、681的接触焊盘的高度等于其它组件的接触焊盘的高度，或放大器模块932内的接触焊盘的高度通常相等。换句话说，每个柱1202的高度可以被配置成使得管芯610、611、680、681的顶部与模块基板的组件安装表面大致共面。具体来说，每个柱1202的顶部表面在法兰911′的较低顶部表面1203上方的高度等于模块基板606的高度减去位于模块基板窗口内的管芯610、611、680、681的高度。参考图12，例如，每个柱在法兰911′的表面1203上方的高度h柱等于基板606的厚度h基板减去相应管芯610、611、680、681的高度h管芯。
在此配置中，与图9和10描绘的装置900的配置相比，可以减少引线键合679和将管芯610、611、680、681连接到放大器模块932的其它组件的其它引线键合的长度，同时仍允许管芯610、611、680、681中的每一个直接连接到表面安装封装910的法兰911′，从而实现本发明封装910设计的改进的散热能力。
在各种实施例中，法兰911′的凸起柱1202可以通过任何合适的制造工艺形成，包括法兰911′的蚀刻或机械加工，并且以此方式，法兰911′的凸起柱1202可以与法兰911′的其余部分一体形成。在一些情况下，柱1202是单独的导热和/或导电结构(例如，包括金属，例如铜)，它们通过焊接、热附接材料、焊料、烧结物或其它工艺附接到法兰911′，使得单独的柱1202牢固附接到法兰911′并且能够将热量从管芯610、611、680、681通过柱1202有效地传导到法兰911′的其余部分中。
每个柱1202的横向尺寸的大小通常设计成对应于管芯610、611、680、681的尺寸。因此，对应于管芯附接表面的每个柱1202的宽度w柱和长度(到页面中的尺寸)通常将与对应管芯610、611、680、681的宽度和长度匹配。
虽然在图12所描绘的实施例中，选择柱1202的高度以将管芯610、611、680、681的接触焊盘放置在与基板606的组件安装表面上的其它接触焊盘相同的相对高度处，这可用于最大限度地减少互连引线键合的长度，但在装置900的一些实施方案中，可以使用不同的柱1202高度。例如，可以选择柱1202的高度以实现期望的接地回路几何形状，其中增加柱1202的高度又可以增加法兰911′中的接地参考与将管芯610、611、680、681中的每一个连接到基板606上的其它组件的引线键合之间的距离。替代地，可以选择柱1202的高度使得柱1202的顶部表面与基板606的顶部表面共面。
虽然本公开和附图呈现了本发明放大器装置的实施例，其中放大器以多尔蒂架构配置，但应理解，在各种实施例中，本发明可以与放大器模块(例如，图2和5的模块200、图6和8的模块600)结合使用，其中放大器模块包括不在多尔蒂放大器配置中的放大电路系统。此外，应该理解，本发明可以用于在非放大器应用中实现改进的热管理。例如，如本文所描述，在各种应用中，包括发热组件的非放大器电路模块可以在各种实施例中以本文公开的方式(例如，结合发热管芯210、211、280、281和管芯610、611、680、681)并入封装的表面安装装置(例如，图4、5的表面安装装置410、图9和10的表面安装封装910)。因此，本公开不限于多赫蒂配置放大器中的热管理方法，并且适用于其它类型的放大器和非放大器电路模块。
在实施例中，一种系统包括具有顶部系统基板表面的系统基板以及耦合到所述顶部系统基板表面的表面安装装置。所述表面安装装置包括中心热焊盘和安装到所述表面安装装置的所述中心热焊盘的放大器模块。所述放大器模块包括模块基板；安装到所述模块基板的第一表面的信号分配器，所述信号分配器被配置成在所述信号分配器的输入处接收射频(RF)输入信号并生成第一RF输出信号和第二RF输出信号；在第一管芯安装区中安装到所述模块基板的所述第一表面的载波放大器，所述载波放大器被配置成从所述信号分配器接收所述第一RF输出信号并生成第一放大RF输出信号；在第二管芯安装区中安装到所述模块基板的所述第一表面的峰化放大器，所述峰化放大器被配置成从所述信号分配器接收所述第二RF输出信号并生成第二放大RF输出信号；和在所述模块基板的所述第一表面上的组合节点，所述组合节点被配置成接收所述第一放大RF输出信号和所述第二放大RF输出信号，并且在所述放大器模块的输出端处生成放大器输出信号。
在实施例中，一种表面安装装置包括：包括中心法兰的封装主体和安装到所述表面安装装置的所述中心法兰的放大器模块。所述放大器模块包括：安装到所述中心法兰的模块基板，所述模块基板包括第一管芯安装窗口；所述模块基板的第一表面上的第一电路系统；所述模块基板的所述第一表面上的第二电路系统；和安装在所述中心法兰上的第一放大器管芯。所述第一放大器管芯至少部分地设置在所述第一管芯安装窗口内，并且所述第一放大器管芯电连接到所述第一电路系统和所述第二电路系统。所述第一电路系统电连接到所述封装主体的第一引线，并且所述第二电路系统电连接到所述封装主体的第二引线。
在实施例中，一种制造表面安装装置的方法包括将基板安装到所述表面安装装置的中心法兰。所述基板包括在所述基板的第一表面上的第一电路系统和第二电路系统以及管芯安装窗口。所述方法包括将第一放大器管芯通过所述管芯安装窗口安装到所述中心法兰，以及将所述第一放大器管芯电连接到所述第一电路系统和所述第二电路系统。
先前详细描述本质上仅为说明性的，且并不意在限制主题的实施例或此类实施例的应用和使用。如本文中所使用，词语“示例性”意味着“充当例子、实例或说明”。本文中描述为示例性的任何实施方案未必解释为比其它实施方案优选或有利。另外，不希望受前述先前技术领域、背景技术或详细描述中所呈现的任何所表达或暗示的理论的约束。
本文包含的各图中所示的连接线意在表示各种元件之间的示例性功能关系和/或物理耦合。应注意，主题的实施例中可存在许多替代或另外的功能关系或物理连接。另外，本文中还可以仅出于参考的目的使用特定术语且因此所述特定术语并不意在希望具有限制性，并且除非上下文清楚地指示，否则指代参考结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序列或次序。
如本文所使用，“节点”意味着存在给定信号、逻辑电平、电压、数据模式、电流或量的任何内部或外部参考点、连接点、接合点、信号线、导电元件等。此外，两个或更多个节点可通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可以对两个或更多个信号进行多路复用、调制或以其它方式区分)。
以上描述是指元件或节点或特征被“连接”或“耦合”在一起。如本文所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件通信)，而不一定以机械方式接合。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一元件(或直接或间接以电气方式或以其它方式与另一元件通信)，而不一定以机械方式接合。因此，尽管图中所示的示意图描绘元件的一个示例性布置，但所描绘的主题的实施例中可存在额外介入元件、装置、特征或组件。
尽管以上详细描述中已呈现至少一个示例性实施例，但应了解，存在大量变化。还应了解，本文中所描述的一个或多个示例性实施例并不希望以任何方式限制所主张的主题的范围、适用性或配置。实际上，以上详细描述将向本领域的技术人员提供用于实施所描述的一个或多个实施例的方便的指南。应理解，可在不脱离由权利要求书限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书限定的范围包括在提交本专利申请案之时的已知等效物和可预见的等效物。

Claims (10)

1.一种系统，其特征在于，包括：
系统基板，所述系统基板具有顶部系统基板表面；以及
耦合到所述顶部系统基板表面的表面安装装置，其中所述表面安装装置包括：
中心热焊盘，和
安装到所述表面安装装置的所述中心热焊盘的放大器模块，所述放大器模块包括：
模块基板；
安装到所述模块基板的第一表面的信号分配器，所述信号分配器被配置成在所述信号分配器的输入处接收射频(RF)输入信号并生成第一RF输出信号和第二RF输出信号；
在第一管芯安装区中安装到所述模块基板的所述第一表面的载波放大器，所述载波放大器被配置成从所述信号分配器接收所述第一RF输出信号并生成第一放大RF输出信号；
在第二管芯安装区中安装到所述模块基板的所述第一表面的峰化放大器，所述峰化放大器被配置成从所述信号分配器接收所述第二RF输出信号并生成第二放大RF输出信号；和
在所述模块基板的所述第一表面上的组合节点，所述组合节点被配置成接收所述第一放大RF输出信号和所述第二放大RF输出信号，并且在所述放大器模块的输出端处生成放大器输出信号。
2.根据权利要求1所述的系统，其特征在于，所述模块基板另外包括：
所述模块基板的第二表面上的第一着陆焊盘，所述模块基板的所述第二表面与所述模块基板的所述第一表面相对；以及
所述模块基板的所述第二表面上的第二着陆焊盘，并且其中所述第一着陆焊盘电连接到所述表面安装装置的第一引线和所述信号分配器的所述输入，并且所述第二着陆焊盘电连接到所述表面安装装置的第二引线和所述放大器模块的所述输出端。
3.根据权利要求1所述的系统，其特征在于，所述模块基板包括从所述模块基板的所述第一表面延伸到所述模块基板的第二表面的导热沟槽，其中所述第二表面与所述第一表面相对，并且所述导热沟槽形成于所述第一管芯安装区和所述第二管芯安装区内。
4.根据权利要求3所述的系统，其特征在于，所述载波放大器通过第一导热材料热耦合到所述第一管芯安装区内的所述导热沟槽，并且所述峰化放大器通过第二导热材料热耦合到所述第二管芯安装区内的所述导热沟槽。
5.根据权利要求3所述的系统，其特征在于，所述系统基板包括系统基板导热法兰，并且所述系统基板导热法兰热耦合到所述导热沟槽中的至少一个导热沟槽。
6.一种表面安装装置，其特征在于，包括：
封装主体，所述封装主体包括中心法兰；以及
安装到所述表面安装装置的所述中心法兰的放大器模块，所述放大器模块包括：
安装到所述中心法兰的模块基板，所述模块基板包括第一管芯安装窗口，
所述模块基板的第一表面上的第一电路系统，
所述模块基板的所述第一表面上的第二电路系统，和
直接安装到所述中心法兰的第一放大器管芯，其中所述第一放大器管芯至少部分地设置在所述第一管芯安装窗口内且不物理接触所述模块基板，并且所述第一放大器管芯电连接到所述第一电路系统和所述第二电路系统，并且其中所述第一电路系统电连接到所述封装主体的第一引线且所述第二电路系统电连接到所述封装主体的第二引线。
7.根据权利要求6所述的表面安装装置，其特征在于，所述模块基板另外包括：
所述模块基板的第二表面上的第一着陆焊盘，所述模块基板的所述第二表面与所述模块基板的所述第一表面相对；以及
所述模块基板的所述第二表面上的第二着陆焊盘，并且其中所述第一着陆焊盘电连接到所述第一引线和所述第一电路系统，并且所述第二着陆焊盘电连接到所述第二引线和所述放大器模块的所述第二电路系统。
8.根据权利要求7所述的表面安装装置，其特征在于，所述第一引线和所述第二引线选自四方扁平无引线(QFN)封装引线、鸥翼引线、接点栅格阵列(LGA)封装引线和球状栅格阵列(BGA)封装引线。
9.根据权利要求6所述的表面安装装置，其特征在于，所述第一放大器管芯通过第一导热材料热耦合到所述中心法兰。
10.一种制造表面安装装置的方法，其特征在于，包括：
将基板安装到所述表面安装装置的中心法兰，其中所述基板包括在所述基板的第一表面上的第一电路系统和第二电路系统以及管芯安装窗口；
将第一放大器管芯通过所述管芯安装窗口安装到所述中心法兰；以及
将所述第一放大器管芯电连接到所述第一电路系统和所述第二电路系统。
CN202211147084.2A 2021-11-01 2022-09-20 表面安装放大器装置 Pending CN116075049A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/516,360 2021-11-01
US17/516,360 US20230133034A1 (en) 2021-11-01 2021-11-01 Surface-mount amplifier devices

Publications (1)

Publication Number Publication Date
CN116075049A true CN116075049A (zh) 2023-05-05

Family

ID=83898313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211147084.2A Pending CN116075049A (zh) 2021-11-01 2022-09-20 表面安装放大器装置

Country Status (3)

Country Link
US (1) US20230133034A1 (zh)
EP (1) EP4174932A1 (zh)
CN (1) CN116075049A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2107197A (en) * 1996-12-04 1998-06-29 Samsung Electronics Co., Ltd. High-power microwave-frequency hybrid integrated circuit
US9986646B2 (en) * 2014-11-21 2018-05-29 Nxp Usa, Inc. Packaged electronic devices with top terminations, and methods of manufacture thereof
US20210313283A1 (en) * 2020-04-03 2021-10-07 Cree, Inc. Multi level radio frequency (rf) integrated circuit components including passive devices

Also Published As

Publication number Publication date
US20230133034A1 (en) 2023-05-04
EP4174932A1 (en) 2023-05-03

Similar Documents

Publication Publication Date Title
CN107395129B (zh) 具有偏移的信号路径方向的多路径rf放大器及其制造方法
EP3337037B1 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
EP3331161B1 (en) Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US6949835B2 (en) Semiconductor device
KR101948383B1 (ko) 단일 금속 플랜지를 갖는 멀티 캐비티 패키지
US11990384B2 (en) Amplifier modules with power transistor die and peripheral ground connections
US11088661B2 (en) Power amplifier devices containing inverted power transistor dies and methods for the fabrication thereof
EP4024448A1 (en) Circuit modules with front-side interposer terminals and through-module thermal dissipation structures
US7250673B2 (en) Signal isolation in a package substrate
EP4160668A1 (en) Leadless power amplifier package including topside termination arrangements
EP3832884A1 (en) Doherty amplifier with surface-mount packaged carrier and peaking amplifiers
EP4174932A1 (en) Surface-mount amplifier devices
JP2004296719A (ja) 半導体装置
JP2006086329A (ja) 電力増幅器モジュール
US20240072739A1 (en) Packaged power amplifier device with air cavity over die
US20240120321A1 (en) Power amplifier packages containing electrically-routed lids and methods for the fabrication thereof
US20240072740A1 (en) Power amplifier device having dies with elongated bondpads connected through a device substrate
US20240071960A1 (en) Packaged power amplifier device
US20240186212A1 (en) Power amplifier module with transistor dies for multiple amplifier stages on a same heat dissipation structure
US20240162861A1 (en) Power amplifier device having vertical die interconnect structure
EP4391029A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die
CN110943696A (zh) 用于自动偏置功率放大器的系统和方法
WO2004073064A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication