JPH0982880A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JPH0982880A JPH0982880A JP7262165A JP26216595A JPH0982880A JP H0982880 A JPH0982880 A JP H0982880A JP 7262165 A JP7262165 A JP 7262165A JP 26216595 A JP26216595 A JP 26216595A JP H0982880 A JPH0982880 A JP H0982880A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- chip
- semiconductor
- lead frame
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 隣接する半導体チップ間の間隙に位置するリ
ードが変形等することなく機械的に安定であり，かつ，
隣接する半導体チップ間における電磁ノイズの干渉をシ
ールドすることができる，リードフレーム及び半導体装
置を提供すること。 【解決手段】 複数の半導体チップ６１，６２を搭載す
る複数のチップマウント部１１，１２と，チップマウン
ト部１１，１２の周囲を取り囲む外周枠２と，外周枠２
とチップマウント部１１，１２とを連結しチップマウン
ト部１１，１２を支持する支持リード部３１〜３４と，
外周枠２からチップマウント部１１，１２に向かって延
びたリード４１〜４４とよりなる。隣接するチップマウ
ント部１１，１２の間には，両者１１，１２の間の間隙
を貫通すると共に両端部を外周枠２に連結した貫通リー
ド５を設けてなる。
ードが変形等することなく機械的に安定であり，かつ，
隣接する半導体チップ間における電磁ノイズの干渉をシ
ールドすることができる，リードフレーム及び半導体装
置を提供すること。 【解決手段】 複数の半導体チップ６１，６２を搭載す
る複数のチップマウント部１１，１２と，チップマウン
ト部１１，１２の周囲を取り囲む外周枠２と，外周枠２
とチップマウント部１１，１２とを連結しチップマウン
ト部１１，１２を支持する支持リード部３１〜３４と，
外周枠２からチップマウント部１１，１２に向かって延
びたリード４１〜４４とよりなる。隣接するチップマウ
ント部１１，１２の間には，両者１１，１２の間の間隙
を貫通すると共に両端部を外周枠２に連結した貫通リー
ド５を設けてなる。
Description
【０００１】
【技術分野】本発明は，複数の半導体チップを搭載する
ためのリードフレーム，及び，複数の半導体チップを搭
載した半導体装置に関する。
ためのリードフレーム，及び，複数の半導体チップを搭
載した半導体装置に関する。
【０００２】
【従来技術】従来より，１つの半導体チップをリードフ
レームに搭載し，これらを一体的に樹脂封止した半導体
装置が広く用いられている。これに対し，近年，半導体
装置の機能及び特性の拡充のため，複数の半導体チップ
を搭載して一体的に樹脂封止した半導体装置が求められ
ている。
レームに搭載し，これらを一体的に樹脂封止した半導体
装置が広く用いられている。これに対し，近年，半導体
装置の機能及び特性の拡充のため，複数の半導体チップ
を搭載して一体的に樹脂封止した半導体装置が求められ
ている。
【０００３】従来，例えば２つの半導体チップを搭載す
るためのリードフレームとしては，図１２，図１３に示
したリードフレーム９がある。リードフレーム９は，外
周枠２から伸びた支持リード部３１〜３４に支持された
２つのチップマウント部１１，１２と，外周枠２からチ
ップマウント部１１，１２に向かって延びたリード４１
〜４８と，２つのチップマウント部１１，１２の間の間
隙に長く伸びたチップ間リード９５とよりなる。なお，
各リード４１〜４８は，ダイバー３９により連結され，
その機械的安定性を向上させている。
るためのリードフレームとしては，図１２，図１３に示
したリードフレーム９がある。リードフレーム９は，外
周枠２から伸びた支持リード部３１〜３４に支持された
２つのチップマウント部１１，１２と，外周枠２からチ
ップマウント部１１，１２に向かって延びたリード４１
〜４８と，２つのチップマウント部１１，１２の間の間
隙に長く伸びたチップ間リード９５とよりなる。なお，
各リード４１〜４８は，ダイバー３９により連結され，
その機械的安定性を向上させている。
【０００４】そして，リードフレーム９を用いて半導体
装置９８（図１４）を作製するに当たっては，まず，図
１２，図１３に示すごとく，チップマウント部１１，１
２に半導体チップ６１，６２をそれぞれ搭載する。次い
で，各半導体チップ６１，６２と，各リード４１〜４８
及びチップ間リード９５とをワイヤ７により接続する。
チップ間リード９５は，２つの半導体チップ１１，１２
の両方に接続され，両者１１，１２を内部的に接続する
役割を果たす。次いで，図１４に示すごとく，これら全
体を一体的に樹脂８１により封止すると共に，リードフ
レーム９の不要部を切除し，リード４１〜４８等を折り
曲げることにより，半導体装置９８を得る。
装置９８（図１４）を作製するに当たっては，まず，図
１２，図１３に示すごとく，チップマウント部１１，１
２に半導体チップ６１，６２をそれぞれ搭載する。次い
で，各半導体チップ６１，６２と，各リード４１〜４８
及びチップ間リード９５とをワイヤ７により接続する。
チップ間リード９５は，２つの半導体チップ１１，１２
の両方に接続され，両者１１，１２を内部的に接続する
役割を果たす。次いで，図１４に示すごとく，これら全
体を一体的に樹脂８１により封止すると共に，リードフ
レーム９の不要部を切除し，リード４１〜４８等を折り
曲げることにより，半導体装置９８を得る。
【０００５】
【解決しようとする課題】しかしながら，上記従来のリ
ードフレーム及び半導体装置においては，次の問題点が
ある。即ち，上記チップ間リード９５は，図１２に示す
ごとく，２つの半導体チップ１１，１２両方と接続され
るため，他のリード４１〜４８に比べて長くすることが
必要である。
ードフレーム及び半導体装置においては，次の問題点が
ある。即ち，上記チップ間リード９５は，図１２に示す
ごとく，２つの半導体チップ１１，１２両方と接続され
るため，他のリード４１〜４８に比べて長くすることが
必要である。
【０００６】そのため，チップ間リード９５は，機械的
安定性が低下し，そり，折れ曲がり等の変形が生じやす
い。そして，チップ間リード９５が変形している場合に
は，ワイヤボンディングする際に，その接続信頼性が低
下し，製品の不良原因や製品の信頼性低下を引き起こ
す。
安定性が低下し，そり，折れ曲がり等の変形が生じやす
い。そして，チップ間リード９５が変形している場合に
は，ワイヤボンディングする際に，その接続信頼性が低
下し，製品の不良原因や製品の信頼性低下を引き起こ
す。
【０００７】また，２つの半導体チップを隣接する場合
には，各半導体チップ６１，６２から発生する電磁ノイ
ズによって，相互に干渉するおそれがある。
には，各半導体チップ６１，６２から発生する電磁ノイ
ズによって，相互に干渉するおそれがある。
【０００８】本発明は，かかる従来の問題点に鑑みてな
されたもので，隣接する半導体チップ間の間隙に位置す
るリードが変形等することなく機械的に安定であり，か
つ，隣接する半導体チップ間における電磁ノイズの干渉
をシールドすることができる，リードフレーム及び半導
体装置を提供しようとするものである。
されたもので，隣接する半導体チップ間の間隙に位置す
るリードが変形等することなく機械的に安定であり，か
つ，隣接する半導体チップ間における電磁ノイズの干渉
をシールドすることができる，リードフレーム及び半導
体装置を提供しようとするものである。
【０００９】
【課題の解決手段】本発明のリードフレームは，複数の
半導体チップを搭載する複数のチップマウント部と，該
複数のチップマウント部の周囲を取り囲む外周枠と，該
外周枠と上記チップマウント部とを連結し該チップマウ
ント部を支持する支持リード部と，上記外周枠から上記
チップマウント部に向かって延びたリードとを有するリ
ードフレームであって，隣接する上記チップマウント部
の間には，両者の間の間隙を貫通すると共に両端部を上
記外周枠に連結した貫通リードを設けてなることを特徴
とするリードフレームにある。
半導体チップを搭載する複数のチップマウント部と，該
複数のチップマウント部の周囲を取り囲む外周枠と，該
外周枠と上記チップマウント部とを連結し該チップマウ
ント部を支持する支持リード部と，上記外周枠から上記
チップマウント部に向かって延びたリードとを有するリ
ードフレームであって，隣接する上記チップマウント部
の間には，両者の間の間隙を貫通すると共に両端部を上
記外周枠に連結した貫通リードを設けてなることを特徴
とするリードフレームにある。
【００１０】本発明において最も注目すべきことは，上
記チップマウント部の間の間隙を貫通する上記貫通リー
ドを設けたことである。即ち，該貫通リードは，上記外
周枠の中をチップマウント部毎に区画するように設けて
ある。
記チップマウント部の間の間隙を貫通する上記貫通リー
ドを設けたことである。即ち，該貫通リードは，上記外
周枠の中をチップマウント部毎に区画するように設けて
ある。
【００１１】次に，本発明のリードフレームにおける作
用につき説明する。本発明のリードフレームは，上記貫
通リードを有する。そして，該貫通リードは，両端部を
上記外周枠に連結している。そのため，貫通リードは，
そったり折れ曲がったりすることがなく，機械的に安定
である。それ故，貫通リードとその両側に位置する半導
体チップとをワイヤにより接続する際に，その信頼性が
格段に向上する。
用につき説明する。本発明のリードフレームは，上記貫
通リードを有する。そして，該貫通リードは，両端部を
上記外周枠に連結している。そのため，貫通リードは，
そったり折れ曲がったりすることがなく，機械的に安定
である。それ故，貫通リードとその両側に位置する半導
体チップとをワイヤにより接続する際に，その信頼性が
格段に向上する。
【００１２】また，上記貫通リードは，隣接する半導体
チップを搭載するチップマウント部の間の間隙を貫通し
ている。そのため，貫通リードは，半導体装置に組み立
てて使用する際において，各半導体チップから発生する
電磁ノイズを遮断するシールド効果を発揮する。そのた
め，半導体装置としての信頼性及び耐ノイズ性が向上す
る。
チップを搭載するチップマウント部の間の間隙を貫通し
ている。そのため，貫通リードは，半導体装置に組み立
てて使用する際において，各半導体チップから発生する
電磁ノイズを遮断するシールド効果を発揮する。そのた
め，半導体装置としての信頼性及び耐ノイズ性が向上す
る。
【００１３】次に，上記貫通リードは，上記半導体チッ
プ搭載面の方向，即ち，チップマウント部において半導
体チップを載置する面と同じ側に突出していることが好
ましい。これにより，チップマウント部に搭載する半導
体チップ間の電磁ノイズを遮断するシールド効果を向上
させることができる。なお，貫通リードを突出させる方
法としては，プレス加工により山状に突出させる方法
（図６），又は一部分を切り起こす方法（図７）等があ
る。
プ搭載面の方向，即ち，チップマウント部において半導
体チップを載置する面と同じ側に突出していることが好
ましい。これにより，チップマウント部に搭載する半導
体チップ間の電磁ノイズを遮断するシールド効果を向上
させることができる。なお，貫通リードを突出させる方
法としては，プレス加工により山状に突出させる方法
（図６），又は一部分を切り起こす方法（図７）等があ
る。
【００１４】また，上記貫通リードは，上記半導体チッ
プ搭載面側の面に，上記半導体チップの高さよりも高い
シールド壁を設けることもできる（図９）。これによ
り，半導体チップの高さ全域にわたって，電磁ノイズを
遮断することができる。
プ搭載面側の面に，上記半導体チップの高さよりも高い
シールド壁を設けることもできる（図９）。これによ
り，半導体チップの高さ全域にわたって，電磁ノイズを
遮断することができる。
【００１５】また，上記リードフレームを使用した半導
体装置としては，次のものがある。即ち，複数のチップ
マウント部と，各チップマウント部にそれぞれ搭載した
半導体チップと，上記チップマウント部の外側に配置し
たリードとを有し，上記半導体チップと上記リードとを
ワイヤにより接続し，かつ，これらを樹脂封止してなる
半導体装置において，上記複数のチップマウント部の間
には，両者の間の間隙を貫通する貫通リードを設けてな
ることを特徴とする半導体装置がある。
体装置としては，次のものがある。即ち，複数のチップ
マウント部と，各チップマウント部にそれぞれ搭載した
半導体チップと，上記チップマウント部の外側に配置し
たリードとを有し，上記半導体チップと上記リードとを
ワイヤにより接続し，かつ，これらを樹脂封止してなる
半導体装置において，上記複数のチップマウント部の間
には，両者の間の間隙を貫通する貫通リードを設けてな
ることを特徴とする半導体装置がある。
【００１６】本発明の半導体装置において最も注目すべ
きことは，上記複数のチップマウント部の間には，両者
の間を貫通する貫通リードを設けてなることである。
きことは，上記複数のチップマウント部の間には，両者
の間を貫通する貫通リードを設けてなることである。
【００１７】次に，本発明の半導体装置における作用に
つき説明する。本発明の半導体装置は，上記貫通リード
を有する。そのため，上述したごとく，各半導体チップ
から発生する電磁ノイズを遮断するシールド効果を発揮
する。そのため，半導体装置としての信頼性が向上す
る。
つき説明する。本発明の半導体装置は，上記貫通リード
を有する。そのため，上述したごとく，各半導体チップ
から発生する電磁ノイズを遮断するシールド効果を発揮
する。そのため，半導体装置としての信頼性が向上す
る。
【００１８】また，上述したリードフレームの場合と同
様に，上記貫通リードは，上記半導体チップ搭載面の方
向に突出していることが好ましい。また，上記貫通リー
ドは，上記半導体チップ搭載面側の面に，上記半導体チ
ップの高さよりも高いシールド壁を設けることもでき
る。
様に，上記貫通リードは，上記半導体チップ搭載面の方
向に突出していることが好ましい。また，上記貫通リー
ドは，上記半導体チップ搭載面側の面に，上記半導体チ
ップの高さよりも高いシールド壁を設けることもでき
る。
【００１９】また，上記貫通リードは，上記半導体チッ
プの接地電極に連結してあることが好ましい。これによ
り，静電遮蔽の効果が加わり，上記電磁ノイズのシール
ド効果をさらに向上させることができる。
プの接地電極に連結してあることが好ましい。これによ
り，静電遮蔽の効果が加わり，上記電磁ノイズのシール
ド効果をさらに向上させることができる。
【００２０】
実施形態例１ 本発明の実施形態例にかかるリードフレーム及び半導体
装置につき，図１〜図５を用いて説明する。
装置につき，図１〜図５を用いて説明する。
【００２１】本例のリードフレーム１は，図１，図２に
示すごとく，複数の半導体チップ６１，６２を搭載する
２つのチップマウント部１１，１２と，チップマウント
部１１，１２の周囲を取り囲む外周枠２と，外周枠２と
チップマウント部１１，１２とを連結しチップマウント
部１１，１２を支持する支持リード部３１〜３４と，外
周枠２からチップマウント部１１，１２に向かって延び
たリード４１〜４８とよりなる。そして，隣接するチッ
プマウント部１１，１２の間には，両者１１，１２の間
の間隙を貫通すると共に両端部を外周枠２に連結した貫
通リード５を設けてなる。
示すごとく，複数の半導体チップ６１，６２を搭載する
２つのチップマウント部１１，１２と，チップマウント
部１１，１２の周囲を取り囲む外周枠２と，外周枠２と
チップマウント部１１，１２とを連結しチップマウント
部１１，１２を支持する支持リード部３１〜３４と，外
周枠２からチップマウント部１１，１２に向かって延び
たリード４１〜４８とよりなる。そして，隣接するチッ
プマウント部１１，１２の間には，両者１１，１２の間
の間隙を貫通すると共に両端部を外周枠２に連結した貫
通リード５を設けてなる。
【００２２】次に，このリードフレーム１を用いて半導
体装置８（図３）を作製するに当たっては，まず，図
１，図２に示すごとく，リードフレーム１のチップマウ
ント部１１，１２の上に半導体チップ６１，６２を搭載
する。次いで，半導体チップ６１，６２と各リード４１
〜４８及び貫通リード５とをワイヤ７によって接続す
る。
体装置８（図３）を作製するに当たっては，まず，図
１，図２に示すごとく，リードフレーム１のチップマウ
ント部１１，１２の上に半導体チップ６１，６２を搭載
する。次いで，半導体チップ６１，６２と各リード４１
〜４８及び貫通リード５とをワイヤ７によって接続す
る。
【００２３】次いで，図２に示すごとく，これらを樹脂
８１により一体的に封止すると共に，リードフレーム１
の外周枠２等の不要部を切除する。そして，図３〜図５
に示すごとく，樹脂８１から突出しているリード４１〜
４８及び貫通リード５を下方に折り曲げることによっ
て，半導体装置８が完成する。
８１により一体的に封止すると共に，リードフレーム１
の外周枠２等の不要部を切除する。そして，図３〜図５
に示すごとく，樹脂８１から突出しているリード４１〜
４８及び貫通リード５を下方に折り曲げることによっ
て，半導体装置８が完成する。
【００２４】即ち，得られた半導体装置８は，図３〜図
５に示すごとく，２つのチップマウント部１１，１２
と，これらにそれぞれ搭載した半導体チップ６１，６２
と，その外側に配置したリード４１〜４８とを有する。
また，チップマウント部１１，１２の間には，両者１
１，１２の間の間隙を貫通する貫通リード５を設けてあ
る。そして，半導体チップ６１，６２とリード４１〜４
８及び貫通リード５とはワイヤ７により接続してあり，
これらを樹脂８１にり封止してある。また，貫通リード
５は，半導体チップ６１，６２の接地電極に連結してあ
る。
５に示すごとく，２つのチップマウント部１１，１２
と，これらにそれぞれ搭載した半導体チップ６１，６２
と，その外側に配置したリード４１〜４８とを有する。
また，チップマウント部１１，１２の間には，両者１
１，１２の間の間隙を貫通する貫通リード５を設けてあ
る。そして，半導体チップ６１，６２とリード４１〜４
８及び貫通リード５とはワイヤ７により接続してあり，
これらを樹脂８１にり封止してある。また，貫通リード
５は，半導体チップ６１，６２の接地電極に連結してあ
る。
【００２５】次に，本例における作用効果につき説明す
る。本例のリードフレーム１は，貫通リード５を有す
る。そして，貫通リード５は，両端部を外周枠２に連結
している。そのため，貫通リード５は，そったり折れ曲
がったりすることがなく，機械的に安定である。それ
故，貫通リード５とその両側に位置する半導体チップ６
１，６２とをワイヤ７により接続する際に，その接続の
信頼性が格段に向上する。
る。本例のリードフレーム１は，貫通リード５を有す
る。そして，貫通リード５は，両端部を外周枠２に連結
している。そのため，貫通リード５は，そったり折れ曲
がったりすることがなく，機械的に安定である。それ
故，貫通リード５とその両側に位置する半導体チップ６
１，６２とをワイヤ７により接続する際に，その接続の
信頼性が格段に向上する。
【００２６】次に，本例のリードフレーム１を用いて作
製した半導体装置８においては，チップマウント部１
１，１２に搭載した半導体チップ６１，６２の間に上記
貫通リード５を有する。そのため，半導体チップ６１，
６２から発生する電磁ノイズを遮断するシールド効果を
発揮する。それ故，半導体装置８としての信頼性が向上
する。
製した半導体装置８においては，チップマウント部１
１，１２に搭載した半導体チップ６１，６２の間に上記
貫通リード５を有する。そのため，半導体チップ６１，
６２から発生する電磁ノイズを遮断するシールド効果を
発揮する。それ故，半導体装置８としての信頼性が向上
する。
【００２７】また，貫通リード５は，上記半導体チップ
の接地電極に連結してある。そのため，静電遮蔽の効果
が加わり，電磁ノイズのシールド効果がさらに向上す
る。
の接地電極に連結してある。そのため，静電遮蔽の効果
が加わり，電磁ノイズのシールド効果がさらに向上す
る。
【００２８】実施形態例２ 本例のリードフレーム１０２は，図６に示すごとく，実
施形態例１のリードフレーム１における貫通リード５に
代えて，半導体チップ搭載面の方向に山状に突出した貫
通リード５２を用いた。その他は，実施形態例１のリー
ドフレーム１と同様である。
施形態例１のリードフレーム１における貫通リード５に
代えて，半導体チップ搭載面の方向に山状に突出した貫
通リード５２を用いた。その他は，実施形態例１のリー
ドフレーム１と同様である。
【００２９】この場合には，上記貫通リード５２が半導
体チップ６１，６２の高さ方向に突出している。そのた
め，半導体チップ６１，６２の間の空間において行き交
う電磁ノイズを遮断することができ，実施形態例１のリ
ードフレーム１よりもさらに電磁シールド効果を向上さ
せることができる。その他，実施形態例１と同様の効果
が得られる。
体チップ６１，６２の高さ方向に突出している。そのた
め，半導体チップ６１，６２の間の空間において行き交
う電磁ノイズを遮断することができ，実施形態例１のリ
ードフレーム１よりもさらに電磁シールド効果を向上さ
せることができる。その他，実施形態例１と同様の効果
が得られる。
【００３０】実施形態例３ 本例のリードフレーム１０３は，図７に示すごとく，実
施形態例１のリードフレーム１における貫通リード５に
代えて，半導体チップ搭載面の方向に一部分を切り起こ
して突出させた貫通リード５３を用いた。その他は，実
施形態例１のリードフレーム１と同様である。この場合
においても，実施形態例２と同様の効果が得られる。
施形態例１のリードフレーム１における貫通リード５に
代えて，半導体チップ搭載面の方向に一部分を切り起こ
して突出させた貫通リード５３を用いた。その他は，実
施形態例１のリードフレーム１と同様である。この場合
においても，実施形態例２と同様の効果が得られる。
【００３１】実施形態例４ 本例のリードフレーム１０４は，図８に示すごとく，実
施形態例１のリードフレーム１における貫通リード５に
代えて，半導体チップ６１，６２の高さよりも高いシー
ルド壁５４１を有する貫通リード５４を用いた。シール
ド壁５４１は，導電性の銅，アルミニウム，４２アロイ
等よりなり，導電性の接着剤により貫通リード５４に接
着してある。その他は，実施形態例１と同様である。
施形態例１のリードフレーム１における貫通リード５に
代えて，半導体チップ６１，６２の高さよりも高いシー
ルド壁５４１を有する貫通リード５４を用いた。シール
ド壁５４１は，導電性の銅，アルミニウム，４２アロイ
等よりなり，導電性の接着剤により貫通リード５４に接
着してある。その他は，実施形態例１と同様である。
【００３２】本例においては，上記シールド壁５４１が
半導体チップ６１，６２の高さよりも高い。そのため，
半導体チップ６１，６２の高さ全域にわたって発生する
電磁ノイズを遮断することができる。また，本例におい
ては，上記シールド壁５４１の貫通リード５への接合
を，半導体チップ６１，６２とチップマウント部１１，
１２との接合と同工程において新たな工程を増やすこと
なく行なうことができる。その他，実施形態例１と同様
の効果が得られる。
半導体チップ６１，６２の高さよりも高い。そのため，
半導体チップ６１，６２の高さ全域にわたって発生する
電磁ノイズを遮断することができる。また，本例におい
ては，上記シールド壁５４１の貫通リード５への接合
を，半導体チップ６１，６２とチップマウント部１１，
１２との接合と同工程において新たな工程を増やすこと
なく行なうことができる。その他，実施形態例１と同様
の効果が得られる。
【００３３】実施形態例５ 本例においては，図１０，図１１に示すごとく，実施形
態例４のリードフレーム１０４におけるチップマウント
部１１，１２及び貫通リード５４の高さ方向の位置を，
他のリード４１〜４８及び外周枠２よりも低くしてあ
る。
態例４のリードフレーム１０４におけるチップマウント
部１１，１２及び貫通リード５４の高さ方向の位置を，
他のリード４１〜４８及び外周枠２よりも低くしてあ
る。
【００３４】即ち，図１０，図１１に示すごとく，モー
ルド樹脂８１により封止した際に，半導体チップ６１，
６２及びリード４１〜４６が，モールド樹脂８１の厚み
方向の中央に位置するようにして，半導体チップ６１，
６２の上下にあるモールド樹脂８１の厚みをほぼ等しく
し，耐熱性等の偏りをなくすものであるが，この場合に
おいては，半導体チップ６１，６２と同様にシールド壁
５４１もモールド樹脂８１の厚み方向の中央に位置する
ようにしている。これにより，貫通リードにおいても耐
熱性などが向上する。
ルド樹脂８１により封止した際に，半導体チップ６１，
６２及びリード４１〜４６が，モールド樹脂８１の厚み
方向の中央に位置するようにして，半導体チップ６１，
６２の上下にあるモールド樹脂８１の厚みをほぼ等しく
し，耐熱性等の偏りをなくすものであるが，この場合に
おいては，半導体チップ６１，６２と同様にシールド壁
５４１もモールド樹脂８１の厚み方向の中央に位置する
ようにしている。これにより，貫通リードにおいても耐
熱性などが向上する。
【００３５】
【発明の効果】上述のごとく，本発明によれば，隣接す
る半導体チップ間のリードが変形等することなく機械的
に安定であり，かつ，隣接する半導体チップ間における
電磁ノイズの干渉をシールドすることができる，リード
フレーム及び半導体装置を提供することができる。
る半導体チップ間のリードが変形等することなく機械的
に安定であり，かつ，隣接する半導体チップ間における
電磁ノイズの干渉をシールドすることができる，リード
フレーム及び半導体装置を提供することができる。
【図１】実施形態例１のリードフレームの平面図。
【図２】図１のＢ−Ｂ線矢視断面図。
【図３】実施形態例１の半導体装置の平面図。
【図４】図３のＣ−Ｃ線矢視断面図。
【図５】図３のＤ−Ｄ線矢視断面図。
【図６】実施形態例２のリードフレームの一部切欠き断
面図。
面図。
【図７】実施形態例３のリードフレームの一部切欠き断
面図。
面図。
【図８】実施形態例４のリードフレームの平面図。
【図９】図８のＥ−Ｅ線矢視断面図。
【図１０】実施形態例５のリードフレームの縦断面を示
す説明図。
す説明図。
【図１１】実施形態例５のリードフレームの横断面を示
す説明図。
す説明図。
【図１２】従来例のリードフレームの正面図。
【図１３】図１０のＡ−Ａ線矢視断面図。
【図１４】従来例の半導体装置の斜視図。
１，１０２，１０３，１０４．．．リードフレーム， １１，１２．．．チップマウント部， ２．．．外周枠， ３１，３２，３３，３４．．．支持リード部， ４１，４２，４３，４４．．．リード， ５．．．貫通リード， ６１，６２．．．半導体チップ， ７．．．ワイヤ， ８．．．半導体装置， ８１．．．樹脂，
Claims (7)
- 【請求項１】 複数の半導体チップを搭載する複数のチ
ップマウント部と，該複数のチップマウント部の周囲を
取り囲む外周枠と，該外周枠と上記チップマウント部と
を連結し該チップマウント部を支持する支持リード部
と，上記外周枠から上記チップマウント部に向かって延
びたリードとを有するリードフレームであって，隣接す
る上記チップマウント部の間には，両者の間の間隙を貫
通すると共に両端部を上記外周枠に連結した貫通リード
を設けてなることを特徴とするリードフレーム。 - 【請求項２】 請求項１において，上記貫通リードは，
上記半導体チップ搭載面の方向に突出していることを特
徴とするリードフレーム。 - 【請求項３】 請求項１において，上記貫通リードは，
上記半導体チップ搭載面側の面に，上記半導体チップの
高さよりも高いシールド壁を有することを特徴とするリ
ードフレーム。 - 【請求項４】 複数のチップマウント部と，各チップマ
ウント部にそれぞれ搭載した半導体チップと，上記チッ
プマウント部の外側に配置したリードとを有し，上記半
導体チップと上記リードとをワイヤにより接続し，か
つ，これらを樹脂封止してなる半導体装置において，上
記複数のチップマウント部の間には，両者の間の間隙を
貫通する貫通リードを設けてなることを特徴とする半導
体装置。 - 【請求項５】 請求項４において，上記貫通リードは，
上記半導体チップ搭載面の方向に突出していることを特
徴とする半導体装置。 - 【請求項６】 請求項４において，上記貫通リードは，
上記半導体チップ搭載面側の面に，上記半導体チップの
高さよりも高いシールド壁を有することを特徴とする半
導体装置。 - 【請求項７】 請求項４において，上記貫通リードは，
上記半導体チップの接地電極に連結してあることを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7262165A JPH0982880A (ja) | 1995-09-13 | 1995-09-13 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7262165A JPH0982880A (ja) | 1995-09-13 | 1995-09-13 | リードフレーム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0982880A true JPH0982880A (ja) | 1997-03-28 |
Family
ID=17371971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7262165A Pending JPH0982880A (ja) | 1995-09-13 | 1995-09-13 | リードフレーム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0982880A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970074B1 (ko) * | 2007-11-14 | 2010-07-16 | 산요덴키가부시키가이샤 | 반도체 모듈 및 촬상 장치 |
| KR100984205B1 (ko) * | 2007-11-14 | 2010-09-28 | 산요 세미컨덕터 컴퍼니 리미티드 | 반도체 모듈 및 촬상 장치 |
| JP2013048150A (ja) * | 2011-08-29 | 2013-03-07 | Sanken Electric Co Ltd | 半導体モジュール及びその製造方法 |
| CN103855119A (zh) * | 2012-12-07 | 2014-06-11 | 三垦电气株式会社 | 半导体模块、半导体装置及其制造方法 |
| JP2015115960A (ja) * | 2013-12-12 | 2015-06-22 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイス及び製造方法 |
| US10375833B2 (en) | 2014-11-21 | 2019-08-06 | Nxp Usa, Inc. | Methods of manufacturing packaged electronic devices with top terminations |
| WO2021107769A1 (en) * | 2019-11-29 | 2021-06-03 | Ampleon Netherlands B.V. | Lead frame based molded radio frequency package |
-
1995
- 1995-09-13 JP JP7262165A patent/JPH0982880A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970074B1 (ko) * | 2007-11-14 | 2010-07-16 | 산요덴키가부시키가이샤 | 반도체 모듈 및 촬상 장치 |
| KR100984205B1 (ko) * | 2007-11-14 | 2010-09-28 | 산요 세미컨덕터 컴퍼니 리미티드 | 반도체 모듈 및 촬상 장치 |
| JP2013048150A (ja) * | 2011-08-29 | 2013-03-07 | Sanken Electric Co Ltd | 半導体モジュール及びその製造方法 |
| CN103855119A (zh) * | 2012-12-07 | 2014-06-11 | 三垦电气株式会社 | 半导体模块、半导体装置及其制造方法 |
| JP2015115960A (ja) * | 2013-12-12 | 2015-06-22 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイス及び製造方法 |
| US10476442B2 (en) | 2013-12-12 | 2019-11-12 | Nxp Usa, Inc. | Semiconductor package having an isolation wall to reduce electromagnetic coupling |
| US10375833B2 (en) | 2014-11-21 | 2019-08-06 | Nxp Usa, Inc. | Methods of manufacturing packaged electronic devices with top terminations |
| WO2021107769A1 (en) * | 2019-11-29 | 2021-06-03 | Ampleon Netherlands B.V. | Lead frame based molded radio frequency package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038553B2 (ja) | 半導体パッケ―ジ用基板及び半導体パッケ―ジ並びにそれらの製造方法 | |
| JP2939614B2 (ja) | 積層型半導体パッケージ | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| GB2144910A (en) | Grounding a chip support pad in an intergrated circuit device | |
| JPH06252328A (ja) | 半導体素子搭載用のリードフレーム | |
| GB2317989A (en) | Lead frames for semiconductor packages | |
| JPH0982880A (ja) | リードフレーム及び半導体装置 | |
| JP3403699B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100491657B1 (ko) | 리드 프레임, 이를 사용하는 반도체 디바이스 및 반도체디바이스의 제조 방법 | |
| US11600561B2 (en) | Semiconductor device | |
| JPH11168169A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2536431B2 (ja) | 半導体装置 | |
| JP2018190882A (ja) | 半導体装置 | |
| JP2890621B2 (ja) | 混成集積回路装置 | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| JPH03109760A (ja) | 半導体装置 | |
| JP3215505B2 (ja) | 標準リードフレームおよびこの標準リードフレームを用いたリードフレームの製造方法 | |
| JP3361917B2 (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| JP2006032773A (ja) | 半導体装置 | |
| KR100273277B1 (ko) | 버텀리드형반도체패키지 | |
| JPH03190269A (ja) | 半導体装置 | |
| JP3468447B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2002164469A (ja) | 半導体素子搭載用テープとそれを用いた半導体装置 | |
| JPH0334561A (ja) | 半導体装置 |