JPS61152052A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61152052A
JPS61152052A JP59273100A JP27310084A JPS61152052A JP S61152052 A JPS61152052 A JP S61152052A JP 59273100 A JP59273100 A JP 59273100A JP 27310084 A JP27310084 A JP 27310084A JP S61152052 A JPS61152052 A JP S61152052A
Authority
JP
Japan
Prior art keywords
lead
tab
chip
noise
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59273100A
Other languages
English (en)
Inventor
Takao Sekiya
関谷　貴雄
Yutaka Okamoto
豊 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP59273100A priority Critical patent/JPS61152052A/ja
Publication of JPS61152052A publication Critical patent/JPS61152052A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に実装密度の向上が要求
される電子機器に用いて好適な半導体集積回路に関する
。
〔背景技術〕
半導体集積回路を実装する場合、電源ノイ女による誤動
作を防止する目的で電源用端子とＧＮＤラインとの間に
コンデンサを接続することがある。
このコンデンサは個々の半導体集積回路について接続さ
れるので１回路パターンの設計、実装密度の点から見て
も好ましいものではない、また、コンデンサの接続によ
ってインダクタンス分が発生し、ノイズ除去が充分に行
われない、という問題もある。なお、上記問題点の一例
が「電子技術」（昭和５９年９月１日発行、発行所日刊
工業新聞社ｙ　Ｐ　４．７Ｐ？ｐ　４８）に記載されて
いる。
本発明者等は、上記問題点を解決すべく技術的検討を重
ね１本発明をなすに至った。
〔発明の目的〕
本発明の目的は、半導体装置内に電源ノイズを除去する
ためのコンデンサ、いわゆるパスコンを設けることＫよ
り、上記ノイズ除去を行うとともに１回路パターンの設
計を容易になし、更に実装密度を向上し得る半導体装置
を提供することにある。
本発明の上記ならびにその他の目的と新規な特。
徴は１本明細書の記述及び添付図面から明らかになるで
あろう。
〔発明の概要〕
本願において開示される発明の概要を簡単に述べれば、
下記の通りである。
すなわち、半導体集積回路のパッケージ内において接地
用インナーリードをタブに接続し、電源用インナーリー
ドとタブ吊りリードとの間にインダクタンス分の少ない
チップコンデンサを接続することにより、実装を容易に
するとともに電源ノイズを除去するためのコンデンサを
接続することなくノイズ除去を行う、という本発明の目
的を達成するものである。
〔実施例〕
以下、第１図及び第２図を参照して本発明を適用した半
導体装置の一実施例を説明する。なお、本実施例は半導
体装置として半導体集積回路への適用例を示すものであ
り、第１図はリードフレームの一部切りかき平面図、第
２図はチップコンデンサの接続を示す要部の平面図であ
る。
本実施例の特徴は、半導体集積回路（以下においてＩＣ
という）内の電源用インナーリードと実質的にＧＮＤラ
インとなるタブ吊りリードとの間にチップコンデンサを
設けたことにある。
１はリードフレームであり、２，３はタブ吊りリード、
４はタブ、５はＩＣチップである。
そしてＩＣチップに設けられた各端子と各り一部１１，
１２，１３，１４とは、Ａｕ線によってそれぞれ図示の
如く接続されている。なお、実際には図示を省略した部
分にもリードが設けられ。
それぞれが所定の配線により接続されているものとする
。
上記リードフレームについて注目すべき構造は、接地用
に設けられたリード２１がタブ４に接続され、タブ吊り
リード３と電源用に設けられたり−ド２２との間にチッ
プコンデンサＣが接地されていることである。
すなわち、リード２１を実装時に接地することにより、
タブ吊りリード３はＩＣ内においてアースラインとなる
。そして電源用リード２２との間にコンデンサＣを設け
ることにより、電源ノイズはコンデンサＣを介してアー
スラインに流れ、電源ノイズの除去が行われる。
なお、チップコンデンサＣには、銀ペースト等を用いて
第２図に示すように接続される。因みにチップコンデン
サの大きさについて述べると、厚さが０．５〜０．７１
程度であり、長さａが２〜３■程度、幅Ｗが２−程度の
小さなものであり、ＩＣパッケージ内に収納することが
できる。
また、接地用リード２１をタブ４に接続することにより
、ＩＣチップ５の裏面全体が接地されることになり、Ｉ
Ｃチップ５の接地用端子を接地用リードに接続すること
とあいまってＩＣチップの接地が確実になり、安定した
回路動作が行ねれる。
更に、チップコンデンサＣは、耐圧５ｏｖ以上もあり、
ＩＣに用いられる電源電圧を考慮すれば。
容易に絶縁破壊されることがなく、コンデンサを内蔵し
たことによる信頼性の低下はほとんどない。
〔効果〕
（１）ＩＣ内の電源用リードと接地゛用リードとの間に
コンデンサを接続することにより、ＩＣ実装時において
電源ノイズの除去を行うためのコンデンサを設ける必要
がなく、実装密度を向上させることができる。
（２）上記（１）により１回路パターンの設計が容易に
なる。
（３）上記（１）により、実装時の作業性が向上する。
（４）チップコンデンサを用いることにより、インダク
タン不分の影響が殆どなく、高周波回路にも使用するこ
とができる。
以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが１本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはａうまでもない。
例えば、接地用リードは必ずしもタブの位置まで延長す
る必要はなく、タブ吊りリードに接続してもよい。
〔利用分野〕
以上に本発明者によってなされた発明をその背景となっ
た利用分野である半導体装置に適用した例を述べたが、
それに限定されるものではなく、例えばＴＴＬ回路、Ｃ
−ＭＯＳロジック用など全てのＩＣに利用することがで
きる。
【図面の簡単な説明】
第１図は本発明を適用したＩＣ用リードフレームの要部
の平面図を示し、 第２図はチップコンデンサの接続の一例を示す要部の拡
大平面図を示す。 １・・・リードフレーム、２，３・・・タブ吊りリード
、４・・・タブ、５・・・ＩＣチップ、１１〜１５・・
・リード、２１・・・接地用リード、２２・・・電源用
リード、Ｃ・・・チップコンデンサ。 第　　１　　図 ｔ 第　　２　　図

Claims (1)

    【特許請求の範囲】
  1. １、半導体チップを載置するタブと接地用インナーリー
    ドを接続するとともに、上記タブを保持する電源用イン
    ナーリードとの間にコンデンサを設けたことを特徴とす
    る半導体装置。
JP59273100A 1984-12-26 1984-12-26 半導体装置 Pending JPS61152052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59273100A JPS61152052A (ja) 1984-12-26 1984-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59273100A JPS61152052A (ja) 1984-12-26 1984-12-26 半導体装置

Publications (1)

Publication Number Publication Date
JPS61152052A true JPS61152052A (ja) 1986-07-10

Family

ID=17523138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59273100A Pending JPS61152052A (ja) 1984-12-26 1984-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JPS61152052A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0378248A (ja) * 1989-08-22 1991-04-03 Seiko Instr Inc 半導体装置
EP1091404A1 (en) * 1999-10-06 2001-04-11 Lucent Technologies Inc. Multifunction lead frame and integrated circuit package incorporating the same
JP2003086756A (ja) * 2001-09-11 2003-03-20 Denso Corp Ｉｃパッケージおよびその製造方法
WO2021107769A1 (en) * 2019-11-29 2021-06-03 Ampleon Netherlands B.V. Lead frame based molded radio frequency package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0378248A (ja) * 1989-08-22 1991-04-03 Seiko Instr Inc 半導体装置
EP1091404A1 (en) * 1999-10-06 2001-04-11 Lucent Technologies Inc. Multifunction lead frame and integrated circuit package incorporating the same
US6351033B1 (en) 1999-10-06 2002-02-26 Agere Systems Guardian Corp. Multifunction lead frame and integrated circuit package incorporating the same
JP2003086756A (ja) * 2001-09-11 2003-03-20 Denso Corp Ｉｃパッケージおよびその製造方法
WO2021107769A1 (en) * 2019-11-29 2021-06-03 Ampleon Netherlands B.V. Lead frame based molded radio frequency package

Similar Documents

Publication Publication Date Title
US6351040B1 (en) Method and apparatus for implementing selected functionality on an integrated circuit device
US5734198A (en) Multi-layer lead frame for a semiconductor device
JPS6344749A (ja) 半導体装置及びこれに用いるリードフレーム
JPH04212444A (ja) カプセル封じされた電子装置をパッケージした集積回路
JPH0745468A (ja) セラミックコンデンサおよびセラミックコンデンサを取り付けた半導体装置
JPS61152052A (ja) 半導体装置
JPS5972757A (ja) 半導体装置
JPS6316906B2 (ja)
JPH09120974A (ja) 半導体装置
JPS61148852A (ja) 半導体装置
JPS5814544A (ja) モノリシツク集積回路容器
JP2001217352A (ja) 回路基板
JPS5941930A (ja) 高周波ノイズ除去回路
JPS613440A (ja) プラグインパツケ−ジ
JPS60157240A (ja) 半導体装置
JPS6022327A (ja) 半導体装置
JPS5972751A (ja) 半導体装置
JPS5954254A (ja) 半導体集積回路装置
JPS6016450A (ja) 半導体集積回路装置
JPH0453148A (ja) テープキャリア方式の半導体装置
JPH03206654A (ja) 半導体装置
JPS59143355A (ja) 半導体集積回路装置
JPS60182750A (ja) 実装基板
JPH07114217B2 (ja) テープキャリア方式の半導体装置
JPH05190753A (ja) 半導体装置