JP2003086756A - Ｉｃパッケージおよびその製造方法 - Google Patents

Ｉｃパッケージおよびその製造方法

Info

Publication number
JP2003086756A
JP2003086756A JP2001275201A JP2001275201A JP2003086756A JP 2003086756 A JP2003086756 A JP 2003086756A JP 2001275201 A JP2001275201 A JP 2001275201A JP 2001275201 A JP2001275201 A JP 2001275201A JP 2003086756 A JP2003086756 A JP 2003086756A
Authority
JP
Japan
Prior art keywords
lead frame
chip
wire
bonding
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001275201A
Other languages
English (en)
Inventor
Shinichi Hirose
伸一 広瀬
Yoshiharu Harada
嘉治 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001275201A priority Critical patent/JP2003086756A/ja
Publication of JP2003086756A publication Critical patent/JP2003086756A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

(57)【要約】 【課題】 チップコンデンサ内蔵ＩＣパッケージにおい
て、各部の接続信頼性を確保しつつ、ＩＣチップのハイ
パワー化を図れるようにする。 【解決手段】 ＩＣチップ１０が搭載されたヒートシン
ク２０と、チップコンデンサ５０が導電性接着剤を介し
て搭載されたリードフレーム３０とをＡｌよりなるボン
ディングワイヤ８０で接続し、ヒートシンク、ＩＣチッ
プ、ボンディングワイヤおよびリードフレームを包み込
むようにモールド樹脂４０にて封止してなる。ここで、
リードフレーム３０の一面全域はＮｉメッキが施され、
ボンディングワイヤ３０はこのＮｉメッキ表面に接続さ
れており、リードフレーム３０の一面のうち導電性接着
剤が配置された部位はＡｇメッキが施されており、コン
デンサ５０はこのＡｇメッキ表面に導電性接着剤を介し
て接着されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣチップとチッ
プコンデンサ等の他の部品とを樹脂モールドして一体化
してなるＩＣパッケージに関する。
【０００２】
【従来の技術】近年、ＩＣパッケージの小型化、高機能
化の要望から、ＩＣチップとチップコンデンサやダイオ
ードチップ等の他の部品とを樹脂モールドして一体化し
てなるＩＣパッケージ（以下、チップコンデンサ内蔵パ
ッケージという）が開発されている。ここで、上記他の
部品は、外部ノイズを吸収してＩＣチップを保護するも
のである。
【０００３】従来のチップコンデンサ内蔵パッケージの
一般的な概略断面構成を図１１に示す。リードフレーム
Ｊ１の一面には、Ａｇ（銀）ペースト等の導電性接着剤
Ｊ２を介してＩＣチップＪ３、チップコンデンサＪ４が
搭載されており、ＩＣチップＪ３とリードフレームＪ１
の一面とはＡｕ（金）ワイヤＪ５を介して接続されてい
る。そして、リードフレームＪ１、ＩＣチップＪ３、チ
ップコンデンサＪ４およびＡｕワイヤＪ５は、モールド
樹脂Ｊ６にて包み込むように封止され一体化されてい
る。
【０００４】ここで、図１２は、図１１中のＡ部拡大図
である。Ｃｕ（銅）よりなるリードフレームＪ１の表面
全域には、電解若しくは無電解のＮｉ（ニッケル）メッ
キＪ７が施されている。このＮｉメッキＪ７により、リ
ードフレームＪ１とモールド樹脂Ｊ６との密着性を確保
するようにしている。
【０００５】また、リードフレームＪ１の一面のうち導
電性接着剤Ｊ２が配置された部位およびＡｕワイヤＪ５
の接続部には、ＮｉメッキＪ７の上にＡｇメッキＪ８が
施されている。そして、チップコンデンサＪ４はこのＡ
ｇメッキＪ８表面に導電性接着剤Ｊ２を介して接着され
ており、ＡｕワイヤＪ５は、ＡｇメッキＪ８表面にボン
ディングされている。
【０００６】このように、リードフレームＪ１において
ＮｉメッキＪ７の上に、さらに部分的にＡｇメッキＪ８
を施すことで、導電性接着剤Ｊ２およびＡｕワイヤＪ５
とリードフレームＪ１との接合性を確保している。
【０００７】
【発明が解決しようとする課題】一方で、近年、ＩＣチ
ップのハイパワー化が要望されており、ＩＣチップの高
電流化、高発熱化が進んでいる。そのため、ＩＣチップ
をヒートシンクに搭載したＩＣパッケージ（以下、パワ
ーＩＣという）が開発されている。従来の一般的なパワ
ーＩＣの概略断面構成を図１３に示す。
【０００８】Ｃｕ等よりなるヒートシンクＪ１０の一面
には、パワーＩＣとしてのＩＣチップＪ３が導電性接着
剤（または半田）Ｊ２を介して搭載されており、ＩＣチ
ップＪ３とＣｕよりなるリードフレームＪ１の一面と
は、Ａｌ（アルミ）ワイヤＪ１１を介して接続されてい
る。そして、リードフレームＪ１、ＩＣチップＪ３、ヒ
ートシンクＪ１０およびＡｌワイヤＪ１１は、モールド
樹脂Ｊ６にて包み込むように封止され一体化されてい
る。
【０００９】ＡｕワイヤではなくＡｌワイヤＪ１１を用
いるのは、パワーＩＣの高電流化に耐えるためにはＡｕ
ワイヤでは電流容量の問題から使用できないためであ
る。このように、パワーＩＣにおいては、大電流化に対
応可能なＡｌワイヤＪ１１を用いるとともに、ＩＣチッ
プＪ３の熱を放熱するヒートシンクＪ１０を備えること
で、パワーＩＣとして好適に機能する。
【００１０】ここで、図１４は、図１３中のＢ部拡大図
である。ＣｕよりなるリードフレームＪ１の表面全域に
は、電解若しくは無電解のＮｉメッキＪ７が施されてい
る。このＮｉメッキＪ７は、特に平滑な表面を有するも
ので、リードフレームＪ１とＡｌワイヤＪ１１との密着
性を確保するようにしている。
【００１１】本発明者等は、上記したチップコンデンサ
内蔵ＩＣパッケージ（図１１参照）において、ＩＣチッ
プのハイパワー化を図ることを検討した。上述のよう
に、ハイパワー化を図るには、チップとリードフレーム
とをＡｕワイヤではなく、Ａｌワイヤで行うことが必要
である。
【００１２】しかしながら、図１２に示したように従来
のチップコンデンサ内蔵ＩＣパッケージにおいては、リ
ードフレームＪ１のワイヤ接続部にはＡｇメッキＪ８が
施されている。一般に、ＡｇメッキとＡｌワイヤとの密
着性は低いため、単純にＡｕワイヤをＡｌワイヤに変更
してもワイヤとリードフレームとの接続信頼性を確保す
ることは困難である。
【００１３】また、上述した従来のチップコンデンサ内
蔵ＩＣパッケージにおいて、Ａｌワイヤを用い、かつリ
ードフレームＪ１表面にＡｇメッキＪ８を無くせば、Ａ
ｌワイヤはＮｉメッキＪ７と接続されることとなる。し
かし、一方でチップコンデンサＪ４は、ＮｉメッキＪ７
と導電性接着剤Ｊ２を介して接着されることとなり、こ
のように導電性接着剤Ｊ２とＮｉメッキＪ７とを直接接
着すると、Ｎｉの酸化膜が影響して導通不良が発生す
る。
【００１４】本発明は上記問題に鑑み、チップコンデン
サ内蔵ＩＣパッケージにおいて、各部の接続信頼性を確
保しつつ、ＩＣチップのハイパワー化を図れるようにす
ることを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、ＩＣチップ（１０）が
搭載されたヒートシンク（２０）と、一面に少なくとも
チップコンデンサ（５０）を含む他の部品が導電性接着
剤を介して搭載されたリードフレーム（３０）と、ＩＣ
チップとリードフレームの一面とを接続するＡｌよりな
るボンディングワイヤ（８０）と、ヒートシンク、ＩＣ
チップ、ボンディングワイヤおよびリードフレームを包
み込むように封止するモールド樹脂（４０）とを備え、
リードフレームの一面全域はＮｉメッキが施されてお
り、ボンディングワイヤはこのＮｉメッキ表面に接続さ
れており、リードフレームの一面のうち導電性接着剤が
配置された部位は、Ｎｉメッキの上にＡｇメッキが施さ
れており、他の部品はこのＡｇメッキ表面に導電性接着
剤を介して接着されていることを特徴とする。
【００１６】本発明によれば、ハイパワー化のために用
いるＡｌよりなるボンディングワイヤは、リードフレー
ムの一面全域に施されたＮｉメッキに接続され、チップ
コンデンサを含む他の部品は、リードフレームの一面の
うちＮｉメッキの上に部分的に施されたＡｇメッキ表面
に導電性接着剤を介して接着される。そのため、ボンデ
ィングおよび他の部品の接続信頼性を確保できる。
【００１７】また、ＩＣチップの熱はヒートシンクを介
して放熱することができる。これらのことから、本発明
によれば、チップコンデンサ内蔵ＩＣパッケージにおい
て、各部の接続信頼性を確保しつつ、ＩＣチップのハイ
パワー化を図ることができる。
【００１８】また、請求項２に記載の発明では、リード
フレーム（３０）の全表面にＮｉメッキを施す工程と、
リードフレームに施されたＮｉメッキの表面に部分的に
Ａｇメッキ（３５）を施す工程と、ヒートシンク（２
０）にＩＣチップ（１０）を搭載する工程と、ＩＣチッ
プとリードフレームにおけるＮｉメッキ表面とをＡｌよ
りなるワイヤ（８０）を用いてワイヤボンディングする
工程と、を備え、これらの上記各工程を行った後、リー
ドフレームにおけるＡｇメッキ表面に、少なくともチッ
プコンデンサ（５０）を含む他の部品を導電性接着剤を
介して接着する工程を行い、しかる後、ヒートシンク、
ＩＣチップ、ワイヤおよびリードフレームを包み込むよ
うに樹脂（４０）にて封止する工程を行うことを特徴と
する。
【００１９】本発明の製造方法によれば、請求項１に記
載のＩＣパッケージを適切に製造することができる。さ
らに、本製造方法では、チップコンデンサ（５０）をリ
ードフレーム（３０）に搭載する前に、Ａｌよりなるワ
イヤ（８０）のワイヤボンディング工程を行うため、次
のような利点がある。
【００２０】Ａｌワイヤボンディングでは、Ａｕボンデ
ィングに比べて、ボンディングツールが大きく、また、
Ａｌワイヤボンディングは常温での接合であり、良好な
ボンディング性を得るためには、押さえ治具による確実
なリードフレームの固定が必要である。
【００２１】そのため、もし、チップコンデンサをリー
ドフレームに搭載した状態でＡｌワイヤボンディングし
ようとすると、チップコンデンサに上記ツールや押さえ
治具が当たらないように、リードフレームのボンディン
グ領域を大きくとる必要がある。そのため、リードフレ
ームの大型化ひいてはパッケージの大型化を招く。
【００２２】しかし、本製造方法によれば、チップコン
デンサ（５０）をリードフレーム（３０）に搭載する前
に、Ａｌワイヤボンディングを行うため、上記したボン
ディング領域の制約が無くなり、パッケージの小型化に
有利である。
【００２３】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示す一
例である。
【００２４】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。図１は、本発明の実施形態に係るチ
ップコンデンサ内蔵ＩＣパッケージの平面図、図２、図
３はそれぞれ、図１中のＩＣパッケージにおけるヒート
シンク２０の単体平面図、リードフレーム３０の単体平
面図である。なお、これら図１〜３中に施されているハ
ッチングは、識別のためのもので断面を示すものではな
い。
【００２５】図１において、ＩＣチップ１０はＩＧＢＴ
等のパワーＩＣであり、ヒートシンク２０の一面側の搭
載部にＡｇ（銀）ペースト等の導電性接着剤を介して電
気的・機械的に接続されている。
【００２６】ここで、ヒートシンク２０は、例えば板厚
１．５ｍｍのＣｕ（銅）板よりなり、図２に示すよう
に、ＩＣチップ１０の搭載部２１とリードフレーム３０
への取付部２２とを備えた平面形状となっている。
【００２７】ヒートシンク２０の一面側の搭載部２１に
は、図２中、クロスハッチングにて示すように、Ａｇメ
ッキ２３が施されている。そして、搭載部２１には、図
２の破線に示すように、ＩＣチップ１０が搭載される。
このＡｇメッキ２３により、導電性接着剤によるＩＣチ
ップ１０とヒートシンク２０との接合性が確保されてい
る。
【００２８】ヒートシンク２０の取付部２２には、ヒー
トシンクの一面から突出する円柱状の突起２４が形成さ
れている。この突起２４は、リードフレーム３０側の取
付部３１に形成された丸穴状の穴部３２（図３参照）へ
挿入されて、かしめられることにより、ヒートシンク２
０とリードフレーム３０とは固定されている。また、当
該取付部２２には、ヒートシンク２０をさらに放熱部材
等に取り付けるためにネジが挿入される取付穴２５が設
けられている。
【００２９】次に、リードフレーム３０について、図１
および図３に加えて図４および図５をも参照して述べ
る。図４は、リードフレーム３０におけるガイドフレー
ム３３も含めた平面図であり、図５は、図４に示すリー
ドフレーム３０の全体を示す平面図である。ここで、図
１、図３、図５中の一点鎖線で囲まれた領域は、モール
ド樹脂４０にて封止される領域である。
【００３０】リードフレーム３０は、例えば板厚０．５
ｍｍであってその表面全体にＮｉ（ニッケル）メッキが
施されたＣｕ板よりなる。このリードフレーム３０の適
所には、モールド樹脂４０に噛み合って密着性を高める
ための穴や凹部が形成されている。
【００３１】そして、図１、図３に点々ハッチングで示
すように、リードフレーム３０の一面のうち、チップコ
ンデンサ５０およびダイオードチップ６０といった他の
部品が導電性接着剤（Ａｇペースト等）を介して搭載さ
れる部位には、Ｎｉメッキの上にさらにＡｇメッキ３５
が施されている。
【００３２】また、図１において、実際には、リードフ
レーム３０は、モールド樹脂４０にて封止され、モール
ド樹脂４０の外形（図１中の一点鎖線）に沿ってガイド
フレーム３３が分断される。ここで、リードフレーム３
０のリード部３４は、タイバー３６（図４参照）から切
断されモールド樹脂４０で封止されて、樹脂４０の内部
のインナーリードと外部のアウターリードとに分かれ
る。アウターリードは、モールド樹脂４０から離れた位
置で適宜分断されて所定長さとなる。
【００３３】また、図１に斜線ハッチングで示すよう
に、リードフレーム３０の一面において所定部位の最表
面には、ポリイミド樹脂７０がコーティングされてい
る。このポリイミド樹脂７０は、モールド樹脂４０との
濡れ性の悪いリードフレーム３０の部分に施され、リー
ドフレーム３０とモールド樹脂４０との密着性を高める
ためのものである。
【００３４】本例では、モールド樹脂４０は、熱等によ
り硬化可能なエポキシ樹脂等を用いて、型成形される
が、その場合、図１中の左上あたりからモールド樹脂４
０が注入される。そのため、図１に示すような部分にポ
リイミド樹脂７０がコーティングされている。
【００３５】そして、図１に示すように、ＩＣチップ１
０が搭載されたヒートシンク２０とリードフレーム３０
とは、かしめ固定され、ＩＣチップ１０とリードフレー
ム３０のリード部（インナーリード）３４の一面とは、
Ａｌ（アルミ）よりなるボンディングワイヤ（図１中、
黒太線にて図示）８０により結線され電気的に接続され
ている。こうして、チップコンデンサ５０とＩＣチップ
１０との電気的接続がなされている。
【００３６】また、ダイオードチップ６０とＩＣチップ
１０とは直接、ボンディングワイヤ８０を介して接続さ
れている。ここで、ワイヤ８０は、ＩＣチップ１０にお
けるパワー素子部との接続では太いＡｌワイヤ（例えば
φ１５０μｍ）、それ以外では細いＡｌワイヤ（例えば
φ５０μｍやφ８０μｍ）を用いており、図１中では、
線の太さの違いとして表してある。
【００３７】そして、モールド樹脂４０は、これらヒー
トシンク２０、ＩＣチップ１０、ボンディングワイヤ８
０およびリードフレーム３０を包み込むように封止して
いる。
【００３８】そして、一面全域にＮｉメッキが施された
リードフレーム３０において、ボンディングワイヤ８０
はこのＮｉメッキ表面に接続されており、リードフレー
ム３０の一面のうちＮｉメッキの上にＡｇメッキ３５が
施された部位では、他の部品５０、６０はこのＡｇメッ
キ３５表面に上記導電性接着剤を介して接着されてい
る。
【００３９】このように構成されたＩＣパッケージにお
いては、ＩＣチップ１０と外部との信号のやりとりは、
ボンディングワイヤ８０およびリードフレーム３０（リ
ード部３４）を介して行われる。そして、外部ノイズ
は、チップコンデンサ５０やダイオードチップ６０とい
った他の部品によって吸収されることで、ＩＣチップ１
０は保護される。
【００４０】また、パワーＩＣであるＩＣチップ１０に
おいては、その発熱による昇温はヒートシンク２０によ
り放熱されて抑制され、高電流化に対しては、Ａｌより
なるボンディングワイヤ８０によって好適に対処され
る。
【００４１】次に、上記ＩＣパッケージの製造方法につ
いて、一例を挙げて述べる。本製造方法は、大きくは、
まず、リードフレーム３０の全表面にＮｉメッキを施す
工程（リードフレームＮｉメッキ工程）、リードフレー
ム３０に施されたＮｉメッキの表面に部分的にＡｇメッ
キ３５を施す工程（リードフレームＡｇメッキ工程）、
ヒートシンク２０にＩＣチップ１０を搭載する工程（Ｉ
Ｃチップ搭載工程）、ＩＣチップ１０とリードフレーム
３０におけるＮｉメッキ３５表面とをＡｌよりなるワイ
ヤ８０を用いてワイヤボンディングする工程（ワイヤボ
ンディング工程）を行う。
【００４２】そして、上記各工程を行った後、リードフ
レーム３０におけるＡｇメッキ３５表面に、少なくとも
チップコンデンサ５０を含む他の部品を導電性接着剤を
介して接着する工程（他部品接着工程）、しかる後、ヒ
ートシンク２０、ＩＣチップ１０、ボンディングワイヤ
８０およびリードフレーム３０を包み込むように樹脂４
０にて封止する工程（樹脂封止工程）を行う。
【００４３】具体的に述べる。まず、ヒートシンク２０
は、Ｃｕよりなるリール材の状態でストライプＡｇメッ
キを施すことにより、ヒートシンク２０の搭載部２１
（上記図２参照）にＡｇメッキ２３を形成する。その
後、プレス加工等により、個片化する。
【００４４】リードフレーム３０は、上記図５に示すよ
うなＣｕよりなるリール材またはシート材の状態で、そ
の表面に無電界Ｎｉメッキ（Ｎｉ−Ｐ若しくはＮｉ−
Ｂ）を施した（リードフレームＮｉメッキ工程）後、チ
ップコンデンサ５０およびダイオードチップ６０を搭載
すべき部位に、電解メッキ等により選択的にＡｇメッキ
３５を施す（リードフレームＡｇメッキ工程）。
【００４５】なお、このとき、下地のＮｉメッキとＡｇ
メッキ３５との密着性を高めるため両者の間にＣｕメッ
キやＡｕ（金）メッキを介在させても良い。例えば、両
者の間に、Ｃｕのストライクメッキを行うことができ
る。
【００４６】このように、ヒートシンク２０およびリー
ドフレーム３０について、双方、メッキ処理まで完了し
たものを、かしめ加工により一体化する。この一体化さ
れたものを、以降、フレーム体という。次に、ヒートシ
ンク２０およびリードフレーム３０の一面のうち、ＩＣ
チップ１０およびダイオードチップ６０を搭載すべき部
位に、ディスペンス、印刷、転写等により、導電性接着
剤としてのＡｇペーストを適量塗布する。
【００４７】次に、ＩＣチップ１０をヒートシンク２０
に搭載し、ダイオードチップ６０をリードフレーム３０
に搭載して、恒温槽や熱板等にて上記Ａｇペーストを硬
化する（ＩＣチップ搭載工程）。
【００４８】その後、フレーム体を、Ａｌワイヤボンド
治具にセットし、まず、細い（例えばφ５０μｍやφ８
０μｍ）Ａｌワイヤ８０をワイヤボンディングし、続い
て、太い（例えばφ１５０μｍ）Ａｌワイヤ８０をワイ
ヤボンディングする（ワイヤボンディング工程）。
【００４９】その後、リードフレーム３０の一面のうち
チップコンデンサ５０の搭載予定部に、導電性接着剤と
してのＡｇペーストをディスペンス、印刷、転写等によ
り塗布し、チップコンデンサ５０を搭載して、恒温槽や
熱板等にてＡｇペーストを硬化する（他部品接着工
程）。
【００５０】次に、リードフレーム３０の一面に部分的
にポリイミド樹脂７０を塗布、硬化してコーティング
し、これを、成形型にセットして、モールド樹脂４０の
注入、充填、硬化を行い、ヒートシンク２０、ＩＣチッ
プ１０、ボンディングワイヤ８０およびリードフレーム
３０を包み込むように樹脂４０にて封止する（樹脂封止
工程）。
【００５１】このように、全体をモールドした後、リー
ドフレーム３０のうち不要な部分であるガイドフレーム
３３、タイバー３６を切断するとともに、リード部３４
を所定長さに切断し、個片化する。切断されたリード部
３４のうちモールド樹脂４０の外部に位置するアウター
リードは、必要に応じて曲げ加工等が行われる。これに
より、上記図１に示すＩＣパッケージが完成する。
【００５２】ところで、本実施形態によれば、ハイパワ
ー化のために用いるＡｌよりなるボンディングワイヤ８
０は、リードフレーム３０の一面全域に施されたＮｉメ
ッキに接続され、チップコンデンサ５０を含む他の部品
は、リードフレーム３０の一面のうちＮｉメッキの上に
部分的に施されたＡｇメッキ３５表面に導電性接着剤を
介して接着される。そのため、ボンディングおよび他の
部品の接続信頼性を確保できる。
【００５３】また、ＩＣチップ１０の熱はヒートシンク
２０を介して放熱することができる。これらのことか
ら、本実施形態によれば、チップコンデンサ内蔵ＩＣパ
ッケージにおいて、各部の接続信頼性を確保しつつ、Ｉ
Ｃチップ１０のハイパワー化を図ることができる。
【００５４】また、本実施形態によれば、上記製造方法
において、チップコンデンサ５０を搭載する前に、Ａｌ
ワイヤ８０のワイヤボンディング工程を行っている。こ
のことによれば、次に示すような利点がある。
【００５５】図６は、Ａｌを用いたワイヤボンディング
（Ｗ／Ｂ）とＡｕを用いたワイヤボンディング（Ｗ／
Ｂ）とにおける、ボンディングツール（Ｂｇツール）の
形状および接合形状を示す図である。図６に示すよう
に、Ａｌワイヤボンディングでは、Ａｕワイヤボンディ
ングに比べて、Ｂｇツールのサイズおよび接合されたワ
イヤの接合長さがかなり大きい。
【００５６】そのため、被Ｗ／Ｂ部材であるリードフレ
ーム上のボンディングにおいて、Ａｌワイヤボンディン
グを行う場合、ボンディングエリアの近傍にてリードフ
レーム上にチップコンデンサが存在すると、図６に示す
ように、Ｂｇツールがチップコンデンサに当たって、う
まく接合できない。このような問題が、従来のチップコ
ンデンサ内蔵ＩＣパッケージでは、しばしば生じてい
た。
【００５７】また、図７は、本実施形態のチップコンデ
ンサ内蔵ＩＣパッケージの模式的な断面図であり、モー
ルド樹脂４０は一点鎖線にて示してある。Ａｌワイヤボ
ンディングは常温での接合であり、良好なボンディング
性を得るためには、押さえ治具による確実なリードフレ
ーム３０の固定が必要である。
【００５８】ここで、図７に示すように、もし、上記製
造方法とは逆に、チップコンデンサ５０を搭載した後
に、Ａｌワイヤ８０のワイヤボンディング工程を行おう
とすると、押さえ治具Ｋ１でリードフレーム３０を固定
しつつ、ＢｇツールＫ２でＡｌボンディングを行うこと
になる。
【００５９】そのために、押さえ治具Ｋ１がチップコン
デンサ５０に当たらないようにするためのスペースとし
て３ｍｍ以上、ＢｇツールＫ２による接合を行うための
スペースとして２ｍｍ程度、つまり、リードフレーム３
０のボンディングエリアは５ｍｍ以上必要であった。
【００６０】それに対して、本実施形態の上記製造方法
では、チップコンデンサ５０を搭載する前に、Ａｌワイ
ヤ８０のワイヤボンディング工程を行っており、押さえ
治具Ｋ１が、リードフレーム３０上のチップコンデンサ
５０に当たることが無い。つまり、リードフレーム３０
を押さえるための押さえ部材Ｋ１の位置を、リードフレ
ーム３０上にて考慮することが不要である。そのため、
押さえ部材Ｋ１による制約を排除し、リードフレーム上
のボンディング領域を極力小さくすることができる。
【００６１】具体的に、リードフレーム上のボンディン
グ領域を、どの程度小さくできるか検討した結果を、図
８示す。図８は、Ａｌワイヤボンディングにおける被Ｗ
／Ｂ部材（被ボンディング部材）に形成されたワイヤの
形状を模式的に示す図であり、（ａ）は側面図、
（ｂ）、（ｃ）は平面図である。
【００６２】図８において、寸法Ａは接合長さ、寸法Ｂ
はボンディング精度、寸法Ｃはテール長さ、寸法Ｄはヒ
ール長さ、寸法Ｅはワイヤをカットするのに必要なカッ
ト代、寸法Ｇはつぶれ幅である。
【００６３】図８（ｂ）に示す寸法Ｘ２はボンディング
領域の長さであって、Ｘ２＝Ａ＋Ｂ×２＋Ｃ＋Ｄ＋Ｅの
関係にある。通常のＡｌワイヤボンディングを考えた場
合、前記の関係から、ボンディング領域の長さＸ２は
０．８ｍｍ以上であれば良いことになる。
【００６４】また、図８（ｃ）に示す寸法Ｙ２はボンデ
ィング領域の幅であって、Ｙ２＝Ｇ＋Ｂ×２の関係にあ
る。例えば、本実施形態で太い方のφ１５０μｍのＡｌ
ワイヤ８０の場合では、つぶれ幅Ｇがワイヤの径の２倍
程度であり、ボンディング精度Ｂが０．１ｍｍ程度であ
ること、さらにはボンディング角度を考慮すると、前記
関係から、ボンディング領域の幅Ｙ２は０．８ｍｍ以上
であれば良いことになる。
【００６５】したがって、従来では押さえ治具の制約か
ら、リードフレーム上においてチップコンデンサからボ
ンディング領域を少なくとも５ｍｍ以上、確保しなけれ
ばならなかったのに対し、本実施形態では、ボンディン
グ領域を少なくとも縦横０．８ｍｍ以上確保すれば良
い。ここまで、ボンディング領域を低減できるというこ
とは、ＩＣパッケージの小型化に大きく寄与する。
【００６６】また、リードフレーム３０に施されたＮｉ
メッキは、リードフレーム３０とＡｌよりなるボンディ
ングワイヤ８０との接合性を確保するために平滑性の高
いものであるが、例えば、無電界Ｎｉメッキとして、表
面粗度５μｍＲｚ以下、メッキ厚３〜７μｍ、打痕深さ
１０μｍ程度とすることができる。
【００６７】また、図１に示される、チップコンデンサ
５０の搭載領域におけるリードフレーム３０のＡｇメッ
キ３５の形成領域については、コンデンサのマウント精
度や導電性接着剤としてのＡｇペーストのはみ出し等を
考慮して、チップコンデンサ５０の外周から０．４ｍｍ
の領域を確保することが好ましい。
【００６８】例えば、チップコンデンサ５０としては、
幅が１．２５ｍｍ、長さが２ｍｍの２０１２サイズのチ
ップコンデンサを用いることができるが、この場合、図
１に示すＡｇメッキ３５の幅Ｗは、Ｗ＝１．２５ｍｍ＋
（０．４ｍｍ×２）＝２．０５ｍｍとすることができ
る。
【００６９】（他の実施形態）なお、上記実施形態のＩ
Ｃパッケージは、ヒートシンク２０とリードフレーム３
０とをかしめにより一体化したものであったが、図９に
示すような形態でも良い。
【００７０】図９（ａ）では、リードフレーム３０にお
けるＩＣチップ１０の搭載部を一部厚肉化した異形材フ
レームを用い、厚肉化部分をヒートシンク２０として構
成している。つまり、リードフレームとヒートシンクと
が一体成形されたものである。
【００７１】図９（ｂ）では、ヒートシンク２０とリー
ドフレーム３０とを、接着材を用いて一体化したもので
ある。図示例では、ポリイミドテープ９０を接着材とし
て用いている。
【００７２】また、上記実施形態のＩＣパッケージはＳ
ＩＰ（シングルインラインパッケージ）であったが、図
１０（ａ）に示すようなモールド樹脂４０の両側からリ
ード部３４が突き出た格好のＤＩＰ（デュアルインライ
ンパッケージ）、ＳＯＰ（スモールアウトラインパッケ
ージ）、ＱＦＰ（クアッドフラットパッケージ）の形態
であっても良いし、図１０（ｂ）に示すようなヒートシ
ンク２０に複数（図示例では２個）のＩＣチップ１０が
搭載されたマルチチップパッケージでも良い。
【００７３】これら図９、図１０に示される変形例にお
いても、本発明は適用することが十分可能であり、その
効果は上記実施形態と同様であることは勿論である。
【図面の簡単な説明】
【図１】本発明の実施形態に係るチップコンデンサ内蔵
ＩＣパッケージの平面図である。
【図２】図１中のＩＣパッケージにおけるヒートシンク
の単体平面図である。
【図３】図１中のＩＣパッケージにおけるリードフレー
ムの単体平面図である。
【図４】図３に示すリードフレームにおけるガイドフレ
ームも含めた平面図である。
【図５】図４に示すリードフレームの全体を示す平面図
である。
【図６】Ａｌを用いたワイヤボンディングとＡｕを用い
たワイヤボンディングとにおける、ボンディングツール
の形状および接合形状を示す図である。
【図７】上記実施形態に係るチップコンデンサ内蔵ＩＣ
パッケージの模式的な断面図である。
【図８】Ａｌワイヤボンディングにおける被Ｗ／Ｂ部材
に形成されたワイヤの形状を模式的に示す図である。
【図９】本発明の変形例を示す概略断面図である。
【図１０】本発明の他の変形例を示す概略断面図であ
る。
【図１１】従来のチップコンデンサ内蔵パッケージの一
般的な概略断面構成図である。
【図１２】図１１中のＡ部拡大図である。
【図１３】従来の一般的なパワーＩＣの概略断面構成図
である。
【図１４】図１３中のＢ部拡大図である。
【符号の説明】
１０…ＩＣチップ、２０…ヒートシンク、３０…リード
フレーム、４０…モールド樹脂、８０…ボンディングワ
イヤ。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K044 AA11 AB10 BA06 BA08 BC14 CA04 CA15 CA18 5F067 AA03 BE05 CA03 CA05 CA07 CD10 DC17 DC18

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップ（１０）が搭載されたヒート
    シンク（２０）と、 一面に少なくともチップコンデンサ（５０）を含む他の
    部品が導電性接着剤を介して搭載されたリードフレーム
    （３０）と、 前記ＩＣチップと前記リードフレームの一面とを接続す
    るＡｌよりなるボンディングワイヤ（８０）と、 前記ヒートシンク、前記ＩＣチップ、前記ボンディング
    ワイヤおよび前記リードフレームを包み込むように封止
    するモールド樹脂（４０）とを備え、 前記リードフレームの一面全域はＮｉメッキが施されて
    おり、前記ボンディングワイヤはこのＮｉメッキ表面に
    接続されており、 前記リードフレームの一面のうち前記導電性接着剤が配
    置された部位は、前記Ｎｉメッキの上にＡｇメッキが施
    されており、前記他の部品はこのＡｇメッキ表面に前記
    導電性接着剤を介して接着されていることを特徴とする
    ＩＣパッケージ。
  2. 【請求項２】 リードフレーム（３０）の全表面にＮｉ
    メッキを施す工程と、 前記リードフレームに施された前記Ｎｉメッキの表面に
    部分的にＡｇメッキ（３５）を施す工程と、 ヒートシンク（２０）にＩＣチップ（１０）を搭載する
    工程と、 前記ＩＣチップと前記リードフレームにおける前記Ｎｉ
    メッキ表面とをＡｌよりなるワイヤ（８０）を用いてワ
    イヤボンディングする工程と、を備え、 前記各工程を行った後、前記リードフレームにおける前
    記Ａｇメッキ表面に、少なくともチップコンデンサ（５
    ０）を含む他の部品を導電性接着剤を介して接着する工
    程を行い、 しかる後、前記ヒートシンク、前記ＩＣチップ、前記ワ
    イヤおよび前記リードフレームを包み込むように樹脂
    （４０）にて封止する工程を行うことを特徴とするＩＣ
    パッケージの製造方法。
JP2001275201A 2001-09-11 2001-09-11 Ｉｃパッケージおよびその製造方法 Pending JP2003086756A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001275201A JP2003086756A (ja) 2001-09-11 2001-09-11 Ｉｃパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001275201A JP2003086756A (ja) 2001-09-11 2001-09-11 Ｉｃパッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2003086756A true JP2003086756A (ja) 2003-03-20

Family

ID=19100108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001275201A Pending JP2003086756A (ja) 2001-09-11 2001-09-11 Ｉｃパッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2003086756A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114405A1 (en) * 2003-06-23 2004-12-29 Power-One, Inc. Micro lead frame package and method to manufacture the micro lead frame package
JP2010103257A (ja) * 2008-10-22 2010-05-06 Denso Corp 回路装置
WO2015058428A1 (zh) * 2013-10-25 2015-04-30 深圳市华星光电技术有限公司 芯片结构及电路结构
JP7463909B2 (ja) 2020-08-25 2024-04-09 株式会社デンソー 半導体装置及びその製造方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152865A (en) * 1978-05-23 1979-12-01 Toshiba Corp Manufacture of semiconductor device
JPS58191460A (ja) * 1982-04-30 1983-11-08 Matsushita Electric Works Ltd 電子部品
JPS58173248U (ja) * 1982-05-17 1983-11-19 株式会社東芝 半導体装置用リ−ドフレ−ム
JPS61152052A (ja) * 1984-12-26 1986-07-10 Hitachi Micro Comput Eng Ltd 半導体装置
JPS62139347A (ja) * 1985-12-13 1987-06-23 Matsushima Kogyo Co Ltd 樹脂封止型半導体実装用金属リ−ドフレ−ム
JPH0766356A (ja) * 1993-08-30 1995-03-10 Nec Corp チップ部品の実装構造
JPH07161905A (ja) * 1993-12-13 1995-06-23 Hitachi Cable Ltd 半導体装置用リードフレーム及びその製造方法
JPH1050891A (ja) * 1996-07-30 1998-02-20 Nec Yamagata Ltd 半導体装置用パッケージ
WO1998024128A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
JP2000340732A (ja) * 1999-05-27 2000-12-08 Sony Corp 半導体装置用リードフレーム及びこれを用いた半導体装置
JP2001237364A (ja) * 2000-02-22 2001-08-31 Sanyo Electric Co Ltd 回路装置および実装基板

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152865A (en) * 1978-05-23 1979-12-01 Toshiba Corp Manufacture of semiconductor device
JPS58191460A (ja) * 1982-04-30 1983-11-08 Matsushita Electric Works Ltd 電子部品
JPS58173248U (ja) * 1982-05-17 1983-11-19 株式会社東芝 半導体装置用リ−ドフレ−ム
JPS61152052A (ja) * 1984-12-26 1986-07-10 Hitachi Micro Comput Eng Ltd 半導体装置
JPS62139347A (ja) * 1985-12-13 1987-06-23 Matsushima Kogyo Co Ltd 樹脂封止型半導体実装用金属リ−ドフレ−ム
JPH0766356A (ja) * 1993-08-30 1995-03-10 Nec Corp チップ部品の実装構造
JPH07161905A (ja) * 1993-12-13 1995-06-23 Hitachi Cable Ltd 半導体装置用リードフレーム及びその製造方法
JPH1050891A (ja) * 1996-07-30 1998-02-20 Nec Yamagata Ltd 半導体装置用パッケージ
WO1998024128A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
JP2000340732A (ja) * 1999-05-27 2000-12-08 Sony Corp 半導体装置用リードフレーム及びこれを用いた半導体装置
JP2001237364A (ja) * 2000-02-22 2001-08-31 Sanyo Electric Co Ltd 回路装置および実装基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004114405A1 (en) * 2003-06-23 2004-12-29 Power-One, Inc. Micro lead frame package and method to manufacture the micro lead frame package
JP2010103257A (ja) * 2008-10-22 2010-05-06 Denso Corp 回路装置
WO2015058428A1 (zh) * 2013-10-25 2015-04-30 深圳市华星光电技术有限公司 芯片结构及电路结构
JP7463909B2 (ja) 2020-08-25 2024-04-09 株式会社デンソー 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
KR970006533B1 (ko) 반도체장치 및 그 제조방법
JP2556294B2 (ja) 樹脂封止型半導体装置
US6781243B1 (en) Leadless leadframe package substitute and stack package
JP4614586B2 (ja) 混成集積回路装置の製造方法
JP2010524260A (ja) 光カプラ・パッケージ
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
JP2003031736A (ja) 半導体装置およびその製造方法
JP3405202B2 (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
US6661081B2 (en) Semiconductor device and its manufacturing method
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JPH0444347A (ja) 半導体装置及びその製造方法
JP2003086756A (ja) Ｉｃパッケージおよびその製造方法
US20060145312A1 (en) Dual flat non-leaded semiconductor package
US8159835B2 (en) Laser apparatus
JP2612468B2 (ja) 電子部品搭載用基板
JP6722745B2 (ja) チップホルダ付きリードフレーム構造
JPH11354706A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0927583A (ja) 半導体集積回路装置およびその製造方法
JP2006032773A (ja) 半導体装置
JP2001053212A (ja) Ｉｃパッケージおよびその製造方法
KR100252862B1 (ko) 반도체 패키지 및 그의 제조방법
JP2000164790A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR20010087803A (ko) 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110208