KR20140097313A - 고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판 - Google Patents

고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판 Download PDF

Info

Publication number
KR20140097313A
KR20140097313A KR1020147015368A KR20147015368A KR20140097313A KR 20140097313 A KR20140097313 A KR 20140097313A KR 1020147015368 A KR1020147015368 A KR 1020147015368A KR 20147015368 A KR20147015368 A KR 20147015368A KR 20140097313 A KR20140097313 A KR 20140097313A
Authority
KR
South Korea
Prior art keywords
conductive
printed circuit
signal
circuit board
vias
Prior art date
Application number
KR1020147015368A
Other languages
English (en)
Other versions
KR102000804B1 (ko
Inventor
블라디미르 두바넨코
Original Assignee
산미나 코포레이션
블라디미르 두바넨코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산미나 코포레이션, 블라디미르 두바넨코 filed Critical 산미나 코포레이션
Publication of KR20140097313A publication Critical patent/KR20140097313A/ko
Application granted granted Critical
Publication of KR102000804B1 publication Critical patent/KR102000804B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

인쇄 회로 기판(PCB)으로서, 복수의 비도전 레이어와 그 사이에 마련된 도전 혹은 신호 레이어를 포함한다. PCB는 복수의 비도전 및 도전 혹은 신호 레이어를 가로지르는 제 1 도전 바이어와 복수의 비도전 및 도전 혹은 신호 레이어를 가로지르는 제 2 도전 바이어를 포함한다. 제 2 도전 바이어는 실질적으로 제 1 도전 바이어에 평행하게 위치한다. 내장된 전자 광 수동 소자는 또한 제 1 도전 바이어 및 제 2 도전 바이어 사이로 수직하게 연장한다. 전자 광 수동 소자는 인쇄 회로 기판에서 제 1 깊이로 선택된 레이어 내에 위치하고, 제 1 깊이는 입사 전자기파를 인쇄 회로 기판으로 반사시켜 양 또는 음의 전자기 간섭을 생성하여 제 1 도전 바이어에서 전기 신호를 증폭 혹은 감쇠한다.

Description

고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판{PRINTED CIRCUIT WITH EMBEDDED ELECTRO-OPTICAL PASSIVE ELEMENT FOR HIGHER BANDWIDTH TRANSMISSION}
본 발명은 다층 회로 기판에 관한 기술이며, 더욱 구체적으로, 관심 주파수 대역에서 주파수 응답 노치를 조정, 제거 혹은 최소화하고, 신호 손실을 개선하고, 전자기 간섭을 줄이기 위해 내장된 전자 광 수동 소자를 사용하는 기술이다.
본 특허 출원은 2011년 11월 9일 제출된 미국 가출원 번호 61/557883에 대한 우선권을 주장하며, 참조로 본 명세서에 포함된다
인쇄 회로 기판(PCB)에서 빠른 속도의 신호 전송에는, 도금 쓰루 홀 혹은 바이어(via), 신호선 및 개방 전파 매체와 같은 PCB의 다양한 컴포넌트간에 고유의 임피던스 부정합이 존재한다. 임피던스 부정합은, PCI-Ex(Peripheral Component Interconnect Express), Gen 3, IEEE(Institue of Electrical and Electronic Engineers) 802.3ba 및 OIF(Optical Interconnect Forum) CEI(Common Electrical Interface) 25G LR(Long Reach) 표준과 같은, 고속 데이터 전송(즉, 초당 8 내지 25 + 기가 비트) 프로토콜에서 낮은 손실 및 고른 데이터 전송을 획득하는데 있어서 상당한 문제를 일으킨다. 이중 일부 설계들은 많은 수의 레이어와 PCB의 다양한 레이어 사이에서 신호들을 라우팅하는데 사용되는 긴 바이어와 함께 상대적으로 두꺼운 PCB 구조를 필요로 한다. 상기 바이어들은 바람직하지 않은 상당한 간섭을 일으키는데, 신호선에 바로 둔 상호 접속 바이어의 사용되지 않은 부분에 대한 커다란 전자기 반사 때문이다. 일반적으로 상기한 바와 같은 바람직하지 않은 간섭을 피하기 위해, 상기 바이어의 사용되지 않은 스터브가 인근 신호 레이어로 백 드릴(back drill) 가공된다.
도 1은 PCB 내에 위치한 개방단부의 스터브를 구비한 바이어 채널을 도시한다. PCB(102)는 복수의 비도전 레이어(104, 즉, 유전층)와 그 사이 도전 레이어 (106, 즉 기준/접지 레이어 및/또는 신호 레이어)를 포함한다. 개방 단부의 쌍이 되는 바이어들(108, 110)은 복수의 PCB레이어를 가로지른다. 개방 단부의 쌍이 되는 바이어들은 신호 바이어(108) 및 기준/접지 바이어(110)를 포함한다. 신호 바이어(108)는 제 1 신호선(103, PCB(102) 상면에 위치) 및 신호 레이어(106)상의 제 2 신호선에 연결된다. 기준/접지 바이어(110)는 기준/접지 레이어(107)에 연결된다.
바이어 채널(100)은 전류 반송 레일(바이어 배럴(108, 110))이 경계를 이루는 유전 매체를 주로 포함한다. 바이어 채널(100)은 주로 PCB(102)의 비도전 레이어(즉, 유전 물질)로 구성되고 얇은 신호 레이어 및/또는 도전 레이어(즉 일반적으로 얇거나 포일 신호 레이어 및/또는 도전 레이어)를 포함하는 PCB(102) 두께를 가로지르는 영역이다. 전류 반송 레일은 신호 바이어(108) 및 기준/리턴 바이어(110)를 포함한다. 신호 바이어(108) 및 기준/리턴 바이어(110)를 흐르는 소스 전류(120,120',120'')는 전자기파에 대한 유사 TEM(quasi-transverse electromagnetic) 전파 모드를 제공하며, 즉, 바이어(108,110)들을 흐르는 소스 신호(105, 즉 5GHz 신호 내지 25 GHz 또는 그 이상의 신호와 같은 고주파 신호)에 기인한다. 신호 에너지 벌크는 유전 매체 내에서 전파하며(예를 들어,바이어(108,110)사이에서 PCB 비도전, 신호 및 도전 레이어를 가로질러), 접지/기준 레이어 및 타 신호 레이어로부터 신호 바이어를 격리하는 갭(안티패드)을 통해 전파한다. 도 1은 하나의 기준/접지 바이어(110)를 포함한 단순화된 경우를 도시하며, 다른 설계는 복수의 기준/접지 바이어를 포함할 수 있다.
전진하는 전자기 파(112)의 하나의 부정적인 효과는, 신호(105)와 간섭을 일으키는 PCB(102)로의 반사 및/또는 신호 바이어(108)의 엔드 포인트(116)로부터 방산/전파를 포함하여, 제어되지 않은 방식의 개방 단부 바이어 스터브의 반사이다. 예를 들어, 일반적으로 제어되지 않은 반사에서, 전체 신호는 예를 들어, 제 1차 및 제 3 차 고조파의 중요 영역에서 20dB까지 감소될 수 있다. 전송선 유전 매체(즉, 바이어 채널(100)) 및 도전 바이어(108, 110)는 예를 들어 multi-GHz 주파수 대역에서 상당한 손실을 가질 수 있는데, 추가 손실은 지나치게 많은 신호 노이즈 비용을 사용하기 때문에, 그 결과 추가적인 흡수나 방산 기술을 사용하는 것은 실용적이지 않다.
도 2는 개방 단부의 도금 쓰루 홀 바이어를 구비한 전송선에 대한 전형적인 S21 감쇠 패턴(202)을 도시한다. 도시된 바와 같이, PCI Ex, Gen 3 및 IEEE 802.3ba 표준에 대한 제 1 차 및 제 3 차 고조파에서, 상당한 간섭 노치(204,206)가 주요 주파수(즉, 4.0 및 5.0 GHz 사이 및 12.0 및 15.0 Ghz사이)에서 존재한다.제 1 차 고조파 인근의 깊은 노치(204)는 주로 개방 단부 바이어 스터브 반사 때문이다. 두번째 더 깊은 노치(206)가, 더 높은 주파수 대역에서 더 높은 유전 및 구리 손실로 인한 추가 감쇠 효과를 가진 제 3차 고조파 인근 영역에 위치한다.
상기 바람직하지 않은 간섭(즉, 특정 주파수 대역에서의 노치)을 피하기 위한 현재의 해결 방법은 바이어를 백 드릴(BACK DRILL) 가공하는 것이다. 도 3은 바이어가 PCB 내에 백 드릴 가공된 도 1의 바이어 채널을 도시한다. 그러나, 이와 같은 방식은 불완전한 방법이다.
도 4는 백 드릴 가공된 바이어 쌍의 스터브를 구비한 도 3과 유사한 전송선 구조에 대한 S21 감쇠 패턴(402)을 도시한다. 백 드릴은 도전성 도금이 제거되도록 바이어를 드릴 가공하여 바이어의 미사용 부분을 제거하는 것을 포함한다. 바이어에 대한 백 드릴 가공이 제 1 차 고조파 영역에서 (반사된 전자기파가 원인인) 노치를 제거하였지만, 제 3 차 고조파 영역 인근에서 새롭고 더 해가 되는 노치(304)를 생성할 수 있다. 노치(304)의 위치는, 적어도 부분적으로라도, PCB 라미네이트 전기 특질 및 물리적인 PCB 설계 속성에 기반한다. 백 드릴 가공된 바이어들은 주파수 축을 따라 제 3 차 고조파의 주요 영역으로 간섭 노치들을 이전시킨다. 백 드릴 가공된 바이어들이, 사용되지 않은 바이어의 부분이 제거되기 때문에 저주파수 대역에서 전송 대역 개선의 긍정적 효과를 가짐에도 불구하고, 상기 개선은 고주파수 대역에서는 제한적이거나 또는 실제로는 간섭 노치를 고주파수 대역으로 이동시킨다.
결국, 바이어 사용에 기인하는 바람직하지 않은 간섭 노치를 제거하는 더 효과적인 방법이 필요하다. 현재 이와 같은 문제를 해결하기 위한 두가지 일반적인 접근 방식이 있다. 첫번째 접근 방식은, 개방 단부 바이어(회로) 스터브에 종료 소자를 위치시키는 것이다. 두번째 접근 방식은 대역폭을 증가시키고 바이어에 대한 백 드릴 가공을 피하기 위해 일반적인 PCB 구조에 내장된 광 아크릴 도파관을 사용하는 것이다. 두가지 방법은,
첫번째 종래 기술은 미국 특허 5,161,086, 6,593,535 및 7,457,132에 존재한다. 상기 방식에서, 입사 전자기파의 흡수 및 방산은 종료 소자의 사용에 의해 달성된다. 그러나, 데이터 속도가 증가하면서, PCB 전송 선의 길이 및 대역폭을 상당히 제한하면서, PCB의 도전/신호 레이어 및 비도전 레이어(즉 유전 물질)에서의 손실 또한 급격하게 증가한다. 결국, 상기 기술은 추가 손실이 지나친 신호 노이즈 비용을 사용하기 때문에, 추가적인 흡수 및 방산 기술을 이용하는 것은 실용적이지 않다.
두번째 종래 기술에서, 아크릴 도파관은 PCB에 내장되거나 포함되며, 상대적으로 비싸면서, 또 도터 카드와 중간판(middle plane), 뒤판(backplane)의 광접속과 같은 해결되지 않은 문제점을 가지고 있다. 또한, 상기 기술은, 수천 배의 주파수 스케일링을 갖춘 전기 대 광(electrical-to-optical) 및 광 대 전환 인터페이스/커플러(optical to conversion interface/coupler)를 필요로 한다. 상기 기술을 구현하는데 있어서 상대적으로 높은 비용과 에너지 소모가 필요하여 따라서 바람직하지 않다.
결국, 라미네이트-구리 PCB의 바이어 구조내에서 신호 전파를 개선하는 동시에, 종래 기술의 단점을 해결할 수 있는 기술이 필요하다.
인쇄 회로 기판(PCB)이 제공되어, 사이에 도전 혹은 신호 레이어를 구비하는 복수의 비도전 레이어를 포함한다. PCB는 제 1 도전 바이어, 제 2 도전 바이어를 포함한다. 제 1 도전 바이어는, 복수의 비도전 및 도전 혹은 신호 레이어를 가로지르고, 제 2 도전 바이어 또한, 복수의 비도전 레이어 및 도전 혹은 신호 레이어를 가로지르며, 제 2 도전 바이어는 제 1 도전 바이어에 실질적으로 평행하게 위치한다. 내장된 전자-광 수동 소자 또한 제공되어 제 1 도전 바이어 및 제 2 도전 바이어에 수직하게, 제 1 도전 바이어 및 제 2 도전 바이어 사이에서 연장된다. 내장된 전자 광 수동 소자는 인쇄 회로 기판에서 제 1 깊이에서 선택된 레이어 내에 위치하며, 제 1 깊이는 입사 전자기파가 회로 기판으로 반사되어, 양 또는 음의 전자기 간섭을 발생시켜, 제 1 도체 바이어에서 전기 신호를 확장 혹은 감소시키도록 선택된다.
도 1은 PCB 내에 위치한 개방 단부 스터브를 구비하는 바이어 채널을 도시한다.
도 2는 개방 단부의 도금 쓰루 홀 바이어를 구비한 전송선에 대한 일반적인 S21 감쇠 패턴을 도시한다.
도 3은 바이어들이 PCB 내로 백 드릴 가공된 도 1의 바이어 채널을 도시한다.
도 4는 백 드릴 가공된 쌍이 되는 바이어의 스터브를 구비한 도 3에 유사한 전송선 구조에 대한 S21 감쇠 패턴을 도시한다.
도 5는 PCB에서 EOP소자 또는 컴포넌트가 사용되지 않을 때 바이어 채널에서 전류 흐름을 도시한다.
도 6은 개방 단부 스터브를 구비하고, 바이어 쌍 사이에 선택된 위치를 따라 연결된 EOP소자(601)와 함께, 바이어 채널(600)을 통한 전류 흐름을 도시한다.
도 7a는 일 실시예에 따라 전자 광 수동(electro-optical passive, EOP) 구조의 측면을 도시한다.
도 7b는 도 7a의 전자 광 수동 구조의 상면도를 도시한다.
도 7c는 전자기파가 전파하는 영역에 배치된 복수의 기준/접지 바이어와 함께 차동 신호 바이어 쌍의 일 예를 도시한다.
도 8은 바이어 채널에 내장된 전자-광 수동(EOP) 소자를 갖춘 전송선에 대한 S21 감쇠 패턴 반응을 도시한다.
도 9는 공기-라미네이트-공기 매체를 통한 전자기파의 전파에 대한 시뮬레이션을 도시한다.
도 10은 도 9에 도시된 EOP소자 없는 바이어 채널의 시뮬레이션 결과이다.
도 11은 빌트인/내장 EOP소자를 구비하는 공기-라미네이트-공기 매체를 통한 전자기파의 전파에 대한 시뮬레이션을 도시한다.
도 12는 EOP소자를 구비한 바이어 채널의 시뮬레이션을 도시한다.
도 13은 전자기장이, 도 9의 경계에서만 15%까지 감쇠로 투명 매체로서 EOP소자없는 구조를 통해 전파하는 것을 보여주는 그래프를 도시한다.
도 14는 내장 EOP소자를 구비하는 구조에 있어서, 전자기장이 1GHz에서 입사장의 40%로 시작하여 도 11의 경계에 대해서는 15GHz에서 0.05%까지 급격하게 하락하는 것을 보여주는 그래프를 도시한다.
도 15는 시뮬레이션 소프트웨어를 사용하여 도금된 쓰루 홀 바이어를 갖춘 전송 링크에서 트랜스미터에 의해 보여지는 가시적인 특성 임피던스에 대한 시뮬레이션 결과를 보여주는 그래프를 도시한다.
도 16은 바이어 채널에 내장된 EOP소자를 가진 전송 링크에 대한 가시적 특성 임피던스의 시뮬레이션을 보여주는 그래프를 도시한다.
도 17은 내장된 전자-광 수동 소자를 갖춘 인쇄 회로 기판을 형성하는 방법을 도시한다.
이하 구체적 설명에서, 다양한 특정 세부사항들이 실시예의 완벽한 이해를 돕기 위해 기술된다. 그러나, 본 기술 분야의 당업자들은 실시예가 본 특정 세부 사항에 의하지 않더라도 실행될 수 있음을 알 수 있다. 예를 들어, 주지의 동작, 구조 및 기술들은 본 실시예를 불명확하게 하지 않도록 하기 위해, 상세히 기술되지 않았다.
(개괄)
일 양태에 따르면, 전자-광 수동(EOP)소자는 전기 그리고 광 도메인에서 동시에 동작하는 컴포넌트/장치로서 도입된다. 전자-광 수동 소자는 전기 소자로 전기 도메인에서 동작하여 신호 바이어에서 흐르는 신호 전류를 기준/접지 바이어로 방향을 바꾸고, 신호 레이어 아래 전자기파의 추가적인 여기를 방지한다. EOP소자는 거울로서 광 도메인에서 동작하여 기설정된 방식으로 입사 전자기파를 반사하여, 신호선이 연결된 바이어 채널의 특정 지점에서 전체 전자기장에 대한 양 또는 음의 간섭을 제공한다.
일 특징에 따르면, 바이어 쌍을 따르는 EOP소자의 위치는 구체적으로 원하는 양(보강) 또는 음(상쇄)의 간섭을 획득하기 위해 선택된다. 즉, 바이어 채널을 따르는 EOP소자는 PCB 두께를 따라 랜덤 혹은 임의로(arbitrarily) 위치하지 않는다. 오히려, EOP의 위치 혹은 거리(예를 들어, 특정 신호 레이어)는 선택되며, 예를 들어 전자기 벡터(예를 들면, 입사 전자기파 및 반사 전자기파)의 기하학적 합의 특정 값 및/또는 방향을 제공하여, 특정 양 혹은 음의 전자기 간섭을 획득한다.
(전자-광 수동 소자 없는 바이어 채널 전류 흐름)
도 5는 EOP소자 또는 컴포넌트가 PCB(500)에 사용되지 않을 때 바이어 채널(502)에서 전류 흐름을 도시한다. PCB(500)는 복수의 비도전 레이어와 사이의 도전 레이어(예를 들어 신호 레이어 및 기준 레이어)를 포함한다. 전류(508)는 신호원(507)으로부터 신호 바이어(504), 신호 바이어(504)의 개방 단부 스터브를 통해 흘러 변위 전류(522)로서 바이어 채널 유전(516)을 통해 계속되며, 이후 기준/접지 전류(509)로서 기준/접지 바이어(506)를 통해 신호원(507)으로 되돌아간다. 이 때 이해되는 바와 같이, 입사 전자기파(512)는 신호 전류(508)에 의해 유도된다. 입사 전자기파(512)는 PCB(500) 단부를 넘어 전파할 수 있으며, 및/또는 반사 전자기파(514)를 야기할 수 있다. 입사 전자기파(512) 및/또는 반사 전자기파(514)는 신호 손실 및/또는 주파수 노치를 야기하는 원하지 않는 간섭을 야기할 수 있다.
(전자-광 수동 소자를 구비한 바이어 채널 전류 흐름)
도 6은 개방 단부의 스터브를 구비하고, 바이어 쌍 사이에 선택된 위치를 따라 연결된 EOP(601)소자와 함께, 바이어 채널(600)을 통한 전류 흐름을 도시한다. PCB(600)는 복수의 비도전 레이어와 그 사이 도전 레이어(예를 들어 신호 레이어, 기준 레이어)를 포함한다. 바이어 채널(600)은 전류 반송 레일(예를 들어, 신호 바이어(604) 및 하나 이상의 기준/리턴 바이어(606))이 경계가 되는 유전매체를 포함한다. 신호 바이어(604)는 PCB(600)의 복수의 도전 및/또는 비도전 레이어를 통해 가로지른다. 제 1 실시예에서, 신호 바이어(604) 및/또는 기준/리턴 바이어(606)는 PCB 레이어를 통해(즉 PCB(600)의 제 1 면 부터 대향측 제 2 면까지) 연장된다. 제 2 실시예에서, 신호 바이어(604) 및/또는 기준/리턴 바이어(606)는 홀이 PCB를 통해 오로지 부분적으로 연장하는(즉 PCB(600)에 대한 레이어의 서브 셋(sub set)을 가로지르는) 블라인드 바이어들이다. 제 3 실시예에서, 신호 바이어(604) 및/또는 기준/리턴 바이어(606)는 쓰루 홀 바이어들이며(즉 PCB 레이어들을 가로질러 연장함), 백 드릴 가공되어, 바이어들의 도전 물질들은 PCB(600) 레이어의 서브셋을 통해서만 오로지 연장한다. 일부 실시예에서, 신호 바이어(604) 및/또는 기준/리턴 바이어(606)들은 둘다 동일한 바이어 타입일 수 있고(즉, 쓰루 홀 바이어, 블라인드 바이어 또는 백 드릴 가공된 바이어 등) 또는 상이한 바이어 타입일 수도 있다(즉, 쓰루 홀 바이어, 블라인드 바이어 및 백 드릴 가공된 바이어 등의 조합).
신호원(607)은 신호 바이어(604)에 신호(예를 들면, 고주파 신호로 5GHz 또는 그 이상)를 삽입 혹은 제공할 수 있다. 전기 신호 전류(608)는 신호원(607)으로부터 신호 바이어(604)를 통해 흐른다. 신호 바이어(604)로부터, 신호 전류(608)는 EOP(601) 소자의 도전체를 통해 흐르고, 관련된 기준/접지 바이어(606)를 통해 신호원(601)으로 되돌아 간다. 일 실시예에서, EOP 소자(601)는 신호에 대한 오로지 작은 에너지 손실로 전류 방향을 변화시키는 소자(예를 들어, 낮은 임피던스 저항기)로 부분적으로 실현된다. 예를 들어, EOP 소자(601)는 전류(508)가 신호 바이어(604)로부터 EOP소자(601)를 통해 기준/리턴 바이어(606)로 전환되도록 한다. 본 명세서에 도시된 바와 같이, 신호 전류(608,608',608'')는 신호 바이어(604)로부터, EOP소자(601)를 가로질러, 기준/리턴 바이어(606)로 흐른다. EOP 소자(601)는 신호 전류(608)가 EOP소자(601) 아래 레이어에 있는 바이어의 부분으로 흐르는 것을 방지한다.
신호 바이어(604)를 통하는 신호 전류(608)는 입사 전자기파(612)를 유도하고, 동시에 기준/리턴/접지 바이어(606)를 통하는 신호 전류(608'')는 반사 전자기파(614)를 유도한다. 반사 전자기파(614)에 대한 제어 뿐만 아니라 흡수 및 방산에 의해, 전자기파(612 및/또는 614'')는 실질적으로 배제되거나 삭제되어, 입사 전자기파(612)를 간섭한다(삭제한다). 전자기파(612, 614)는 바이어 배럴에서 소스 전류(608)에 의해 여기되고, 바이어 배럴들(604,606) 사이에 유전 매체에 전파되고, 전자-광 수동(EOP) 소자(601)를 이용하여 반사된다.
일 특징에 따르면, 전자기파의 반사는 구체적으로 신호 손실을 줄이고 및/또는 주파수 대역에서 감쇠 노치를 최소화하거나 피하도록 설계된다. EPO 소자(601)는 전류 레일/바이어 배럴(604,606) 에서 최소한의 신호 손실로 전류 방향을 변경하여, 입사 전자기파(612)가 하부 바이어 부분(611)으로 전파되는 것을 방지할 뿐만 아니라, 하부 바이어 부분(611)에서 전자기파의 여기/유도를 방지하는 전기적 해결책을 제공하도록 설계된다. 상기 방식에서, EOP 소자(601)는 신호 레이어(609) 아래 레이어에서 유전 물질에서 전자기파의 새로운 부분을 억제한다.
EPO 소자(601)는 또한, EOP 소자(601)가 바이어 채널에 존재하는 전자기파를 반사하여, 후진(반사) 전자기파(614)로 전진(입사) 전자기파(604) 사이에 양의(보강) 간섭 혹은 음의(상쇄) 간섭을 달성하도록 바이어 쌍(604, 606)의 길이를 따라 위치 혹은 포지션을 선택함으로써, 광학적 해결책을 제공하도록 배치된다. 일 실시예에서, 보강 간섭은 전체 신호 강도를 증가시키고 고주파수에서 유전 및 구리 손실을 보상하고, 및/또는 바람직하지 않은 주파수 노치를 억제하기 위해 사용된다. 또다른 예에서, 상쇄간섭이 사용되어, 예를 들어, 전송 링크 및/또는 바이어 채널에 대한 주파수 응답에서 특정 주파수 대역에서 글리치(glitch) 또는 스파이크(spike)를 감쇠시키는데 사용된다.
전기적 그리고 광학적 특성으로 인해, EOP 소자(601)는 전기 및 광학 도메인에서 일제히 및/또는 겸임하여 전송 대역을 증가시키고, 백 드릴 가공 필요없이 전류 경로(바이어 단면만 아니라)의 임피던스 특성을 제어하도록 동작한다. 일부 실시예에서, EOP소자(601)는 PCB에서 고주파 신호(예를 들어, 5GHz 및 그 이상)에 대한 전기 경로상에 구현될 수 있다. 전기 도메인 및 광학 도메인 양측에서 신호를 특성화하여, 5-7 GHz 근방에서, 전기 신호 응답 손실(a)로부터 전기 및 전자기 신호 손실 응답(b)까지 전송 경로를 따라 신호 동작이 관찰되었다. 5-7 GHz 경계 이상에서, 전자기 동작(예를 들어 광학적 동작과 동일)은 주파수가 증가하면서 더욱 확연해지기 시작한다.
도 7a는 제 1 실시예를 따르는 전자 광 소자 구조의 측면도를 도시한다. 도 7b는 도 7a의 전자 광 수동 구조의 상면도를 도시한다. 전자-광 수동 구조(700)는 전류 반송 레일(바이어 배럴)쌍 사이에서 연장하는 EOP 소자(702)를 포함한다. 전류 레일은 신호 바이어(704) 및 기준/리턴 바이어(706)를 포함한다. 일 실시예에서, EOP 소자(702)는 신호 손실을 최소화 하는데 필요한 조건을 충족하는 주지의 물질로 구현될 수 있고, 인쇄 회로 기판의 전체 두께에 영향을 미치지 않고 구조내에서 구현될 수 있다. 도체 식각 라미네이트(708)는 EOP 소자(702)를 둘러싸고, 도체 레이어(710)는 도체 식각 라미네이트(708)를 둘러싼다. 도전 레이어(710)는 전자-광 수동 구조(700)가 내장된 PCB 내의 도전 레이어의 일부분일 수 있다.
도 7a 내지 7b는 하나의 신호 바이어 및 하나의 기준/리턴 바이어를 포함하는 단순화된 EOP 구조를 도시한다. 그러나, 타 실시예는 복수의 신호 바이어들과 복수의 기준/리턴 바이어들을 포함할 수 있음을 알 수 있다.
EOP 소자(702)의 형상(즉, 사이즈나 영역)과 신호원에 대한 EOP 소자의 거리 또는 위치는, 신호 손실을 줄이고 원하는 주파수 응답을 위해 구체적으로 선택될 수 있다. 본 실시예에서, EOP소자(702)의 길이 및/또는 폭은 구체적으로, 신호 손실을 줄이면서 입사 전자기파를 반사하도록 선택된다. EOP 소자의 형상 및/또는 위치는 동작하는 주파수 대역, 커넥터 핀 필드 특성, 바이어 특성(예를 들어, 바이어 직경, 바이어 길이, 바이어들간 분리 등), PCB 특성(예를 들어 라미네이트 계수, 레이어 두께, PCB 디자인 등)에 의존한다. 일 접근 방식에서, EOP 형상, 거리, 위치 또는 변위는, 예를 들어 컴퓨터 시뮬레이션 테크놀로지(Computer Simulation Technology, CTS) 마이크로 웨이브 스튜디오(Micro Wave Studio®) 또는 다른 모델링/시뮬레이션 소프트웨어를 이용한 특정 PCB 전기 및/또는 전자기 응답의 3차원 모델/시뮬레이션을 획득하여 알 수 있다.
본 명세서의 일부 실시예가 단일 신호 바이어 및 단일 기준 바이어를 도시하나, 복수의 신호 바이어 및 복수의 기준 바이어가 존재할 수 있음을 알 수 있다. 신호 바이어에 대한 기준 바이어의 수 및/또는 포지션, 바이어 및 하나 이상의 기준 바이어 사이에서 EOP 소자의 형상, 크기, 포지션 및/또는 위치는 신호 바이어에 대한 전자기 전파에 의존할 것이다. 상기 전자기파 전파는 신호 바이어들의 각 타입 및/또는 배치에 대해 시뮬레이션 또는 모델링 되며, 바이어 직경, PCB 도전 레이어 및 비도전 레이어 특성, 신호 주파수 등 여러가지 요인에 의존한다. 즉, 특정 신호 바이어에 대한 전자기파 전파는 사용될 기준 바이어의 수, 신호 바이어 및 하나 이상의 기준 바이어 사이 EOP 소자의 포지션 및/또는 위치, 크기 그리고 바이어의 포지션을 알려준다.
도 7c는 전자기파가 전파하는 영역(758a-758d)에 배치된 복수의 기준/접지 바이어(756a-756j)와 차동 신호 바이어 쌍(752,754)의 일 실시예를 도시한다. 영역(758a-758d)이 확인되면, 기준 바이어(756a-756j)가 상기 영역에 위치하여 배치된다. EOP 소자(760a-760d)의 크기 및 위치는 또한 차동 바이어 쌍 (752,754)의 전자기 전파 특성에 의존한다. 본 실시예에서, 양의 신호 바이어(754)는 전자기 전파 영역(758a, 758b)에 위치한 두 개의 EOP 소자(760a, 760b)를 구비한다. 기준 바이어(756a-756j)의 위치는 실제로 바이어(752,754)에 더 근접하고, 설명을 위해 더 떨어진 상태로 도시되었다.
도 8은 바이어 채널에 내장된 EOP 소자를 구비한 전송선에 대한 S21 감쇠 패턴 응답(802)을 도시한다. 도시된 바와 같이, 바이어 채널 내에 EOP 소자를 내장하면, 제 1 차 고조파에서 간섭 노치를 제거하고, 제 3 차 고조파에서 간섭 및 감쇠 노치를 제거한다. 즉, 도 2 내지 도 4에서 제 3 차 고조파에 대한 손실이 40dB에 가까운 반면, 주파수 노치(804)는, 대략 27dB 손실 또는 감쇠를 도시한다. 또한, 도 2 내지 도 4에 도시된 백 드릴 가공된 바이어 및 개방 단부 도금 쓰루 홀 바이어에 대한 S21 응답에 비교되는 바와 같이, 신호 삽입 손실이 제 3 차 고조파의 중요 영역에서 대략 20dB로 상당히 감소될 수 있다. 일 실시예에서, EOP 소자는 거울로 동작하여 양의 방식으로 전진 전자기파를 반사하여 목표가 되는 멀티 GHz 주파수 영역 혹은 대역으로 유전 및 구리 손실에 대해 보상을 제공한다.
(EOP 소자 없는 시뮬레이션 모델)
도 9는 공기-라미네이트-공기 매체를 통한 전자기파 전파 시뮬레이션을 도시한다. 본 명세서에 기술된 반사 및 보상 현상을 더 확실히 이해하기 위해, 본 시뮬레이션은, EOP 소자를 사용하지 않고 바이어 채널에서 전자기파 전파를 매칭하는 공기-라미네이트-공기 매체(900, 예를 들어 공기-메그트론 6-공기 매체)를 통한 전자기파(901)의 전파를 모델링한다. 상기 예비 구조의 전자기 시뮬레이션은 실제 도금 쓰루 홀 및 백 드릴 가공된 바이어에 대한 이상적인 케이스/상위 측정을 도시한다. 본 실시예에서, 시뮬레이션(900)은 공기 매체 쌍(904,906) 사이에서 메그트론 6 라미네이트(902)를 포함한다. 제 1 및 제 2 평면(908,910)은, 경계(O1, O3)가 전자기 경계의 상측을 지시하고 경계(O2,O4)가 동일한 전자기 경계의 바닥측을 지시하는 상이한 전파 매체 사이에 위치한 극소의 전자기 경계를 도시한다. 예를 들어, 경계(O1)은 제 1 공기 매체(908)와 함께 전자기 경계의 상측을 도시한다.
도 10은 도 9에 도시된 바와 같은 EOP 소자가 없는 바이어 채널의 시뮬레이션 결과를 도시한다. 시뮬레이션은 도 9의 O1 경계에서 주파수 대비 입사파, 후진파 및 전체 전자기장의 진폭을 도시한다. 도시된 바와 같이, 크고 확고한 노치(1006)는 전체 전자기장 플롯(1004)의 중심에 존재한다. 노치(1006)은 주파수 대비 크기에서 5배까지 변화하는 메그트론 6 표면의 상부에서 50%까지의 반사 결과이다.
(EOP 소자를 구비한 시뮬레이션 모델)
도 11은 빌트인/내장 EOP 소자를 구비한 공기-라미네이트-공기 매체를 통해 전자기파를 전파하는 시뮬레이션을 도시한다. 시뮬레이션 모델은, 예를 들어 도 6에 도시된 바와 같이 구현된 EOP 소자와 함께 바이어 채널에서 전자기파(1101) 전파를 매칭하는 공기-메그트론 6-니켈크롬-메그트론 6-공기 매체를 포함한다. 더 구체적으로, 시뮬레이션 모델(1100)은 제 1 공기 매체(1102), 제 1 공기 매체(1102) 저면 위 제 1 메그트론 6 라미네이트(1104),제 1 메그트론 6 라미네이트(1104) 저면에서 EOP 소자(1006), EOP 소자(1006) 저면 위 제 2 메그트론 6 슬랩(1108) 및 제 2 메그트론 6 라미네이트(1108) 저면 위 제 2 공기 매체(1110)를 포함한다. 일 실시예에서, EOP 소자(1106)는 예를 들어, 니켈 크롬(NiCr) 레이어일 수 있다. 그러나, EOP 소자(1106)는 설정된 전기 특성, 예를 들어 신호 손실을 최소하하는 낮은 임피던스와 같은 특성을 충족하는 주지의 재료로 실현될 수 있다. 예를 들어, 0.05 ohms에서 1 ohm의 임피던스가 제 1 예로, 1 ohm에서 5 ohms의 임피던스가 타 예로, 5 ohms에서 100 ohms이 다른 경우에 사용될 수 있다.
도 11에 도시된 바와 같이, 경계 O2는 제 1 공기 매체(1002) 및 제 1 메그트론 6 슬랩 (1104)사이의 전자기 경계의 저면을 가리키고, 메그트론 6 매체에 속한다. 경계 O3은 제 1 메그트론 6 라미네이트(1104)와 EOP 소자(1106, 니켈/크롬 레이어/라미네이트)사이 전자기 경계의 상면측을 가리키며 메그트론 6 매체에 속한다. 경계 O4는 제 1 메그트론 6 라미네이트(1104) 및 EOP 소자(1106, 니켈크롬 라미네이트) 사이에 전자기 경계의 저면측을 가리키고, 니켈크롬 매체에 속한다. 경계 O5는 EOP(1006, 니켈크롬 라미네이트) 및 제 2 메그트론 6 라미네이트(1008) 사이의 전자기 경계의 상면측을 가리키고, 니켈 크롬 매체에 속한다.
도 11에서 경계들(O1-O8)은 전자기장이 측정되는 평면을 가리킨다. 시뮬레이션 데이터는 주파수 함수로 전기장의 강도를 도시한다. 리시버는 전진하는/입사 전자기파(1101) 및 후진하는/반사 전자기파(1103)의 합인 전체 전자기장만을 알게 된다.
도 12는 EOP소자를 구비한 바이어 채널의 시뮬레이션을 도시한다. 시뮬레이션은 도 11의 O1 경계면에서 주파수 대 입사파, 후진파 및 전체 전자기장의 진폭을 도시한다. 도시된 바와 같이, EOP 소자(니켈크롬 레이어)의 존재는, 주파수 대비 전체 전자기장(1204)의 증가 뿐만 아니라 주파수 대비 반사 진폭의 작은 기울기로, 70%까지의 큰 반사(후진파, 1202)를 야기한다. 이와 같이, EOP 소자는 전진파(1200) 및 반사/후진파(1202)의 양의 간섭의 결과, 거울과 같은 역할을 하여 전체 전자기장을 증가시킨다. 또한 동시에, 상기 현상은 도 8에 도시된 제 3 차 고조파의 주요 영역에서 S21 응답이 20dB까지 증가한 것을 설명한다.
도 13은, 도 9의 경계들에 대해 15%까지 감쇠만으로 투명 매체로서 EOP 소자 없는 구조를 통해 전자기장이 전파하는 것을 보여주는 그래프를 도시한다. 도 14는 내장된 EOP 소자를 구비하는 구조에 있어서, 도 11에서 경계들에 대해 전자기장이 1GHz에서 입사장의 40%만으로 시작하여 15 GHz에서 0.05%까지 급격하게 하락하는 것을 보여주는 그래프를 도시한다. 이것은 높은 주파수에서는 EOP 소자의 광특성이 전기적 효과보다 지배적이며, PCB에서 고대역전송에 대해 상당한 개선을 제공할 수 있음을 보여준다. 도 9에 도시된 공기-메그트론 6-공기구조가 도금 쓰루 홀 바이어 또는 백 드릴 가공된 바이어를 매칭하기 때문에, 도 13은 또한 두가지 타입 바이어가 강력하게 방사하여 인접 PCB에서의 노이즈와 섀시의 금속 부분에서 미주 전류를 유도하여, 전자기 적합성(EMC) 조건을 충족하지 못하는 문제를 야기할 수도 있음을 보여준다.
도 11에 도시된 공기-메그트론 6-니켈 크롬-메그트론 6-공기 구조의 타 측은 내장 EOP 소자를 구비하는 바이어를 매칭한다. 도 14는, 거울 역할을 하는 EOP로부터 반사로 인해 출력(즉,방사)이, 1GHz에서 입사장의 40%에서 15GHz에서 0.05%로 급격한 하강하는 것을 보여주는 그래프를 도시한다. 이와 같이, EOP 소자는 노이즈로부터 인접 PCB를, 미주 전류로부터 섀시의 금속부분을 보호하고, EMC 명세를 충족할 수 있는 개선된 환경을 제공한다.
도 15는 안소프트 에이치에프에스에스(Ansoft HFSSTM) 시뮬레이션 소프트웨어를 이용하여, 도금 쓰루 홀 바이어와 함께 전송 링크에서 트랜스미터에 의해 보여지는 가시적 특성 임피던스에 대한 시뮬레이션 결과를 보여주는 그래프를 도시한다. 도시된 바와 같이, 가시적 특성 임피던스는 1-2GHz의 영역에서 400 Ohms까지 거대한 발진을 가지게 되며, 이것은 ICs I/O 버퍼 조정을 불가능하게 한다.
도 16은 바이어 채널에 내장된 EOP소자를 구비하는 전송 링크에 대한 가시적 특성 임피던스 시뮬레이션을 보여주는 그래프를 도시한다. 도시된 바와 같이, 가시적 특성 임피던스 변동성은 도금 쓰루 홀 바이어의 가시적 특성 임피던스와 비교하여 상당히 감소되고, ICs I/O 트랜스미터 버퍼들을 쉽게 조정할 수 있도록 한다. 또한, Ansoft HFSSTM 시뮬레이션은 리시버 ICs에 대해서도 동일한 양태를 보인다.
도 17은 내장된 전자-광 수동 소자를 구비한 인쇄 회로 기판을 형성하는 방법을 도시한다. PCB 설계는 복수의 도전 및 비도전 레이어, 그리고 적어도 하나의 신호 바이어(1702)를 포함하여 이루어진다. 신호 바이어를 통한 신호에 대한 전자기 전파 특성이 PCB(1704)에 대해 획득된다. 이는 전자기 전파 맵을 확인하기 위해 신호 바이어를 통하는 신호 전류 흐름을 모델링함으로써(예를 들어, 하나 이상의 주파수에서) 수행된다. 하나 이상의 기준 바이어들의 수, 포지션 및/또는 위치는 확인된 전자기 전파 특성(1706)에 기반하여 선택된다. 유사하게, 기준 바이어 및 신호 바이어 간 거리는 확인된 전자기 전파 특성에 의해 결정된다. 다음, 전자-광 소자의 포지션, 크기 및/또는 위치는 전자기 전파 특성에 기반하여 선택되어 입사 전자기파를 인쇄 회로 기판에 다시 반사하고, 양 혹은 음의 전자기 간섭(1708)을 생성하여 제 1 도전 바이어에서 전기 신호를 증강 혹은 약화시킨다.
일 실시예는 인쇄 회로 기판을 제공하며, 복수의 비도전 레이어 및 그 사이 도전 혹은 신호 레이어를 포함한다. 제 1 도전 바이어는 복수의 비도전 및 도전 또는 신호 레이어를 가로지르며 형성된다. 제 2 도전 바이어는 복수의 비도전 및 도전 레이어 또는 신호 레이어르 가로질러 형성되고, 제 2 도전 바이어는 실질적으로 제 1 도전 바이어에 평행하게 위치한다. 전자 광 수동 소자는 또한 제 1 도전 바이어 및 제 2 도전 바이어 사이에서 수직하게 연장되어 형성되며, 전자 광 수동 소자는 인쇄 회로 기판내 제 1 깊이에서 선택된 레이어 내에 매설되고, 상기 제 1 깊이는 입사 전자기파를 인쇄 회로 기판으로 반사시켜, 양 혹은 음의 전자기 간섭을 생성하여 제 1 도전 바이어 내에 전기 신호를 증폭 혹은 감쇠하도록 선택된다.
일 실시예에서, 제 1 도전 바이어는 제 1 레이어에서 제 1 신호 선, 제 2 레이어에서 제 2 신호선과 연결될 수 있으며, 소스 신호는 제 1 신호선으로부터 제 1 도전 바이어로 흐를 수 있다. 제 1 도전 바이어는 제 1 레이어에서 신호원에 연결되고, 제 2 도전 바이어는 제 2 레이어에 연결되고, 신호원으로부터 신호 전류는 제 1 도전 바이어를 거쳐 제 2 도전 바이어로 흐른다.
다양한 실시예에서, 적어도 하나의 제 1 도전 바이어 및 제 2 도전 바이어는, 개방 단부 바이어, 블라인드 바이어 및/또는 백 드릴 가공된 바이어이다.
전자 광 수동 소자는 제 2 도전 바이어를 통해 신호 전류를 다시 보내고, 신호 레이어 아래 전자기파를 추가적으로 여기시키는 것을 방지하기 위해 제 1 도전 바이어의 개방 단부로 신호 전류를 전파하는 것을 방지하는 역할을 한다.
예를 들어, 전자 광 수동 소자가 매설된 깊이는, 입사 전자기파와 음으로 간섭하여 실질적으로 입사 전자기파를 상쇄하는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택된다.
다른 예에서, 전자 광 수동 소자가 매설되는 깊이는, 입사 전자기파와 양으로 간섭하여 입사 전자기파를 증강시키는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택된다.
또 다른 예에서, 전자 광 소자가 매설되는 깊이는, 신호 손실을 줄이는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택된다.
또 다른 예에서, 전자 광 소자가 매설되는 깊이는 전송 경로에 대한 주파수 응답에서 노치를 이동하거나 제거하는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택된다.
전자 광 소자는 제 1 도전 바이어의 직경 및 제 1 도전 바이어의 직경의 두배 사이에서 폭을 가진다.
특정 실시예가 도면을 수반하여 기술되고 설명되었으나, 상기 실시예는 단지 설명을 위한 것이며, 본 발명의 광의의 영역에 대한 제한은 아니며, 본 발명은 기술되고 설명된 특정 구성 및 구조로 제한되지 않으며, 당업자들에 있어서 다양한 변형이 가능하다.

Claims (18)

  1. 인쇄 회로 기판으로서,
    복수의 비도전 레이어와 비도전 레이어 사이에 배치된 도전 혹은 신호 레이어들;
    복수의 비도전 및 도전 혹은 신호 레이어들을 가로지르는 제 1 도전 바이어;
    복수의 비도전 레이어 및 도전 혹은 신호 레이어를 가로지르고, 상기 제 1 도전 바이어에 실질적으로 평행하게 위치하는 제 2 도전 바이어; 및
    상기 제 1 도전 바이어 및 제 2 도전 바이어 사이에서 상기 제 1 도전 바이어 및 제 2 도전 바이어에 수직하게 연장되는 전자 광 수동 소자를 포함하고,
    상기 전자 광 수동 소자는 상기 인쇄 회로 기판에 제 1 깊이에 선택된 레이어 내에 매설되고, 상기 제 1 깊이는 양의 혹은 음의 전자기 간섭을 생성하여 제 1 도전 바이어 내에 전기 신호를 증폭 혹은 감쇠하도록 입사 전자기파를 인쇄 회로 기판으로 반사하기 위해 선택되는,
    인쇄 회로 기판.
  2. 제 1 항에 있어서,
    제 1 도전 바이어는 제 1 레이어에서 제 1 신호선에, 제 2 레이어에서 제 2 신호선에 연결되고, 소스 신호는 상기 제 1 신호 선으로부터 상기 제 1 도전 바이어로 흐르는,
    인쇄 회로 기판.
  3. 제 2 항에 있어서,
    상기 제 1 도전 바이어는, 제 1 레이어에서 신호원에 연결되고, 상기 제 2 도전 바이어는, 제 2 레이어에 연결되고, 신호 전류는 신호원으로부터 제 1 도전 바이어를 통해 제 2 도전 바이어로 흐르는,
    인쇄 회로 기판.
  4. 제 1 항에 있어서,
    제 1 도전 바이어 및 제 2 도전 바이어 중 적어도 하나는, 개방 단부 바이어인
    인쇄 회로 기판.
  5. 제 1 항에 있어서,
    제 1 도전 바이어 및 제 2 도전 바이어 중 적어도 하나는, 백 드릴 가공된 바이어인
    인쇄 회로 기판.
  6. 제 1 항에 있어서,
    제 1 도전 바이어 및 제 2 도전 바이어 중 적어도 하나는, 블라인드 바이어니
    인쇄 회로 기판.
  7. 제 1 항에 있어서,
    상기 전자 광 수동 소자는, 제 2 도전 바이어를 통해 신호 전류를 다시 보내고, 신호 레이어 아래 전자기파가 추가적으로 여기되는 것을 방지하기 위해 제 1 도전 바이어의 개방 단부로 신호 전류가 전파되는 것을 방지하는
    인쇄 회로 기판.
  8. 제 1 항에 있어서,
    전자 광 소자가 매설된 깊이는, 실질적으로 입사 전자기파를 소거하도록 입사 전자기파와 음의 간섭을 하는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택되는,
    인쇄 회로 기판.
  9. 제 1 항에 있어서,
    상기 전자 광 소자가 매설된 깊이는, 입사 전자기파를 증강하도록 입사 전자기파와 양의 간섭을 하는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택되는,
    인쇄 회로 기판.
  10. 제 1 항에 있어서,
    전자 광 소자가 매설된 깊이는, 신호 손실을 줄이는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택되는
    인쇄 회로 기판.
  11. 제 1 항에 있어서,
    전자 광 소자가 매설된 깊이는, 전송 경로에 대한 주파수 응답에서 노치를 이동하거나 제거하는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택되는
    인쇄 회로 기판.
  12. 제 1 항에 있어서,
    전자 광 소자는 제 1 도전 바이어의 직경 및 제 1 도전 바이어 직경의 두배 사이의 폭을 가지는
    인쇄 회로 기판.
  13. 인쇄 회로 기판을 만드는 방법으로서,
    복수의 비도전 레이어 및 비도전 레이어 사이에 도전 혹은 신호 레이어를 형성하는 단계;
    복수의 비도전 및 도전 혹은 신호 레이어들을 가로지르는 제 1 도전 바이어를 형성하는 단계;
    복수의 비도전 레이어 및 도전 혹은 신호 레이어들을 가로지르는 제 2 도전 바이어를 형성하고, 상기 제 2 도전 바이어는 실질적으로 상기 제 1 도전 바이어에 평행하게 위치하는 단계;및
    상기 제 1 도전 바이어 및 상기 제 2 도전 바이어 사이에서, 상기 제 1 도전 바이어 및 상기 제 2 도전 바이어에 수직하게 연장하고, 상기 인쇄 회로 기판에 제 1 깊이에서 선택된 레이어 내에 매설되는, 전자 광 수동 소자를 형성하는 단계;를 포함하고,
    상기 제 1 깊이는, 양 혹은 음의 전자기 간섭을 생성하여, 제 1 도전 바이어에서 전기 신호를 증폭 또는 감쇠하도록, 입사 전자기파를 인쇄 회로 기판에 반사하도록 선택되는,
    인쇄 회로 기판을 만드는 방법.
  14. 제 13 항에 있어서,
    상기 제 1 도전 바이어는 제 1 레이어에 제 1 신호선 및 제 2 레이어에 제 2 신호선에 연결되고, 소스 신호는 제 1 신호선으로부터 제 1 도전 바이어로 흐르는,
    인쇄 회로 기판을 만드는 방법.
  15. 제 13 항에 있어서,
    전자 광 소자가 매설되는 깊이는, 실질적으로 입사 전자기파를 소거하도록 입사 전자기파와 음의 간섭을 하는 반사 전자기파처럼, 입사 전자기파를 반사하도록 선택되는
    인쇄 회로 기판을 만드는 방법.
  16. 제 13 항에 있어서,
    전자 광 소자가 매설되는 깊이는, 입사 전자기파를 증폭하도록 입사 전자기파와 양의 간섭을 하는 반사 전자기파처럼, 입사 전자기파를 반사하도록 선택되는
    인쇄 회로 기판을 만드는 방법.
  17. 제 13 항에 있어서,
    전자 광 소자가 매설되는 깊이는, 신호 손실을 줄이는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택되는
    인쇄 회로 기판을 만드는 방법.
  18. 제 13 항에 있어서,
    전자 광 소자가 매설되는 깊이는, 전송 경로에 대한 주파수 응답에서 노치를 이동하거나 제거하는 반사 전자기파처럼 입사 전자기파를 반사하도록 선택되는
    인쇄 회로 기판을 만드는 방법.



KR1020147015368A 2011-11-09 2012-11-09 고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판 KR102000804B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161557883P 2011-11-09 2011-11-09
US61/557,883 2011-11-09
PCT/US2012/064562 WO2013071197A2 (en) 2011-11-09 2012-11-09 Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission

Publications (2)

Publication Number Publication Date
KR20140097313A true KR20140097313A (ko) 2014-08-06
KR102000804B1 KR102000804B1 (ko) 2019-07-16

Family

ID=48222943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147015368A KR102000804B1 (ko) 2011-11-09 2012-11-09 고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판

Country Status (6)

Country Link
US (1) US9433078B2 (ko)
EP (1) EP2777370A4 (ko)
JP (1) JP6133884B2 (ko)
KR (1) KR102000804B1 (ko)
CN (1) CN104041200B (ko)
WO (1) WO2013071197A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444539A (zh) * 2018-05-03 2019-11-12 三星电子株式会社 半导体封装件

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
US9955568B2 (en) * 2014-01-24 2018-04-24 Dell Products, Lp Structure to dampen barrel resonance of unused portion of printed circuit board via
US10079202B2 (en) * 2014-05-27 2018-09-18 R&D Circuits, Inc. Structure for isolating high speed digital signals in a high density grid array
CN107535044B (zh) 2014-11-21 2019-12-10 安费诺公司 用于高速、高密度电连接器的配套背板
US9571059B2 (en) * 2015-03-28 2017-02-14 Intel Corporation Parallel via to improve the impedance match for embedded common mode filter design
CN109076700B (zh) 2016-03-08 2021-07-30 安费诺公司 用于高速、高密度电连接器的背板占板区
US10201074B2 (en) * 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
TWI619302B (zh) * 2016-05-06 2018-03-21 明泰科技股份有限公司 傳輸線的阻抗匹配架構
CN106102308B (zh) * 2016-06-28 2019-05-10 Oppo广东移动通信有限公司 移动终端的屏蔽支架的接地结构及移动终端
US10122057B2 (en) 2016-09-25 2018-11-06 International Business Machines Corporation Bandwidth increase method for differential passive elements
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
US10917976B1 (en) 2017-07-12 2021-02-09 Juniper Networks, Inc. Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB
US10524351B2 (en) * 2018-01-02 2019-12-31 Qualcomm Incorporated Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
TWI830739B (zh) 2018-06-11 2024-02-01 美商安芬諾股份有限公司 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法
CN108633172B (zh) 2018-08-23 2019-11-26 合肥鑫晟光电科技有限公司 印刷电路板和显示装置
WO2020236794A1 (en) 2019-05-20 2020-11-26 Amphenol Corporation High density, high speed electrical connector
CN110416177B (zh) * 2019-06-25 2021-08-10 苏州浪潮智能科技有限公司 一种内存模组
US11637389B2 (en) 2020-01-27 2023-04-25 Amphenol Corporation Electrical connector with high speed mounting interface
WO2021154823A1 (en) 2020-01-27 2021-08-05 Amphenol Corporation Electrical connector with high speed mounting interface
CN113597100A (zh) * 2021-06-23 2021-11-02 浪潮电子信息产业股份有限公司 一种优化差分过孔阻抗的方法、电路板、设备和存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045889A1 (en) * 2007-08-13 2009-02-19 Force 10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
US20100314163A1 (en) * 2009-06-16 2010-12-16 Nortel Networks Limited Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161086A (en) 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JPH06232562A (ja) * 1993-01-29 1994-08-19 Mitsubishi Electric Corp プリント配線板及びそのプリント配線板の生産方法
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
US6593535B2 (en) 2001-06-26 2003-07-15 Teradyne, Inc. Direct inner layer interconnect for a high speed printed circuit board
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US20050231927A1 (en) * 2004-04-20 2005-10-20 Dell Products L.P. Method, system and apparatus for controlled impedance at transitional plated-through hole via sites using barrel inductance minimization
US7323762B2 (en) * 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
KR100598118B1 (ko) 2005-01-12 2006-07-10 삼성전자주식회사 적층형 인쇄회로기판
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
US7457132B2 (en) * 2005-10-20 2008-11-25 Sanmina-Sci Corporation Via stub termination structures and methods for making same
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
US7449641B2 (en) * 2006-07-24 2008-11-11 Inventec Corporation High-speed signal transmission structure having parallel disposed and serially connected vias
US7375290B1 (en) 2006-10-11 2008-05-20 Young Hoon Kwark Printed circuit board via with radio frequency absorber
US8063316B2 (en) * 2007-06-14 2011-11-22 Flextronics Ap Llc Split wave compensation for open stubs
JP2009111658A (ja) * 2007-10-30 2009-05-21 Kyocera Corp 多層配線基板
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
KR101009152B1 (ko) 2009-06-23 2011-01-18 삼성전기주식회사 인쇄회로기판
CN102056400B (zh) * 2009-10-27 2013-12-11 鸿富锦精密工业（深圳）有限公司 印刷电路板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045889A1 (en) * 2007-08-13 2009-02-19 Force 10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
US20100314163A1 (en) * 2009-06-16 2010-12-16 Nortel Networks Limited Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444539A (zh) * 2018-05-03 2019-11-12 三星电子株式会社 半导体封装件
CN110444539B (zh) * 2018-05-03 2024-03-19 三星电子株式会社 半导体封装件

Also Published As

Publication number Publication date
EP2777370A4 (en) 2015-07-22
KR102000804B1 (ko) 2019-07-16
WO2013071197A2 (en) 2013-05-16
CN104041200B (zh) 2017-07-28
CN104041200A (zh) 2014-09-10
US20130112465A1 (en) 2013-05-09
WO2013071197A3 (en) 2013-07-11
EP2777370A2 (en) 2014-09-17
US9433078B2 (en) 2016-08-30
JP6133884B2 (ja) 2017-05-24
JP2014534642A (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
KR102000804B1 (ko) 고대역 전송을 위한 내장형 전자 광 수동 소자를 구비한 인쇄 회로 기판
US7446624B2 (en) Transmission line and wiring forming method
US7149092B2 (en) Printed circuit board
US7999192B2 (en) Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards
JP5194440B2 (ja) プリント配線基板
US10524351B2 (en) Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
US20090049414A1 (en) Method and system for reducing via stub resonance
US20100182105A1 (en) Impedance-controlled coplanar waveguide system for the three-dimensional distribution of high-bandwidth signals
CA2945623A1 (en) Device and method for transmitting differential data signals
US20140022030A1 (en) Signal transmission circuit and signal transmission cell thereof
EP1568099B1 (en) A circuit that taps a differential signal
Azhagumurugan et al. Far-end crosstalk suppression using complementary split-ring resonators in printed circuit boards
Shiue et al. Significant reduction of common-mode noise in weakly coupled differential serpentine delay microstrip lines using different-layer-routing-turned traces
Yokesh et al. Defected microstrip structure-based near-end and far-end crosstalk mitigation in high-speed PCBs for mixed signals
Hwang et al. Bandwidth improvement technique for an edge mount SMA launch structure in multilayer boards
Chada et al. Crosstalk Impact of Periodic-Coupled Routing on Eye Opening of High-Speed Links in PCBs
Modi et al. Resonant-plane common-mode filter in differential lines
JP7500131B2 (ja) シャシ構造およびポート間アイソレーション抑制方法
Alshargabi et al. High speed PCB & spiral with patch EBG planar integration for EMI reduction
Le Signal Integrity Optimization of RF/Microwave Transmission Lines in Multilayer PCBs
Azhagumurugan FEXT Analysis and its Mitigation Using Double-slit Complementary Split-Ring Resonators
Kasuga et al. Transmission characteristics and radiated noise of the parallel transmission lines with angled pattern
Choi et al. Rounded-Corner Aperture Shape of the Meshed Ground Planes to Improve Signal Integrity for High Speed Signals
Lee et al. Coupling enhanced meandered split power/ground plane for the reduction of radiated emission
Salil et al. A new frequency selective crystal power substrate with broad band suppression of power/ground plane noise on high speed circuits

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant