CN104041200B - 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板 - Google Patents

具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板 Download PDF

Info

Publication number
CN104041200B
CN104041200B CN201280066454.8A CN201280066454A CN104041200B CN 104041200 B CN104041200 B CN 104041200B CN 201280066454 A CN201280066454 A CN 201280066454A CN 104041200 B CN104041200 B CN 104041200B
Authority
CN
China
Prior art keywords
conductive via
conductive
electromagnetic wave
pcb
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280066454.8A
Other languages
English (en)
Other versions
CN104041200A (zh
Inventor
V·杜凡恩克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sang Meter Na Co
Original Assignee
Sang Meter Na Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sang Meter Na Co filed Critical Sang Meter Na Co
Publication of CN104041200A publication Critical patent/CN104041200A/zh
Application granted granted Critical
Publication of CN104041200B publication Critical patent/CN104041200B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

提供了一种印刷电路板(PCB)，该印刷电路板包括之间具有导电或信号层的多个非导电层。该PCB包括穿过多个非导电层和导电或信号层的第一导电过孔以及穿过多个非导电层和导电或信号层的第二导电过孔，第二导电过孔与第一导电过孔基本平行地定位。还提供了一种嵌入式电光无源元件，其垂直于第一导电过孔与第二导电过孔并且在第一导电过孔与第二导电过孔之间延伸。嵌入的电光无源元件位于印刷电路板中的第一深度处的选择的层内，其中，这样的第一深度被选择成将入射电磁波反射回印刷电路板中以通过产生正或负电磁干扰来增强或减少第一导电过孔中的电信号。

Description

具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板
优先权的要求
本专利申请要求2011年11月9日提交的美国临时申请No.61/557,883的优先权，在此通过引用的方式将其明确并入本文中。
技术领域
各种特征涉及多层印刷电路板，并且更具体地，涉及使用嵌入式电光无源元件来降低电磁干扰，改进信号损失，并且将感兴趣频带处的频率响应陷波(notch)调整、去除或最小化。
背景技术
印刷电路板(PCB)中的高速信号传输在PCB的各种组件(诸如电镀通孔或过孔、信号迹线以及开放传播介质)之间具有固有的阻抗失配。阻抗失配对在诸如外围组件互连高速(PCI-Ex)、Gen3、电气和电子工程师协会(IEEE)802.3ba以及光学互连论坛(OIF)公共电接口(CEI)25G长距离(LR)标准的高数据速率(即每秒8至25+吉比特)协议中获得较低损失和平坦数据传输造成显著障碍。这些设计中的一些需要具有用来在PCB的各种层之间路由信号的长过孔的很多层和相对厚的PCB构造。这些过孔由于对互连过孔的未用部分回到信号线上的大电磁反射而产生显著的不期望的干扰。通常，为了防止这种不期望的干扰发生，过孔的未用短截线被反钻直到靠近信号层。
图1图示了具有位于PCB内的末端开路的短截线(open-ended stub)的过孔通道。PCB102可以包括在之间具有导电层106(例如，参考/接地层和/或信号层)的多个非导电层104(例如，介电层)。一对末端开路的过孔(open-ended via)108和110可以穿过多个PCB层。所述一对末端开路的过孔可以包括信号过孔108和参考/接地过孔110。信号过孔108可以被耦接到第一信号迹线103(PCB102的顶面上)和信号层106上的第二信号迹线。参考/接地过孔110可以被耦接到参考/接地层107。
过孔通道100主要包括以载流轨(过孔管108和110)为界的介电介质。过孔通道110是跨越PCB102的厚度的区，其主要由PCB102的非导电层(例如，介电材料)组成但是也包括薄信号层和/或导电层(例如，典型地薄或箔信号层和/或导电层)。载流轨可以包括信号过孔108和参考/返回过孔110。流经信号过孔108和参考/返回过孔110的源电流120、120’及120”可以为例如由流经过孔108和110的源信号105(例如，高频信号，诸如5GHz信号至25GHz或更高)产生的电磁波提供准横电磁(TEM)传播模式。大部分信号能量在介电介质内部(例如，跨越在过孔108与110之间的PCB非导电、信号以及导电层的厚度)并且通过使信号过孔与接地/参考层和其它信号层隔离的间隙(外焊盘)传播。虽然图1图示了具有一个参考/接地过孔110的简化情况，但是其它设计还可以包括多个参考/接地过孔。
前向电磁波112的一个负效应是它被以非受控方式反射离开末端开路的过孔短截线，包括从信号过孔108的端点116消散/传导离开和/或反射回到PCB102中，这对信号105造成干扰。例如，在典型的非受控反射中，总的信号可以例如在一次和三次谐波的临界区域中被减少多达20dB。传输线介电介质(例如，过孔通道100)以及导电过孔108和110例如可能在多GHz频带中具有显著损失，结果当附加的损失使用太多的信号噪声预算时，使用附加的吸收和耗散技术是不实际的。
图2图示了具有末端开路的电镀通孔过孔的传输线的典型S21衰减模式202。如图所示，在一次和三次谐波处，对于PCI Ex、Gen3以及IEEE802.3ba标准而言，显著的干扰陷波204和206存在于临界频率处(例如，在4.0与5.0GHz之间和在12.0与15.0GHz之间)。靠近一次谐波的深的陷波204主要是由于末端开路的过孔短截线反射所导致的。第二深的陷波206位于靠近三次谐波的区域中，在这些较高频率处具有由于较高的介电和铜损失而导致附加的衰减效应。
防止这种不期望的干扰(例如，在特定频率处的陷波)发生的当前方法是反钻过孔。图3图示了图1的过孔通道，其中过孔在PCB内已被反钻。然而，这是不满意的解决方案。
图4图示了针对具有与图3类似的传输线结构的S21衰减图样402，其中成对过孔的短截线被反钻。反钻涉及通过对过孔进行钻孔使得导电镀层被去除而去除过孔的未用部分。尽管过孔反钻去除了一次谐波的区域中的陷波(由反射的电磁波造成)，但是它还在靠近三次谐波的区域产生了新的且更有害的陷波304。陷波304的位置可 以至少部分地取决于PCB层压件电特性和物理PCB设计属性。经反钻的过孔沿着频率轴将干扰陷波重新定位到三次谐波的临界区中。尽管经反钻的过孔因为未用过孔段被去除而在较低频率处具有传输带宽改进的正效应，但是这种改进在较高频率处是有限的，或者可以实际上将干扰陷波移到较高频率。
因此，需要降低由于过孔的使用而导致的不期望的干扰陷波的更有效方式。目前存在用来解决这个问题的两种一般方法。第一种方法包括将一些端接元件放置在末端开路的过孔(电路)短截线上。第二种方法包括使用嵌入在普通PCB结构中的光丙烯酸波导来增加带宽并且避免反钻过孔。这两者接近方法。
第一种现有技术方法存在于美国专利号5,161,086、6,593,535以及7,457,132中。在这种方法中，入射电磁波的吸收和耗散通过使用端接元件来实现。然而，随着数据速率的增加，在PCB的非导电层(例如，介电材料)和导电/信号层中的损失也大大地增加，从而显著地限制了PCB传输线的带宽和长度。因此，当附加的损失使用太多的信号噪声预算时，这种方法对于使用附加的吸收和耗散技术而言是不实际的。
在第二种现有技术方法中，丙烯酸波导可被嵌入或包括在PCB中，但这是相对昂贵的并且受困于诸如底板、具有子卡的中间板的光学连接的未解决的问题。另外，这种方法需要具有数千倍的频率缩放的电光转换和光转换接口/耦合器。实现这种方法的相对高的成本和能量消耗使这种方法变得不适用。
因此，存在对于解决现有技术的缺点同时改进在层压铜PCB的过孔结构内的信号传播的解决方案的需要。
发明内容
提供了一种包括之间具有导电或信号层的多个非导电层的印刷电路板(PCB)。所述PCB包括穿过多个非导电和导电或信号层的第一导电过孔以及穿过多个非导电层和导电或信号层的第二导电过孔，第二导电过孔与第一导电过孔基本平行地设置。还提供了一种嵌入式电光无源元件，该元件在第一导电过孔与第二导电过孔之间垂直于第一导电过孔与第二导电过孔延伸。所嵌入的电光无源元件位于在印刷电路板中第一深度处的被选择的层内，其中，该第一深度被选择成将入射的电磁波反射回印刷电路板中以通过产生正或负电磁干扰来增强或减少第一导电过孔中的电信号。
附图说明
图1图示了具有位于PCB内的末端开路的短截线的过孔通道。
图2图示了具有末端开路电镀通孔过孔的传输线的典型的S21衰减模式。
图3图示了其中过孔在PCB内被反钻的图1的过孔通道。
图4图示了与图3类似的具有反钻的成对过孔的短截线的传输线结构的S21衰减模式。
图5图示了当PCB中未使用EOP元件或组件时过孔通道中的电流流动。
图6图示了通过具有末端开路的短截线的过孔通道600的电流的流动，其中沿着过孔对之间的选择位置耦合有EOP元件601。
图7A图示了根据一个实施方式的电光无源(EOP)结构的侧视图。
图7B图示了图7A的电光无源结构的顶视图。
图7C图示了具有布置在电磁波传播的区域中的多个参考/接地过孔的差分信号过孔对的一个示例。
图8图示了过孔通道中嵌入有电光无源(EOP)元件的传输线的S21衰减模式响应。
图9图示了电磁波通过空气-层压件-空气介质的传播的仿真。
图10图示了如图9中所示出的没有EOP元件的过孔通道的仿真结果。
图11图示了电磁波通过具有内置/嵌入式EOP元件的空气-层压件-空气介质的传播的仿真。
图12图示了具有EOP元件的过孔通道的仿真。
图13图示了示出电磁场通过作为仅对于图9中的边界具有多达15％衰减的透明媒体的没有EOP元件的结构来传播的图表。
图14图示了示出对于具有嵌入式EOP元件的结构而言电磁场从在1GHz处入射场的仅40％开始并且对于图11中的边界在15GHz处大大地下降至0.05％的图表。
图15图示了示出使用仿真软件由具有电镀通孔过孔的传输线中的发送器看到的可见特性阻抗的仿真结果的图表。
图16图示了示出过孔通道中嵌入有EOP元件的传输线的可见特性阻抗的仿真的图表。
图17图示了形成具有嵌入式电光无源元件的印刷电路板的方法。
具体实施方式
在以下具体实施方式中，许多特定细节被阐述以便提供对实施方式的透彻理解。然而，本领域的普通技术人员将理解，可以在没有这些特定细节的情况下实践实施方式。例如，可以不详细地示出众所周知的操作、结构以及技术以便不使实施方式混淆。
综述
根据一个方面，电光无源(EOP)元件被引入作为在电域和光域中同时工作的组件/器件。电光无源(EOP)元件可以在电域中作为电元件操作以将在信号过孔中流动的信号电流重定向到参考/接地过孔并且防止信号层之下的电磁波的进一步激发。EOP元件还可以在光域中作为反射镜操作以便以预定义方式反射入射的电磁波以在信号迹线被连接的过孔通道的指定点上为总的电磁场提供正干扰或负干扰。
根据一个特征，EOP元件沿过孔对的定位被具体地选择成实现期望的正(建设性)或负(破坏性)干扰。也就是说，EOP元件沿着过孔通道的定位不是随机的或者被沿着PCB的厚度任意地定位。相反，EOP元件的定位或距离(例如，特定信号层)可以被例如选择成提供电磁矢量(例如，入射电磁波和反射电磁波)的几何和的期望值和/或方向以实现特定的正或负电磁干扰。
没有电光无源元件的过孔通道电流流动
图5图示了当PCB500中未使用EOP元件或组件时过孔通道502中的电流流动。PCB500可以包括多个非导电层，所述多个非导电层之间具有导电层(例如，信号层、参考层)。电流508可以从信号源507开始流动，通过信号过孔504、信号过孔504的末端开路的短截线，并且接着通过过孔通道电介质516作为位移电流522继续流动，然后通过参考/接地过孔506作为参考/接地电流509返回到信号源507。如可以在这里了解的那样，入射电磁波512由信号电流508来引发。入射电磁波512可以传播超过PCB500的末端和/或可以造成反射电磁波514。入射电磁波512和/或反射电磁波514可以造成可导致信号损失和/或频率陷波的不必要的干扰。
具有电光无源元件的过孔通道电流流动
图6图示了通过具有末端开路的短截线的过孔通道600的电流的流动，其中沿着过孔对之间的选择位置耦合有EOP元件601。PCB600可以包括多个非导电层，所述多个非导电层之间具有导电层(例如，信号层、参考层)。过孔通道600包括以载流轨(例如，信号过孔604和一个或多个参考/返回过孔606)为界的介电介质。信号过孔604可以穿过PCB 600的多个导电和/或非导电层。在第一实施方式中，信号过孔604和/或参考/返回过孔606可以贯穿PCB的多个层(例如，从PCB 600的第一表面到相对的第二表面)。在第二实施方式中，信号过孔604和/或参考/返回过孔606可以是其中孔仅部分地贯穿PCB(例如，跨越PCB 600的各层的子集)的盲过孔。在第三实施方式中，信号过孔604和/或参考/返回过孔606可以是通孔过孔(例如，跨越PCB的多个层延伸)但被反钻使得该过孔的导电材料仅贯穿PCB 600的各层的子集)。注意，在一些实施方式中，信号过孔604和/或参考/返回过孔606两者都可以具有相同的过孔类型(例如，通孔过孔、盲过孔或反钻的过孔等)，或者它们可以具有不同的过孔类型(例如，通孔过孔、盲过孔以及反钻的过孔等的组合)。
信号源607可以将信号(例如，高频信号(例如，5GHz或更高))插入到或提供给信号过孔604。电信号电流608从信号源607开始通过信号过孔604流动。从信号过孔604，信号电流608然后流经EOP元件601的导电体并且通过它关联的参考/接地过孔606返回到信号源607。在一个实施方式中，EOP元件601可以被部分地实现为仅以对于信号而言小的能量损失来改变电流的方向的元件(例如，低阻抗电阻器)。例如，EOP元件601使电流508从信号过孔604转向通过EOP元件601而到达参考/返回过孔606。如在这里所图示的那样，信号电流608、608’以及608”从信号过孔604穿过EOP元件601流动到参考/返回过孔606。EOP元件601因此防止这样的信号电流608流动到所述多个层中位于EOP元件601下方的过孔部分。
通过信号过孔604的信号电流608引起入射电磁波612，同时通过参考/返回/接地过孔606的信号电流608”引起反射电磁波614。电磁波612和/或614可以通过吸收和耗散以及通过控制反射电磁波614使得它干扰(例如，抵消)入射电磁波612而被基本上被排除或消除。电磁波612和614被过孔管中的源电流608激发并且在过孔管604与606之间的介电介质中传播并且通过电光无源(EOP)元件601的使用而被反射。
根据一个特征，电磁波的反射被具体地设计成降低信号损失和/或最小化或者避免频带内的衰减陷波。EOP元件601可以被设计成通过以最小信号损失改变电流轨/过孔管604和606中的电流的方向来提供电气解决方案，以防止在下部的过孔部分611中激发/引发电磁波并防止入射电磁波612传播到下部的过孔部分611中。以这种 方式，EOP元件601抑制了信号层609下方的层中的介电材料中的电磁波的新的部分。
EOP元件601还被布置成通过选择沿着过孔对604和606的长度的定位或位置而使得EOP元件601在过孔通道中反射现有的电磁波以便实现前向行进(入射)电磁波604与反向行进(反射的)电磁波614之间的正(建设性)干扰或负(破坏性)干扰。在一个示例中，建设性的干扰被用来增加总的信号强度并且补偿在较高频率下的介电和铜损失和/或抑制不期望的频率陷波。在另一示例中，破坏性的干扰例如被用来在对传输链路和/或过孔通道的频率响应中使在特定频带处的低频干扰或尖峰衰减。
由于这些电和光学特性，EOP元件601在电域和光域中同时地和/或同时操作以在无需反钻的情况下增加传输带宽、控制电流通路(不只是过孔段)的特性阻抗。在一些实现中，EOP元件601可以被实现在PCB中的用于高频信号(例如，5GHz和更高)的电通路上。通过在电域和光域两者中表征信号，人们已经观察到在5-7GHz附近的沿着从(a)电信号响应损失到(b)电和电磁信号损失响应的传输通路的信号行为。在这个5-7GHz边界之上，电磁行为(例如，与光学行为相同)随着频率增加而开始越来越显著。
图7A图示了根据一个实施方式的电光无源(EOP)结构的侧视图。图7B图示了图7A的电光无源结构的顶视图。电光无源结构700可以包括在一对载流轨(过孔管)之间延伸的EOP元件702。电流轨可以包括信号过孔704和参考/返回过孔706。在一个实施方式中，EOP元件702可以用满足最小化信号损失的期望要求的任何已知材料来实现，并且能够在不影响印刷电路板的总体厚度被实现在该结构内。导体蚀刻的层压件708可以围绕EOP元件702，并且导电层710可以围绕导体蚀刻的层压件708。导电层710可以是电光无源结构700被嵌入的PCB内的导电层的一部分。
图7A和7B图示了包括一个信号过孔和一个参考/返回过孔的简化的EOP结构。然而，应该理解，其它实施方式可以包括多个信号过孔和多个参考/返回过孔。
EOP元件702的形状(例如，尺寸或面积)和EOP元件相对于信号源的距离和定位被具体地选择成最小化信号损失和期望的频率响应。在这个示例中，EOP元件702的长度和/或宽度可以被具体地选择成反射入射电磁波同时还将信号损失减到最小。EOP元件的形状和/或定位可以取决于操作频带、连接器引脚场特性、过孔特性(例如，过孔直径、过孔长度、过孔之间的间隔等)、PCB特性(例如，分层系数、层厚度、PCB设计等)。在一种方法中，EOP形状、距离、定位或位置可以通过使用例如计算机仿真技术(CTS)Microwave或其它建模/仿真软件来获得特定PCB电和/或电磁响应的三维模型/仿真来确定。
虽然本文中的一些示例图示了单个信号过孔和单个参考过孔，但是应该理解的是，可以存在多个信号过孔和多个参考过孔。参考过孔相对于信号过孔的数量和/或位置以及过孔与一个或多个参考过孔之间的EOP元件的形状、尺寸、位置和/或定位将取决于信号过孔的电磁传播。可以针对每个类型或布置的信号过孔来对这样的电磁波传播进行仿真和/或建模并且这样的电磁波传播可以取决于许多因素，包括过孔直径、PCB导电层和非导电层特性、信号频率等。也就是说，特定信号过孔的电磁波传播可以决定多少参考过孔将被使用、过孔的位置以及该信号过孔与一个或多个参考过孔之间的EOP元件的定位、尺寸和/或位置。
图7C图示了具有布置在电磁波传播的区域758a至758d中的多个参考/接地过孔756a至756j的差分信号过孔对752和754的一个示例。一旦区758a至758d已被标识，参考过孔756a至756j就可以被定位和/或布置在这些区域中。EOP元件760a至760d的尺寸和定位同样取决于差分过孔对752和754的电磁传播特性。在这个示例中，正信号过孔754具有定位在电磁传播的区域758a和758b中的两个EOP元件760a和760b。注意，参考过孔756a至756j的定位实际上可以更接近于过孔752和754，但出于图示的目的被示出得较远。
图8图示了过孔通道中嵌入了电光无源(EOP)元件的传输线的S21衰减模式响应802。如图所示，将EOP元件嵌入在过孔通道内去除了在一次谐波处的干扰陷波和三次谐波处的干扰和衰减陷波。也就是说，频率陷波804示出大约27dB损失或衰减，而在图2和图4中的三次谐波的损失更接近于40dB。而且，与对图2和图4中所图示的末端开路的电镀通孔过孔和反钻的过孔的S21响应相比，信号插入损失在三次谐波的临界区域中可显著地降低大约20dB。在一个示例中，EOP元件可以作为以正方式反射前向行进电磁波以在靶向多GHz频率区或带情况下为介电和铜损失提供补偿。
没有EOP元件的仿真模型
图9图示了电磁波通过空气-层压件-空气介质的传播的仿真。为了更全面地理解本文中所描述的反射和补偿现象，这种仿真对电磁波901通过空气-层压件-空气介质900(例如，空气-Megtron6-空气介质)的传播建模，所述介质900和电磁波在不使用EOP元件的过孔通道中的传播相匹配。这种辅助结构的电磁仿真示了真实的电镀通孔和反钻过孔的理想情况/较高评估。在这个示例中，模拟900包括介于一对空气介质904与906之间的Megtron6层压件902。第一平面908和第二平面910图示了位于不同传播介质之间的极小电磁边界，其中边界O1与O3指示电磁边界的顶面并且O2与O4指示相同电磁边界的底面。例如，边界O1指示与第一空气介质908的电磁边界的顶面。
图10图示了如图9中所示出的没有EOP元件的过孔通道的仿真结果。该仿真图示了入射的反向行进波以及总的电磁场的振幅与在图9中的边界O1表面处的频率的关系。如图所示，大且强的陷波1006存在于总EM场图1004中央。陷波1006是在大小与频率的关系中改变多达5次的在Megtron6表面的顶上的多达50％反射的结果。
具有EOP元件的模拟模型
图11图示了电磁波通过具有内置/嵌入式EOP元件的空气-层压件-空气介质的传播的仿真。仿真模型包括与电磁波1101在具有像例如在图6中所示出的那样实现的EOP元件的过孔通道中的传播相匹配的空气-Megtron6-NiCr-Megtron6-空气介质。更具体地，仿真模型1100包括第一空气介质1102、第一空气介质1102底部的第一Megtron6层压件1104、第一Megtron6层压件1104的底部的EOP元件1006、EOP元件1006底部的第二Megtron6板1108以及第二Megtron6层压件1108底部的第二空气介质1110。在一个实施方式中，EOP元件1106可以是例如镍铬(NiCr)的层。然而，EOP元件1106可以用满足使信号损失减到最小的期望电特性(例如，低阻抗)的任何已知材料实现。例如，可以在第一实例中使用0.05欧姆至1欧姆的阻抗，可以在其它实例中使用1欧姆至5欧姆的阻抗，并且可以在其它情况下使用5欧姆至100欧姆的阻抗。
如图11所示，边界O2指示第一空气介质1002与第一Megtron6板1104之间的电磁边界的底面，并且属于Megtron6介质。边界O3指示第一Megtron6层压件1104与EOP元件1106(NiCr层/层压件)之间的电磁边界的顶面，并且属于Megtron6介质。边界O4指示第一Megtron6层压件1104与EOP元件1106(NiCr层压件)之间 的电磁边界的底面，并且属于NiCr介质。边界O5指示EOP(NiCr层压件)1006与第二Megtron6层压件1008之间的电磁边界的顶面，并且属于NiCr介质。
图11中的边界O1至O8指示被了计算电磁场的平面。仿真数据将电场的强度示出为频率的函数。注意，接收器将仅看到作为前向/入射电磁波1101和反向/反射电磁波1103的和的总电磁场。
图12图示了具有EOP元件的过孔通道的仿真。该仿真图示了入射的反向行进波以及总电磁场的振幅与在图11中的O1边界表面处的频率的关系。如图所示，EOP元件(NiCr层)的存在以反射振幅对频率的小斜率以及总电磁场1204对频率的增加造成大的多达70％反射(反向行进波1202)。同样，EOP元件作为反射镜以增加总电磁场作为前向行进波1200和反射/反向行进波1202的正干扰的结果。并且，同时，这种现象说明图8中示出的三次谐波的临界区域中的S21响应的多达20dB的增加。
图13图示了示出电磁场通过作为透明媒体的没有EOP元件的结构来传播的图表，其中仅对于图9中的边界具有多达15％衰减。图14图示了示出对于具有嵌入式EOP元件的结构，电磁场从在1GHz处仅入射场的40％开始并且在图11中的边界处在15GHz处大大地下降至0.05％的图表。这表明，在较高频率情况下，EOP元件的光学特性可能比电效应更占优势，并且能够在PCB中为较高带宽传输提供显著改进。因为图9中所示出的空气-Megtron6-空气结构和电镀通孔过孔或反钻过孔相匹配，所以图13还表明，两种类型的过孔将强烈地辐射并且能够在相邻PCB中引发噪声以及在机架的金属部分中引发杂散电流，这能够带来产生电磁兼容(EMC)要求的问题。
图11中所示出的空气-Megtron6-NiCr-Megtron6-空气结构的另一个面与具有嵌入式EOP元件的过孔相匹配。图14图示了示出输出(即辐射)由于来自作为反射镜的EOP的反射而从在1GHz处入射场的40％大大地下降至在15GHz处的0.05％的图表。同样，EOP元件保护相邻PCB免于噪声并且保护机架的金属部分免于杂散电流，并且提供较好的条件来满足EMC规格。
图15图示了示出使用Ansoft HFSSTM仿真软件的针对具有电镀通孔过孔的传输链路中的发送器看到的可见特性阻抗的仿真结果的图表。如图所示，可见特性阻抗在1-2GHz的区域中具有最大400欧姆的巨大振荡，这使得不可能调谐IC I/O缓冲器。
图16图示了示出在过孔通道中嵌入了EOP元件的传输链路的可见特性阻抗的仿真的图表。如图所示，可见特性阻抗变化与电镀通孔过孔的可见特性阻抗变化相比可 显著地降低，使得有可能且易于调谐IC I/O发送器缓冲器。此外，Ansoft HFSSTM仿真同样示出了接收器IC的相同行为。
图17图示了形成具有嵌入式电光无源元件的印刷电路板的方法。获得了具有多个导电和非导电层以及至少一个信号过孔的PCB设计1702。针对该PCB，获得了通过信号过孔的信号的电磁传播特性1704。这可以通过(例如，在一个或多个频率下)对流过该信号过孔的信号电流建模以确定电磁传播图来完成。一个或多个参考过孔的数量、位置和/或定位基于所确定的电磁传播特性来选择1706。类似地，参考过孔与信号过孔之间的距离可以通过所确定的电磁传播特性来决定。电光元件的位置、尺寸和/或定位然后基于电磁传播特性被选择成将入射电磁波反射回印刷电路板中以通过产生正或负电磁干扰来增强或减少第一导电过孔中的电信号1708。
一个示例提供了一种印刷电路板，该印刷电路板包括多个非导电层，多个非导电层之间具有导电或信号层。第一导电过孔被形成为穿过多个非导电层和导电或信号层。第二导电过孔被形成为穿过多个非导电层和导电或信号层，第二导电过孔与与第一导电过孔基本平行的定位。还形成了垂直于第一导电过孔与第二导电过孔并且在第一导电过孔与第二导电过孔之间延伸的电光无源元件，该电光无源元件被嵌入在印刷电路板中第一深度处的所选择的层内，其中，这样的第一深度被选择成将入射电磁波反射回印刷电路板中以通过产生正或负电磁干扰来增强或减少第一导电过孔中的电信号。
在一个实现中，第一导电过孔可以被耦合到第一层中的第一信号迹线和第二层中的第二信号迹线，其中，源信号从第一信号迹线流入第一导电过孔。第一导电过孔可以在第一层处被耦合到信号源并且第二导电过孔被耦合到第二层，来自信号源的信号电流通过第一导电过孔流到第二导电过孔。
在各种示例中，第一导电过孔和第二导电过孔中的至少一个是：(a)末端开路过孔、盲过孔和/或反钻的过孔。
该电光无源元件用于重定向信号电流通过第二导电过孔并防止它传播到第一导电过孔的开端以抑制电磁波在信号层之下的进一步激发。
在一个实例中，电光元件被嵌入的深度被选择成将入射电磁波反射为负干扰入射电磁波以基本上消除入射电磁波。
在另一实例中，电光元件被嵌入的深度被选择成将入射电磁波反射为正干扰入射电磁波以增大入射电磁波的反射电磁波。
在又一个实例中，电光元件被嵌入的深度被选择成将入射电磁波反射为降低信号损失的反射电磁波。
在再一个实例中，电光元件被嵌入的深度被选择成将入射电磁波反射为移动或去除传输通路的频率响应中的陷波的反射电磁波。
电光元件可以具有第一导电过孔的直径与第一导电过孔的直径两倍之间的宽度。
虽然已经在附图中描述并且示出了特定示例性实施方式，但是应当理解的是，这样的实施方式仅仅说明广义发明并且不限于广义发明，以及本发明不限于所示出和所描述的特定构造和布置，因为本领域的普通技术人员可以想到各种其它修改。

Claims (17)

1.一种印刷电路板，该印刷电路板包括：
多个非导电层，所述多个非导电层之间具有导电或信号层；
穿过所述多个非导电层和导电或信号层的第一导电过孔；
穿过所述多个非导电层和导电或信号层的第二导电过孔，所述第二导电过孔与所述第一导电过孔平行地定位；以及
磁反射电无源元件，其从所述第一导电过孔至所述第二导电过孔电连接在所述第一导电过孔与所述第二导电过孔之间，并且与所述第一导电过孔和所述第二导电过孔垂直地延伸，其中，所述磁反射电无源元件被配置并定位为重定向信号电流流动通过所述第二导电过孔，并且被嵌入所述印刷电路板中第一深度处的选择的层内，其中，基于至少流动通过所述第一导电过孔的所述信号电流的电磁传播特性来选择所述磁反射电无源元件的所述第一深度、长度和宽度，以反射入射电磁波以实现特定的期望的正或负电磁干扰来增强或减少所述第一导电过孔中流动的所述信号电流，所述第一导电过孔被耦接到第一层中的第一信号迹线和第二层中的第二信号迹线，其中，所述信号电流从所述第一信号迹线流入所述第一导电过孔，并且所述磁反射电无源元件具有介于所述第一导电过孔的直径与所述第一导电过孔的直径两倍之间的宽度。
2.根据权利要求1所述的印刷电路板，其中，所述第一导电过孔被耦接到在第一层处的信号源并且所述第二导电过孔被耦接到第二层，来自所述信号源的信号电流通过所述第一导电过孔流到所述第二导电过孔。
3.根据权利要求1所述的印刷电路板，其中，所述第一导电过孔和所述第二导电过孔中的至少一个是末端开路的过孔。
4.根据权利要求1所述的印刷电路板，其中，所述第一导电过孔和所述第二导电过孔中的至少一个是反钻过孔。
5.根据权利要求1所述的印刷电路板，其中，所述第一导电过孔和所述第二导电过孔中的至少一个是盲过孔。
6.根据权利要求1所述的印刷电路板，其中，所述磁反射电无源元件防止所述信号电流传播到所述第一导电过孔的开路末端以抑制电磁波在信号层之下的进一步激发。
7.根据权利要求1所述的印刷电路板，其中，所述磁反射电无源元件被嵌入的深度被选择成反射所述入射电磁波作为用于负干扰所述入射电磁波以消除所述入射电磁波的反射电磁波。
8.根据权利要求1所述的印刷电路板，其中，所述磁反射电无源元件被嵌入的深度被选择成反射所述入射电磁波作为用于正干扰所述入射电磁波以增大所述入射电磁波的反射电磁波。
9.根据权利要求1所述的印刷电路板，其中，所述磁反射电无源元件被嵌入的深度被选择成反射所述入射电磁波作为用于降低信号损失的反射电磁波。
10.根据权利要求1所述的印刷电路板，其中，所述磁反射电无源元件被嵌入的深度被选择成反射所述入射电磁波作为用于移动或去除传输通路的频率响应中的陷波的反射电磁波。
11.根据权利要求1所述的印刷电路板，其中，所述磁反射电无源元件提供0.05至1欧姆的范围内的阻抗。
12.根据权利要求1所述的印刷电路板，其中，所述磁反射电无源元件提供1至5欧姆的范围内的阻抗。
13.一种制造印刷电路板的方法，该方法包括：
形成多个非导电层，所述多个非导电层之间具有导电或信号层；
形成穿过所述多个非导电层和导电或信号层的第一导电过孔；
形成穿过所述多个非导电层和导电或信号层的第二导电过孔，所述第二导电过孔与所述第一导电过孔平行地定位；以及
形成磁反射电无源元件，所述磁反射电无源元件从所述第一导电过孔至所述第二导电过孔电连接在所述第一导电过孔与所述第二导电过孔之间，并且垂直于所述第一导电过孔和所述第二导电过孔延伸，所述磁反射电无源元件被配置并定位为重定向信号电流流动通过所述第二导电过孔，并且被嵌入所述印刷电路板中第一深度处的选择的层内，其中，基于至少流动通过所述第一导电过孔的所述信号电流的电磁传播特性来选择所述第一深度、长度和宽度，以反射入射的电磁波以实现特定的期望的正或负电磁干扰来增强或减少所述第一导电过孔中流动的所述信号电流，所述第一导电过孔被耦接到第一层中的第一信号迹线和第二层中的第二信号迹线，其中，所述信号电流从所述第一信号迹线流入所述第一导电过孔，并且所述磁反射电无源元件具有介于所述第一导电过孔的直径与所述第一导电过孔的直径两倍之间的宽度。
14.根据权利要求13所述的方法，其中，所述磁反射电无源元件被嵌入的深度被选择成反射所述入射电磁波作为用于负干扰所述入射电磁波以消除所述入射电磁波的反射电磁波。
15.根据权利要求13所述的方法，其中，所述磁反射电无源元件被嵌入的深度被选择成反射所述入射电磁波作为用于正干扰所述入射电磁波以增大所述入射电磁波的反射电磁波。
16.根据权利要求13所述的方法，其中，所述磁反射电无源元件被嵌入的深度被选择成反射所述入射电磁波作为用于降低信号损失的反射电磁波。
17.根据权利要求13所述的方法，其中，所述磁反射电无源元件被嵌入的深度被选择成反射所述入射电磁波作为由于移动或去除传输通路的频率响应中的陷波的反射电磁波。
CN201280066454.8A 2011-11-09 2012-11-09 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板 Active CN104041200B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161557883P 2011-11-09 2011-11-09
US61/557,883 2011-11-09
PCT/US2012/064562 WO2013071197A2 (en) 2011-11-09 2012-11-09 Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission

Publications (2)

Publication Number Publication Date
CN104041200A CN104041200A (zh) 2014-09-10
CN104041200B true CN104041200B (zh) 2017-07-28

Family

ID=48222943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280066454.8A Active CN104041200B (zh) 2011-11-09 2012-11-09 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板

Country Status (6)

Country Link
US (1) US9433078B2 (zh)
EP (1) EP2777370A4 (zh)
JP (1) JP6133884B2 (zh)
KR (1) KR102000804B1 (zh)
CN (1) CN104041200B (zh)
WO (1) WO2013071197A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633172A (zh) * 2018-08-23 2018-10-09 合肥鑫晟光电科技有限公司 印刷电路板和显示装置

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8889999B2 (en) * 2011-10-24 2014-11-18 Cisco Technology, Inc. Multiple layer printed circuit board with unplated vias
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
US9955568B2 (en) * 2014-01-24 2018-04-24 Dell Products, Lp Structure to dampen barrel resonance of unused portion of printed circuit board via
US10079202B2 (en) * 2014-05-27 2018-09-18 R&D Circuits, Inc. Structure for isolating high speed digital signals in a high density grid array
CN107535044B (zh) 2014-11-21 2019-12-10 安费诺公司 用于高速、高密度电连接器的配套背板
US9571059B2 (en) * 2015-03-28 2017-02-14 Intel Corporation Parallel via to improve the impedance match for embedded common mode filter design
CN109076700B (zh) 2016-03-08 2021-07-30 安费诺公司 用于高速、高密度电连接器的背板占板区
US10201074B2 (en) * 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
TWI619302B (zh) * 2016-05-06 2018-03-21 明泰科技股份有限公司 傳輸線的阻抗匹配架構
CN106102308B (zh) * 2016-06-28 2019-05-10 Oppo广东移动通信有限公司 移动终端的屏蔽支架的接地结构及移动终端
US10122057B2 (en) 2016-09-25 2018-11-06 International Business Machines Corporation Bandwidth increase method for differential passive elements
US10091873B1 (en) * 2017-06-22 2018-10-02 Innovium, Inc. Printed circuit board and integrated circuit package
US10917976B1 (en) 2017-07-12 2021-02-09 Juniper Networks, Inc. Designing a printed circuit board (PCB) to detect slivers of conductive material included within vias of the PCB
US10524351B2 (en) * 2018-01-02 2019-12-31 Qualcomm Incorporated Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids
KR102063470B1 (ko) * 2018-05-03 2020-01-09 삼성전자주식회사 반도체 패키지
TWI830739B (zh) 2018-06-11 2024-02-01 美商安芬諾股份有限公司 包含用於高速且高密度之電連接器的連接器佔位面積之印刷電路板和互連系統以及其製造方法
WO2020236794A1 (en) 2019-05-20 2020-11-26 Amphenol Corporation High density, high speed electrical connector
CN110416177B (zh) * 2019-06-25 2021-08-10 苏州浪潮智能科技有限公司 一种内存模组
US11637389B2 (en) 2020-01-27 2023-04-25 Amphenol Corporation Electrical connector with high speed mounting interface
WO2021154823A1 (en) 2020-01-27 2021-08-05 Amphenol Corporation Electrical connector with high speed mounting interface
CN113597100A (zh) * 2021-06-23 2021-11-02 浪潮电子信息产业股份有限公司 一种优化差分过孔阻抗的方法、电路板、设备和存储介质

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5161086A (en) 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JPH06232562A (ja) * 1993-01-29 1994-08-19 Mitsubishi Electric Corp プリント配線板及びそのプリント配線板の生産方法
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
US6593535B2 (en) 2001-06-26 2003-07-15 Teradyne, Inc. Direct inner layer interconnect for a high speed printed circuit board
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US20050231927A1 (en) * 2004-04-20 2005-10-20 Dell Products L.P. Method, system and apparatus for controlled impedance at transitional plated-through hole via sites using barrel inductance minimization
US7323762B2 (en) * 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
KR100598118B1 (ko) 2005-01-12 2006-07-10 삼성전자주식회사 적층형 인쇄회로기판
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
US7457132B2 (en) * 2005-10-20 2008-11-25 Sanmina-Sci Corporation Via stub termination structures and methods for making same
JP4834385B2 (ja) * 2005-11-22 2011-12-14 株式会社日立製作所 プリント基板および電子装置
US8134084B2 (en) * 2006-06-30 2012-03-13 Shin-Etsu Polymer Co., Ltd. Noise-suppressing wiring-member and printed wiring board
US7449641B2 (en) * 2006-07-24 2008-11-11 Inventec Corporation High-speed signal transmission structure having parallel disposed and serially connected vias
US7375290B1 (en) 2006-10-11 2008-05-20 Young Hoon Kwark Printed circuit board via with radio frequency absorber
US8063316B2 (en) * 2007-06-14 2011-11-22 Flextronics Ap Llc Split wave compensation for open stubs
US8158892B2 (en) * 2007-08-13 2012-04-17 Force10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
JP2009111658A (ja) * 2007-10-30 2009-05-21 Kyocera Corp 多層配線基板
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
US8431834B2 (en) * 2009-06-16 2013-04-30 Ciena Corporation Method for assuring counterbore depth of vias on printed circuit boards and printed circuit boards made accordingly
KR101009152B1 (ko) 2009-06-23 2011-01-18 삼성전기주식회사 인쇄회로기판
CN102056400B (zh) * 2009-10-27 2013-12-11 鸿富锦精密工业（深圳）有限公司 印刷电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633172A (zh) * 2018-08-23 2018-10-09 合肥鑫晟光电科技有限公司 印刷电路板和显示装置

Also Published As

Publication number Publication date
KR20140097313A (ko) 2014-08-06
EP2777370A4 (en) 2015-07-22
KR102000804B1 (ko) 2019-07-16
WO2013071197A2 (en) 2013-05-16
CN104041200A (zh) 2014-09-10
US20130112465A1 (en) 2013-05-09
WO2013071197A3 (en) 2013-07-11
EP2777370A2 (en) 2014-09-17
US9433078B2 (en) 2016-08-30
JP6133884B2 (ja) 2017-05-24
JP2014534642A (ja) 2014-12-18

Similar Documents

Publication Publication Date Title
CN104041200B (zh) 具有用于较高带宽传输的嵌入式电光无源元件的印刷电路板
JP4220987B2 (ja) 雑音特性が改善された高周波信号伝送線路
Wu et al. Electromagnetic bandgap power/ground planes for wideband suppression of ground bounce noise and radiated emission in high-speed circuits
US10524351B2 (en) Printed circuit board (PCB) with stubs coupled to electromagnetic absorbing material
US20120194291A1 (en) COMMON-MODE SUPPRESSION FILTER FOR MICROSTRIP 10-Gb/s DIFFERENTIAL LINES
CN103298249B (zh) 印刷电路板
JP2004327690A (ja) プリント配線基板
US20140022030A1 (en) Signal transmission circuit and signal transmission cell thereof
Zhu et al. Localized planar EBG structure of CSRR for ultrawideband SSN mitigation and signal integrity improvement in mixed-signal systems
Zhu et al. Ultra-wideband suppression of SSN using localized topology with CSRRs and embedded capacitance in high-speed circuits
Azhagumurugan et al. Far-end crosstalk suppression using complementary split-ring resonators in printed circuit boards
Li et al. Ultrawideband suppression of ground bounce noise in multilayer PCB using locally embedded planar electromagnetic band-gap structures
Li et al. Embedded planar EBG and shorting via arrays for SSN suppression in multilayer PCBs
Chuang et al. A novel ground resonator technique to reduce common-mode radiation on slot-crossing differential signals
Yokesh et al. Defected microstrip structure-based near-end and far-end crosstalk mitigation in high-speed PCBs for mixed signals
De Paulis et al. Compact configuration of a planar EBG based CM filter and crosstalk analysis
CN205921814U (zh) 一种电路板装置及电子设备
He et al. EBG structures with fractal topologies for ultra-wideband ground bounce noise suppression
Wang et al. The influence of power/ground resonance to via's SSN noise coupling in multilayer package and three mitigating ways
WO2023036320A1 (zh) 一种多层电路板、电路板组件及电子设备
Huang et al. Improve electrical performance of interconnects using inkjet printing
JP2002164713A (ja) 被覆シート、該シートを用いたトリプレート線路、該シートを用いたコンピュータ用信号バス及び該シートを用いた電子回路被覆構造
Raikar et al. Mitigation of Electromagnetic Interference in high speed circuits
Durgun et al. Design of low-loss transmission lines with common mode suppression for packages
Zhu et al. Signal and power integrity analysis for the novel power plane of EBG structure in high-speed mixed signal systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant