KR20110030090A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20110030090A
KR20110030090A KR1020090088043A KR20090088043A KR20110030090A KR 20110030090 A KR20110030090 A KR 20110030090A KR 1020090088043 A KR1020090088043 A KR 1020090088043A KR 20090088043 A KR20090088043 A KR 20090088043A KR 20110030090 A KR20110030090 A KR 20110030090A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
semiconductor
semiconductor package
metal layer
Prior art date
Application number
KR1020090088043A
Other languages
English (en)
Inventor
이규원
조철호
도은혜
김지은
신희민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090088043A priority Critical patent/KR20110030090A/ko
Publication of KR20110030090A publication Critical patent/KR20110030090A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

본 발명에 따른 반도체 패키지는 상면 및 하면을 가지며, 상기 하면에 접지단자 및 전극단자가 구비된 기판; 상기 기판의 상면 상에 부착된 반도체 칩; 상기 기판과 반도체 칩을 전기적으로 연결하는 연결부재; 상기 반도체 칩 및 연결부재를 포함한 기판의 상면을 밀봉하도록 형성된 봉지부재; 상기 봉지부재 상에 형성된 전자파 차폐필터; 및 상기 기판의 외측면을 따라 형성되어, 상기 전자파 차폐필터와 상기 기판 하면의 접지단자를 연결시키는 비아배선;을 포함하는 것을 특징으로 한다.

Description

반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND METHOD FOR FABRICATING THEREOF}
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 전자기적 노이즈에 따른 동작 속도의 저하 문제를 개선할 수 있는 반도체 패키지 및 그 제조방법에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전하여 왔다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장 작업의 효율성 및 실장 후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
또한, 전기·전자 제품의 소형화와 더불어 고 성능화가 요구됨에 따라, 고용량의 반도체 패키지를 제공하기 위한 다양한 기술들이 연구 개발되고 있다. 고용량의 반도체 패키지를 제공하기 위한 방법으로서는 메모리 칩의 고집적화를 들 수 있으며, 이러한 고집적화는 한정된 반도체 칩의 공간 내에 보다 많은 수의 셀을 집적해 넣는 것에 의해 실현될 수 있다.
그러나, 이러한 고집적화를 구현하기 위해 반도체 회로가 소형화 및 밀집화되는 환경에서는 전자기적 노이즈 방해(elecromagnetic interference)에 의해 반도체 패키지의 동작 성능이 저하되는 문제가 발생하고 있다.
이러한 전자기적 노이즈 방해에 따른 반도체 패키지의 성능 저하를 방지하기 위해 반도체 패키지의 상면에 금속판을 부착하는 방법이 이용되고 있다.
일반적으로, 반도체 패키지의 구동시, 반도체 칩에서 방출되는 전자기적 노이즈가 금속판에 충돌했을 때 발생하는 현상으로는 1. 반사, 2. 투과, 3. 전류로 변환, 4. 열에너지로 변환되는 4가지로 요약될 수 있다.
이때, 반도체 칩에서 방출된 전자기적 노이즈가 전류로 변환되었을 때, 이를 외부로 접지시키지 않으면 차징(charging) 현상에 의해 전자기적 노이즈의 차폐 효과가 급격히 저하되는 문제가 있다.
그러나, 종래의 반도체 패키지는 금속판과 반도체 패키지 간을 접지시키는 것이 불가능한 구조적인 한계로 인해 전자기적 노이즈에 따른 동작 속도의 저하 문제가 발생하고 있다.
본 발명은 전자기적 노이즈를 효과적으로 차폐할 수 있는 반도체 패키지 및 그 제조방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 패키지는 상면 및 하면을 가지며, 상기 하면에 접지단자 및 전극단자가 구비된 기판; 상기 기판의 상면 상에 부착된 반도체 칩; 상기 기판과 반도체 칩을 전기적으로 연결하는 연결부재; 상기 반도체 칩 및 연결부재를 포함한 기판의 상면을 밀봉하도록 형성된 봉지부재; 상기 봉지부재 상에 형성된 전자파 차폐필터; 및 상기 봉지부재 및 기판을 관통하도록 형성되어, 상기 전자파 차폐필터와 상기 기판 하면의 접지단자를 연결시키는 비아배선을 포함하는 것을 특징으로 한다.
상기 전자파 차폐필터는 차폐 금속층과, 상기 차폐 금속층을 덮는 수지층을 포함하는 것을 특징으로 한다.
상기 차폐 금속층은 메쉬 형상인 것을 특징으로 한다.
상기 기판 하면의 접지단자 및 전극단자에 각각 부착된 외부접속부재를 더 포함하는 것을 특징으로 한다.
상기 비아배선은 상기 기판 및 봉지부재의 측면에 노출되도록 형성된 것을 특징으로 한다.
본 발명의 실시예에 따른 반도체 패키지의 제조방법은 상면에 다수의 반도체 칩 실장영역을 구비하고, 하면에 접지단자 및 전극단자를 구비한 스트립 기판의 상면 상에 상기 다수의 반도체 칩 실장영역에 대응하여 다수의 반도체 칩을 각각 부착하는 단계; 상기 스트립 기판과 다수의 반도체 칩을 연결부재를 이용하여 연결하는 단계; 상기 다수의 반도체 칩 및 연결부재를 포함한 스트립 기판의 상면을 밀봉하도록 봉지부재로 몰딩하는 단계; 상기 봉지부재를 포함한 스트립 기판을 관통하는 다수의 비아홀을 형성하는 단계; 상기 봉지부재 상에 전자파 차폐필터를 형성하 는 단계; 상기 다수의 비아홀 내에 금속물질을 매립하여, 상기 전자파 차폐필터와 기판 하면의 접지단자를 연결시키는 비아배선을 형성하는 단계; 및 상기 스트립 기판을 반도체 칩 실장영역별로 쏘잉하여 다수의 반도체 패키지로 분리하는 단계를 포함하는 것을 특징으로 한다.
상기 전자파 차폐필터는 차폐 금속층과, 상기 차폐 금속층을 덮는 수지층을 포함하는 것을 특징으로 한다.
상기 차폐 금속층은 메쉬 형상으로 형성하는 것을 특징으로 한다.
상기 다수의 비아홀은 4개의 반도체 칩 실장영역을 하나의 그룹으로 하고, 각 그룹 내에서 상기 4개의 반도체 칩 실장영역의 교차 부분에 하나씩 형성하는 것을 특징으로 한다.
상기 다수의 비아홀은 각 반도체 칩 실장영역 내에 하나씩 형성하는 것을 특징으로 한다.
상기 다수의 비아홀을 형성하는 단계는, 레이저 드릴링 또는 식각 공정을 수행하는 것을 특징으로 한다.
본 발명은 반도체 패키지 상에 부착된 전자파 차폐필터를 비아배선을 매개로 접지단자에 접지시키는 것을 통해 전자기적 노이즈의 차폐 효과를 극대화할 수 있다. 그 결과, 반도체 패키지의 동작 성능을 개선할 수 있다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 패키지에 대해 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도이다. 도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 1에 도시한 바와 같이, 기판(110) 상에 접착제(140)를 매개로 반도체 칩(150)이 부착된다. 기판(110)은 상면(110a) 및 상기 상면(110a)에 대향하는 하면(110b)을 갖는다. 기판(110)은 상면(110a)에 형성된 본드핑거(도시안함)와, 하면(110b)에 형성된 전극단자(142) 및 접지단자(144)를 구비한다.
도면으로 제시하지는 않았지만, 기판(110) 상면(110a) 상에 부착된 다수의 반도체 칩(150) 상에 수직적으로 스택된 적어도 하나 이상의 추가 반도체 칩(도시안함)을 더 포함할 수 있다.
또한, 기판(110)에 형성된 본드핑거와 반도체 칩(150)에 형성된 본딩패드(도시안함)는 연결부재(116)를 매개로 전기적으로 연결된다. 연결부재(116)는 일 예로 금속 와이어를 포함할 수 있다. 이와 다르게, 연결부재(116)는 범프를 포함할 수 있다.
한편, 반도체 칩(150) 및 연결부재(116)를 포함한 기판(110)의 상면(110a)을 밀봉하도록 봉지부재(170)가 더 형성될 수 있다. 봉지부재(170)는 일 예로 에폭시 몰딩 화합물(epoxy molding compound: EMC)을 포함할 수 있다.
또한, 기판(110) 하면(110b)에 구비된 전극단자(142) 및 접지단자(144)에 각각 부착된 외부접속부재(160)를 더 포함할 수 있다. 외부접속부재(160)는 일 예로 솔더볼을 포함할 수 있다.
또한, 봉지부재(170) 상에 형성된 전자파 차폐필터(180)를 더 포함한다. 전자파 차폐필터(180)는 차폐 금속층(182)과, 상기 차폐 금속층(182)을 덮는 수지층(184)을 포함한다. 차폐 금속층(182)은 메쉬 형상(mesh type)을 가질 수 있다. 이와 다르게, 차폐 금속층(182)은 플레이트 형상(plate type) 및 원형을 가질 수 있다. 차폐 금속층(182)은 그 밖에 다양한 형상으로 변형할 수 있다.
또한, 기판(110) 및 봉지부재(170)를 관통하도록 형성되어, 상기 전자파 차폐필터(180)의 차폐 금속층(182)과 접지단자(144)를 연결시키도록 형성된 비아배선(130)을 더 포함한다. 이때, 비아배선(130)은 기판(110) 및 봉지부재(170)의 측면에 노출되도록 형성될 수 있다.
전술한 구성은, 반도체 패키지(105)의 상면에 부착된 전자파 차폐필터(180)를 비아배선(130)을 매개로 접지단자(144)에 접지되도록 설계한 것에 특징이 있다.
따라서, 본 발명에서는 반도체 패키지(105)의 동작시, 반도체 칩(150)에서 방출된 전자기적 노이즈가 반도체 칩(150) 상면에 부착된 전자파 차폐필터(180)에 충돌하여 전류가 생성되더라도, 이러한 전류는 전자파 차폐필터(180)에 접지된 비아배선(130) 및 접지단자(144)를 매개로 반도체 패키지(105)의 외부로 손쉽게 방출될 수 있다. 그 결과, 전자기적 노이즈에 의한 반도체 패키지(105)의 성능 저하 문제를 개선할 수 있다.
한편, 도 2에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 반도체 패키지(105)는 도 1에 도시하고 설명한 반도체 패키지와 실질적으로 동일한 구성을 가 질 수 있다.
다만, 본 발명의 다른 실시예에 따른 반도체 패키지(105)의 비아배선(130)은 봉지부재(170) 및 기판(110)을 관통하도록 형성되어, 반도체 패키지(105) 내부에 배치될 수 있다. 도 1에 도시한 실시예와 동일하게, 비아배선(130)은 전자파 차폐필터(180) 및 접지단자(144)를 연결시킨다. 그 밖의 구성요소는 전술한 도 1에 도시하고 설명한 실시예에 따른 반도체 패키지의 구성과 동일한바, 중복된 설명은 생략하도록 한다.
이하, 본 발명의 바람직한 실시예에 따른 반도체 패키지의 제조방법에 대해 설명하도록 한다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도이다. 도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 평면도이다. 또한, 도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 공정 평면도이다.
도 3a 및 도 4a에 도시한 바와 같이, 다수의 반도체 칩 실장영역(A)을 구비한 스트립 기판(110) 상에 접착제(140)를 매개로 다수의 반도체 칩(150)을 각각 부착한다. 스트립 기판(110)은 다수의 반도체 칩 실장영역(A)을 구비한 스트립 배열을 갖는다.
또한, 스트립 기판(110)은 상면(110a) 및 상기 상면(110a)에 대향하는 하면(110b)을 갖는다. 스트립 기판(110)은 상면(110a)에 형성된 본드핑거(도시안함) 와, 하면(110b)에 형성된 전극단자(142) 및 접지단자(144)를 구비한다. 도면으로 제시하지는 않았지만, 스트립 기판(110) 상면(110a) 상에 부착된 다수의 반도체 칩(150) 상에 수직적으로 스택된 적어도 하나 이상의 추가 반도체 칩(도시안함)을 더 포함할 수 있다.
다음으로, 스트립 기판(110)에 형성된 본드핑거와 반도체 칩(150)에 형성된 본딩패드(도시안함)를 연결부재(116)를 매개로 전기적으로 연결한다. 연결부재(116)는 일 예로 금속 와이어를 포함할 수 있다. 이와 다르게, 연결부재(116)는 범프를 포함할 수 있다.
도 3b 및 도 4b에 도시한 바와 같이, 반도체 칩(150) 및 연결부재(116)를 포함한 스트립 기판(110)의 상면(110a)을 밀봉하는 봉지부재(170)를 형성한다. 봉지부재(170)는 일 예로 에폭시 몰딩 화합물(epoxy molding compound: EMC)을 포함할 수 있다.
다음으로, 상면(110a)이 봉지부재(170)에 밀봉된 스트립 기판(110)에 있어서, 봉지부재(170) 및 스트립 기판(110)의 일부분을 관통하는 다수의 비아홀(H)을 형성한다. 다수의 비아홀(H)은 레이저 드릴링 또는 식각 공정을 수행하는 것을 통해 형성될 수 있다.
다수의 비아홀(H)은 4개의 반도체 칩 실장영역(A)을 하나의 그룹으로 하고, 각 그룹 내에서 4개의 반도체 칩 실장영역(A)의 교차 부분에 하나씩 형성하는 것이 바람직하다. 이와 다르게, 도 5에 도시한 바와 같이, 다수의 비아홀(H)은 각 반도체 칩 실장영역(A) 내에 하나씩 형성할 수 있다.
도 3c 및 도 4c에 도시한 바와 같이, 다수의 비아홀(도 3b 및 도 4b의 H) 및 봉지부재(170)를 포함한 스트립 기판(110) 상에 전자파 차폐필터(180)를 형성한다.
일 예로, 전자파 차폐필터(180)는 차폐 금속층(182)과, 상기 차폐 금속층(182)을 덮는 수지층(184)을 포함할 수 있다. 수지층(184)은 블랙 레진 또는 이방성 전도성 필름일 수 있다. 차폐 금속층(182)은 메쉬 형상을 가질 수 있다. 이와 다르게, 차폐 금속층(182)은 플레이트 형상 및 원형일 수 있으며, 그 밖에 다양한 형상으로 변형할 수 있다.
다음으로, 다수의 비아홀 내에 금속물질을 매립하여, 상기 전자파 차폐 필터(180)와 스트립 기판(110) 하면(110a)의 접지단자(144)를 연결시키는 비아배선(130)을 형성한다. 다음으로, 스트립 기판(110) 하면(110a)에 구비된 전극단자(142) 및 접지단자(144)에 외부접속부재(160)를 각각 부착한다. 외부접속부재(160)는 일 예로 솔더볼을 포함할 수 있다.
이때, 전자파 차폐필터(180)에 구비된 차폐 금속층(182)은 비아배선(130)을 매개로 접지단자(144)에 부착된 외부접속부재(160)에 전기적으로 연결된다.
도 3d 및 도 4d에 도시한 바와 같이, 스트립 기판(110)을 반도체 칩 실장영역(도 4c의 A)별로 쏘잉하여 다수의 반도체 패키지(105)로 분리한다. 이때, 4등분으로 분리된 비아배선(130)을 4개의 반도체 패키지(105)가 하나씩 공유하게 된다.
따라서, 4등분된 하나의 비아배선(130)을 4개의 반도체 패키지(105)가 하나씩을 공유하도록 제작하는 것을 통해, 제조비용을 절감할 수 있는 효과가 있다.
이와 다르게, 도 5에 도시한 바와 같이, 비아배선(130)은 반도체 패키 지(105) 내에 하나씩 형성할 수 있다. 이때, 비아배선(130)은 반도체 칩 실장영역 내에 배치되도록 형성하는 것이 바람직하다.
따라서, 본 발명에서는 반도체 패키지(105)의 상면에 부착된 전자파 차폐필터(180)를 비아배선(130)을 매개로 접지단자(144)에 연결시키는 것을 통해 전자기적 노이즈에 의한 동작 성능의 저하 문제를 개선할 수 있다.
보다 구체적으로는, 반도체 패키지(105)의 동작시, 반도체 칩(150)에서 방출된 전자기적 노이즈가 반도체 칩(150) 상면에 부착된 전자파 차폐필터(180)에 충돌하여 전류가 생성되더라도, 이러한 전류는 전자파 차폐필터(180)에 접지된 비아배선(130) 및 접지단자(144)를 매개로 반도체 패키지(105)의 외부로 손쉽게 방출시킬 수 있게 된다. 그 결과, 전자기적 노이즈에 의한 반도체 패키지의 성능 저하 문제를 개선할 수 있다.
이상, 전술한 본 발명의 실시예에서는 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 나타낸 단면도.
도 2는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 단면도.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 단면도.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 반도체 패키지의 제조방법을 공정 순서에 따라 순차적으로 나타낸 공정 평면도.
도 5는 본 발명의 다른 실시예에 따른 반도체 패키지를 나타낸 공정 평면도.

Claims (11)

  1. 상면 및 하면을 가지며, 상기 하면에 접지단자 및 전극단자가 구비된 기판;
    상기 기판의 상면 상에 부착된 반도체 칩;
    상기 기판과 반도체 칩을 전기적으로 연결하는 연결부재;
    상기 반도체 칩 및 연결부재를 포함한 기판의 상면을 밀봉하도록 형성된 봉지부재;
    상기 봉지부재 상에 형성된 전자파 차폐필터; 및
    상기 봉지부재 및 기판을 관통하도록 형성되어, 상기 전자파 차폐필터와 상기 기판 하면의 접지단자를 연결시키는 비아배선;
    을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 전자파 차폐필터는 차폐 금속층과, 상기 차폐 금속층을 덮는 수지층을 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 차폐 금속층은 메쉬 형상인 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서, 상기 기판 하면의 접지단자 및 전극단자에 각각 부착된 외부접속부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서, 상기 비아배선은 상기 기판 및 봉지부재의 측면에 노출되도록 형성된 것을 특징으로 하는 반도체 패키지.
  6. 상면에 다수의 반도체 칩 실장영역을 구비하고, 하면에 접지단자 및 전극단자를 구비한 스트립 기판의 상면 상에 상기 다수의 반도체 칩 실장영역에 대응하여 다수의 반도체 칩을 각각 부착하는 단계;
    상기 스트립 기판과 다수의 반도체 칩을 연결부재를 이용하여 연결하는 단계;
    상기 다수의 반도체 칩 및 연결부재를 포함한 스트립 기판의 상면을 밀봉하도록 봉지부재로 몰딩하는 단계;
    상기 봉지부재를 포함한 스트립 기판을 관통하는 다수의 비아홀을 형성하는 단계;
    상기 봉지부재 상에 전자파 차폐필터를 형성하는 단계;
    상기 다수의 비아홀 내에 금속물질을 매립하여, 상기 전자파 차폐필터와 기판 하면의 접지단자를 연결시키는 비아배선을 형성하는 단계; 및
    상기 스트립 기판을 반도체 칩 실장영역별로 쏘잉하여 다수의 반도체 패키지로 분리하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  7. 제 6 항에 있어서, 상기 전자파 차폐필터는 차폐 금속층과, 상기 차폐 금속층을 덮는 수지층을 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  8. 제 7 항에 있어서, 상기 차폐 금속층은 메쉬 형상으로 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 제 6 항에 있어서, 상기 다수의 비아홀은 4개의 반도체 칩 실장영역을 하나의 그룹으로 하고, 각 그룹 내에서 상기 4개의 반도체 칩 실장영역의 교차 부분에 하나씩 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  10. 제 6 항에 있어서, 상기 다수의 비아홀은 각 반도체 칩 실장영역 내에 하나씩 형성하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  11. 제 6 항에 있어서, 상기 다수의 비아홀을 형성하는 단계는, 레이저 드릴링 또는 식각 공정을 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020090088043A 2009-09-17 2009-09-17 반도체 패키지 및 그 제조방법 KR20110030090A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090088043A KR20110030090A (ko) 2009-09-17 2009-09-17 반도체 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090088043A KR20110030090A (ko) 2009-09-17 2009-09-17 반도체 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110030090A true KR20110030090A (ko) 2011-03-23

Family

ID=43935895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090088043A KR20110030090A (ko) 2009-09-17 2009-09-17 반도체 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110030090A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231286B2 (en) 2012-12-24 2016-01-05 SK Hynix Inc. Package substrate with band stop filter and semiconductor package including the same
KR20210145510A (ko) 2020-05-25 2021-12-02 이주호 반도체 패키지의 전자파 차폐막 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231286B2 (en) 2012-12-24 2016-01-05 SK Hynix Inc. Package substrate with band stop filter and semiconductor package including the same
KR20210145510A (ko) 2020-05-25 2021-12-02 이주호 반도체 패키지의 전자파 차폐막 형성 방법

Similar Documents

Publication Publication Date Title
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
KR101858952B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101454884B1 (ko) 적층된 집적회로 패키지 인 패키지 시스템
KR101521255B1 (ko) 듀얼 접속부를 구비하는 집적회로 패키지 시스템
KR100885924B1 (ko) 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
US8253228B2 (en) Package on package structure
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
KR20030018642A (ko) 스택 칩 모듈
CN112234048B (zh) 电磁屏蔽模组封装结构和电磁屏蔽模组封装方法
CN106601692B (zh) 半导体封装件、制造该半导体封装件的方法及半导体模块
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
TWI720839B (zh) 晶片封裝結構及其製造方法
CN1224097C (zh) 半导体装置及其制造方法、电路板和电子仪器
KR101837514B1 (ko) 반도체 패키지, 이의 제조 방법 및 시스템 인 패키지
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR20110030090A (ko) 반도체 패키지 및 그 제조방법
US20220139846A1 (en) Region shielding within a package of a microelectronic device
KR101534279B1 (ko) 다수의 장치를 구비한 집적 회로 패키지 시스템
KR100743649B1 (ko) 멀티 칩 패키지
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法
KR20090039407A (ko) 반도체 패키지 및 그 제조방법
JP2630294B2 (ja) 混成集積回路装置およびその製造方法
KR100650770B1 (ko) 플립 칩 더블 다이 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid