KR20210145510A - 반도체 패키지의 전자파 차폐막 형성 방법 - Google Patents

반도체 패키지의 전자파 차폐막 형성 방법 Download PDF

Info

Publication number
KR20210145510A
KR20210145510A KR1020200062484A KR20200062484A KR20210145510A KR 20210145510 A KR20210145510 A KR 20210145510A KR 1020200062484 A KR1020200062484 A KR 1020200062484A KR 20200062484 A KR20200062484 A KR 20200062484A KR 20210145510 A KR20210145510 A KR 20210145510A
Authority
KR
South Korea
Prior art keywords
thin film
metal thin
sheet
substrate
film sheet
Prior art date
Application number
KR1020200062484A
Other languages
English (en)
Other versions
KR102459794B1 (ko
Inventor
이주호
정수성
최정욱
Original Assignee
이주호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이주호 filed Critical 이주호
Priority to KR1020200062484A priority Critical patent/KR102459794B1/ko
Publication of KR20210145510A publication Critical patent/KR20210145510A/ko
Application granted granted Critical
Publication of KR102459794B1 publication Critical patent/KR102459794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/02—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor by heating, with or without pressure
    • B29C65/44—Joining a heated non plastics element to a plastics element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 칩이 설치된 기판과, 전자파 차폐를 위한 금속 박막 시트를 마련하는 단계와; 상기 반도체 칩의 상면과 측면을 덮도록 상기 금속 박막 시트에 물리적인 가압력을 인가하면서 상기 기판에 부착하는 단계; 및 상기 금속 박막 시트와 상기 기판 사이의 접합을 강화하도록 상기 상기 금속 박막 시트가 부착된 기판에 고압 환경을 제공하는 단계;를 포함하는, 반도체 패키지의 전자파 차폐막 형성 방법에 관한 것이다.

Description

반도체 패키지의 전자파 차폐막 형성 방법 {Method for forming EMI shield structure of semiconductor package}
본 발명은 반도체 패키지에서 발생하는 전자파 간섭을 저감하기 위한 전자파 차폐 구조를 형성하기 위한 방법에 관한 것이다.
전자기기의 기판에는 다수개의 반도체 패키지와 각종 신호 교환용 부품들이 설치되며, 이러한 반도체 패키지와 부품들은 전기적인 작동 중에 전자파를 발산시키는 것으로 알려져 있다. 전자기기의 소형화와 더불어 고성능화가 요구됨에 따라 반도체 패키지의 고집적화가 요구되며, 이러한 고집적화를 구현하기 위해 반도체 회로가 소형화 및 밀집화되고 있다. 이러한 환경에서는 전자파 간섭(electromagnetic interference)에 의해 반도체 패키지의 작동 성능이 저하되는 문제가 발생하고 있다.
이와 같은 전자파 간섭 현성을 저감하기 위하여 반도체 패키지에 전자파 간섭을 위한 구조들이 적용되고 있다. 과거에는 덮개 방식의 실드 캔(shield can)을 기판의 차폐 대상 영역을 덮도록 설치하여 전자파 간섭을 차폐하였으나, 최근에는 반도체 칩이 고성능화되면서 반도체 칩마다 차폐하는 방식으로 전환되고 있다. 이러한 방식은 칩 간 간섭으로 인한 이상 동작을 미연에 방지하고, 회로기판의 집적도도 보다 증가시킬 수 있는 이점이 있다.
반도체 칩의 전자파 차폐는 일반적으로 반도체 패키지의 표면에 구리, 니켈 등의 금속 박막을 추가로 형성함으로써 이루어지는데, 일반적으로 스퍼터링 증착 공정을 통해 반도체 패키지에 금속 박막을 형성하는 방법이 사용되고 있다. 그러나 이와 같은 스퍼터링에 의한 박막 증차 공정은 많은 비용이 소요되는 것에 반하여 생산성이 낮은 문제가 있다.
또한, 도 1의 도시와 같이, 스퍼터링 장비의 특성상 입자들이 반도체 칩(1)의 수직 방향으로 입사되어 코팅되므로, 반도체 칩(1)의 상면에 코팅된 금속박막(2) 두께(d1)와 반도체 칩(1)의 측면에 코팅된 금속박막(2)의 두께(d2)가 차이가 나는 문제가 발생하게 된다. 이러한 스텝 커버리지(Step Coverage) 문제는 반도체 칩 간의 차폐 성능을 악화시키는 원인이 된다.
공개특허공보 제 10-2011-0030090호 (2011.09.17)
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 낮은 비용으로 높은 생산성을 구현할 수 있고, 반도체의 상면과 측면에 균일한 금속 박막을 형성할 수 있는 반도체 패키지의 전자파 차폐 구조 형성 방법을 제공하는 것을 기술적 과제로 한다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따르면, 반도체 칩이 실장된 기판과, 전자파 차폐를 위한 금속 박막 시트를 마련하는 단계와; 상기 반도체 칩의 상면과 측면을 덮도록 상기 금속 박막 시트에 물리적인 가압력을 인가하면서 상기 기판에 부착하는 단계; 및 상기 금속 박막 시트의 금속 박막과 상기 기판 사이의 접합을 강화하도록 상기 상기 금속 박막 시트가 부착된 기판에 고압 환경을 제공하는 단계;를 포함하는, 반도체 패키지의 전자파 차폐막 형성 방법이 제공된다.
또한, 상기 기판에 고압 환경을 제공하는 단계는, 밀폐된 공정 챔버 내에서 상기 기판에 고압 환경을 제공하는 오토클레이브 공정을 포함할 수 있다.
또한, 상기 물리적인 가압력의 인가는, 상기 기판과 상기 금속 박막 시트를 가압 롤에 함께 인입하여 이루어질 수 있다.
또한, 상기 가압 롤을 이용한 상기 금속 박막 시트의 부착 단계는 이송 롤을 통해 상기 금속 박막 시트를 연속적으로 이송시키는 롤-투-롤 공정을 통해 이루어질 수 있다.
또한, 상기 물리적인 가압력의 인가는, 상기 금속 박막 시트를 상기 기판 상에 위치시키고, 가압판을 이용하여 상기 금속 박막 시트를 가압하여 이루어질 수 있다.
또한, 상기 가압판은, 상기 반도체 칩의 상면과 측면 형상에 대응되는 가압면이 구비된 가압 홈을 구비할 수 있다.
또한, 상기 금속 박막 시트는, 지지 시트; 및 상기 지지 시트에 적층되며, 구리, 니켈, 실버 중 어느 하나를 포함하는 금속 박막;을 포함할 수 있다.
또한, 상기 지지 시트는 실크 메쉬 또는 금속 메쉬를 포함할 수 있다.
또한, 상기 금속 박막 시트는 상기 지지 시트에 인장력을 인가하도록 상기 지지 시트를 지지하는 외곽 프레임;을 더 포함할 수 있다.
또한, 상기 금속 박막 시트를 제조하는 단계는, 캐리어 기판에 금속을 도금하여 상기 금속 박막을 형성하는 단계와; 상기 금속 박막 또는 상기 지지 시트에 접착물질을 도포하는 단계; 및 상기 캐리어 기판의 금속 박막을 상기 지지 시트에 전이시키는 단계;를 포함할 수 있다.
또한, 상기 물리적인 가압력의 인가는, 상기 금속 박막 시트를 흡착홀이 형성된 상기 기판 상에 위치시키고, 상기 흡착홀을 통해 공기를 흡입하여 상기 금속 박막 시트를 흡착시켜 이루어질 수 있다.
또한, 상기 금속 박막 시트의 흡착은 상기 금속 박막 시트를 가열한 상태에서 이루어질 수 있다.
또한, 상기 오토클레이브 공정을 위한 공정 챔버 내에서는 상기 금속 박막 시트의 가열을 위한 히터와, 상기 금속 박막 시트의 흡착을 위한 흡착 유닛이 설치될 수 있다.
본 발명의 일 실시예에 따르면, 반도체 칩에 전자파 차폐를 위한 금속 박막을 형성하는 공정에 있어서 기존의 스퍼터링 방식 대비 비용을 절감하면서도 생산성을 향상시킬 수 있으며, 반도체 칩의 측면과 상면에 금속 박막을 균일한 두께로 형성할 수 있는 효과가 있다.
또한, 금속 박막 시트와 기판 사이의 물리적 가압 공정과 오토 클레이브 공정을 순차적으로 수행함으로써 금속 박막의 접합력, 다시 말해, 금속 박막과 반도체 칩 사이의 접합력과, 금속 박막과 기판 사이의 접합력을 보다 강화할 수 있는 이점이 있다.
도 1은 기존의 스퍼터링 공정을 통해 반도체 칩에 전자파 차폐를 위한 금속 박막을 형성한 구조를 나타낸 도면.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법을 순차적으로 나타낸 순서도.
도 3은 도 2의 전자파 차폐막 형성 방법에 의해 제조된 반도체 패키지의 단면도.
도 4는 도 2의 금속 박막 시트의 부착 방법의 일 예로서, 가압 롤을 이용한 부착 공정을 나타낸 도면.
도 5는 도 2의 금속 박막 시트의 부착 방법의 다른 예로서, 가압판을 이용한 부착 공정을 나타낸 도면.
도 6은 도 5의 금속 박막 시트의 부착 방법에 사용 가능한 금속 박막 시트의 제조 방법을 나타낸 도면.
도 7은 도 2의 금속 박막 시트의 부착 방법의 또 다른 예로서, 흡착 방식을 이용한 부착 공정을 나타낸 도면.
도 8은 오토클레이브 장치 내에서 도 7의 흡착 공정을 수행하기 위한 챔버 구조의 일 예를 나타낸 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함한다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 의한 반도체 패키지의 전자파 차폐막 형성 방법의 일 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법을 순차적으로 나타낸 순서도이고, 도 3은 도 2의 전자파 차폐막 형성 방법에 의해 제조된 반도체 패키지의 단면도이다.
도 2 및 3을 참조하여, 본 실시예에 따른 반도체 패키지의 전자파 차폐막 형성 방법을 설명하면, 먼저 반도체 칩(11)이 설치된 기판(10)과, 전자파 차폐를 위한 금속 박막 시트(12, 도 4 또는 도 5 참조)를 마련한다(S10).
기판(10, 또는 지지판)은 반도체 칩(11)을 지지하는 구조로서, 반도체 칩(11)은 추후 기판(10)으로부터 분리 가능하도록 기판(10)에 부착된다.
금속 박막 시트(12)는 지지 시트(13)에 구리, 니켈, 실버 등의 금속 박막(14)이 적층된 구조를 가질 수 있다. 지지 시트(13)는 폴리이미드 등의 합성수지 재질의 필름, 실크 또는 메탈 메쉬 등 금속 박막(14)을 지지할 수 있는 형태라면 다양한 형태로 구현 가능하다.
다음으로, 금속 박막 시트(12)에 물리적인 가압력을 인가하면서 기판(10)에 부착한다(S20). 이 때 금속 박막 시트(12)가 반도체 칩(11)의 상면과 측면을 덮도록 반도체 칩(11)과 기판(10)에 부착한다.
도 4는 도 2의 금속 박막 시트의 부착 방법의 일 예로서, 가압 롤을 이용한 부착 공정을 나타낸 도면이다.
도 4에 도시된 바와 같이, 금속 박막 시트(12)에 물리적인 가압력을 인가하는 방법으로 가압 롤(5, 6)을 사용할 수 있다. 또한 이와 같은 가압 롤(5, 6)을 이용한 부착 공정은 이송 롤(3, 4)을 통해 금속 박막 시트(12)와 기판(10)을 연속적으로 이송시키는 롤-루-롤 공정을 통해 이루어질 수 있다.
구체적으로, 금속 박막 시트(12)는 이송 롤(3)을 통한 이송이 가능하도록 이형 필름 형태의 지지 시트(13)에 금속 박막(14)이 적층된 형태를 가질 수 있으며, 이송 롤(3)에 권취된 상태로 이송 롤(3)의 회전에 따라 이송될 수 있다.
또한, 반도체 칩(11)이 실장된 기판(10)도 이송 롤(4)을 통한 이송이 가능하도록 플렉시블한 재질로 형성 가능하며, 이송 롤(4)의 회전에 따라 가압 롤(5, 6) 쪽으로 이송된다.
가압 롤(5, 6)의 전단에서 기판(10)과 금속 박막 시트(12)의 사이에 접착제가 도포될 수 있으며, 그 후 기판(10)과 금속 박막 시트(12)가 가압 롤(5, 6)의 사이로 인입된다. 가압 롤(5, 6)의 회전 동작에 따라 기판(10)과 금속 박막 시트(12)에 물리적인 가압력이 인가되어 금속 박막(14)과 기판(10) 사이의 접합이 이루어지게 된다. 가압 롤(5, 6)은 반도체 칩(11)에 손상이 가지 않도록 신축성이 높은 연성 재질로 이루어지는 것이 바람직하다.
다시 도 2를 참조하면, 금속 박막 시트(12)의 금속 박막(14)과 기판(10) 사이의 접합을 강화하도록 금속 박막 시트(12)가 부착된 기판에 고압 환경을 제공한다(S30). 이와 같은 공정은 밀폐된 공정 챔버 내에서 기판(10)에 고압 환경을 제공하는 오토클레이브(autoclave) 공정을 통해 이루어질 수 있다.
금속 박막 시트(12)가 부착된 기판(10)을 오토클레이브 장치의 공정 챔버에 장입하고, 공정 챔버를 밀폐시킨 후 오토클레이브 장치를 가동한다. 이 때 기판(12)을 일정 길이로 커팅한 후 공정 챔버 내로 장입시킬 수 있다. 오토클레이브 장치가 가동됨에 따라 공정 챔버 내 밀밀폐 공간의 압력이 상승하여 고압 환경이 제공되게 된다. 이에 따라 금속 박막(14)의 부착면에 발생한 빈 공간이나 기포가 제거되어 그 접합이 보다 강화될 수 있게 된다.
이와 같이, 금속 박막 시트(12)와 기판(10) 사이의 물리적 가압 공정과 오토 클레이브 공정을 순차적으로 수행함으로써 비용 대비 높은 생산성으로 차폐막의 형성이 가능하며, 금속 박막의 접합력을 보다 강화시킬 수 있다.
이상과 같이, 금속 박막 시트(12)의 부착 공정과 오토클레이브 공정을 수행한 후, 기판(10)에 부착된 금속 박막(14)으로부터 지지 시트(13)를 박리시키는 공정이 수행될 수 있으며, 이에 따라 도 3에 도시된 바와 같은 반도체 패키지의 차폐막 형성 공정이 완료된다. 다만, 지지 시트(13)의 박리는 오토클레이브 공정을 수행하기 전에 수행하는 것도 가능하다 할 것이다.
도 5는 도 2의 금속 박막 시트의 부착 방법의 다른 예로서, 가압판을 이용한 부착 공정을 나타낸 도면이다.
앞에서 설명한 가압 롤(5, 6)을 이용한 부착 방법 대신에, 본 실시예와 같이 가압판(20)을 이용하여 금속 박막 시트(12)를 부착시키는 것이 가능하다. 앞서 설명한 가압 롤(5, 6)이 롤-투-롤 공정에 기한 부착 방법인데 반하여, 본 실시예의 경우 일정 면적의 금속 박막 시트(12)를 기판(10)에 개별적으로 부착하는 방법이다.
구체적으로 설명하면, 도 5의 (a)와 같이 금속 박막 시트(12)를 기판(10) 상에 위치시킨다. 본 실시예에 따르면, 금속 박막 시트(12)의 지지 시트(13)로서 실크 메쉬 또는 금속 메쉬가 사용될 수 있다.
한편, 금속 박막 시트(12)의 테두리에는 금속 박막 시트(12) 또는 지지 시트(13)에 인장력을 인가하도록 이를 지지하는 외곽 프레임(15)이 설치될 수 있다. 금속 박막 시트(12)를 일정 길이 또는 면적만큼 신장시킨 상태로 이를 외곽 프레임(15)에 고정하며, 이와 같이 금속 박막 시트(12)를 평평하게 인장시킨 상태로 접합 공정을 수행함에 따라 금속 박막(13)의 접합 품질을 보다 향상시킬 수 있다.
금속 박막 시트(12)를 기판(10) 상에 위치시키는 과정에서 금속 박막 시트(12) 또는 기판(10)에 접착제가 도포될 수 있으며, 접착성을 향상시킬 수 있도록 금속 박막 시트(12)를 히팅시키는 공정이 추가될 수 있다.
그리고, 금속 박막 시트(12)를 가압하기 위한 가압판(20)을 그 위에 배치한다. 가압판(20)에는 반도체 칩(11)의 상면과 측면의 형상에 대응되는 가압면이 구비된 가압홈(21)이 형성된다.
도 5의 (b)와 같이, 가압판(20)의 가압홈(21)과 반도체 칩(11)의 위치가 대응되도록 가압판(20)을 금속 박막 시트(12) 상에 위치시켜 설치한 후 프레스 공정을 수행한다. 이에 따라 금속 박막 시트(12)의 금속 박막(14)이 반도체 칩(11)의 상면과 측면, 기판(10)의 상면에 부착되게 된다.
이와 같이 가압판(20)을 통한 금속 박막 시트(12)의 부착 공정을 완료한 후, 오토 클레이브 공정을 통한 고압 환경 제공 공정이 순차적으로 수행되며, 이에 대한 설명은 앞선 설명에 갈음하기로 한다.
도 6은 도 5의 금속 박막 시트의 부착 방법에 사용 가능한 금속 박막 시트의 제조 방법을 나타낸 도면으로서, 인장력 인가를 통해 신장 가능한 실크 또는 메탈 메쉬에 금속 박막을 형성하는 과정을 나타내고 있다.
먼저, (a)와 같이 캐리어 기판(16)에 금속(구리, 니켈 등)을 도금하여 금속 박막(14)을 형성한다. 이는 전기 도금을 통해 구리 박막의 형성이 가능하다.
다음으로 (b)와 같이 커팅이나 패터닝을 수행하여 금속 박막(14)의 형태를 원하는 형태로 만들 수 있다.
그리고, (c)와 같이 금속 박막(14) 또는 지지 시트(13)에 접착 물질을 도포한 후, 캐리어 기판(17)과 지지 시트(13)를 압착시켜 캐리어 기판(17)의 금속 박막(14)을 지지 시트(13)로 전이시킨다.
이에 따라 (d)와 같이 지지 시트(13)에 금속 박막(14)이 적층된 금속 박막 시트(12)의 제조가 완료되게 된다.
도 7은 도 2의 금속 박막 시트의 부착 방법의 또 다른 예로서, 흡착 방식을 이용한 부착 공정을 나타낸 도면이다.
본 실시예에 따르면, 앞에서 설명한 가압 롤(5, 6)이나 가압판(20)을 이용한을 부착 방식 대신에, 흡착홀(18)을 이용한 기판(10)을 이용한 공기 흡착 방식을 통해 금속 박막 시트(12)를 기판(10)에 부착시킨다.
본 실시예의 경우, 금속 박막 시트(12)는 앞선 실시예와 달리 지지 시트(13)에 급속 박막(14)이 적층된 구조가 아닌, 그 자체로서 하나 이상의 금속 레이어를 갖는 금속 시트의 형태를 갖는다.
본 실시예의 금속 박막 시트(12)의 부착 방법에 대하여 구체적으로 설명하면, 도 7의 (a)와 같이, 흡착홀(18)이 형성된 기판(10)을 마련한다. 흡착홀(18)은 기판(10)을 관통하는 관통홀의 형태를 가지며, 기판(10) 상에 복수개로 형성 가능하다.
그리고, 금속 박막 시트(12)를 기판(10) 상에 위치시킨다. 여기서 금속 박막 시트(12)의 테두리에는 외곽 프레임(15)이 설치될 수 있으며, 금속 박막 시트(12)는 인장 용접을 통해 외곽 프레임(15)에 접합 가능하다.
금속 박막 시트(12)를 기판(10) 상에 위치시키는 과정에서 금속 박막 시트(12) 또는 기판(10)에 접착제가 도포될 수 있으며, 접착성을 향상시킬 수 있도록 금속 박막 시트(12)를 히팅시키는 공정이 추가될 수 있다.
다음으로 도 7의 (c)와 같이, 금속 박막 시트(12)를 기판(10) 상에 위치시킨 상태에서 흡착홀(18)을 통해 공기를 흡입하여 금속 박막 시트(12)를 기판(10)에 흡착시킴으로써 금속 박막 시트(12)를 반도체 칩(11)의 상면과 측면, 기판(10)의 상면에 부착되게 된다.
이와 같이 금속 박막 시트(12)의 부착 공정을 완료한 후, 오토클레이브 공정을 통한 고압 환경 제공 공정이 순차적으로 수행되며, 이에 대한 설명은 앞선 설명에 갈음하기로 한다.
도 7에서 설명한 금속 박막 시트(12)의 부착 공정은 오토클레이브 공정을 수행하기 전에 오토클레이브 장치 밖에서 수행 가능하지만, 오토클레이브 장치 내에서 수행되도록 하여 공정 속도 및 효율성을 향상시키는 것도 가능하다. 도 8은 오토클레이브 장치 내에서 도 7의 흡착 공정을 수행하기 위한 챔버 구조의 일 예를 나타낸 도면이다.
도 8의 도시와 같이 오트클레이브 공정을 위한 오토클레이브 장치의 공정 챔버(30) 내에는, 금속 박막 시트(12)의 가열을 위한 히터(31)와, 금속 박막 시트(12)의 흡착을 위한 흡착 유닛(32)이 설치될 수 있다. 히터(31)는 공정 챔버(30)의 상부에, 흡착 유닛(32)는 공정 챔버(30)의 하부에 각각 설치될 수 있다.
금속 박막 시트(12)가 놓인 기판(10)을 흡착 유닛(32)에 로딩한 상태에서, 히터(31)를 동작시켜 금속 박막 시트(12)가 가열되도록 하며, 금속 박막 시트(12)가 기설정된 시간이나 온도만큼 가열되면, 흡착 유닛(32)을 가동하여 금속 박막 시트(12)가 기판(10)에 부착되도록 한다. 이 때 히터(31)의 동작이 계속 유지되도록 하여 금속 박막 시트(12)의 히팅이 유지된 상태에서 흡착 공정이 이루어질 수 있다.
다음으로, 공정 챔버(30) 내에 압력을 인가하여 오토클레이브 공정을 통한 고압 환경 제공 공정이 수행되도록 함으로써 금속 박막 시트(12)의 부착면에 발생한 빈 공간이나 기포가 제거되도록 한다.
상기에서는 본 발명의 특정의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 기판 11: 반도체 칩
12: 금속 박막 시트 13: 지지 시트
14: 금속 박막 15: 외곽 프레임
17: 캐리어기판 18: 흡착홀
20: 가압판 21: 가압홈
30: 공정 챔버 31: 히터
32: 흡착 유닛

Claims (13)

  1. 반도체 칩이 설치된 기판과, 전자파 차폐를 위한 금속 박막 시트를 마련하는 단계;
    상기 반도체 칩의 상면과 측면을 덮도록 상기 금속 박막 시트에 물리적인 가압력을 인가하면서 상기 기판에 부착하는 단계; 및
    상기 금속 박막 시트와 상기 기판 사이의 접합을 강화하도록 상기 상기 금속 박막 시트가 부착된 기판에 고압 환경을 제공하는 단계;를 포함하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  2. 제1항에 있어서, 상기 기판에 고압 환경을 제공하는 단계는,
    밀폐된 공정 챔버 내에서 상기 기판에 고압 환경을 제공하는 오토클레이브 공정을 포함하는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  3. 제2항에 있어서, 상기 물리적인 가압력의 인가는,
    상기 기판과 상기 금속 박막 시트를 가압 롤에 함께 인입하여 이루어지는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  4. 제3항에 있어서,
    상기 가압 롤을 이용한 상기 금속 박막 시트의 부착 단계는, 이송 롤을 통해 상기 금속 박막 시트를 연속적으로 이송시키는 롤-투-롤 공정을 통해 이루어지는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  5. 제2항에 있어서, 상기 물리적인 가압력의 인가는,
    히팅된 상기 금속 박막 시트를 상기 기판 상에 위치시키고, 가압판을 이용하여 상기 금속 박막 시트를 가압하여 이루어지는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  6. 제5항에 있어서, 상기 가압판은,
    상기 반도체 칩의 상면과 측면 형상에 대응되는 가압면이 구비된 가압 홈을 구비하는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  7. 제2항에 있어서, 상기 금속 박막 시트는,
    지지 시트; 및
    상기 지지 시트에 적층되며, 구리, 니켈, 실버 중 어느 하나를 포함하는 금속 박막;을 포함하는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  8. 제7항에 있어서,
    상기 지지 시트는 실크 메쉬 또는 금속 메쉬를 포함하는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  9. 제7항에 있어서, 상기 금속 박막 시트는,
    상기 지지 시트에 인장력을 인가하도록 상기 지지 시트를 지지하는 외곽 프레임;을 더 포함하는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  10. 제7항에 있어서, 상기 금속 박막 시트를 제조하는 단계는,
    캐리어 기판에 금속을 도금하여 상기 금속 박막을 형성하는 단계;
    상기 금속 박막 또는 상기 지지 시트에 접착물질을 도포하는 단계; 및
    상기 캐리어 기판의 금속 박막을 상기 지지 시트에 전이시키는 단계;를 포함하는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  11. 제2항에 있어서, 상기 물리적인 가압력의 인가는,
    상기 금속 박막 시트를 흡착홀이 형성된 상기 기판 상에 위치시키고, 상기 흡착홀을 통해 공기를 흡입하여 상기 금속 박막 시트를 흡착시켜 이루어지는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  12. 제11항에 있어서,
    상기 금속 박막 시트의 흡착은 상기 금속 박막 시트를 가열한 상태에서 이루어지는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
  13. 제12항에 있어서,
    상기 오토클레이브 공정을 위한 공정 챔버 내에서는 상기 금속 박막 시트의 가열을 위한 히터와, 상기 금속 박막 시트의 흡착을 위한 흡착 유닛이 설치되는 것을 특징으로 하는, 반도체 패키지의 전자파 차폐막 형성 방법.
KR1020200062484A 2020-05-25 2020-05-25 반도체 패키지의 전자파 차폐막 형성 방법 KR102459794B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200062484A KR102459794B1 (ko) 2020-05-25 2020-05-25 반도체 패키지의 전자파 차폐막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200062484A KR102459794B1 (ko) 2020-05-25 2020-05-25 반도체 패키지의 전자파 차폐막 형성 방법

Publications (2)

Publication Number Publication Date
KR20210145510A true KR20210145510A (ko) 2021-12-02
KR102459794B1 KR102459794B1 (ko) 2022-10-28

Family

ID=78867168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200062484A KR102459794B1 (ko) 2020-05-25 2020-05-25 반도체 패키지의 전자파 차폐막 형성 방법

Country Status (1)

Country Link
KR (1) KR102459794B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085575A (ja) * 1999-09-10 2001-03-30 Nitto Denko Corp 異方導電性フィルム付き半導体ウエハの製造方法
KR20040049800A (ko) * 2002-12-06 2004-06-12 가부시키가이샤 무라타 세이사쿠쇼 압전 부품의 제조 방법 및 압전 부품
KR20090003249A (ko) * 2006-02-20 2009-01-09 다이셀 가가꾸 고교 가부시끼가이샤 다공성 필름 및 다공성 필름을 이용한 적층체
WO2009128206A1 (ja) * 2008-04-18 2009-10-22 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
KR20110030090A (ko) 2009-09-17 2011-03-23 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
WO2020095919A1 (ja) * 2018-11-08 2020-05-14 タツタ電線株式会社 電磁波シールドフィルム、電磁波シールドフィルムの製造方法及びシールドプリント配線板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001085575A (ja) * 1999-09-10 2001-03-30 Nitto Denko Corp 異方導電性フィルム付き半導体ウエハの製造方法
KR20040049800A (ko) * 2002-12-06 2004-06-12 가부시키가이샤 무라타 세이사쿠쇼 압전 부품의 제조 방법 및 압전 부품
KR20090003249A (ko) * 2006-02-20 2009-01-09 다이셀 가가꾸 고교 가부시끼가이샤 다공성 필름 및 다공성 필름을 이용한 적층체
WO2009128206A1 (ja) * 2008-04-18 2009-10-22 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
KR20110030090A (ko) 2009-09-17 2011-03-23 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
WO2020095919A1 (ja) * 2018-11-08 2020-05-14 タツタ電線株式会社 電磁波シールドフィルム、電磁波シールドフィルムの製造方法及びシールドプリント配線板の製造方法

Also Published As

Publication number Publication date
KR102459794B1 (ko) 2022-10-28

Similar Documents

Publication Publication Date Title
US10629457B2 (en) Method for manufacturing semiconductor device
JP6076559B1 (ja) 半導体パッケージのｅｍｉシールド処理工法
CN101355857B (zh) 电子部件内置基板及其制造方法
KR100415282B1 (ko) 반도체 소자용 듀얼 다이 접착 장치
US20090250258A1 (en) Wiring Substrate, Semiconductor Package, Electronic Instrument, And Wiring Substrate Manufacturing Method
KR100302652B1 (ko) 플렉시블인쇄회로기판의제조방법및그방법으로생산한플렉시블인쇄회로기판
CN107836040B (zh) 电子部件的制造方法以及处理系统
KR20140068761A (ko) 쉴드 필름, 쉴드 프린트 배선판 및 쉴드 프린트 배선판의 제조 방법
WO2018098649A1 (zh) 集成电路封装方法以及集成封装电路
TW201320852A (zh) 基板保護膜之剝離裝置和基板保護膜之剝離方法
US7851334B2 (en) Apparatus and method for producing semiconductor modules
JP2018010966A (ja) 半導体製造装置および半導体装置の製造方法
US8227173B2 (en) Method of manufacturing multi-layer circuit board
KR102000954B1 (ko) 회로 모듈의 제조 방법 및 성막 장치
KR102459794B1 (ko) 반도체 패키지의 전자파 차폐막 형성 방법
WO2018012391A1 (ja) Ｒｆｉｄタグの製造装置及びｒｆｉｄタグの製造方法
US7892950B2 (en) Methodology for processing a panel during semiconductor device fabrication
JP2018174191A (ja) 切断装置、半導体パッケージの貼付方法及び電子部品の製造方法
JP2010524207A (ja) 電子部品用ポリマー基板
KR20180100711A (ko) 애플리케이션들을 패키징하는 스퍼터링 시스템들 및 방법들
JP6693850B2 (ja) キャリア基材付き配線基板、キャリア基材付き配線基板の製造方法
US9380706B2 (en) Method of manufacturing a substrate strip with wiring
JP2013115315A (ja) 配線板の製造方法
JP2005340595A (ja) 真空積層装置及びこれを用いた絶縁層の形成方法
KR20000019536A (ko) 플렉시블 인쇄 회로기판의 제조방법 및 그 방법으로 생산한플렉시블 인쇄 회로 기판

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant