KR20180100711A - 애플리케이션들을 패키징하는 스퍼터링 시스템들 및 방법들 - Google Patents

애플리케이션들을 패키징하는 스퍼터링 시스템들 및 방법들 Download PDF

Info

Publication number
KR20180100711A
KR20180100711A KR1020187025086A KR20187025086A KR20180100711A KR 20180100711 A KR20180100711 A KR 20180100711A KR 1020187025086 A KR1020187025086 A KR 1020187025086A KR 20187025086 A KR20187025086 A KR 20187025086A KR 20180100711 A KR20180100711 A KR 20180100711A
Authority
KR
South Korea
Prior art keywords
stencil
adhesive member
double
assembly
packaged
Prior art date
Application number
KR1020187025086A
Other languages
English (en)
Inventor
호앙 몽 응우옌
매튜 션 리드
Original Assignee
스카이워크스 솔루션즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스카이워크스 솔루션즈, 인코포레이티드 filed Critical 스카이워크스 솔루션즈, 인코포레이티드
Publication of KR20180100711A publication Critical patent/KR20180100711A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Packages (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Laser Beam Processing (AREA)

Abstract

애플리케이션들을 패키징하는 스퍼터링 시스템들 및 방법들. 일부 실시예들에서, 복수의 패키지형 디바이스들을 처리하는 방법은, 스텐실 및 스텐실의 제1 측부에 부착되는 양면 접착 부재를 갖는 제1 조립체를 형성하거나 또는 제공하는 단계를 포함할 수 있고, 스텐실은 복수의 개구들을 갖고, 양면 접착 부재는 스텐실의 개구들에 대응하는 복수의 개구들을 갖는다. 이러한 방법은 제1 조립체를 링에 부착하여 제2 조립체를 제공하는 단계를 추가로 포함할 수 있고, 링은 퇴적 프로세스를 용이하게 하도록 치수가 정해진다. 이러한 방법은 각각의 패키지형 디바이스가 제1 조립체의 양면 접착 부재에 의해 보유되고 각각의 패키지형 디바이스의 일부가 양면 접착 부재의 대응하는 개구 내로 연장하도록 제2 조립체 상에 복수의 패키지형 디바이스들을 로딩하는 단계를 추가로 포함할 수 있다.

Description

애플리케이션들을 패키징하는 스퍼터링 시스템들 및 방법들
임의의 우선권 출원들에 대한 참조에 의한 원용
본 출원과 함께 제출된 출원 데이터 시트에서 국외 또는 국내 우선권 주장이 식별되는 임의의 및 모든 출원들이 37 CFR 1.57 하에서 본 명세서에 의해 참조로 원용된다. 본 출원은 SPUTTERING SYSTEMS AND METHODS FOR PACKAGING APPLICATIONS라는 명칭으로 2016년 1월 31일자로 출원된 미국 임시 출원 제62/289,314호에 대한 우선권을 주장하고, 그 개시 내용은 각각 전부가 본 명세서에 참조로 본 명세서에 의해 명백하게 원용된다.
분야
본 개시 내용은 차폐형 RF(radio-frequency) 모듈들과 같은 패키지형 전자 모듈들의 제조에 관련된다.
관련된 분야의 설명
RF(radio-frequency) 애플리케이션들에서, RF 회로들 및 관련된 디바이스들은 패키지형 모듈에 구현될 수 있다. 이러한 패키지형 모듈은 이러한 RF 회로들 중 일부 또는 전부와 연관되는 전자기 간섭을 억제 또는 감소시키는 차폐 기능성을 포함할 수 있다.
다수의 구현들에 따르면, 본 개시 내용은 복수의 패키지형 디바이스들을 처리하는 방법에 관련된다. 이러한 방법은 스텐실 및 이러한 스텐실의 제1 측부에 부착되는 양면 접착 부재를 갖는 제1 조립체를 형성하거나 또는 제공하는 단계를 포함한다. 스텐실들은 복수의 개구들을 갖고, 양면 접착 부재는 스텐실의 개구들에 대응하는 복수의 개구들을 갖는다. 이러한 방법은 제1 조립체를 링에 부착하여 제2 조립체를 제공하는 단계를 추가로 포함하고, 이러한 링은 퇴적 프로세스를 용이하게 하도록 치수가 정해진다. 이러한 방법은 각각의 패키지형 디바이스가 제1 조립체의 양면 접착 부재에 의해 보유되고 각각의 패키지형 디바이스의 일부가 양면 접착 부재의 대응하는 개구 내로 연장하도록 제2 조립체 상에 복수의 패키지형 디바이스들을 로딩하는 단계를 추가로 포함한다.
일부 실시예들에서, 각각의 패키지형 디바이스는 박스 형상 본체를 포함할 수 있고, 양면 접착 부재의 대응하는 개구 내로 연장하는 패키지형 디바이스의 부분은 박스 형상 본체의 하부측 상에 구현되는 하나 이상의 피처를 포함할 수 있다. 이러한 하나 이상의 피처는 복수의 솔더 볼들을 포함할 수 있다. 박스 형상 본체는 상부 표면 및 4개의 측벽 표면들을 포함할 수 있다. 이러한 방법은 전기 전도성 재료가 복수의 패키지형 디바이스들 각각의 박스 형상 본체의 상부 표면 및 4개의 측벽 표면들 상에 퇴적되도록 패키지형 디바이스들로 로딩되는 제2 조립체 상에 퇴적 프로세스를 수행하는 단계를 추가로 포함할 수 있다.
일부 실시예들에서, 전기 전도성 재료는 등각 방식으로 퇴적될 수 있다. 일부 실시예들에서, 패키지형 디바이스는 무선-주파수 모듈일 수 있고, 전기 전도성 재료는 무선-주파수 모듈에 대한 차폐를 제공하도록 구성될 수 있다.
일부 실시예들에서, 제1 조립체를 형성하는 단계는 스텐실의 제1 측부에 개구들이 없는 양면 접착 부재를 부착하는 단계, 및 양면 접착 부재의 개구들을 형성하는 레이저 절단 동작을 수행하는 단계를 포함할 수 있다. 이러한 레이저 절단 동작은 스텐실의 개구를 관통하여 양면 접착 부재 상에 레이저 빔이 입사되도록 수행될 수 있다. 이러한 레이저 절단 동작은 레이저 빔이 양면 접착 부재를 관통하지만 스텐실로부터 대향하는 양면 접착 부재의 측부 상의 덮개 층은 관통하지 않고 절단하도록 추가로 구성될 수 있다. 이러한 방법은 양면 접착 부재의 절단 부분이 덮개 층과 함께 제거됨으로써 양면 접착 부재의 개구를 제공하도록 양면 접착 부재로부터 덮개 층을 제거하는 단계를 추가로 포함할 수 있다. 덮개 층을 제거하는 단계는 링에 제1 조립체를 부착하는 단계 이후에 수행될 수 있다. 양면 접착 부재의 개구는 스텐실의 대응하는 개구보다 작을 수 있다.
일부 실시예들에서, 링에 제1 조립체를 부착하는 단계는 링이 제1 조립체를 둘러싸도록 링에 대해 제1 조립체를 위치 지정하는 단계를 포함할 수 있다. 링에 제1 조립체를 부착하는 단계는 링과 제1 조립체 상에 접착 부재를 위치 지정함으로써 링에 제1 조립체를 부착하는 단계를 추가로 포함할 수 있고, 접착 부재는 스텐실의 제2 측부에 부착된다. 접착 부재는 단면 접착 부재일 수 있다. 이러한 방법은 스텐실의 각각의 개구의 적어도 일부를 노출시키도록 스텐실을 덮는 접착 부재의 일부를 관통하여 절단하는 레이저 절단 동작을 수행하는 단계를 추가로 포함할 수 있다. 접착 부재의 부분을 관통하여 절단하는 것은 스텐실의 개구들 전부를 노출시키도록 접착 부재에 단일 개구를 초래할 수 있다. 레이저 절단 동작은 레이저 빔이 접착 부재를 관통하여 절단하지만 스텐실의 제1 측부 상의 양면 접착 부재에는 손상을 주지 않도록 수행될 수 있다. 레이저 절단 동작은 접착 부재를 관통하여 절단한 이후 스텐실에 의해 레이저 빔이 차단되도록 수행될 수 있다.
일부 구현들에서, 본 개시 내용은 복수의 패키지형 모듈들을 처리하는 디바이스에 관련된다. 이러한 디바이스는 퇴적 장치에서 이용되도록 구성되는 링, 및 복수의 개구들을 갖는 스텐실을 포함하고, 각각의 개구는 처리될 패키지형 모듈의 일부를 수용하도록 치수가 정해진다. 이러한 디바이스는 스텐실이 퇴적 장치에서 이용되도록 링에 스텐실을 부착시키는 접착 부재를 추가로 포함한다.
일부 실시예들에서, 이러한 디바이스는 스텐실의 제1 측부에 부착되는 양면 접착 부재를 추가로 포함할 수 있고, 이러한 양면 접착 부재는 스텐실의 개구들에 대응하는 복수의 개구들을 갖는다. 링과 스텐실은 접착 부재에 의해 대략 동일 평면에 부착될 수 있다. 스텐실은 링의 내부 반경 내에 위치 지정될 수 있다. 접착 부재는 스텐실의 제2 측부의 적어도 일부 및 링의 대응하는 측부의 적어도 일부를 덮도록 치수가 정해질 수 있다. 접착 부재는 단면 접착 부재의 접착 측부가 스텐실의 제2 측부 및 링의 대응하는 측부와 결합하도록 단면 접착 부재일 수 있다.
일부 실시예들에서, 접착 부재는 RF 모듈의 부분이 스텐실의 제1 측부로부터 내부에 배치될 때 스텐실의 개구로부터 주변 가스가 탈출할 수 있게 하도록 스텐실의 제2 측부 상에서 스텐실의 각각의 개구의 적어도 일부를 노출시키도록 치수가 정해지는 하나 이상의 절결부를 포함할 수 있다. 접착 부재의 하나 이상의 절결부는 스텐실의 개구들 전부를 노출시키는 단일 절결부를 포함할 수 있고, 이러한 단일 절결부는 스텐실의 주연 부분에서 스텐실의 제2 측부를 보유하는 접착 부재를 초래한다.
일부 실시예들에서, 접착 부재의 단일 절결부는 스텐실의 제2 측부로부터의 접착 부재에 대한 절단 동작 동안 스텐실이 스텐실의 제1 측부 상의 양면 접착 부재에 대한 손상을 억제하도록 스텐실의 중실 부분에 절단 에지를 포함할 수 있다.
일부 실시예들에서, 스텐실의 제1 측부 상의 양면 접착 부재의 각각의 개구는 스텐실의 대응하는 개구에 패키지형 모듈의 부분이 진입할 수 있게 하면서 패키지형 모듈의 하부측과 결합하도록 치수가 정해질 수 있다. 스텐실의 제1 측부 상의 양면 접착 부재의 각각의 개구는 양면 접착 부재의 개구의 에지가 스텐실의 대응하는 개구의 에지에 대해 오버행을 형성하도록 스텐실의 대응하는 개구보다 작을 수 있다.
일부 실시예들에서, 이러한 디바이스는 양면 접착 부재 위에 덮개 층을 추가로 포함할 수 있고, 이러한 덮개 층은 양면 접착 부재 상에 패키지형 모듈들의 위치 지정 이전에 제거되도록 구성된다. 양면 접착 부재의 개구들은, 덮개 층이 제거될 때, 양면 접착 부재의 절결부가 덮개 층과 함께 제거됨으로써 양면 접착 부재의 대응하는 개구를 제공하도록 구성될 수 있다.
일부 실시예들에서, 링은 일반적으로 원형 형상을 가질 수 있다. 링은 내부를 완전히 감싸도록 치수가 정해질 수 있다.
일부 실시예들에서, 퇴적 장치는 물리적 기상 퇴적 장치를 포함할 수 있다. 일부 실시예들에서, 스텐실은 직사각형 시트일 수 있고, 개구들은 어레이로 배열되는 직사각형 형상의 개구들일 수 있다.
일부 교시들에 따르면, 본 개시 내용은 패키지형 모듈들의 배치(batch) 처리를 위한 시스템에 관련된다. 이러한 시스템은, 퇴적 장치에 이용되도록 구성되는 링, 복수의 개구들을 갖는 스텐실 조립체- 각각의 개구는 처리될 패키지형 모듈의 일부를 수용하도록 치수가 정해짐 -, 및 스텐실 조립체가 퇴적 장치에 이용될 수 있게 하도록 링에 스텐실 조립체를 부착하는 접착 부재를 포함하는 캐리어 조립체를 준비하도록 또는 제공하도록 구성되는 제1 서브시스템을 포함한다. 이러한 시스템은, 복수의 패키지형 모듈들을 취급하도록 구성되는 제2 서브시스템- 패키지형 모듈들이 스텐실 조립체의 개구들 위에 위치 지정되고 스텐실 조립체에 의해 보유될 수 있음으로써 복수의 패키지형 모듈들이 퇴적 장치에서 추가로 처리될 수 있게 함 -을 추가로 포함한다.
일부 실시예들에서, 시스템은, 퇴적 장치를 갖고 복수의 패키지형 모듈들 상에서 퇴적 프로세스를 수행하도록 구성되는 제3 서브시스템을 추가로 포함할 수 있다. 스텐실 조립체에 의해 보유되는 패키지형 모듈들은 패키지형 모듈의 하부측을 전도성 재료가 실질적으로 없는 상태로 유지하면서 퇴적 프로세스가 각각의 패키지형 모듈의 상부 및 측부 표면들 상에 전도성 재료의 등각 층을 퇴적할 수 있게 할 수 있다.
본 개시 내용을 요약할 목적으로, 본 발명들의 특정 양태들, 이점들 및 신규 특징들이 본 명세서에 설명된다. 모든 이러한 이점들이 본 발명의 임의의 특정 실시예에 따라 반드시 달성될 필요는 없다는 점이 이해되어야 한다. 따라서, 본 발명은 본 명세서에서 교시되거나 제안될 수 있는 바와 같은 다른 이점들을 반드시 달성할 필요 없이 본 명세서에서 교시되는 바와 같은 하나의 이점 또는 이점들의 그룹을 달성하거나 또는 최적화하는 방식으로 구현되거나 또는 수행될 수 있다.
도 1은 자신의 하부측에 부착되는 테이프를 갖는 링과 테이프 상에 장착되는 패키지형 디바이스의 어레이를 포함하는 예시적 조립체의 하부측 도면을 도시한다.
도 2a는 도 1의 일부의 확대된 상부측 평면도를 도시한다.
도 2b는 도 1의 동일한 부분의 확대된 측부 단면도를 도시한다.
도 3a 내지 도 3d는 하나 이상의 처리 단계를 위해 패키지형 디바이스들을 보유하는데 스텐실이 이용될 수 있는 방식의 예를 도시한다.
도 4는 제1 조립체를 산출하기 위해 양면 테이프가 베어 스텐실에 메이팅되는(mated) 예시적 프로세스를 도시한다.
도 5a 내지 도 5c는 도 4의 프로세스와 연관되는 예시적 상태들을 도시한다.
도 6은 제2 조립체를 산출하기 위해 도 4의 제1 조립체가 PVD 링에 장착되는 예시적 프로세스를 도시한다.
도 7a 내지 도 7d는 도 6의 프로세스와 연관되는 예시적 상태들을 도시한다.
도 8은 PVD 프로세스를 위한 제3 조립체를 산출하기 위해 하나 이상의 패키지형 디바이스의 로딩을 위해 도 6의 제2 조립체가 준비되는 예시적 프로세스를 도시한다.
도 9a 내지 도 9c는 도 8의 프로세스와 연관되는 예시적 상태들을 도시한다.
도 10a 및 도 10b는 스텐실에 양면 테이프가 라미네이팅되는 예시적 라미네이트형 조립체의 양쪽 측부들을 도시한다.
도 11은, 스텐실의 테이핑되지 않은 표면이 노출되도록, 도 7a의 것과 유사한 제1 조립체가 장착 플랫폼 상에 배치되는 예를 도시한다.
도 12은 제1 조립체를 둘러싸도록 PVD 링이 위치 지정되고, 단면 테이프가 제1 조립체와 PVD 링의 내부 주연부 위에 위치 지정되는 예를 도시한다.
도 13은 도 12의 예시적 동작으로부터 초래되는 PVD 링, 단면 테이프, 및 제1 조립체의 조립체의 일 측부를 도시한다.
도 14는 도 13의 조립체의 다른 측부의 일부가, 예를 들어, 레이저 절단 동작을 이용하여 노출되는 예를 도시한다.
도 15는 스텐실의 일 측부에 부착되는 양면 테이프로부터 박리되는 덮개 층의 예를 도시한다.
도 16은 적어도 부분적으로 스텐실에 의해 지지되는 노출된 양면 테이프 상에 복수의 패키지형 디바이스들이 장착되는 예를 도시한다.
도 17은, 스텐실/양면 테이프 조립체가 테이프로 PVD 링에 고정되는, 도 13 및 도 14의 예와 유사한 조립체를 도시한다.
도 18은, 일부 실시예들에서, 하나보다 많은 스텐실/양면 테이프 조립체가 테이프로 PVD 링에 고정될 수 있다는 점을 도시한다.
도 19는 스텐실/양면 테이프 조립체가, 원형 형상 스텐실 같은, 비-직사각형 형상 스텐실에 기초하는 예를 도시한다.
도 20은 스텐실/양면 테이프 조립체를 보유하는 링 구조체가 비-원형 형상을 갖는 예를 도시한다.
도 21은 단면 테이프가 스텐실의 일 측부 상에 구현되고, 양면 테이프가 스텐실의 다른 측부 상에 구현되는 예시적 구성을 도시한다.
도 22는, 스텐실의 개구들이 단면 테이프의 적절한 부분을 절취함으로써 노출되는, 도 14의 예와 유사한 예시적 구성을 도시한다.
도 23은 절단 또는 펀칭 동작들이 스텐실 개구들에 대응하는 영역들에서 단면 테이프 상에 개구들을 산출할 수 있는 예를 도시한다.
도 24는 레이저 빔이 도 23의 예의 단면 테이프 상에 개구들을 형성하는 예시적 절단 동작을 도시한다.
도 25는 레이저 빔이 도 22의 예의 단면 테이프의 부분을 형성하는 예시적 절단 동작을 도시한다.
도 26은, PVD 프로세스의 준비시, 양면 테이프가 있는 스텐실을 포함하는 조립체 상에 복수의 패키지형 디바이스들이 로딩되는 예시적 프로세스 단계를 도시한다.
도 27은 PVD 프로세스 이후 패키지형 디바이스들이 제거되는 예시적 프로세스 단계를 도시한다.
도 28은 오버행 부분을 제공하도록 절단된 양면 테이프를 갖는 스텐실 개구에 관한 대표적 패키지형 디바이스를 도시한다.
도 29는, 볼 그리드 어레이 같은 하나 이상의 하부측 돌출부가 스텐실 개구에 의해 수용될 수 있도록, 스텐실/양면 테이프 조립체 상에 장착되는 패키지형 디바이스를 도시한다.
도 30은, 일부 실시예들에서, 본 개시 내용의 하나 이상의 피처가 모듈 패키징 시스템에서 구현될 수 있다는 점을 도시한다.
본 명세서에서 제공된 제목들은, 존재하는 경우, 단지 편의를 위한 것이며 청구된 발명의 범위 또는 의미에 반드시 영향을 주는 것은 아니다.
도 1은 자신의 하부측에 테이프(52)가 부착되는 링(50)을 포함하는 예시적 조립체의 하부측 도면을 도시한다. 링(50)의 내부 경계 내의 테이프(52)의 영역은 패키지형 디바이스 같은 디바이스(54)의 어레이가 장착되는 것으로 도시된다. 링(50)은, 예를 들어, 물리 기상 퇴적(PVD) 기계 같은 장치에 장착되어 조립체의 상부측에서 PVD 프로세스가 수행될 수 있게 하도록 치수가 정해질 수 있다.
도 1의 예에서, 패키지형 디바이스(54) 및 테이프(52)에 관한 그 관계를 나타내고 56으로 표시되는 부분은 도 2a 및 도 2b에 더 상세히 도시된다. 도 2a는 도 1의 부분(56)의 확대된 상부측 평면도를 도시하고, 도 2b는 동일한 부분(56)의 확대된 측부 단면도를 도시한다. 패키지형 디바이스(54)는 솔더 볼(60) 같은 하나 이상의 불규칙 피처 또는 토포그래피를 포함하는 것으로 도시된다. 이러한 패키지형 디바이스는 테이프(52)의 상부 표면 상에 장착되는 것으로 도시된다. 도 1에 도시되는 바와 같이, 테이프(52)의 주변 부분의 상부 표면은 또한 링(50)의 하부측에 부착되는 것으로 도시된다.
도 2a 및 도 2b에 도시되는 예에서, 솔더 볼(60) 같은 불규칙 피처 또는 토포그래피는 테이프(52)에 의해 정의되는 개구(58)에 의해 수용되는 것으로 도시된다. 따라서, 패키지형 디바이스(54)는 패키지형 디바이스(54)의 측벽 및 상부 표면이 일반적으로 조립체의 상부측에 노출되도록 테이프(52)에 의해 보유될 수 있다. 이러한 구성에서, 조립체의 상부측에서 수행되는 PVD 프로세스 같은 퇴적 프로세스는 패키지형 디바이스(54)의 측벽 및 상부측으로의 재료(예를 들어, 금속 같은 전도성 재료)의 등각 코팅을 초래할 수 있고, 동시에, 하부측(솔더 볼(60)을 포함) 일반적으로 PVD 프로세스 동안 비코팅 상태로 유지된다. 본 명세서에 설명되는 바와 같이, 패키지형 디바이스(54)의 이러한 등각 코팅은 RF(radio-frequency) 차폐 기능성을 제공할 수 있다.
도 1 및 도 2의 예에서, 테이프(52)는 통상적으로 충분히 유연해서 기계적 문제가 발생할 수 있다. 예를 들어, 패키지형 디바이스(54)의 어레이가 테이프(52) 상에 로딩될 때, 과도한 중량은 테이프(52)가 처지게 하고, 그에 의해, 조립체의 일반적으로 평면형 구성으로부터 이탈되게 한다. 이러한 처짐은 PVD 프로세스로부터 초래되는 코팅의 균일성에 영향을 줄 수 있다. 이러한 처짐은 또한 패키지형 디바이스(54)가 로딩(예를 들어, PVD 프로세스 이전) 및 언로딩(예를 들어, PVD 프로세스 이후) 단계 동안 취급되는 방식에 영향을 줄 수 있다.
본 명세서에는 패키징 제조 프로세스(예를 들어, 등각 차폐 층을 형성하는 PVD 프로세스) 동안 디바이스(예를 들어, 패키지형 디바이스)를 보유하기 위해 스텐실이 사용되는 방식의 다양한 예가 설명된다. 이러한 스텐실은 가공 대상 디바이스의 보유를 위해 도 1 및 도 2의 테이프 예보다 더욱 안정적인 플랫폼을 제공하도록 구성될 수 있다. 또한, 본 명세서에 설명되는 바와 같이, 이러한 스텐실은 PVD 링 같은 디바이스와 조립되어 기존 PVD 기계를 활용할 수 있으면서 스텐실의 안정성으로부터 장점을 취하는 조립체를 산출할 수 있다.
다른 것들 중에서, 패키지형 디바이스를 보유하는 스텐실에 관련되는 다양한 예는 발명의 명칭이 "DEVICES AND METHODS RELATED TO FABRICATION OF SHIELDED MODULES"인 PCT 제PCT/US2016/054652호에 설명되어 있으며, 이 문헌은 그 전문이 본 명세서에 참조로 명시적으로 원용되고, 그 개시 내용은 본 출원의 명세서의 일부인 것으로 고려되어야 한다. 다른 것들 중에서, 솔더 볼 같은 불규칙 피처를 갖는 패키지형 디바이스에 관한 다양한 예가 발명의 명칭이 "DUAL-SIDED RADIO-FREQUENCY PACKAGE HAVING BALL GRID ARRAY"인 미국 공보 2016/0099192호에 설명되어 있으며, 이 문헌은 그 전문이 본 명세서에 참조로 명시적으로 원용되고, 그 개시 내용은 본 출원의 명세서의 일부인 것으로 고려되어야 한다.
일부 실시예들에서, 미국 공보 2016/0099192호에 개시되는 볼 그리드 어레이를 갖는 양면 패키지 같은 패키지형 디바이스는 그 측벽 상에 노출된 전도성 피처를 가지는 패키징 기판으로 구성될 수 있다는 점이 주목된다. 이러한 전도성 피처는 패키징 기판 내의 접지 평면에 전기적으로 접속될 수 있다. 따라서, 패키지형 디바이스의 측벽 표면 및 상부 표면 상에 본 명세서에서 설명되는 바와 같이 형성되는 등각 차폐 층은 전도성 피처들을 관통하여 접지 평면에 전기적으로 접속됨으로써 패키지형 디바이스를 위한 RF 차폐 기능성을 제공한다.
도 3a 내지 도 3d는 PCT 제PCT/US2016/054652호에 설명되는 하나 이상의 피처가 처리 단계(들)를 위해 패키지형 디바이스를 보유하도록 구현될 수 있는 방식의 예를 도시한다. 설명의 목적을 위해, 스텐실, 프레임 캐리어 및 플레이트 같은 용어는 적절한 상황에서 교체 가능하게 사용될 수 있다는 점이 이해될 것이다. 예를 들어, PCT 제 PCT/US2016/054652호에 설명되는 바와 같은 프레임 캐리어 또는 플레이트가 본 명세서에 설명되는 스텐실로서 사용될 수 있다. 다른 예에서, 본 명세서에 설명되는 바와 같은 스텐실이 PCT 제PCT/US2016/054652호의 프레임 캐리어 또는 플레이트으로서 사용될 수 있다.
일부 실시예들에서, 본 명세서에 설명되는 바와 같은 하나 이상의 피처를 갖는 스텐실은 제1 측부를 갖는 플레이트일 수 있고, 이를 관통하여 개별 유닛(예를 들어, 개체화된 유닛)이 스텐실에 도입되고 그로부터 제거될 수 있다. 플레이트의 제2 측부는 제1 측부로부터 대향하는 측부일 수 있다. 예를 들어, 개별 유닛이 스텐실의 상부측에서 스텐실에 도입되고 스텐실로부터 제거되도록 스텐실이 이용되면, 스텐실의 상부측은 그 제1 측부이고, 하부측은 그 제2 측부일 수 있다. 유사하게, 개별 유닛이 스텐실의 하부측에서 스텐실에 도입되고 스텐실로부터 제거되도록 스텐실이 이용되면, 스텐실의 하부측은 그 제1 측부일 수 있고, 상부측은 그 제2 측부일 수 있다.
일부 실시예들에서, 전술한 스텐실의 플레이트는 애퍼처들의 어레이를 정의할 수 있다. 이러한 애퍼처들 각각은 개별 유닛의 적어도 일부를 수용하도록 치수가 정해질 수 있으며, 그래서, 복수의 이러한 개별 유닛이 추가 처리를 위해 어레이로 배열될 수 있다. 스텐실에 의해 수용되는 이러한 부분은, 예를 들어, 개별 패키지형 디바이스의 하부측의 솔더 볼들 같은 불규칙 피처들을 포함할 수 있다.
일부 실시예들에서, 전술한 스텐실은, 예를 들어, 금속 플레이트 또는 테이프 절단 레이저 동작 및 청정 환경 같은 동작 조건에 대한 반복적 노출을 취급할 수 있는 조성을 갖는 플레이트일 수 있다. 이러한 플레이트는, 예를 들어, 직사각형 형상의 패널 형태일 수 있고, 본 명세서에 설명되는 바와 같은 하나 이상의 기능성을 제공하기에 적합한 두께를 가질 수 있다.
도 3a의 예시적 구성(500)에서, 스텐실(204)은 패키지형 디바이스의 일부를 수용하도록 치수가 정해지는 개구(203)를 정의하는 것으로 도시된다. 비록, 설명의 목적을 위해 하나의 개구가 도시되지만, 복수의 개구가 스텐실(204) 상에 구현될 수 있다는 점이 이해될 것이다. 이중면 테이프(206)(양면 테이프라고 본 명세서에서 또한 지칭됨)는 스텐실(204)의 일 측부에 부착되는 것으로 도시된다. 이러한 테이프는, 예를 들어, 각각의 측부에 구현되는 접착제 층을 갖는 폴리이미드 필름(211)(예를 들어, Kapton) 베이스를 포함할 수 있다. 따라서, 도시되는 예에서, 접착제 층(213)은 스텐실(204)과 결합하는 것으로 도시되어 있고, 접착제 층(212)은 덮개 층(207)(예를 들어, PET 필름)에 의해 덮여지는 것으로 도시된다. 따라서, 덮개 층(207)은 접착제 층(212)을 노출시키도록 박리될 수 있다.
도 3b의 예시적 구성(502)에서, 레이저 빔(250)은 양면 테이프(206)를 관통하여 개구들을 형성하도록 양면 테이프(206)에 적용되는 것으로 도시된다. PCT 제PCT/US2016/054652호에 설명되는 바와 같이, 레이저 빔(250)의 이러한 적용은 다수의 방식으로 달성될 수 있다. 예를 들어, 레이저 빔(250)은 하부측(도 3b의 반전된 배향에서 상부측)으로부터 적용될 수 있고, 레이저 절단 동작으로부터 초래되는 개구는 스텐실(204)의 개구(203)의 각각의 에지를 초과하여 양면 테이프(206)의 오버행을 초래할 수 있다.
일부 실시예들에서, 도 3b의 레이저 절단 동작은 레이저 빔(250)이 양면 테이프(206)를 관통하지만 덮개 층(207)을 완전히 관통하지 않고 일반적으로 타도록 구성될 수 있다. 따라서, 덮개 층(207)이 양면 테이프(206)로부터 박리될 때, 양면 테이프(206)의 절단부가 덮개 층(207)에 점착되어 유지되고, 따라서, 함께 제거된다.
도 3c의 예시적 구성(504)에서, 도 3b의 레이저 절단 동작 및 덮개 층의 박리는 양면 테이프를 관통하여 개구(202)를 산출하는 것으로 도시된다. PCT 제PCT/US2016/054652호에 설명되는 바와 같이, 이러한 개구는 스텐실(204)의 개구(203)에 대해 상이한 방식으로 치수가 정해질 수 있다. 일부 실시예들에서, 개구(202)는 스텐실의 개구(203)의 에지를 초과하여 양면 테이프(206)의 오버행(도 3d에서와 같이 배향될 때)을 산출하도록 치수가 정해질 수 있다. 일부 처리 애플리케이션들에서, 양면 테이프의 이러한 오버행은 패키지형 디바이스 처리시 바람직한 기능성들을 제공할 수 있다. 이러한 바람직한 기능성들에 관련되는 예들이 본 명세서에 더 상세히 설명된다.
도 3d의 예시적 구성(506)에서, 도 3c의 조립체는 접착제 층(212)(도 3a에 표시되는 바와 같이)은 상단에 노출되는 상태로 양면 테이프(206)가 스텐실(204)위에 있도록 반전되어 도시된다. 이렇게 배향된 조립체에서, 패키지형 디바이스(510)는 양면 테이프(206) 상에 장착되고 그래서 솔더 볼(516)이 양면 테이프(206)의 개구(202)를 관통하여 연장하는 것으로 도시된다. 따라서, 패키지 디바이스(510)의 하부측의 주연부는 양면 테이프(206)의 에지 부분에 의해 고정될 수 있다.
도 3d의 예에서, 패키지형 디바이스(510)는 패키징 기판(512)(예를 들어, PCB 기판, 라미네이트 기판 등) 및 RF(radio-frequency) 컴포넌트(513), 예컨대, 패키징 기판(512) 상에 장착되는 다이를 포함하는 것으로 도시된다. 오버몰드 캡(514)은 패키지형 디바이스(510)의 상부 표면을 산출하도록 패키징 기판(512) 위에 형성될 수 있다. 직사각형 풋프린트 형상을 갖는 패키징 기판(512)의 예시적 맥락에서, 오버몰드 캡(514) 및 패키징 기판(512)에 의해 형성되는 박스 형상은 패키지형 디바이스(510)의 4개의 측벽들을 정의한다. 따라서, 패키지형 디바이스(510)가 도 3d에 도시되는 바와 같이 양면 테이프(206) 상에 장착될 때, 패키지형 디바이스(510)의 4개의 측벽들 및 상부 표면은 RF 차폐 기능성을 제공하기 위해 금속 같은 재료의 퇴적을 허용하도록 노출된다. 솔더 볼(516)을 포함하는 패키지형 디바이스(510)의 하부측은 스텐실의 상부측에 노출되지 않으며; 따라서, 퇴적 재료에 노출되지 않는다.
도 3d의 예에서, 패키지형 디바이스(510)의 하부측은 다이 같은 하부측 장착 컴포넌트를 포함하거나 그렇지 않을 수 있다. 또한, 솔더 볼(516)은 예시적 패키지형 디바이스(510)와 연관되는 불규칙 피처 또는 토포그래피의 예라는 점이 이해될 것이다. 이러한 불규칙 피처 또는 토포그래피는 솔더 볼 이외에 또는 그에 추가로 피처들을 포함할 수 있다. 전술한 하부측 장착 컴포넌트 및 그 불규칙 피처 또는 토포그래피에 관한 예는 미국 공보 제2016/0099192호에 설명된다.
일부 제조 애플리케이션들에서, PVD 시스템 같은 기존 시스템을 사용하는 것이 바람직할 수 있다. 도 1 및 도 2를 참조로 설명되는 바와 같이, PVD 시스템을 위해 치수가 정해지는 링이 테이프를 사용하여 패키지형 디바이스의 어레이를 장착하기 위해 사용될 수 있다. 그러나, 이러한 구성은, 예를 들어, 테이프의 유연성으로 인해 하나 이상의 과제를 산출할 수 있다.
일부 실시예들에서, 본 명세서에 설명되는 바와 같은 하나 이상의 피처를 갖는 스텐실이 특정하게 PVD 시스템과 동작하도록 구현될 수 있다. 이러한 구성이 하나 이상의 과제에 또한 직면할 수 있다. 예를 들어, PVD 전용 스텐실이 비교적 큰 경우,(예를 들어, 양면 테이프를 관통하여) 다양한 절단 동작 수행시 레이저 시스템에 과제가 존재할 수 있다.
본 명세서에는 다수의 유리한 피처를 제공하도록 다른 구조(예를 들어, PVD 링) 상에 스텐실이 장착될 수 있는 방식의 다양한 예가 설명된다. 예를 들어, 스텐실을 갖는 패키지형 디바이스의 로딩, 처리 및 언로딩은 스텐실의 안정적이고 일관성있는 특성으로 인해 유익할 수 있다. 다른 예에서, 스텐실은 레이저 절단 동작 같은 더 용이한 비-PVD 동작을 가능하게 하도록 적절히 치수가 정해질 수 있다.
일부 실시예들에서, 스텐실은 테이프를 사용하여 PVD 링 상에 장착될 수 있다. 도 4 및 도 5는 예시적 프로세스 및 이러한 프로세스와 연관되는 예시적 상태를 도시하고, 여기서, 양면 테이프는 제1 조립체를 산출하도록 나체 스텐실(bare stencil)에 메이팅된다. 도 6 및 도 7은 예시적 프로세스 및 이러한 예시적 프로세스와 연관되는 예시적 상태를 도시하며, 여기서, 도 4 및 도 5의 제1 조립체는 제2 조립체를 산출하도록 PVD 링에 장착된다. 도 8 및 도 9는 예시적 프로세스 및 이러한 예시적 프로세스와 연관되는 예시적 상태를 도시하며, 여기서, 도 6 및 도 7의 제2 조립체는 PVD 프로세스를 위한 제3 조립체를 산출하도록 하나 이상의 패키지형 디바이스의 로딩을 위해 사용된다. 도 10 내지 도 16은 도 4-9의 전술한 예들과 관련된 추가의 예들을 도시한다.
도 5, 도 7 및 도 9에 도시되는 다양한 예에서, 명료성을 위해 하나의 대표적 개구가 도시된다. 그러나, 스텐실은 복수의 패키지형 디바이스들을 수용하기 위해 복수의 이러한 개구(예를 들어, 어레이로 배열됨)를 포함할 수 있다는 점이 이해될 것이다.
다양한 예가 PVD 프로세스의 맥락에서 설명된다는 점이 주목된다. 그러나, 본 개시 내용의 하나 이상의 피처는 또한 다른 타입의 퇴적 또는 제조 프로세스를 위해서도 구현될 수 있다는 점이 이해될 것이다.
일부 실시예들에서, 본 개시 내용의 하나 이상의 피처는 각각의 패키지형 디바이스를 위한 RF 차폐 기능성을 산출하기 위해 패키지형 디바이스의 어레이 각각에 등각 전도성 층을 형성하기 위해 사용될 수 있다. 패키지형 디바이스 상의 등각 전도성 층의 이러한 형성은 PVD 및/또는 다른 타입의 제조 프로세스에 의해 달성될 수 있다.
도 4 및 도 5를 참조하면, 프로세스(520)는 스텐실이 형성되거나 또는 제공되는 블록 522를 포함할 수 있다. 이러한 스텐실은 도 5a의 구성(550)에서 204로 도시된다. 스텐실(204)은 제1 표면(512) 및 제2 표면(514)을 포함하는 것으로 도시된다. 스텐실(204)은 또한 본 명세서에 설명되는 바와 같이 패키지형 디바이스의 일부를 수용하도록 치수가 정해지는 개구(203)를 포함하는 것으로 도시된다.
프로세스(520)는 스텐실이 양면 테이프로 라미네이팅되는 블록 524를 추가로 포함할 수 있다. 이러한 라미네이팅된 구성은 도 5b에 556으로 도시되어 있으며, 도 5b에서 양면 테이프(206)는 각각의 측부 상에 접착제 층이 구현되는 폴리이미드 필름(211)(예를 들어, Kapton) 베이스를 포함하는 것으로 도시된다. 따라서, 도시되는 예에서, 접착제 층(213)은 스텐실(204)과 결합하는 것으로 도시되어 있고, 접착제 층(212)은 덮개 층(207)(예를 들어, PET 필름)에 의해 덮여지는 것으로 도시된다. 따라서, 덮개 층(207)은 접착제 층(212)을 노출시키도록 박리될 수 있다.
도 10a 및 도 10b는 예시적 라미네이팅된 구성(556)의 양쪽 측부들을 도시한다. 이러한 구성은 도 5b의 전술한 구성(556)에 대응할 수 있다. 특히, 도 10a는 패키지형 디바이스가 수용될 측부로부터 대향하는 측부(예를 들어, 하부측)를 도시한다. 따라서, 양면 테이프의 접착제 층(도 5b의 213)은 스텐실(204)의 개구의 어레이 각각을 관통하여 노출되는 것으로 도시된다. 도 10b는 패키지형 디바이스가 수용될 측부(예를 들어 상부측)를 도시한다. 따라서, 덮개 층(207)을 갖는 양면 테이프(206)가 스텐실(204)의 개구의 어레이 각각을 덮는 것으로 도시된다.
도 4를 참조하면, 프로세스(520)는 제1 조립체를 산출하도록 스텐실의 각각의 개구에 대해 양면 테이프 중 일부 또는 전부를 관통하여 절단하는 레이저 동작이 수행되는 블록 526을 추가로 포함할 수 있다. 이러한 레이저 절단 구성은 558로 도시되어 있으며, 여기서, 레이저 빔(560)이 절단부(562)를 산출하도록 양면 테이프(206)에 적용되는 것으로 도시된다. 본 명세서에 설명되는 바와 같이, 레이저 빔(560)의 이러한 적용은 다수의 방식으로 달성될 수 있다. 일부 실시예들에서, 도 5c의 레이저 절단 동작은 레이저 빔(560)이 양면 테이프(206)를 관통하지만 덮개 층(207)을 완전히 관통하지 않고 일반적으로 타도록 구성될 수 있다. 따라서, 덮개 층(207)이 양면 테이프(206)로부터 박리될 때, 양면 테이프의 절단부가 덮개 층에 점착되어 유지되고, 따라서, 함께 제거된다.
도 6 및 도 7을 참조하면, 프로세스(530)는 도 4 및 도 5를 참조로 설명되는 바와 같은 제1 조립체가 형성되거나 또는 제공될 수 있는 블록 532를 포함할 수 있다. 도 7a에서, 도 5c의 레이저 절단 구성(558)으로부터 초래되는 구성(564)은 레이저 절단부(562)가 양면 테이프(206)를 관통하지만 덮개 층(207)은 관통하지 않고 형성되는 제1 조립체를 포함하는 것으로 도시된다.
프로세스(530)는 제1 조립체가 테이프(예를 들어, 단면 테이프)로 PVD 링에 장착되는 블록 534를 추가로 포함할 수 있다. 도 7b에서, 이러한 구성은 566으로 도시되어 있으며, 여기서, 테이프(568)는 양면 테이프(206)로부터 대향하는 측부 상에서 스텐실(204)에 부착되는 것으로 도시된다. 일부 실시예들에서, 테이프(568)는, 예를 들어, 단면 테이프일 수 있다.
일부 실시예들에서, 이러한 단면 테이프는 PVD 링까지 연장함으로써 제1 조립체(564)를 PVD 링에 장착할 수 있다. 도 11 내지 도 13는 도 6 및 7b를 참조로 설명되는 바와 같은 이러한 PVD 링에 제1 조립체(564)가 장착될 수 있는 방식의 예를 도시한다. 도 11에서, 도 7a의 것과 유사한 제1 조립체(564)는 스텐실의 비-테이프 부착 표면(예를 들어, 도 10a에 도시되는 표면)이 노출되도록 장착 플랫폼(600) 상에 배치되는 것으로 도시된다. 도 12에서, PVD 링(602)은 제1 조립체(564를 둘러싸도록 위치 지정되는 것으로 도시되어 있고, 단면 테이프(568)는 PVD 링(602)의 내부 주연부와 제1 조립체(564) 위에 위치 지정되는 것으로 도시된다. 따라서, 제1 조립체(564)(이제, 단면 테이프(568)에 부착됨)는 테이프(568)에 의해 PVD 링(602)에 고정되는 것으로 도시된다. 도 13는 도 12의 동작으로부터 초래되는 PVD 링(602), 단면 테이프(568) 및 제1 조립체(564)의 조립체(566)(또한 도 7b의 566)의 다른 측부를 도시한다.
도 6 및 도 7을 참조하면, 프로세스(530)는 제2 조립체를 산출하도록 단면 테이프를 관통하여 하나 이상의 개구들을 형성하기 위해 레이저 동작이 수행될 수 있는 블록(536)을 추가로 포함할 수 있다. 도 7c는 이러한 레이저 동작(570)의 일 예를 도시하고, 여기서 레이저 빔(572)은 574로 표시되는 절단부를 산출하도록 단면 테이프(568)에 적용된다. 일부 실시예들에서, 이러한 레이저 절단부는 스텐실이 다른 층(들)에서 절단부가 형성되는 것을 방지하는 후방정지부로서 작용하도록 형성될 수 있다. 이러한 선택적 레이저 절단부에 관한 예가 본 명세서에서 더 상세히 설명된다.
도 7d는 도 6 및 도 7c의 블록 536의 레이저 동작으로부터 초래되는 제2 조립체의 일 예를 도시한다. 이러한 레이저 동작은 단면 테이프(568)의 측부(577) 상에 노출되는 스텐실의 개구를 초래하는 것으로 도시된다. 도 11 내지 도 13의 예의 맥락에서, 도 14는 도 6 및 도 7c를 참조로 설명되는 바와 같은 레이저 절단 동작으로부터 노출되는 조립체(564)의 측부(577)의 일 예를 도시한다. 도시되는 예에서, 스텐실의 개구들 전부를 노출시키도록 하나의 큰 개구가 형성된다. 다른 절단부 패턴이 또한 구현될 수 있는 점이 이해될 것이다. 스텐실 개구의 이러한 노출에 관한 더 상세한 예는 본 명세서에서 더 상세히 설명된다.
도 8 및 도 9을 참조하면, 프로세스(542)는 도 6 및 도 7을 참조로 설명되는 바와 같은 제2 조립체가 형성되거나 또는 제공될 수 있는 블록 540을 포함할 수 있다. 도 9a에서, 도 7c의 레이저 절단 구성(570)으로부터 초래되는 구성(576)은 단면 테이프(568)를 관통하여 스텐실 개구가 형성되는 제2 조립체를 포함하는 것으로 도시된다.
프로세스(540)는 제2 조립체가 반전될 수 있는 블록 544를 추가로 포함할 수 있다. 이러한 프로세스 블록은 또한 반전 단계 이전 또는 이후에 양면 테이프(206)로부터 덮개 층(도 9a의 207)이 박리되는 것을 포함할 수 있다. 도 9b에서, 이러한 구성은 578로 도시되어 있고, 여기서, 덮개 층(207)의 박리는 양면 테이프(206)의 레이저 절단 부분(도 5c에 도시되는 바와 같은)이 제거되게 함으로써 양면 테이프(206)를 관통하여 개구(202)를 산출한다.
도 15는 양면 테이프(206)로부터 박리되는 덮개 층(207)의 일 예를 도시한다. 덮개 층(207)은 양면 테이프의 레이저 절단 부분(604)을 이에 점착시키고 있는 것으로 도시된다. 따라서, 양면 테이프(206)는 스텐실(204)의 개구에 대응하는 개구(202)의 어레이를 정의하는 것으로 도시된다.
도 8 및 도 9를 참조하면, 프로세스(540)는 PVD 프로세스를 위해 적합한 제3 조립체(580)를 산출하도록 양면 테이프 상에 부품이 장착되는 블록 546을 추가로 포함할 수 있다. 도 9c에서, 이러한 부품은 박스 형상 본체와 자신의 하부측 상의 불규칙 피처(예를 들어, 솔더 볼)를 갖는 패키지형 디바이스(510)를 포함하는 것으로 도시된다. 본 명세서에 설명되는 바와 같이, 패키지형 디바이스(510)는 예를 들어, 패키징 기판(512)(예를 들어, PCB 기판, 라미네이트 기판 등) 및 RF 컴포넌트(513) 예컨대 패키징 기판(512) 상에 장착되는 다이를 포함할 수 있다. 오버몰드 캡(514)은 패키지형 디바이스(510)의 상부 표면을 산출하도록 패키징 기판(512) 위에 형성될 수 있다. 직사각형 풋프린트 형상을 갖는 패키징 기판(512)의 예시적 맥락에서, 오버몰드 캡(514) 및 패키징 기판(512)은 패키지형 디바이스(510)의 4개의 측벽들을 정의한다. 따라서, 패키지형 디바이스(510)가 도 9c에 도시되는 바와 같이 양면 테이프(206) 상에 장착될 때, 측벽 및 상부 표면은 RF 차폐 기능성을 제공하기 위해 금속 같은 재료의 퇴적을 허용하도록 노출된다. 솔더 볼(516)을 포함하는 패키지형 디바이스(510)의 하부측은 노출되지 않으며; 따라서, 퇴적 재료에 노출되지 않는다.
도 9c의 예에서, 패키지형 디바이스(510)의 하부측은 다이 같은 하부측 장착 컴포넌트를 포함하거나 그렇지 않을 수 있다. 또한, 솔더 볼(516)은 예시적 패키지형 디바이스(510)와 연관되는 불규칙 피처 또는 토포그래피의 예라는 점이 이해될 것이다. 이러한 불규칙 피처 또는 토포그래피는 솔더 볼 이외에 또는 그에 추가로 피처들을 포함할 수 있다.
도 16은 적어도 부분적으로 스텐실(204)에 의해 지지되는 양면 테이프(206) 상에 복수의 패키지형 디바이스(510)가 장착되는 예를 도시한다. 본 명세서에 설명되는 바와 같이, 양면 테이프(206)를 관통하여 형성되는 개구(202)는 패키지형 디바이스(510)와 연관되는 솔더 볼 같은 불규칙 피처를 수용할 수 있다.
일부 실시예들에서, 도 8 및 도 9c의 하나 이상의 제3 조립체는 퇴적 프로세스를 위해 PVD 장치 상에 로딩될 수 있다. 본 명세서에 설명되는 바와 같이, 이러한 퇴적 프로세스는, 예를 들어, 주어진 패키지형 디바이스를 위한 RF 차폐 기능성을 용이하게 하도록, 예를 들어, 금속의 등각 코팅을 포함할 수 있다.
도 17은 스텐실/양면 테이프 조립체(564)가 테이프(568)로 PVD 링(602)에 고정되는 도 13 및 도 14의 예와 유사한 조립체를 도시한다. 스텐실은 L x W의 측방향 치수를 갖는 것으로 도시되어 있고, PVD 링(602)의 내부 직경은 D의 치수를 갖는 것으로 도시된다. 일부 실시예들에서,(예를 들어, 도 5c 및 도 7c의) 절단 프로세스를 위해 사용되는 레이저 시스템은 PVD 링(602)의 내부 직경 내의 전체 측방향 영역보다 스텐실(L x W)에 의해 정의되는 측방향 영역 이내에서의 동작에 더 적합할 수 있다. 또한, 측방향 치수(L x W)가 PVD 링(602)의 내부 직경 이내의 더 큰 영역보다 더 효율적인 다른 처리 동작이 존재할 수 있다. 따라서, PVD 링과 조합하여 적절하게 치수가 정해지는 스텐실의 사용은 본 명세서에 설명되는 바와 같은 다수의 유리한 피처를 제공할 수 있다는 것을 알 수 있다.
일부 실시예들에서, PVD 링 및 스텐실은 PVD 링에 하나보다 많은 스텐실의 장착을 가능하게 하도록 치수가 정해질 수 있다. 도 18은 두 개의 스텐실/양면 테이프 조립체(564)가 테이프(568)로 PVD 링(602)에 고정되는 예를 도시한다. 도 18의 예의 스텐실은 도 17의 예의 스텐실과 동일하게 치수가 정해질 필요는 없다는 점이 주목된다. 또한, 도 18의 예의 스텐실은 그들 사이에 반드시 동일할 필요는 없다는 점이 주목된다. 따라서, 다수의 스텐실은 PVD 링에서 공간이 사용되는 방식의 효율성을 최대화 또는 증가시키도록 본 명세서에 설명되는 바와 같이 적절히 치수가 정해지고 PVD 링에 장착될 수 있다.
본 명세서에 설명되는 다양한 예에서, 스텐실은 직사각형 형상을 갖는 것으로서 도시된다. 본 명세서에 설명되는 바와 같이 하나 이상의 피처를 갖는 스텐실을 위해 다른 형상이 구현될 수 있다는 점이 이해될 것이다. 예를 들어, 도 19는 스텐실/양면 테이프 조립체(564)가 원형 형상의 스텐실에 기초하는 예를 도시한다. 이러한 스텐실은 PVD 링(602)의 내부 직경 이내에 끼워지도록 치수가 정해질 수 있다. 스텐실/양면 테이프 조립체(564)는 본 명세서에 설명되는 바와 같이 테이프(568)로 PVD 링(602)에 고정될 수 있다.
본 명세서에 설명되는 다양한 예에서, PVD 링은 다수의 PVD 시스템에서의 사용을 용이하게 하도록 일반적으로 원형 형상을 갖는 것으로서 도시된다. 이러한 원형 형상은 일 예이며, 기판 홀더가 원형일 필요가 없는 다른 퇴적 시스템들을 수용하기 위해 다른 형상이 구현될 수 있다는 점이 이해될 것이다. 따라서, 도 20은 스텐실/양면 테이프 조립체(564)를 보유하는 링 구조체(602)가 비-원형 형상을 갖는 예를 도시한다. 예를 들어, 링(602)은 직사각형 형상을 가질 수 있다. 도 20의 예에서, 스텐실/양면 테이프 조립체(564)는 본 명세서에 설명되는 바와 같이 테이프(568)로 직사각형 형상의 링(602)에 고정될 수 있다.
본 명세서에 설명되는 다양한 예에서, 대응하는 스텐실로부터 단면 테이프의 일부를 절단하기 위해 레이저 동작이 수행될 수 있다. 예를 들어, 도 7c, 도 7d 및 도 14는 스텐실의 개구를 노출시키도록 구현되는 이러한 절단을 도시한다. 일부 실시예들에서, 노출되는 스텐실의 이러한 개구는 스텐실을 수반하는 하나 이상의 프로세스 단계들 동안 패키지형 디바이스의 더 용이한 취급을 도울 수 있다.
예를 들어, 도 21은 단면 테이프(568)가 스텐실(204)의 일 측부 상에 구현되고, 양면 테이프(206)가 스텐실(204)의 다른 측부 상에 구현되는 예시적 구성을 도시한다. 단면 테이프(568)는 PVD 링(미도시)에 대한 스텐실(204)의 고정을 위한 것이고, 양면 테이프(206)는 솔더 볼 같은 불규칙 피처가 스텐실(204)의 개구(203)에 의해 수용될 수 있도록 스텐실(204) 상으로의 패키지형 디바이스(510)의 장착을 위한 것이다. 도 21의 예에서, 단면 테이프(568)는 어떠한 개구도 갖지 않는 것으로 도시된다. 이러한 구성에서, 패키지형 디바이스(510)가 개구(203) 위에 장착될 때 스텐실 개구(203) 내에 공기 같은 주변 가스가 포획될 수 있다. 이러한 포획된 가스는 다양한 처리 단계를 더욱 어려워지게 할 수 있다. 예를 들어, 이러한 조립체(양면 테이프 상에 장착되는 패키지형 디바이스(510)를 구비)가 세정 및 경화 프로세스 같은 단계 동안 가열될 때, 일반적으로 개구(203) 내에 포획된 가스는 현저히 팽창하여 패키지형 디바이스(510)가 분리되게 할 수 있다.
도 22는 스텐실(204)의 개구(203)가 단면 테이프(568)의 적절한 부분을 절취함으로써 노출되는 도 3d, 도 9c 및 도 14를 참조로 본 명세서에서 설명되는 예와 유사한 예시적 구성을 도시한다. 이러한 구성에서, 패키지형 디바이스(510)가 개구(203) 위에 장착될 때 스텐실 개구(203) 내에 공기 같은 주변 가스가 포획되지 않는다. 예를 들어, 패키지형 디바이스(510)의 장착으로부터 초래되는 주변 가스의 임의의 변위량은 단면 테이프(568) 상에 형성되는 절단부의 결과로서 노출되는 개구로 인해 개구(203)로부터 배출(화살표 610)될 수 있다.
본 명세서에 설명되는 다양한 예에서, 단면 테이프(568) 상에 형성되는 전술한 절단부는 스텐실 개구(203) 모두를 노출시킬 수 있다. 이러한 기술은 유리할 수 있는데, 그 이유는 한 번의 레이저 절단 동작으로 다수의 스텐실 개구를 노출시킬 수 있기 때문이다. 그러나, 스텐실 개구의 노출은 다른 방식으로 구현될 수 있다는 점이 이해될 것이다. 예를 들어, 각각의 절단이 스텐실 개구의 그룹을 노출시키도록 한 번 보다 많은 레이저 절단이 존재할 수 있다.
다른 예에서, 각각의 스텐실 개구는 다른 스텐실 개구와는 별개로 부분적으로 또는 전체적으로 노출될 수 있다. 도 23은 절단 또는 펀칭 동작이 스텐실 개구(203)에 대응하는 영역에서 단면 테이프(568) 상에 개구를 산출할 수 있는 예를 도시한다. 따라서, 주변 가스는 패키지형 디바이스(510)의 장착 같은 프로세스 단계 동안 단면 테이프(568)의 이러한 개구를 관통하여 탈출(화살표 610)할 수 있다.
일부 실시예들에서, 스텐실은 주어진 테이프로 PVD 링에 고정될 수 있고, 동일한 테이프가 패키지형 디바이스를 보유하기 위해 활용될 수 있다. 예를 들어, 패키지형 디바이스를 수용하는 개구를 갖는 양면 테이프는 대응하는 스텐실을 초과하여 연장하고 PVD 링에 부착될 수 있다. 이러한 구성에서, 이러한 양면 테이프를 취급하기 위해 레이저 절단 동작이 수행될 수 있다.
일부 실시예들에서, 그리고, 다양한 예로 본 명세서에서 설명되는 바와 같이, 두 개의 별개의 테이프가 사용될 수 있고, 여기서, 제1 테이프(예를 들어, 양면 테이프)는 스텐실에 대한 패키지형 디바이스의 장착을 위해 구현될 수 있고, 제2 테이프(예를 들어, 단면 테이프)는 PVD 링에 대해 스텐실을 고정하도록 구현될 수 있다. 이러한 구성에서, 레이저 절단 동작은 제1 테이프와 제2 테이프의 절단을 수반할 수 있다. 바람직하게, 제1 및 제2 테이프에 대해 이루어지는 절단은 하나의 테이프의 레이저 절단이 다른 테이프를 손상시키지 않도록 구성된다.
예를 들어, 그리고, 각각의 스텐실 개구(203)의 중간 영역에서 또는 그 부근에서 단면 테이프(568) 상에 절단부가 형성되는 도 23의 구성의 맥락에서, 도 24는 레이저 빔(612)이 이러한 절단부(614로 표시됨)를 형성하는 절단 동작을 도시한다. 볼 수 있는 바와 같이, 이러한 레이저 절단은 일반적으로 양면 테이프(206)의 오버행 부분(616으로 표시됨)에 손상을 주지 않을 것이며, 그 이유는 레이저 빔(612)이 양면 테이프(206) 상에 입사되지 않기 때문이다. 도 24의 예에서, 양면 테이프(206)를 위한 레이저 절단은 단면 테이프(568)의 적용 이전에 이루어짐으로써 레이저 빔이 단면 테이프(568)를 손상시키는 것을 회피할 수 있다는 점이 주목된다.
다른 예에서, 그리고, 스텐실(204)의 주연부 부근의 단면 테이프 상에 단일의 큰 절단이 이루어지는 도 22의 구성의 맥락에서, 도 25는 이러한 절단부(620으로 표시됨)를 형성하는 레이저 빔(618)이 단면 테이프(568)를 관통하여 절단한 이후 스텐실 자체 상으로 입사되는 절단 동작을 도시한다. 따라서, 오버행 부분(616)을 포함하는 양면 테이프(206)가 레이저 빔(618)으로부터 차폐된다.
본 명세서에 설명되는 다양한 예에서,(패키지형 디바이스를 보유하는) 양면 테이프 상의 절단 패턴은 각각의 스텐실 개구에 대한 오버행 부분(예를 들어, 도 24 및 도 25의 616)을 포함할 수 있다. 도 26 내지 도 29는 다양한 처리 단계 동안 유리한 피처를 제공하도록 양면 테이프의 이러한 오버행 부분이 구성될 수 있는 방식의 예를 도시한다.
도 26은 복수의 패키지형 디바이스(510)가 조립체(630) 상으로 로딩되는 예시적 프로세스 단계를 도시한다. 설명의 목적상, 조립체(630)는 스텐실과 패키지형 디바이스를 보유하는 양면 테이프를 포함할 수 있다. 조립체(630)는 스텐실의 다른 측부 상의 단면 테이프를 포함하거나 포함하지 않을 수 있다. 본 명세서에 설명되는 바와 같이, 조립체(630)에 의해 보유되는 패키지형 디바이스(510)는 각각의 패키지형 디바이스(510) 상에 등각 차폐 층을 형성하는 PVD 프로세스를 용이하게 수 있다.
도 27은 PVD 프로세스 이후 패키지형 디바이스(510)가 제거되는 예시적 프로세스 단계를 도시한다. 본 명세서에 설명되는 바와 같이, 조립체(630)에 의해 보유되는 패키지형 디바이스(510)는 패키지형 디바이스의 하부측을 비코팅 상태로 유지하면서 각각의 패키지형 디바이스(510)의 상부 표면 및 측부 상에서의 등각 차폐 층의 전술한 형성을 가능하게 한다.
도 28은 오버행 부분을 제공하도록 절단된 양면 테이프를 갖는 스텐실 개구에 관한 대표적 패키지형 디바이스(510)를 도시한다. 패키지형 디바이스(510), 스텐실 개구 및 양면 테이프와 연관되는 다양한 치수는 도시되는 바와 같이 표시된다. 도 29는 조립체(630) 상에 장착되는 패키지형 디바이스(510)를 도시한다.
일부 실시예들에서, 양면 테이프의 절단부는 양면 테이프를 관통하여 솔더 볼이 끼워질 수 있게 하도록 솔더 볼의 단부-대-단부 측방향 치수보다 미소하게 더 크도록 치수가 정해질(d3) 수 있다. 또한, 스텐실 개구의 측방향 치수(d1), 패키지형 디바이스의 에지-대-솔더 볼 치수(d8), 패키지형 기판의 질량, 양면 테이프의 기계적 특성(예를 들어, 굴곡 특성) 및 오버행의 양(d5) 같은 일부 또는 모든 인자는 패키지형 디바이스(510)가 조립체(630) 상으로 용이하게 장착될 수 있게 하고 조립체(630)로부터 용이하게 제거될 수 있게 하도록 하기 위해 사용될 수 있다. 예를 들어, 적절한 양의 오버행은 패키지형 디바이스가 조립체(630) 상으로 완충식으로 안착되지만 그러나 오버행 내에서 너무 많이 굴곡되지 않고 충분히 안정되게 할 수 있다. 이러한 장착 구성은 패키지형 디바이스가 패키지형 디바이스와 양면 테이프 사이에 너무 많은 접착 없이 조립체(630)에 의해 보유되게 할 수 있다. 전술한 구성은 패키지형 디바이스와 양면 테이프 사이의 적절한 접착으로 인해 패키지형 디바이스(510)가 조립체(630)로부터 더 용이하게 제거될 수 있게 한다는 점이 추가로 주목된다.
PVD 관련 프로세스의 맥락에서 다수의 예가 본 명세서에 설명되어 있지만, 본 개시 내용의 하나 이상의 피처는 RF 모듈 같은 패키지형 디바이스의 제조를 위해 사용되는 다른 타입의 퇴적 프로세스 및 비-퇴적 프로세스를 위해 구현될 수 있다는 점이 이해될 것이다. 예를 들어, 특정 기판 보유 구성을 갖는 시스템에서 디바이스의 어레이가 안정적인 방식으로 보유되고 함께 처리될 때, 바람직한 결과를 산출하기 위해 본 개시 내용의 하나 이상의 피처가 구현될 수 있다.
도 30은, 일부 실시예들에서, 본 개시 내용의 하나 이상의 피처가 모듈 패키징 시스템(700)에서 구현될 수 있다는 점을 도시한다. 이러한 시스템은 조립 시스템(710), 취급 시스템(720) 및 등각 차폐 적용 시스템(730)의 일부 또는 전부를 포함할 수 있다.
일부 실시예들에서, 조립 시스템(710)은, 예를 들어, 스텐실과 연관되는 다양한 프로세스 단계를 용이하게 하도록 구성되는 스텐실 조립 컴포넌트(712)를 포함할 수 있다. 조립 시스템(710)은, 예를 들어, PVD 링과 연관되는 다양한 프로세스 단계를 이행하도록 구성되는 링 장착 조립 컴포넌트(714)를 추가로 포함할 수 있다.
조립 시스템(710)은 본 명세서에 설명되는 바와 같은 레이저 절단 동작을 수행하도록 구성되는 레이저 컴포넌트(716)를 추가로 포함할 수 있다. 조립 시스템(710)은 예를 들어, 양면 및/또는 단면 테이프를 그 각각의 부품에 부착하는 것을 용이하게 하도록 조립 도구 컴포넌트를 추가로 포함할 수 있다. 조립 시스템(710)은 전술한 컴포넌트 중 일부 또는 전부를 위한 제어 기능을 제공하도록 구성되는 제어 컴포넌트(715)를 추가로 포함할 수 있다.
일부 실시예들에서, 모듈 패키징 시스템(700)은 예를 들어, 픽-앤-플레이스 장치(722)를 갖는 취급 시스템(720) 및 이러한 픽-앤-플레이스 장치를 제어하는 제어 컴포넌트(724)를 포함할 수 있다.
일부 실시예들에서, 모듈 패키징 시스템(700)은 등각 차폐 적용 시스템(730)을 추가로 포함할 수 있다. 이러한 등각 차폐 적용 시스템은 예를 들어, 퇴적 장치(732) 및 이러한 퇴적 장치를 제어하는 제어 컴포넌트(734)를 포함할 수 있다. 일부 실시예들에서, 퇴적 장치(732)는 PVD 장치로서 구성될 수 있다.
본 명세서에 설명되는 다양한 예에서, 테이프는 각각의 측부 또는 양 측부에 접착제 층을 갖는 접착 부재를 포함할 수 있다. 따라서, 단면 테이프는 두 측부 중 하나에 접착제 층을 갖는 단면 접착 부재이고, 양면 테이프는 두 측부 각각에 접착제 층을 갖는 양면 접착 부재일 수 있다. 양면 접착 부재에서, 두 접착제 층은 유사할 수 있거나 그렇지 않을 수 있다는 점이 이해될 것이다.
일부 실시예들에서, 이러한 접착 부재 또는 테이프는 전체 직사각형 및/또는 원형 형상을 포함하여 상이하게 성형될 수 있다. 접착 부재/테이프의 이러한 형상은, 예를 들어, 성형된 접착 부재/테이프를 산출하도록 절단된 더 큰 시트로부터 초래될 수 있다.
문맥이 그렇지 않은 것을 분명하게 요구하지 않는 한, 설명 및 청구항들 전체에 걸쳐, "포함한다(comprise)", "포함하는(comprising)" 등의 단어는, 배타적이거나 제한적인 의미와는 반대되는 것으로, 포괄적 의미(즉, "이에 제한되는 것은 아니지만, 포함하는(including, but not limited to)"의 의미)로 해석될 것이다. 본 명세서에서 일반적으로 사용되는 바와 같은 단어 "연결되는(coupled)"은 직접적으로 접속되거나 하나 이상의 중간 엘리먼트를 통해 접속될 수 있는 2개 이상의 엘리먼트들을 지칭한다. 추가로, "본 명세서에(herein)", "위(above)", "아래(below)"라는 단어, 및 그와 유사한 의미의 단어들은, 본 출원에서 사용될 때, 본 출원의 임의의 특정한 부분이 아니라 본 출원을 전체적으로 지칭한다. 문맥이 허용하는 경우에, 단수 또는 복수를 사용하는 위의 설명에서의 단어들은 또한 각각 복수 또는 단수를 포함할 수 있다. 둘 이상의 항목의 목록의 언급시 "또는(or)"이라는 단어는 단어의 이하의 해석 모두를 포함한다: 목록 내의 임의의 항목, 목록 내의 항목 모두 및 목록 내의 항목의 임의의 조합.
본 발명의 실시예들의 위의 상세한 설명은 완전함을 의도하거나 위에서 개시되는 정밀한 형태로 본 발명을 제한하려는 의도는 아니다. 본 발명의 구체적인 실시예들, 및 본 발명에 대한 예들이 예시적인 목적들을 위해 위에서 설명되지만, 관련 기술분야의 통상의 기술자들이 인식하는 바와 같이, 본 발명의 범위 내에서 다양한 등가의 수정들이 가능하다. 예를 들어, 주어진 순서로 프로세스들 및 블록들이 제시되지만, 대안적인 실시예들은, 상이한 순서로, 단계들을 갖는 루틴들을 수행하거나, 블록들을 갖는 시스템들을 이용할 수 있고, 일부 프로세스 또는 블록은 삭제되고, 이동되고, 추가되고, 세분되고, 조합되고, 및/또는 수정될 수 있다. 이러한 프로세스들 또는 블록들 각각은 다양한 상이한 방식들로 구현될 수 있다. 또한, 프로세스들 또는 블록들이 때때로 직렬로 수행되는 것으로 도시되지만, 이러한 프로세스들 또는 블록들은 대신 병렬로 수행될 수 있거나, 상이한 시간들에 수행될 수 있다.
본 명세서에서 제공된 본 발명의 교시는 반드시 위에 설명되는 시스템이 아니라 다른 시스템들에 적용될 수 있다. 위에서 설명되는 다양한 실시예들의 엘리먼트들 및 작용들은 추가 실시예들을 제공하기 위해 조합될 수 있다.
본 발명들의 일부 실시예가 설명되었지만, 이러한 실시예들은 단지, 예를 들어, 제시되었고, 본 개시 내용의 범위를 제한하려는 의도는 아니다. 사실상, 여기서 설명되는 신규한 방법들 및 시스템들은 다양한 다른 형태들로 구현될 수 있다; 또한, 본 명세서에서 설명되는 방법들 및 시스템들의 형태에서 다양한 생략들, 대체물들 및 변경들이 본 개시 내용의 사상을 벗어나지 않고 이루어질 수 있다. 첨부된 청구 범위 및 그 등가물은 본 개시 내용의 범위 및 사상 내에 속할 것인 이러한 형태들 또는 수정들을 포괄하도록 의도된다.

Claims (40)

  1. 복수의 패키지형 디바이스들을 처리하는 방법으로서,
    상기 방법은
    스텐실 및 상기 스텐실의 제1 측부에 부착되는 양면 접착 부재를 갖는 제1 조립체를 형성하거나 또는 제공하는 단계- 상기 스텐실은 복수의 개구들을 갖고, 상기 양면 접착 부재는 상기 스텐실의 개구들에 대응하는 복수의 개구들을 가짐 -;
    제2 조립체를 제공하도록 링에 상기 제1 조립체를 부착하는 단계- 상기 링은 퇴적 프로세스를 용이하게 하도록 치수가 정해짐 -; 및
    각각의 패키지형 디바이스가 상기 제1 조립체의 양면 접착 부재에 의해 보유되고 각각의 패키지형 디바이스의 일부가 상기 양면 접착 부재의 대응하는 개구 내로 연장하도록 상기 제2 조립체 상에 복수의 패키지형 디바이스들을 로딩하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    각각의 패키지형 디바이스는 박스 형상 본체를 포함하고, 상기 양면 접착 부재의 대응하는 개구 내로 연장하는 상기 패키지형 디바이스의 일부는 상기 박스 형상 본체의 하부측 상에 구현되는 하나 이상의 피처를 포함하는 방법.
  3. 제2항에 있어서,
    상기 하나 이상의 피처는 복수의 솔더 볼들을 포함하는 방법.
  4. 제2항에 있어서,
    상기 박스 형상 본체는 상부 표면 및 4개의 측벽 표면들을 포함하는 방법.
  5. 제4항에 있어서,
    전기 전도성 재료가 상기 복수의 패키지형 디바이스들 각각의 박스 형상 본체의 상부 표면 및 4개의 측벽 표면들 상에 퇴적되도록 상기 패키지형 디바이스들로 로딩되는 제2 조립체 상에 상기 퇴적 프로세스를 수행하는 단계를 추가로 포함하는 방법.
  6. 제5항에 있어서,
    상기 전기 전도성 재료는 등각 방식으로 퇴적되는 방법.
  7. 제6항에 있어서,
    상기 패키지형 디바이스는 무선-주파수 모듈이고, 상기 전기 전도성 재료는 상기 무선-주파수 모듈에 대한 차폐를 제공하도록 구성되는 방법.
  8. 제1항에 있어서,
    상기 제1 조립체를 형성하는 단계는 상기 스텐실의 제1 측부에 개구들이 없는 양면 접착 부재를 부착하는 단계, 및 상기 양면 접착 부재의 개구들을 형성하는 레이저 절단 동작을 수행하는 단계를 포함하는 방법.
  9. 제8항에 있어서,
    상기 레이저 절단 동작은 상기 스텐실의 개구를 관통하여 상기 양면 접착 부재 상에 레이저 빔이 입사되도록 수행되는 방법.
  10. 제9항에 있어서,
    상기 레이저 절단 동작은 상기 레이저 빔이 상기 양면 접착 부재를 관통하지만 상기 스텐실로부터 대향하는 상기 양면 접착 부재의 측부 상의 덮개 층은 관통하지 않고 절단하도록 추가로 구성되는 방법.
  11. 제10항에 있어서,
    상기 양면 접착 부재의 절단 부분이 상기 덮개 층과 함께 제거됨으로써 상기 양면 접착 부재의 개구를 제공하도록 상기 양면 접착 부재로부터 덮개 층을 제거하는 단계를 추가로 포함하는 방법.
  12. 제11항에 있어서,
    상기 덮개 층을 제거하는 단계는 상기 링에 상기 제1 조립체를 부착하는 단계 이후에 수행되는 방법.
  13. 제8항에 있어서,
    상기 양면 접착 부재의 개구는 상기 스텐실의 대응하는 개구보다 작은 방법.
  14. 제1항에 있어서,
    상기 링에 상기 제1 조립체를 부착하는 단계는 상기 링이 상기 제1 조립체를 둘러싸도록 상기 링에 대해 상기 제1 조립체를 위치 지정하는 단계를 포함하는 방법.
  15. 제14항에 있어서,
    상기 링에 상기 제1 조립체를 부착하는 단계는 상기 링과 상기 제1 조립체 상에 접착 부재를 위치 지정함으로써 상기 링에 제1 조립체를 부착하는 단계- 상기 접착 부재는 상기 스텐실의 제2 측부에 부착됨 -를 추가로 포함하는 방법.
  16. 제15항에 있어서,
    상기 접착 부재는 단면 접착 부재인 방법.
  17. 제15항에 있어서,
    상기 스텐실의 각각의 개구의 적어도 일부를 노출시키도록 상기 스텐실을 덮는 접착 부재의 일부를 관통하여 절단하는 레이저 절단 동작을 수행하는 단계를 추가로 포함하는 방법.
  18. 제17항에 있어서,
    상기 접착 부재의 일부를 관통하는 절단은 상기 스텐실의 개구들 전부를 노출시키도록 상기 접착 부재에 단일 개구를 초래하는 방법.
  19. 제17항에 있어서,
    상기 레이저 절단 동작은 레이저 빔이 상기 접착 부재를 관통하여 절단하지만 상기 스텐실의 제1 측부 상의 양면 접착 부재에는 손상을 주지 않도록 수행되는 방법.
  20. 제19항에 있어서,
    상기 레이저 절단 동작은 상기 접착 부재를 관통하여 절단한 이후 상기 스텐실에 의해 상기 레이저 빔이 차단되도록 수행되는 방법.
  21. 복수의 패키지형 모듈을 처리하는 디바이스로서,
    상기 디바이스는
    퇴적 장치에서 이용되도록 구성되는 링;
    복수의 개구들을 갖는 스텐실- 각각의 개구는 처리될 패키지형 모듈의 일부를 수용하도록 치수가 정해짐 -; 및
    상기 스텐실이 상기 퇴적 장치에서 이용될 수 있게 하도록 상기 스텐실을 상기 링에 부착하는 접착 부재
    를 포함하는 디바이스.
  22. 제21항에 있어서,
    상기 스텐실의 제1 측부에 부착되는 양면 접착 부재- 상기 양면 접착 부재는 상기 스텐실의 개구들에 대응하는 복수의 개구들을 가짐 -를 추가로 포함하는 디바이스.
  23. 제22항에 있어서,
    상기 링 및 상기 스텐실은 상기 접착 부재에 의해 대략 동일 평면이 되도록 부착되는 디바이스.
  24. 제23항에 있어서,
    상기 스텐실은 상기 링의 내부 반경 내에 위치 지정되는 디바이스.
  25. 제24항에 있어서,
    상기 접착 부재는 상기 스텐실의 제2 측부의 적어도 일부 및 상기 링의 대응하는 측부의 적어도 일부를 덮도록 치수가 정해지는 디바이스.
  26. 제25항에 있어서,
    상기 접착 부재는 단면 접착 부재의 접착 측부가 상기 스텐실의 제2 측부 및 상기 링의 대응하는 측부와 결합하게 하는 단면 접착 부재인 디바이스.
  27. 제25항에 있어서,
    상기 접착 부재는 RF 모듈의 부분이 상기 스텐실의 제1 측부로부터 내부에 배치될 때 상기 스텐실의 개구로부터 주변 가스가 탈출할 수 있게 하도록 상기 스텐실의 제2 측부 상에서 상기 스텐실의 각각의 개구의 적어도 일부를 노출시키도록 치수가 정해지는 하나 이상의 절결부를 포함하는 디바이스.
  28. 제27항에 있어서,
    상기 접착 부재의 하나 이상의 절결부는 상기 스텐실의 개구들 전부를 노출시키는 단일 절결부- 상기 단일 절결부는 상기 스텐실의 주연 부분에서 상기 스텐실의 제2 측부를 보유하는 접착 부재를 초래함 -를 포함하는 디바이스.
  29. 제28항에 있어서,
    상기 접착 부재의 단일 절결부는 상기 스텐실의 제2 측부로부터의 접착 부재에 대한 절단 동작 동안 상기 스텐실이 상기 스텐실의 제1 측부 상의 양면 접착 부재에 대한 손상을 억제하도록 상기 스텐실의 중실 부분에 절단 에지를 포함하는 디바이스.
  30. 제27항에 있어서,
    상기 스텐실의 제1 측부 상의 양면 접착 부재의 각각의 개구는 상기 스텐실의 대응하는 개구에 상기 패키지형 모듈의 부분이 진입할 수 있게 하면서 상기 패키지형 모듈의 하부측과 결합하도록 치수가 정해지는 디바이스.
  31. 제30항에 있어서,
    상기 스텐실의 제1 측부 상의 양면 접착 부재의 각각의 개구는 상기 양면 접착 부재의 개구의 에지가 상기 스텐실의 대응하는 개구의 에지에 대해 오버행을 형성하도록 상기 스텐실의 대응하는 개구보다 작은 디바이스.
  32. 제31항에 있어서,
    상기 양면 접착 부재 위에 덮개 층- 상기 덮개 층은 상기 양면 접착 부재 상에 패키지형 모듈들의 위치 지정 이전에 제거되도록 구성됨 -을 추가로 포함하는 디바이스.
  33. 제32항에 있어서,
    상기 양면 접착 부재의 개구들은, 상기 덮개 층이 제거될 때, 상기 양면 접착 부재의 절결부가 상기 덮개 층과 함께 제거됨으로써 상기 양면 접착 부재의 대응하는 개구를 제공하도록 구성되는 디바이스.
  34. 제21항에 있어서,
    상기 링은 일반적으로 원형 형상을 갖는 디바이스.
  35. 제21항에 있어서,
    상기 링은 자신의 내부 부분을 완전히 둘러싸는 디바이스.
  36. 제21항에 있어서,
    상기 퇴적 장치는 물리 기상 퇴적 장치를 포함하는 디바이스.
  37. 제21항에 있어서,
    상기 스텐실은 직사각형 형상 시트이고, 상기 개구들은 어레이로 배열되는 직사각형 형상 개구들인 디바이스.
  38. 패키지형 모듈들의 배치 처리를 위한 시스템으로서,
    상기 시스템은,
    퇴적 장치에 이용되도록 구성되는 링, 복수의 개구들을 갖는 스텐실 조립체- 각각의 개구는 처리될 패키지형 모듈의 일부를 수용하도록 치수가 정해짐 -, 및 상기 스텐실 조립체가 상기 퇴적 장치에 이용될 수 있게 하도록 상기 링에 상기 스텐실 조립체를 부착하는 접착 부재를 포함하는 캐리어 조립체를 준비하도록 또는 제공하도록 구성되는 제1 서브시스템; 및
    복수의 패키지형 모듈들을 취급하도록 구성되는 제2 서브시스템- 상기 패키지형 모듈들은 상기 스텐실 조립체의 개구들 위에 위치 지정되고 상기 스텐실 조립체에 의해 보유됨로써 상기 복수의 패키지형 모듈들이 상기 퇴적 장치에서 추가로 처리될 수 있게 함 -
    을 포함하는 시스템.
  39. 제38항에 있어서,
    상기 퇴적 장치를 포함하고 상기 복수의 패키지형 모듈들 상에서 퇴적 프로세스를 수행하도록 구성되는 제3 서브시스템을 추가로 포함하는 시스템.
  40. 제39항에 있어서,
    상기 스텐실 조립체에 의해 보유되는 패키지형 모듈들은 상기 패키지형 모듈의 하부측을 전도성 재료가 실질적으로 없는 상태로 유지하면서 상기 퇴적 프로세스가 각각의 패키지형 모듈의 상부 및 측부 표면들 상에 전도성 재료의 등각 층을 퇴적할 수 있게 하는 시스템.
KR1020187025086A 2016-01-31 2017-01-31 애플리케이션들을 패키징하는 스퍼터링 시스템들 및 방법들 KR20180100711A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662289314P 2016-01-31 2016-01-31
US62/289,314 2016-01-31
PCT/US2017/015735 WO2017132699A1 (en) 2016-01-31 2017-01-31 Sputtering systems and methods for packaging applications

Publications (1)

Publication Number Publication Date
KR20180100711A true KR20180100711A (ko) 2018-09-11

Family

ID=59385648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187025086A KR20180100711A (ko) 2016-01-31 2017-01-31 애플리케이션들을 패키징하는 스퍼터링 시스템들 및 방법들

Country Status (6)

Country Link
US (2) US10797002B2 (ko)
KR (1) KR20180100711A (ko)
CN (1) CN108886035B (ko)
HK (1) HK1257544A1 (ko)
TW (1) TWI735525B (ko)
WO (1) WO2017132699A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220142670A (ko) * 2021-04-15 2022-10-24 한미반도체 주식회사 스퍼터링 전처리 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201509996UA (en) * 2015-12-04 2017-07-28 Rokko Systems Pte Ltd Improved substrate processing and apparatus
TWI735525B (zh) * 2016-01-31 2021-08-11 美商天工方案公司 用於封裝應用之濺鍍系統及方法
US20230170245A1 (en) * 2021-12-01 2023-06-01 STATS ChipPAC Pte. Ltd. Semiconductor Device and Method for Reducing Metal Burrs Using Laser Grooving

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143297A (en) * 1976-03-08 1979-03-06 Brown, Boveri & Cie Aktiengesellschaft Information display panel with zinc sulfide powder electroluminescent layers
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
TW527672B (en) * 2002-02-08 2003-04-11 United Test Ct Inc Stacked semiconductor device and method of manufacture
KR20030080642A (ko) * 2002-04-10 2003-10-17 삼성전기주식회사 세라믹칩 패키지 제조방법
GB2429582B (en) * 2004-05-11 2009-02-11 Spansion Llc Carrier for stacked type semiconductor device and method of fabricating the same
US7417305B2 (en) 2004-08-26 2008-08-26 Micron Technology, Inc. Electronic devices at the wafer level having front side and edge protection material and systems including the devices
US7344915B2 (en) * 2005-03-14 2008-03-18 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package with a laminated chip cavity
US20090087938A1 (en) * 2007-09-28 2009-04-02 Texas Instruments Incorporated Method for Manufacturing Microdevices or Integrated Circuits on Continuous Sheets
TWI355695B (en) * 2007-10-02 2012-01-01 Advanced Semiconductor Eng Flip chip package process
TWI353642B (en) * 2007-12-10 2011-12-01 Powertech Technology Inc Method for forming a die attach layer during semic
US9297072B2 (en) * 2008-12-01 2016-03-29 Tokyo Electron Limited Film deposition apparatus
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8993358B2 (en) * 2011-12-28 2015-03-31 Ledengin, Inc. Deposition of phosphor on die top by stencil printing
US20130133193A1 (en) * 2011-11-28 2013-05-30 Mediatek Singapore Pte. Ltd. Surface mount technology process for advanced quad flat no-lead package process and stencil used therewith
FR2993096B1 (fr) 2012-07-03 2015-03-27 Commissariat Energie Atomique Dispositif et procede de support individuel de composants
JP5953994B2 (ja) * 2012-07-06 2016-07-20 東京エレクトロン株式会社 成膜装置及び成膜方法
US9419667B2 (en) * 2013-04-16 2016-08-16 Skyworks Solutions, Inc. Apparatus and methods related to conformal coating implemented with surface mount devices
US9627352B2 (en) * 2014-05-12 2017-04-18 Skyworks Solutions, Inc. Devices and methods for processing singulated radio-frequency units
US20160111375A1 (en) * 2014-10-17 2016-04-21 Tango Systems, Inc. Temporary bonding of packages to carrier for depositing metal layer for shielding
US9663357B2 (en) * 2015-07-15 2017-05-30 Texas Instruments Incorporated Open cavity package using chip-embedding technology
TWI735525B (zh) * 2016-01-31 2021-08-11 美商天工方案公司 用於封裝應用之濺鍍系統及方法
JP2017200183A (ja) * 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220142670A (ko) * 2021-04-15 2022-10-24 한미반도체 주식회사 스퍼터링 전처리 방법

Also Published As

Publication number Publication date
HK1257544A1 (zh) 2019-10-25
TW201801283A (zh) 2018-01-01
WO2017132699A1 (en) 2017-08-03
US20170221836A1 (en) 2017-08-03
US20200075504A1 (en) 2020-03-05
US10797002B2 (en) 2020-10-06
CN108886035B (zh) 2022-04-15
TWI735525B (zh) 2021-08-11
CN108886035A (zh) 2018-11-23

Similar Documents

Publication Publication Date Title
US20200075504A1 (en) Systems, devices and methods related to shielded modules
US11682585B2 (en) Devices for fabrication of shielded modules
JP6527640B2 (ja) キャリア超薄型基板
US10211181B2 (en) Devices and methods related to singulated radio-frequency devices
US20060013680A1 (en) Chip handling methods and apparatus
JP2018026498A (ja) 半導体パッケージのマスキング方法
KR100897314B1 (ko) 반도체 칩의 3차원 표면 실장 어레이를 갖는 회로 기판을 제조하기 위한 방법 및 장치
US8430245B2 (en) Insert for tape and reel packaging
JP7489473B2 (ja) 基板を支持するための支持デバイス、基板を処理する方法、及び半導体基板
JP2018067597A (ja) 回路モジュールの製造方法および成膜装置
KR20220077148A (ko) 인쇄 회로 기판 자동화 레이업 시스템
KR102459794B1 (ko) 반도체 패키지의 전자파 차폐막 형성 방법
KR102035145B1 (ko) 패키지 커팅 방법
KR101684739B1 (ko) 웨이퍼 이송 장치
JP3575317B2 (ja) 導電性ボールの搭載装置および搭載方法
JP2000269257A (ja) 導電性ボールの搭載装置および搭載方法
CN115483171A (zh) 一种用于在封装级电子器件或其部分上形成保形emi屏蔽的系统、方法和夹具
KR20060027600A (ko) 캐리어를 사용하지 않는 박형 인쇄회로기판