WO2009128206A1 - フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート - Google Patents

フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート Download PDF

Info

Publication number
WO2009128206A1
WO2009128206A1 PCT/JP2009/001432 JP2009001432W WO2009128206A1 WO 2009128206 A1 WO2009128206 A1 WO 2009128206A1 JP 2009001432 W JP2009001432 W JP 2009001432W WO 2009128206 A1 WO2009128206 A1 WO 2009128206A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor chip
pressure
protection sheet
tool
Prior art date
Application number
PCT/JP2009/001432
Other languages
English (en)
French (fr)
Inventor
戸村善広
熊澤謙太郎
樋口貴之
中村浩二郎
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010508098A priority Critical patent/JP5208205B2/ja
Priority to CN2009801083511A priority patent/CN101960578B/zh
Priority to US12/933,819 priority patent/US8163599B2/en
Publication of WO2009128206A1 publication Critical patent/WO2009128206A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75304—Shape of the pressing surface being curved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75317—Removable auxiliary member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75501—Cooling means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83209—Compression bonding applying isostatic pressure, e.g. degassing using vacuum or a pressurised liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9205—Intermediate bonding steps, i.e. partial connection of the semiconductor or solid-state body during the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249954—With chemically effective material or specified gas other than air, N, or carbon dioxide in void-containing component

Definitions

  • the present invention relates to a flip chip mounting method and a flip chip mounting apparatus.
  • a flip chip type semiconductor device is configured by mounting a semiconductor chip having internal connection terminals such as metal bump electrodes on a wiring board by flip chip connection.
  • the wiring board has wiring patterns formed on both sides thereof, and both are electrically connected via vias (through holes) formed in the wiring board.
  • One of the wiring patterns is connected to an internal connection terminal of a semiconductor element, and the other is connected to an external connection terminal such as a solder ball.
  • a region between the semiconductor element and the wiring board where the internal connection terminals of the semiconductor element are connected to the wiring pattern is filled with a thermosetting resin made of epoxy resin or the like to protect the internal connection terminals.
  • the anisotropic conductive adhesive film 103 is placed on the semiconductor chip 102.
  • the semiconductor chip 102 is positioned and disposed in a flip chip state.
  • an elastomer having a rubber hardness of 40 or more and 80 or less is set as the crimping portion 105.
  • the top and side portions of the semiconductor chip 102 are heated and pressed by the thermocompression bonding head 104 via the crimping portion 105, whereby the anisotropic conductive adhesive film 103 is formed in a predetermined manner.
  • Pressure curing can be performed with a pressure difference. That is, a sufficient pressure can be applied to the connection portion of the wiring substrate 101 and the semiconductor chip 102, and the fillet portion around the semiconductor chip 102 can be pressurized so that no void is generated.
  • thermocompression bonding head 104 since the semiconductor chip 102 is heated and pressurized by the thermocompression bonding head 104 via the elastomer pressure bonding portion 105, the heat conduction from the thermocompression bonding head 104 is poor and it takes time to increase the temperature. It takes more time to cure the anisotropic conductive adhesive film 103 between and the production lead time.
  • thermocompression bonding head 104 in order to raise the temperature of the elastomer of the crimping part 105 in advance, the thermocompression bonding head 104 must be maintained in a considerably high temperature state. The thickness varies due to the heat resistance and temperature variation of the elastomer, and the anisotropic conductive adhesive film 103 is not uniformly cured.
  • thermocompression bonding head 104 and the semiconductor chip 102 it is difficult to pressurize the thermocompression bonding head 104 and the semiconductor chip 102 in parallel with each other, and it becomes difficult to uniformly control the bump height of the semiconductor chip 102 by the load.
  • the semiconductor chip 102 has a large number of pins, it becomes more difficult to control the bump height by controlling the load.
  • the present invention provides a flip chip mounting method that has low bump height variation of a semiconductor chip, can be cured for a short time while applying external pressure to the underfill resin between the semiconductor chip and the wiring substrate, and has high productivity with a short lead time.
  • An object is to provide a flip chip mounting apparatus.
  • the semiconductor chip when the semiconductor chip is flip-chip mounted on the wiring board by interposing a thermosetting underfill resin between the semiconductor chip and the wiring board, the wiring board and the wiring board
  • the semiconductor chip positioned and disposed by sandwiching a thermosetting underfill resin between the semiconductor chips is heated at least from above the tool protection sheet having a two-layer film structure of a base film and a pressure film, While the underfill resin under the semiconductor chip is cured, the pressure film is separated from the tool protection sheet other than the pressure part directly above the semiconductor chip, and the separated pressure film is around the semiconductor chip.
  • the underfill resin is in contact with the underfill resin while being swelled and cured while being pressurized and heated to the wiring board. Characterized in that to fix the semiconductor chip.
  • the flip chip mounting method according to claim 2 of the present invention is the flip chip mounting method according to claim 1, wherein the tool protection sheet is formed by sealing at least one of solid, liquid, and gas between a base film and a pressure film.
  • Solid is a foam material, for example, a mixed resin that combines an ether resin, ester urethane resin, or thermally expandable capsule with an adhesive (acrylic resin, rubber resin, silicone adhesive), such as Riva Alpha. Is preferable.
  • the liquid is preferably a low-boiling solvent such as ethanol or IPA, which is a volatile expansion material.
  • the gas is preferably a gas that easily expands upon heating, such as air (air, dry air), an inert gas such as nitrogen, or hydrogen.
  • the semiconductor chip when the semiconductor chip is flip-chip mounted on the wiring board by interposing a thermosetting underfill resin between the semiconductor chip and the wiring board, the wiring board and the wiring board
  • the semiconductor chip which is positioned and disposed with a thermosetting underfill resin sandwiched between semiconductor chips, has a three-layer film structure of a base film, a pressure film, and a shield film attached to the pressure film. While pressing and heating from above the tool protection sheet, while curing the underfill resin under the semiconductor chip, the pressure film is separated from the tool protection sheet other than the pressurization part directly above the semiconductor chip, The separated pressurizing film passes through the shield film and the underfill around the semiconductor chip. Cured with heating in contact with pressurized and while bulge fat, together with fixing the semiconductor chip on the wiring board, characterized by bonding the shielding film on the side of the semiconductor chip.
  • the flip chip mounting method according to claim 4 of the present invention is the flip chip mounting method according to claim 3, wherein the tool protection sheet is formed by sealing at least one of solid, liquid, and gas between a base film and a pressure film. It is characterized by.
  • the tool protection sheet according to claim 5 of the present invention has at least a two-layer film structure of a base film and a pressure film, and when heated, the portion of the pressure film that is not pressurized is separated from the base film. It is configured to swell.
  • the tool protection sheet according to claim 6 of the present invention is characterized in that in claim 5, at least one of solid, liquid and gas is sealed between the base film and the pressure film.
  • the tool protection sheet according to claim 7 of the present invention has a three-layer film structure of at least a base film, a pressure film, and a shield film attached to the pressure film, and the portion of the portion that is not pressurized when heated.
  • the pressurizing film is configured to swell separately from the base film.
  • the tool protection sheet according to claim 8 of the present invention is characterized in that in claim 7, at least one of solid, liquid, and gas is sealed between the base film and the pressure film.
  • a flip-chip mounting apparatus is a flip-chip mounting apparatus for flip-chip mounting a semiconductor chip on a wiring board by interposing a thermosetting underfill resin between the semiconductor chip and the wiring board. And holding the tool protective sheet of at least a base film and a pressure film in a two-layer film structure or at least a base film, a pressure film, and a shield film in a three-layer film structure attached to the pressure film, The semiconductor chip positioned and disposed with a thermosetting underfill resin sandwiched between the semiconductor chips, a sheet fixing jig that covers the semiconductor chip, and pressing the semiconductor chip while heating the wiring board, The tool between the inner periphery of the sheet fixing jig and the outer periphery of the semiconductor chip The protection sheet, wherein the projection for pressing the peripheral portion of the heat curable underfill resin is provided and formed pressure-heating tool.
  • the semiconductor chip is heated and pressurized via the tool protective sheet having a two-layer film structure or a three-layer film structure, and the pressure just above the semiconductor chip is cured while curing the underfill resin under the semiconductor chip.
  • the pressure film is separated from the tool protection sheet other than the portion, and the separated pressure film swells against the underfill resin around the semiconductor chip and is cured while being pressurized and heated.
  • FIG. 2A, FIG. 2B, and FIG. 3 show Embodiment 1 of the present invention.
  • the flip chip mounting method according to the first embodiment is a mounting method using a tool protection sheet, and includes a pre-process shown in FIGS. 1A to 1C for positioning a semiconductor chip with respect to a wiring board, and a pre-process. 2A and 2B and the subsequent steps shown in FIGS. 3A to 3E, which are then performed and press the semiconductor chip through the tool protection sheet.
  • bumps 2 are provided on the electrode pads 3 of the semiconductor chip 1.
  • the bump 2 may be formed as a stud bump or tear bump by a known wire bonding method, or may be formed by a plating method or a printing method.
  • the bump 2 is mainly formed from at least one of gold, copper, palladium, nickel, tin, aluminum, solder and the like. Further, a trace element may be added and contained in the wire for forming the bump 2. In this case, the bump height was about 50 ⁇ m.
  • the wiring substrate 6 is a glass epoxy substrate (which may be an aramid substrate, a silicon substrate, or a silicon interposer), has a thickness of 0.2 to 0.4 mm, and the terminal electrode is copper (may be nickel + Au plated). The thickness of 0.15 to 0.2 mm was used.
  • the resin of the insulating resin film 5 was an epoxy resin that was cured at 180 ° C. An insulating resin film 5 as an underfill resin that is cut to a size slightly larger than that of the semiconductor chip 1 is attached on the terminal electrode 4 of the wiring board 6 as necessary.
  • the semiconductor chip 1 is adsorbed with a tool by the semiconductor chip mounting positioning device 7 and positioned at a desired position of the terminal electrode 4 on the wiring board 6 with a recognition mark or the like as shown in FIG.
  • the bumps 2 of the chip 1 are mounted on the corresponding terminal electrodes 4 so as to overlap each other.
  • the bump 2 is in a state of being pierced into the insulating resin film 5.
  • Some of the bumps 2 penetrate the insulating resin film 5 and are deformed by hitting the terminal electrodes 4.
  • the positioning load is about 10 g per bump.
  • the semiconductor chip mounting positioning device 7 may be heated by a built-in heater, but the resin must not be cured 100%.
  • the semiconductor chip mounting positioning device 7 can be removed after mounting the semiconductor chip 1 as shown in FIG.
  • the insulating resin film 5 may be heated in advance at a temperature of about 50 ° C. so that the insulating resin film 5 is adhered and pasted onto the wiring substrate 6. And the tool (not shown) of a sticking apparatus may be heated. The sticking load is 5-10 kgf / cm2. The insulating resin film 5 having a thickness of 50 ⁇ m was used. If the insulating resin film 5 has two layers with a protective separator (not shown), it is peeled off.
  • the insulating resin of the insulating resin film 5 is, for example, epoxy resin, phenol resin, polyimide, or insulating thermoplastic resin such as polyphenylene sulfide (PPS), polycarbonate, modified polyphenylene oxide (PPO), or these insulating materials.
  • PPS polyphenylene sulfide
  • PPO modified polyphenylene oxide
  • a mixture of a heat-curable thermosetting resin and an insulating thermoplastic resin can be used.
  • the amount of inorganic filler used was 50 wt%. The amount of filler is determined from the stress generated by thermal expansion and warpage between the semiconductor chip 1 and the wiring board 6. Moreover, it determines with the reliability by moisture-resistant adhesiveness by a moisture absorption reflow test, a humidity bias test, etc.
  • the insulating resin film 5 preferably has reflow heat resistance (265 ° C. for 10 seconds).
  • FIG. 2A the processed product shown in FIG. 1C is conveyed to the pressure heating stage 8, and the back surface of the wiring board 6 is adsorbed to the pressure heating stage 8.
  • a tool protection sheet 10 having a two-layer film structure is disposed above the semiconductor chip 1, and a pressure heating tool 11 is disposed above the tool protection sheet 10.
  • a sheet fixing jig 9 holds the tool protection sheet 10.
  • the pressure heating tool 11 side of the tool protection sheet 10 is preferably a base sheet 10a and a heat resistant film.
  • the material of the base film 10a is preferably a heat resistant film such as polyimide, polyphenylene sulfide, or fluororesin.
  • the base film 10a has a thickness of about 5 to 10 ⁇ m.
  • the semiconductor chip 1 side of the tool protection sheet 10 is a pressure film 10b, which is also preferably a film having heat resistance (NCF curing temperature).
  • the material of the pressure film 10b is, for example, polyimide, polyphenylene sulfide, fluorine resin, or the like.
  • the pressure film 10b has a thickness of about 5 to 10 ⁇ m.
  • a solvent 12 as a liquid is sealed between the base film 10a and the pressure film 10b.
  • the solvent 12 is preferable because a low-boiling point solvent such as ethanol or IPA, which is a volatile expansion material, is likely to expand.
  • the pressure heating tool 11 presses the semiconductor chip 1 while heating it to the wiring substrate 6, and also heats the tool protection sheet 10 between the inner peripheral portion of the sheet fixing jig 9 and the outer peripheral portion of the semiconductor chip 1.
  • a protrusion 25 is formed on the outer peripheral portion of the insulating insulating resin film 5 to transmit heat to the semiconductor chip 1 through the tool protection sheet 10, and further, the curing temperature of the insulating resin film 5 is increased to 180 ° C. In order to become, it set to 210 degreeC. Although the constant heat type was used this time, a ceramic high-speed heating type may be used.
  • FIG. 2B is a plan view seen from the pressure heating tool 11 side. The tool protection sheet 10 is clamped and fixed by the sheet fixing jig 9.
  • protrusions 25 are formed annularly on the outer periphery of the pressure heating tool 11 in this way, the heat of the pressure heating tool 11 can be transferred to the tool protection sheet 10 more quickly.
  • the tool protection sheet 10 is lowered by the sheet fixing jig 9 so as to contact the semiconductor chip 1, and at the same time, the tool protection sheet 10 is pressed against the semiconductor chip 1 by the pressure heating tool 11. However, the semiconductor chip 1 is heated under pressure.
  • the solvent 12 between the base film 10a and the pressure film 10b in the tool protection sheet 10 is warmed by the heat from the pressure heating tool 11 and vaporizes and expands.
  • the solvent 12 between the base film 10a and the pressure film 10b further expands.
  • the height of the bump 2 of the semiconductor chip 1 is brought close to a desired value by the pressure heating tool 11.
  • the pressurizing film 10b swells in a space surrounded by the pressurizing / heating tool 11, the sheet fixing jig 9, and the wiring board 6, and the insulating resin film 5 protruding from the end of the semiconductor chip 1 is seen from the side of the semiconductor chip 1.
  • the insulating resin film 5 is pressed while being pressed against the fillet portion 19 while the internal pressure in the state where the insulating resin film 5 under the semiconductor chip 1 is pressurized and heated is suppressed by the external pressure by the pressure film 10b. It will harden.
  • the deformation load at this time is about 50 g per bump.
  • the load is controlled according to the size of the bump 2.
  • the bump height is set to 25 ⁇ mt.
  • the heating and pressurizing stage 8 may be heated or cooled to control the internal pressure applied to the insulating resin film 5 and suppress the generation of voids.
  • FIG. 3E shows a flip chip mounting body obtained by releasing the pressure heating tool 11 after the insulating resin film 5 is cured by the external pressure of the pressure film 10b.
  • heat can be easily conducted to and around the semiconductor chip 1 by pressurizing and heating using the thin tool protection sheet 10, and the insulating resin film 5 can be cured.
  • the semiconductor chip 1 can be uniformly and parallelly pressurized with the pressurizing / heating tool 11 to be hardened in a short lead time.
  • the pressure film 10b can be cured while applying external pressure while pressing against the insulating resin film.
  • the tool protection sheet 10 is a thin sheet, it can be flexibly bent unlike rubber, and the fillet portion 19 of the peripheral insulating resin film 5 of the semiconductor chip 1 can be made small, and the generation of voids can be suppressed. .
  • an anisotropic conductive film may be used, and nickel powder is plated with gold as conductive particles (not shown) included in the anisotropic conductive film.
  • the connection resistance value between the terminal electrode 4 and the bump 2 can be lowered, and good connection reliability can be obtained.
  • the conductive particles may be particles obtained by applying nickel or gold plating to resin balls.
  • fine particles such as solder as the conductive particles, it is possible to obtain an alloy state connection from the contact state connection between the terminal electrode 4 and the bump 2, and further improve the connection reliability. be able to.
  • the wiring board 6 is a single-sided, double-sided or multilayer board, and terminal electrodes 4 corresponding to the bumps 2 of the semiconductor chip 1 are formed on the surface.
  • the material may be a ceramic substrate, a resin substrate, a resin flexible sheet (such as polyimide flexible), or a silicon substrate.
  • the insulating resin film 5 may be a film-like one attached in an epoxy resin B-stage (semi-solid) state.
  • a paste-like material may be formed by coating or printing.
  • an inorganic (silica) filler may be included. By controlling the amount of filler, it is possible to change the sticking property, thermal expansion, and elastic modulus of the insulating resin film 5, and to obtain mass productivity and reliability. This time, it was 50 wt%.
  • the solvent 12 may be formed not only in a liquid state but also mixed with an adhesive.
  • the liquid solvent 12 is sealed or mixed with an adhesive between the base film 10a and the pressure film 10b of the tool protection sheet 10 in FIG. 2A.
  • the foam 13 is contained between the base film 10a and the pressure film 10b of the tool protection sheet 10 of the second embodiment as shown in FIG. Is different. The rest is the same as in the first embodiment.
  • FIG. 4A in FIG. 4A, the processed product shown in FIG. 1C is conveyed to the pressure heating stage 8, and the back surface of the wiring board is adsorbed to the pressure heating stage 8.
  • a tool protection sheet 10 held by a sheet fixing jig 9 is disposed above the semiconductor chip 1.
  • the tool protection sheet 10 has a two-layer film structure of a base film 10a and a pressure film 10b, and a foam 13 as a solid is formed between the base film 10a and the pressure film 10b.
  • a mixed resin obtained by combining an ether-based resin, an ester-based urethane resin, or a thermally expandable capsule with an adhesive (acrylic resin, rubber resin, silicone adhesive), or Ribaalpha is preferable.
  • the foam 13 has the effect of reducing the adhesion area with the adherend due to the increase in surface roughness through the expansion or foaming of the heat-expandable fine particles by heat treatment, the effect of generating the peeling stress at the adhesion interface due to the surface expansion, and the like. Particles that are expressed and whose adhesion to the adherend decreases or disappears may be included.
  • the thermally expandable capsule is a microcapsule in which a foaming agent is encapsulated in an outer shell obtained by copolymerizing a barrier thermoplastic resin, and the outer shell softens when heated and expands due to the vaporization pressure of the foaming agent.
  • a microsphere manufactured by Kureha Co., Ltd. can be exemplified. See Japanese Patent No. 2898480. Thermally expandable microcapsules obtained by microencapsulating a volatile expansion agent that becomes gaseous at high temperatures may be used.
  • the foam 13 is preferably a thermal release sheet (specifically, such as Thermal-Release-Tape-REVALPHA manufactured by Nitto Denko Corporation) that has adhesive strength at room temperature and expands and peels at low temperature.
  • the foam may be liquid, semi-solid or solid.
  • the foam 13 may be in close contact with the base film 10a and the pressure film 10b together with the pressure-sensitive adhesive, and the pressure film 10b side is easy to peel off, and a gas is present between the base film 10a and the pressure film 10b.
  • a closed space may be formed. It may be mixed with an acrylic, rubber or silicone adhesive.
  • the pressure heating tool 11 was set to 210 ° C. in order to transfer heat to the semiconductor chip 1 through the tool protection sheet 10 and further to set the curing temperature of the insulating resin film 5 to 180 ° C.
  • the tool protection sheet 10 is lowered while being clamped by the sheet fixing jig 9 so as to contact the semiconductor chip 1, and at the same time, the tool protection sheet 10 is attached to the semiconductor chip 1 by the pressure heating tool 11.
  • the semiconductor chip 1 is heated under pressure while being pressed and pinched.
  • the tool protection sheet 10 is disposed so as to be inclined to the vicinity of the wiring board 6 by the sheet fixing jig 9. At this time, the outer periphery of the pressurizing / heating tool 11 may be inclined toward the insulating resin film 5 to be the fillet portion 19 around the semiconductor chip 1 as shown in FIG. By providing the slope 26, the heat of the pressure heating tool 11 can be transferred to the tool protection sheet 10 more quickly.
  • the foam 13 is heated by the heat from the pressure heating tool 11 and expands and expands.
  • the pressure heating tool 11 further descends and the tool protection sheet 10 is heated, so that the foam 13 further expands.
  • the tool protection sheet 10 is clamped and fixed by the sheet fixing jig 9.
  • the height of the bump 2 of the semiconductor chip 1 is brought close to a desired value by the pressure heating tool 11.
  • the foam film 13 expands into a space surrounded by the pressure heating tool 11, the sheet fixing jig 9, and the wiring board 6, so that the pressure film 10b expands, and the fillet portion 19 protrudes from the end of the semiconductor chip 1.
  • the insulating resin film 5 is cured while applying pressure from the side surface direction, and the internal pressure when the insulating resin film 5 under the semiconductor chip 1 is heated under pressure is suppressed by the external pressure by the pressure film 10b. However, the curing of the insulating resin film 5 proceeds.
  • the deformation load of the bump 2 is about 50 g per bump. The load is controlled according to the size of the bump 2. In this case, the bump height is set to 25 ⁇ mt in consideration of reliability. Further, if necessary, the heating and pressurizing stage 8 may be heated or cooled to control the internal pressure applied to the insulating resin film 5 and suppress the generation of voids.
  • FIG. 4 (d) shows a flip chip mounting body obtained by releasing the pressure heating tool 11 after the insulating resin film 5 is cured by the external pressure of the pressure film 10b.
  • the insulating resin film 5 can be cured.
  • the semiconductor chip 1 can be uniformly pressed in parallel with the pressure heating tool 11 and pressurized. It can be cured with a short lead time.
  • the foam 13 can be cured by applying external pressure while the pressure film 10 b is pressed against the insulating resin film 5 by vaporizing and expanding.
  • the tool protection sheet 10 is a thin sheet, it can be bent flexibly unlike rubber, and the fillet portion 19 of the peripheral insulating resin film 5 of the semiconductor chip 1 can be reduced, thereby suppressing the generation of voids. Can do.
  • the liquid solvent 12 is sealed or mixed with an adhesive between the base film 10a and the pressure film 10b of the tool protection sheet 10 in FIG. 2A. 5 (a) and 5 (b), a gas is interposed between the base film 10a and the pressure film 10b of the tool protection sheet 10 according to the third embodiment instead of the solvent 12.
  • the tool protection sheet 10 in which the closed space 14 is formed is different. The rest is the same as in the first embodiment.
  • the gas that forms the closed space 14 of the tool protection sheet 10 may be any gas that easily expands when heated, such as general air, dry air, inert gas such as nitrogen, hydrogen, and the like.
  • the method of closing the long side of the base film 10a and the pressure film 10b only needs to maintain the bag state during heating, such as laminating and fusing by heat equal to or higher than the process temperature, or a heat-resistant adhesive.
  • the processed product shown in FIG. 1 (c) is conveyed to the pressure heating stage 8, and the back surface of the wiring board is adsorbed to the pressure heating stage 8.
  • a tool protection sheet 10 held by a sheet fixing jig 9 is disposed above the semiconductor chip 1. Further, a pressure heating tool 11 is disposed above the tool protection sheet 10.
  • the tool protection sheet 10 is lowered while being clamped by the sheet fixing jig 9 so as to be in contact with the semiconductor chip 1, and at the same time, the tool protection sheet 10 is pressed against the semiconductor chip 1 by the pressure heating tool 11. While sandwiching, the semiconductor chip 1 is heated under pressure.
  • the closed space 14 sandwiched between the base film 10 a and the pressure film 10 b of the tool protection sheet 10 is crushed by the pressure heating tool 11 and bulges around the semiconductor chip 1.
  • the tool protection sheet 10 is disposed so as to be inclined to the vicinity of the wiring board 6 by the sheet fixing jig 9.
  • the outer periphery of the pressurizing / heating tool 11 may be inclined toward the insulating resin film 5 to be the fillet portion 19 around the semiconductor chip 1 as shown in FIG.
  • the heat of the pressure heating tool 11 can be transferred to the tool protection sheet 10 more quickly.
  • the closed space 14 is heated by the heat from the pressure heating tool 11 and expands.
  • the pressurizing and heating tool 11 is further lowered and the tool protection sheet 10 is heated, so that the closed space 14 is further thermally expanded.
  • the tool protection sheet 10 is clamped and fixed by the sheet fixing jig 9, and the height of the bump 2 of the semiconductor chip 1 is brought close to a desired value by the pressure heating tool 11.
  • the closed space 14 expands into a space surrounded by the pressure heating tool 11, the sheet fixing jig 9 and the wiring substrate 6, whereby the pressure film 10 b expands, and the fillet portion 19 protrudes from the end of the semiconductor chip 1.
  • the insulating resin film 5 is cured while applying pressure from the side direction, and the internal pressure when the insulating resin film 5 under the semiconductor chip 1 is heated under pressure is the external pressure by the pressure film 10b. While suppressing, the curing of the insulating resin film 5 proceeds.
  • the deformation load of the bump 2 is about 50 g per bump. The load is controlled according to the size of the bump 2. In this case, the bump height is set to 25 ⁇ mt in consideration of reliability. Further, if necessary, the heating and pressurizing stage 8 may be heated or cooled to control the internal pressure applied to the insulating resin film 5 and suppress the generation of voids.
  • FIG. 6D shows a flip chip mounting body obtained by releasing after the insulating resin film 5 is cured by the external pressure of the pressure film 10b.
  • the insulating resin film 5 can be cured.
  • the semiconductor chip 1 can be uniformly pressurized from above and pressurized by the pressure heating tool 11. Moreover, it can be cured with a short lead time. Furthermore, when the closed space 14 is vaporized and expanded, the pressure film 10b can be cured while applying external pressure while being pressed against the insulating resin film 5. As a result, since the tool protection sheet 10 is a thin sheet, it can be bent flexibly unlike rubber, and the fillet portion 19 of the peripheral insulating resin film 5 of the semiconductor chip 1 can be reduced, thereby suppressing the generation of voids. Can do.
  • a liquid solvent 12 is sealed or mixed with an adhesive between the base film 10a and the pressure film 10b of the tool protection sheet 10.
  • the base film 10a and the pressurizing film instead of the solvent 12 are interposed between the base film 10a and the pressurizing film 10b of the tool protection sheet 10 of the fourth embodiment.
  • a UV curable adhesive 15 is formed between the films 10b.
  • the base film 10a a UV-shielding light-shielding film is used, and the tool protection sheet 10 is configured such that only the used portion is exposed from the guide.
  • the UV light 17 is applied in a state where the light shielding mask 16 is arranged so that UV does not enter the portion in contact with the back surface of the semiconductor chip 1 from the side of the pressure film 10b in contact with the back surface of the semiconductor chip 1.
  • the pressure film 10b is irradiated.
  • the UV curable adhesive 15 is partially cured, the adhesive strength of the portion is reduced, and the pressure film 10b is easily peeled from the base film 10a.
  • the pressure film 10b is partially peeled from the base film 10a by rotating the roller 27 which hits the pressure film 10b side of the sheet fixing jig 9 inward and winding the pressure film 10b.
  • the film is slackened toward the center of the tool protection sheet.
  • the pressure film 10b is preferably a light transmissive film so that the UV curable adhesive can be easily peeled off. Note that the adhesive thickness and adhesive strength of the UV curable adhesive may be selected and controlled so that the closed space can be easily formed by the film peeling operation of the sheet fixing jig.
  • the processed product shown in FIG. 1C is conveyed to the pressure heating stage 8, and the back surface of the wiring board is adsorbed to the pressure heating stage 8.
  • a tool protection sheet 10 in which the UV curable adhesive 15 shown in FIG. 7C is peeled and a closed space 14 is formed, and further applied above the tool protection sheet 10.
  • a pressure heating tool 11 is disposed.
  • the tool protection sheet 10 is lowered while being clamped by the sheet fixing jig 9 so as to contact the semiconductor chip 1, and at the same time, the tool protection sheet 10 is pressed against the semiconductor chip 1 by the pressure heating tool 11. While sandwiching, the semiconductor chip 1 is heated under pressure. The slack of the pressure film 10b is formed as a bulge around the semiconductor chip 1. By applying a load with the pressure heating tool 11, all the bumps 2 break through the insulating resin film 5, and deform while contacting the terminal electrodes 4 of the wiring substrate 6.
  • the tool protection sheet 10 is disposed so as to be inclined near the wiring board 6 by the sheet fixing jig 9. At this time, it is preferable to provide the protrusion 25 on the outer periphery of the pressurizing / heating tool 11 and to provide the inclined 26 on the side of the insulating resin film 5 that becomes the fillet portion 19 around the semiconductor chip 1. By providing the slope 26, the heat of the pressure heating tool 11 can be transferred to the tool protection sheet 10 more quickly.
  • the pressurizing and heating tool 11 further descends and the tool protection sheet 10 is heated, so that the closed space 14 between the base film 10a and the pressurizing film 10b is further thermally expanded.
  • the tool protection sheet 10 is clamped and fixed by the sheet fixing jig 9, and the height of the bump 2 of the semiconductor chip 1 is brought close to a desired value by the pressure heating tool 11.
  • the closed space 14 expands into a space surrounded by the pressure heating tool 11, the sheet fixing jig 9 and the wiring substrate 6, whereby the pressure film 10 b expands, and the fillet portion 19 protrudes from the end of the semiconductor chip 1.
  • the insulating resin film 5 is cured while applying pressure from the side direction, and the internal pressure when the insulating resin film 5 under the semiconductor chip 1 is heated under pressure is the external pressure by the pressure film 10b. While suppressing, the curing of the insulating resin film 5 proceeds.
  • the deformation load of the bump 2 is about 50 g per bump. The load is controlled according to the size of the bump 2. In this case, the bump height is set to 25 ⁇ mt in consideration of reliability. Further, if necessary, the heating / pressurizing stage 8 may be heated or cooled to control the internal pressure applied to the insulating resin film 5 to suppress the generation of voids.
  • FIG. 8D shows a flip chip mounting body obtained by releasing after the insulating resin film 5 is cured by the external pressure of the pressure film 10b.
  • FIG. 7B is executed to irradiate the tool protection sheet 10 with UV light 17, and then the processed product shown in FIG. 1C is conveyed to the pressure heating stage 8 to be pressurized and heated.
  • sucks to the pressurization heating stage 8 and the irradiation process of the UV light 17 to the tool protection sheet 10 are performed in parallel
  • the manufacturing tact can be shortened.
  • the insulating resin film 5 can be cured.
  • the semiconductor chip 1 can be uniformly pressurized from above and pressurized by the pressure heating tool 11. Moreover, it can be cured with a short lead time. Furthermore, when the closed space 14 is vaporized and expanded, the pressure film 10b can be cured while applying external pressure while being pressed against the insulating resin film 5. As a result, since the tool protection sheet 10 is a thin sheet, it can be bent flexibly unlike rubber, the fillet portion 19 of the insulating resin film 5 around the semiconductor chip 1 can be reduced, and generation of voids can be suppressed. it can.
  • the tool protection sheet 10 has a two-layer film structure of a base film 10a and a pressure film 10b, and a UV curable adhesive 15 is formed between the base film 10a and the pressure film 10b.
  • 10a was a light-shielding film
  • the pressure film 10b was a UV-transmitting film.
  • the tool protection sheet 10 of the fifth embodiment shown in FIGS. 9 and 10 (a) and 10 (b) is a base film 10a.
  • the pressure film 10b and the shield film 18 have a three-layer film structure, and a UV curable adhesive 15 is formed between the base film 10a and the pressure film 10b.
  • the separated shield film 18 is bonded with the weak adhesive layer 24.
  • the shield film 18 may be formed by depositing a metal such as aluminum on a heat resistant resin film such as polyimide that can withstand the maximum temperature during the process.
  • the base film 10a is composed of a UV transmissive film.
  • Such a tool protection sheet 10 is held by a sheet fixing jig 9.
  • FIG. 10A is a plan view of the tool protection sheet 10 viewed from the base film 10a side, and FIG. 10B is a side view of FIG. 10A.
  • a light shielding mask 16 is disposed on a portion of the tool protection sheet 10 where the semiconductor chip 1 on the base film 10 a side is substantially heated and pressed, and UV light 17 is irradiated from the base film 10 side to add to the base film 10 a. Adhesion with the pressure film 10b is lowered. As the pressure film 10b, a light-shielding film that is UV-cut on the pressure film 10b side may be used so as not to be exposed to light.
  • the tool protection sheet 10 is configured such that only the portion used for thermal pressing is exposed from a guide (not shown) supplied to the sheet fixing jig.
  • FIG. 11A the processed product shown in FIG. 1C is conveyed to the pressure heating stage 8 and the back surface of the wiring board is adsorbed to the pressure heating stage 8.
  • the tool protection sheet 10 including the shield film 18 shown in FIG. 9 is positioned and disposed above the semiconductor chip 1.
  • the pressure film 10b side of the tool protection sheet 10 is peeled off by the sheet fixing jig 9, and the pressure film 10b is bent.
  • the pressure film 10b is easily peeled off from the base film 10a whose adhesive strength is reduced by the irradiation of the UV light 17, and the roller 27 of the sheet fixing jig 9 is rotated to the semiconductor chip 1 side.
  • the film is loosened toward the center portion of the tool protection sheet 10 by peeling the film with the pressure film.
  • the thickness and adhesive strength of the UV curable adhesive may be selected and controlled so that the closed space is easily formed by the film peeling operation of the sheet fixing jig 9.
  • FIG. 11B shows a plan view of FIG. 11A.
  • four rollers 27 of the sheet fixing jig 9 are arranged so as to surround the outer periphery of the semiconductor chip 1. This also applies to the roller 27 of the sheet fixing jig 9 in the fourth embodiment.
  • the tool protection sheet 10 is lowered while being clamped by the sheet fixing jig 9 so as to be in contact with the semiconductor chip 1, and at the same time, the tool protection sheet 10 is pressed against the semiconductor chip 1 with the pressure heating tool 11.
  • the semiconductor chip 1 is heated under pressure.
  • the slack of the pressure film 10b is formed as a bulge around the semiconductor chip 1.
  • the tool protection sheet 10 is disposed so as to be inclined to the vicinity of the wiring board 6 by the sheet fixing jig 9.
  • the outer periphery of the pressurizing / heating tool 11 is inclined toward the insulating resin film 5 which becomes the fillet portion 19 around the semiconductor chip 1 as shown in FIG. 12A.
  • the heat of the pressure heating tool 11 can be transmitted to the tool protection sheet 10 more quickly.
  • the closed space 14 between the base film 10a and the pressure film 10b is heated and expanded by the heat from the pressure heating tool 11. Then, the shield film 18 is pressed against the fillet portion 19 to be in close contact therewith.
  • the pressure film 10b swells in a space surrounded by the pressure heating tool 11, the sheet fixing jig 9, and the wiring board 6,
  • the insulating resin film 5 protruding from the end of the semiconductor chip 1 is formed while pressing the fillet portion 19 of the semiconductor chip 1 with a shield film 18 from the side surface while applying pressure to the insulating resin film 1 below the semiconductor chip 1.
  • the insulating resin film 5 is cured while suppressing the internal pressure of the state in which the pressure 5 is heated by the external pressure of the pressure film.
  • 12B is a plan view of FIG. 12A.
  • the pressurizing and heating tool 11 is further lowered and the tool protection sheet 10 is heated, so that the closed space 14 between the base film 10a and the pressurizing film 10b is further thermally expanded.
  • the tool protection sheet 10 is clamped and fixed by the sheet fixing jig 9, and the height of the bump 2 of the semiconductor chip 1 is brought close to a desired value by the pressure heating tool 11.
  • the closed space 14 expands into the space surrounded by the pressure heating tool 11, the sheet fixing jig 9, and the wiring substrate 6, the pressure film 10b expands, and the shield film 18 protrudes from the end of the semiconductor chip 1. While pressing against the fillet portion 19 and being partially embedded in the insulating resin film 5, it is pressed and brought into close contact with pressure from the side surface direction.
  • the insulating resin film 5 is cured while suppressing the internal pressure when the insulating resin film 5 under the semiconductor chip 1 is heated under pressure by the external pressure by the pressure film 10b.
  • the deformation load of the bump 2 is about 50 g per bump.
  • the load is controlled according to the size of the bump 2. In this case, the bump height is set to 25 ⁇ mt in consideration of reliability.
  • the heating and pressurizing stage 8 may be heated or cooled to control the internal pressure applied to the insulating resin film 5 and suppress the generation of voids.
  • FIG. 13B is a cross-sectional view showing a flip chip mounting body in which a semiconductor chip obtained by curing and releasing the insulating resin film 5 with an external pressure by the pressure film 10 b is covered with a shield film 18.
  • FIG.13 (c) is a top view of FIG.13 (b).
  • the insulating resin film 5 can be cured.
  • the semiconductor chip 1 can be uniformly pressurized from above and pressurized by the pressure heating tool 11. Moreover, it can be cured with a short lead time. Furthermore, when the closed space 14 is vaporized and expanded, the pressure film 10b can be cured while applying external pressure while being pressed against the insulating resin film 5. As a result, since the tool protection sheet 10 is a thin sheet, it can be bent flexibly unlike rubber, and the fillet portion 19 of the peripheral insulating resin film 5 of the semiconductor chip 1 can be reduced, thereby suppressing the generation of voids. Can do.
  • the shield film 18 has a metal coating, it can block electromagnetic waves and the like, and if it is a resin, the flip chip mounting structure is highly reliable against external forces and adverse environments including the top and side surfaces of the semiconductor chip. be able to.
  • the base film 10a is preferably a heat resistant film.
  • a heat resistant film for example, polyimide, polyphenylene sulfide, fluorine resin and the like.
  • the pressure film 10b a film having heat resistance (NCF curing temperature or higher) is also desirable.
  • NCF curing temperature or higher for example, polyimide, polyphenylene sulfide, fluorine resin and the like.
  • the base film 10a and the pressure film 10b have a thickness of about 5 to 10 ⁇ m.
  • the shield film 18 may be an insulating metal thin film or a conductive metal thin film that has been insulation coated. Further, in addition to electrical shielding, a resin film having insulating properties, heat resistance, low water absorption, and gas barrier properties may be used depending on reliability applications. By using this resin film, it is possible to improve the reliability of mechanical and moisture resistance due to heat and stress in addition to the adhesion between the semiconductor chip 1 and the insulating resin film 5.
  • the pressure film 10b is partially peeled in FIG. 11A.
  • the process is performed in a step before the step of transporting the processed product to the pressure heating stage 8 and adsorbing the workpiece to the pressure heating stage 8. This is preferable because the process tact time is shortened.
  • the UV curable adhesive 15 is provided between the base film 10a and the pressure film 10b.
  • a slightly tacky adhesive may be provided instead of the UV curable adhesive 15. .
  • the shield film 18 is bonded to the pressure film 10b with the weak adhesive layer 24.
  • the shield film 18 may be adhered to the pressure film 10b by static electricity.
  • the material enclosed therein in the process of forming the closed space, was only thermally expanded, but the material enclosed therein was thermally expanded, and forcibly.
  • the size and growth of the closed space may be controlled by injecting gas.
  • the shield film 18 is attached to the tool protection sheet 10 side, and the shield film 18 is moved to the semiconductor chip 1.
  • the shield film 18 is pasted on the semiconductor chip 1 via a slightly adhesive resin, and then the semiconductor chip 1 is mounted on the first to fourth embodiments. It can also be realized by heat pressing with the tool protection sheet 10 as described above.
  • the present invention can be used for a small and thin semiconductor device in which a semiconductor element is flip-chip mounted on a multilayer circuit board.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

　ツール保護シート１０の加圧フィルム１０ｂの側にシールドフィルム１８を有し、半導体チップ１をツール保護シート１０を介して加熱加圧する際に、シート固定治具９により加圧フィルム１０ｂを離型させ、加圧加熱ツール１１により加圧フィルムが膨張し、半導体チップ１の周辺からはみ出ている絶縁性樹脂膜５に当接し、外圧力をかけながら硬化させることを特徴とする。

Description

フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
　本発明は、フリップチップ実装方法とフリップチップ実装装置に関する。
　近年、電子機器の小型薄型化の要求により、裸（ベア）の半導体チップを配線基板上に直接に実装（ベアチップ実装）した半導体装置が要求されている。特に、半導体チップの回路面を配線基板上に向き合わさるようにひっくり返して実装（フリップチップ実装）された半導体装置が要求されている。
　従来、フリップチップタイプの半導体装置は、配線基板に金属バンプ電極などの内部接続端子を備えた半導体チップをフリップチップ接続により搭載することにより構成されている。
　配線基板は、その両面に配線パターンが形成されており、両者は配線基板に形成されたビア（貫通孔）などを介して電気的に接続されている。配線パターンの一方には半導体素子の内部接続端子が接続され、他方には半田ボールなどの外部接続端子が接続されている。半導体素子と配線基板の間であって半導体素子の内部接続端子が配線パターンに接続されている領域には、エポキシ樹脂などからなる熱硬化性樹脂が充填されて内部接続端子を保護している。
　図１４（ａ）に示すように、基台１００の上に配線基板１０１をセットし、この配線基板１０１に半導体チップ１０２を実装する場合、半導体チップ１０２の上に異方導電性接着フィルム１０３を貼り付け、半導体チップ１０２をフリップチップ状態で位置決め配設する。熱圧着ヘッド１０４の内側には、圧着部１０５としてゴム硬度が４０以上８０以下のエラストマーがセットされている。
　次に、図１４（ｂ）に示すように、熱圧着ヘッド１０４によって圧着部１０５を介して半導体チップ１０２の頂部とその側部を加熱加圧することで、異方導電性接着フィルム１０３を所定の圧力差をもって加圧硬化することができる。つまり、配線基板１０１と半導体チップ１０２接続部分に対して十分な圧力を加えることができるとともに、半導体チップ１０２の周囲のフィレット部に対してもボイドの生じないように加圧できる。
特開２００５－３２９５２号公報
　しかしながら、半導体チップ１０２をエラストマーの圧着部１０５を介して熱圧着ヘッド１０４によって加熱加圧するために、熱圧着ヘッド１０４からの熱伝導が悪く温度上昇に時間がかかるため、半導体チップ１０２と配線基板１０１との間の異方導電性接着フィルム１０３の硬化にはさらに時間がかかってしまい、生産リードタイムが長くかかってしまう。
　一方で、圧着部１０５のエラストマーの温度を事前に上げておくためには、熱圧着ヘッド１０４をかなり高温状態で維持しておかなくてはならない。前記エラストマーの耐熱性、温度バラツキにより厚みがばらついてしまい、異方導電性接着フィルム１０３の硬化が不均一になってしまう。
　また、熱圧着ヘッド１０４と半導体チップ１０２とを面平行に加圧することが困難で、荷重により半導体チップ１０２のバンプ高さを均一に制御することが困難になる。しかも、半導体チップ１０２が多ピンである場合は、前記荷重の制御によってバンプ高さを制御することが、ますます困難になってしまう。
　本発明は、半導体チップのバンプ高さバラツキの少なく、半導体チップと配線基板との間のアンダーフィル樹脂に外圧をかけながら短時間硬化でき、短いリードタイムで生産性の高い、フリップチップ実装方法とフリップチップ実装装置を提供することを目的とする。
　本発明の請求項１記載のフリップチップ実装方法は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するに際し、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを、少なくともベースフィルムと加圧フィルムの２層フィルム構造からなるツール保護シートの上から加圧加熱し、前記半導体チップ下の前記アンダーフィル樹脂を硬化させながら、前記半導体チップの直上の加圧部以外の前記ツール保護シートから前記加圧フィルムを分離させ、前記分離した加圧フィルムが前記半導体チップの周囲の前記アンダーフィル樹脂に膨らみながら当接し加圧加熱しながら硬化させて、前記配線基板に前記半導体チップを固定させることを特徴とする。
　本発明の請求項２記載のフリップチップ実装方法は、請求項１において、前記ツール保護シートは、ベースフィルムと加圧フィルムの間に、固体、液体、気体の少なくともひとつ以上を密封してなることを特徴とする。なお、固体は発泡体材料で、例えば、エーテル系樹脂、エステル系ウレタン樹脂や熱膨張性カプセルを粘着剤（アクリル系樹脂、ゴム系樹脂、シリコーン粘着剤）と合わさった混合樹脂、リバアルファのようなものが好ましい。液体は、揮発性膨張材料の例えば、エタノールやＩＰＡのような低沸点の溶剤が好ましい。気体は、例えば空気（エアー、ドライエアー）や窒素等の不活性ガス、水素等、加熱時に膨張しやすい気体が好ましい。
　本発明の請求項３記載のフリップチップ実装方法は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するに際し、前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを、ベースフィルムと加圧フィルムと前記加圧フィルムに貼り付けられたシールドフィルムの３層フィルム構造からなるツール保護シートの上から加圧加熱し、前記半導体チップ下の前記アンダーフィル樹脂を硬化させながら、前記半導体チップの直上の加圧部以外の前記ツール保護シートから前記加圧フィルムを分離させ、前記分離した加圧フィルムが前記シールドフィルムを介して前記半導体チップの周囲の前記アンダーフィル樹脂に膨らみながら当接し加圧加熱しながら硬化させて、前記配線基板に前記半導体チップを固定させるとともに、前記シールドフィルムを前記半導体チップの側に接着することを特徴とする。
　本発明の請求項４記載のフリップチップ実装方法は、請求項３において、前記ツール保護シートは、ベースフィルムと加圧フィルムの間に、固体、液体、気体の少なくともひとつ以上を密封してなることを特徴とする。
　本発明の請求項５に記載のツール保護シートは、少なくともベースフィルムと加圧フィルムの２層フィルム構造からなり、加熱すると加圧されていない部分の前記加圧フィルムが前記ベースフィルムから分離して膨らむように構成したことを特徴とする。
　本発明の請求項６記載のツール保護シートは、請求項５において、前記ベースフィルムと加圧フィルムの間に、固体、液体、気体の少なくともひとつ以上を密封してなることを特徴とする。
　本発明の請求項７記載のツール保護シートは、少なくともベースフィルムと加圧フィルムと前記加圧フィルムに貼り付けられたシールドフィルムの３層フィルム構造からなり、加熱すると加圧されていない部分の前記加圧フィルムが前記ベースフィルムから分離して膨らむように構成したことを特徴とする。
　本発明の請求項８記載のツール保護シートは、請求項７において、前記ベースフィルムと加圧フィルムの間に、固体、液体、気体の少なくともひとつ以上を密封してなることを特徴とする。
　本発明の請求項９記載のフリップチップ実装装置は、熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するフリップチップ実装装置であって、少なくともベースフィルムと加圧フィルムの２層フィルム構造または少なくともベースフィルムと加圧フィルムと前記加圧フィルムに貼り付けられたシールドフィルムの３層フィルム構造のツール保護シートを保持して前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップとその周囲に被せるシート固定治具と、前記半導体チップを前記配線基板に加熱しながら押圧するとともに、前記シート固定治具の内周部と前記半導体チップの外周部分の間の前記ツール保護シートを、前記熱硬化性のアンダーフィル樹脂の外周部分に押圧する突部が形成された加圧加熱ツールとを設けたことを特徴とする。
　この構成によると、２層フィルム構造または３層フィルム構造のツール保護シートを介して半導体チップを加熱加圧して、前記半導体チップ下の前記アンダーフィル樹脂を硬化させながら、半導体チップの直上の加圧部以外の前記ツール保護シートから前記加圧フィルムを分離させ、前記分離した加圧フィルムが前記半導体チップの周囲の前記アンダーフィル樹脂に膨らみながら当接し加圧加熱しながら硬化させるため、短リードタイムで生産性の高い、高信頼性の半導体装置を製造できる。
本発明のフリップチップ実装方法の実施の形態１の前工程図 同実施の形態の後工程の最初の断面図 同実施の形態の後工程の最初の一部切り欠き平面図 同実施の形態の後工程の工程図 本発明のフリップチップ実装方法の実施の形態２の後工程図 本発明のフリップチップ実装方法の実施の形態３で使用するツール保護シートの平面図と断面図 同実施の形態の後工程の工程図 本発明のフリップチップ実装方法の実施の形態４で使用するツール保護シートの断面図 同実施の形態の後工程の工程図 本発明のフリップチップ実装方法の実施の形態５で使用するツール保護シートの断面図 同実施の形態で使用するツール保護シートの平面図とその側面図 同実施の形態の後工程の最初の断面図 同実施の形態の後工程の最初の平面図 同実施の形態の後工程の工程図 同実施の形態の後工程の工程図 同実施の形態の後工程の工程図 従来例の実装方法の工程図
　以下、本発明のフリップチップ実装方法を具体的な各実施の形態に基づいて説明する。
　　（実施の形態１）
　図１，図２Ａ，図２Ｂ，図３は本発明の実施の形態１を示す。
　この実施の形態１のフリップチップ実装方法は、ツール保護シートを使用した実装方法で、配線基板に対して半導体チップを位置決めする図１（ａ）～（ｃ）に示す前工程と、前工程に次いで実施されツール保護シートを介して半導体チップを押圧する図２Ａ，図２Ｂと図３（ａ）～（ｅ）に示す後工程とで構成されている。
　図１（ａ）に示すように、半導体チップ１の電極パッド３上にバンプ２が設けられている。バンプ２は公知のワイヤーボンディング法によりスタッドバンプや引きちぎりバンプが形成されてもよいし、めっき法、印刷法により形成されてもよい。バンプ２は主に金、銅、パラジウム、ニッケル、錫、アルミニウム、半田等の少なくとも１種類から形成されている。また、バンプ２を形成するためのワイヤーには微量元素を添加、含有してもよい。この場合のバンプ高さは約５０μｍとした。
　配線基板６はガラスエポキシ基板（アラミド基板、シリコン基板、シリコンインターポーザでもよい）で、厚みが０．２～０．４ｍｍ、端子電極は銅（ニッケル＋Ａｕメッキしてもよい）であり、半導体チップ１の厚みは０．１５～０．２ｍｍを使用した。絶縁性樹脂膜５の樹脂はエポキシ樹脂、１８０℃で硬化するものを用いた。配線基板６の端子電極４上には半導体チップ１よりも必要に応じて若干大きな寸法にてカットされたアンダーフィル樹脂としての絶縁性樹脂膜５を貼り付けている。
　次に、半導体チップ搭載位置決め装置７により半導体チップ１をツールで吸着し、図１（ｂ）に示すように配線基板６上の端子電極４の所望の位置に、認識マーク等で位置決めし、半導体チップ１のバンプ２は各相対応する端子電極４上に重なり合うように搭載される。この時点で、バンプ２は絶縁性樹脂膜５に突き刺さった状態である。一部のバンプ２は絶縁性樹脂膜５を貫通し、端子電極４に当たって変形している。位置決め荷重は、１バンプ当たり１０ｇ程度である。半導体チップ搭載位置決め装置７は内蔵するヒータにより加熱してもよいが樹脂を１００％硬化させてはいけない。半導体チップ搭載位置決め装置７は半導体チップ１を搭載した後に離脱して、図１（ｃ）に示すものができる。
　なお、図１（ａ）において、絶縁性樹脂膜５は、配線基板６の上に粘着して貼り付けられるように、あらかじめ、５０℃程度の温度で配線基板６を加熱しておいてもよいし、貼り付け装置のツール（図示せず）が加熱されるようになっていてもよい。貼り付け荷重は、５～１０ｋｇｆ／ｃｍ２。この絶縁性樹脂膜５の厚みは５０μｍのものを使用した。絶縁性樹脂膜５が保護用セパレータ（図示せず）と２層になっていれば、それを剥がす。絶縁性樹脂膜５の絶縁性樹脂は、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド、また、絶縁性熱可塑性樹脂では、ポリフェニレンサルファイド（ＰＰＳ）、ポリカーボネイト、変性ポリフェニレンオキサイド（ＰＰＯ）、または、これら、絶縁性熱硬化性樹脂と絶縁性熱可塑性樹脂を混合したものなどが使用できる。無機フィラー量は５０ｗｔ％のものを使用した。フィラー量は半導体チップ１と配線基板６との熱膨張、反りにより発生する応力から決定する。また、吸湿リフロー試験や湿中バイアス試験等による耐湿密着性による信頼性で決定する。また、絶縁性樹脂膜５は、リフロー耐熱性（２６５℃１０秒間）を有することが好ましい。
　図２Ａでは、図１（ｃ）に示した加工品を加圧加熱ステージ８に搬送し、配線基板６の裏面を加圧加熱ステージ８に吸着させる。そして、半導体チップ１の上方に、２層フィルム構造からなるツール保護シート１０を配設し、さらにそのツール保護シート１０の上方に加圧加熱ツール１１を配設する。９はツール保護シート１０を保持するシート固定治具である。
　ツール保護シート１０の加圧加熱ツール１１側は、ベースシート１０ａで、耐熱性を有するフィルムが望ましい。ベースフィルム１０ａの材質は、例えば、ポリイミド、ポリフェニレンサルファイド、フッ素樹脂等の耐熱性フィルムが好ましい。ベースフィルム１０ａの厚みは５～１０μｍ程度のものを使用した。ツール保護シート１０の半導体チップ１側は加圧フィルム１０ｂで、こちらも耐熱性（ＮＣＦ硬化温度）を有するフィルムが望ましい。加圧フィルム１０ｂの材質は、例えば、ポリイミド、ポリフェニレンサルファイド、フッ素樹脂等である。加圧フィルム１０ｂの厚みは５～１０μｍ程度のものを使用した。
　ベースフィルム１０ａと加圧フィルム１０ｂとの間には、液体としての溶剤１２が密封されている。溶剤１２は、揮発性膨張材料の例えば、エタノールやＩＰＡのような低沸点の溶剤が膨張しやすいので好ましい。
　加圧加熱ツール１１は、半導体チップ１を配線基板６に加熱しながら押圧するとともに、シート固定治具９の内周部と半導体チップ１の外周部分の間のツール保護シート１０を、前記熱硬化性の絶縁性樹脂膜５の外周部分に押圧する突部２５が形成されており、ツール保護シート１０を介して半導体チップ１に熱を伝え、さらに、絶縁性樹脂膜５の硬化温度１８０℃になるようにするため、２１０℃に設定した。今回は、コンスタントヒートタイプを使用したが、セラミック高速昇温タイプのものを使用してもよい。図２Ｂは、加圧加熱ツール１１側から見た平面図である。シート固定治具９でツール保護シート１０をクランプ固定している。
　このように加圧加熱ツール１１の外周に環状に突部２５を形成したので、加圧加熱ツール１１の熱を、より早く、ツール保護シート１０に熱を伝達できる。
　次に図３（ａ）では、ツール保護シート１０を半導体チップ１に接するようにシート固定治具９で降下させると同時に、加圧加熱ツール１１でツール保護シート１０を半導体チップ１に押し当て挟みながら、半導体チップ１を加圧加熱していく。
　図３（ｂ）では、加圧加熱ツール１１で荷重を加えることによって、バンプ２すべてが絶縁性樹脂膜５を突き破り、配線基板６の端子電極４に接触しながら変形していく。なお、シート固定治具９によって保持されて半導体チップ１に押し付けられたツール保護シート１０のシート固定治具９の内側と半導体チップ１の外周部の間の部分は、配線基板６の近くまで傾斜している。
　図３（ｃ）では、ツール保護シート１０のうち、ベースフィルム１０ａと加圧フィルム１０ｂとの間の溶剤１２が、加圧加熱ツール１１からの熱で暖められて気化膨張していく。
　図３（ｄ）では、ベースフィルム１０ａと加圧フィルム１０ｂの間の溶剤１２がさらに膨張していく。かつ、加圧加熱ツール１１で半導体チップ１のバンプ２の高さを所望の値に近づいていく。加圧加熱ツール１１とシート固定治具９と配線基板６とで取り囲まれた空間に加圧フィルム１０ｂが膨らみ、半導体チップ１の端からはみ出ている絶縁性樹脂膜５を側面方向から半導体チップ１のフィレット部１９に圧力をかけながら押し付け、半導体チップ１の下の絶縁性樹脂膜５が加圧加熱されている状態の内圧を、加圧フィルム１０ｂによる外圧で抑制しながら絶縁性樹脂膜５を硬化していく。
　このときの変形荷重は１バンプ当たり５０ｇ程度である。バンプ２のサイズによって荷重をコントロールするが、この場合、バンプ高さは２５μｍｔとした。また、必要に応じて、加熱加圧ステージ８を加熱したり、冷却して、絶縁性樹脂膜５にかかる内圧をコントロールし、ボイドの発生を抑えてもよい。
　図３（ｅ）に、絶縁性樹脂膜５が加圧フィルム１０ｂによる外圧で硬化した後、加圧加熱ツール１１を解除して得られたフリップチップ実装体を示す。
　このように、薄いツール保護シート１０を使って加圧加熱することで半導体チップ１と周辺に熱を容易に伝導でき、絶縁性樹脂膜５を硬化させることもでき、薄いツール保護シート１０により、加圧加熱ツール１１で半導体チップ１を平行に均一に荷重を加えて加圧し、短リードタイムで硬化することができる。さらに、溶剤１２が気化膨張し膨らむことで加圧フィルム１０ｂが絶縁性樹脂膜に押し当たりながら、外圧をかけながら硬化することができる。
　また、ツール保護シート１０は薄いシートなのでゴムと異なり柔軟に曲がることができ、半導体チップ１の、周辺の絶縁性樹脂膜５のフィレット部１９を小さくすることができ、ボイド発生を抑えることができる。
　なお、絶縁性樹脂膜５に代えて、異方性導電膜（ＡＣＦ）を用いてもよく、さらに異方性導電膜に含まれる導電粒子（図示せず）として、ニッケル粉に金メッキを施したものを用いることにより、端子電極４とバンプ２との間での接続抵抗値を低下せしめることができて良好な接続信頼性が得られる。さらに、導電粒子は樹脂ボールにニッケルや金メッキを施した粒子を使ってもよい。さらに、導電粒子は、半田等の微粒子を使用することによって、端子電極４とバンプ２との間での接触状態の接続から、合金状態の接続を得ることもでき、さらに接続信頼性が向上させることができる。
　配線基板６としては、片面、両面あるいは多層板であり、半導体チップ１のバンプ２に対応した端子電極４が表面に形成されている。材質は、セラミックス基板、樹脂基板、樹脂フレキシート（ポリイミドフレキ等）、シリコンの基板でもよい。
　絶縁性樹脂膜５はエポキシ樹脂のＢステージ（半固体）状態でフィルム状のものを貼り付けてもよい。ペースト状のものを塗布あるいは印刷によって形成してもよい。また、無機の（シリカ）フィラーを含んでいてもよい。フィラー量をコントロールすることにより、絶縁性樹脂膜５の貼り付け性や熱膨張や弾性率を変化させ、量産性と信頼性を得ることができる。今回は５０ｗｔ％とした。
　なお、溶剤１２は、液状だけでなく粘着剤に混合して形成されていてもよい。
　　（実施の形態２）
　図１と図４は本発明の実施の形態２を示す。
　実施の形態１のフリップチップ実装方法では、図２Ａにおいてツール保護シート１０のベースフィルム１０ａと加圧フィルム１０ｂとの間に液状の溶剤１２が密封もしくは、粘着剤に混合して形成されていたが、この実施の形態２のツール保護シート１０のベースフィルム１０ａと加圧フィルム１０ｂとの間には、溶剤１２に代わって、図４（ａ）に示すように発泡体１３を含有している点が異なっている。その他は実施の形態１と同じである。
　図１に次いで、図４（ａ）では、図１（ｃ）に示した加工品を加圧加熱ステージ８に搬送し、配線基板裏面を加圧加熱ステージ８に吸着させる。半導体チップ１の上方に、シート固定治具９によって保持されたツール保護シート１０を配置する。
　ツール保護シート１０はベースフィルム１０ａと加圧フィルム１０ｂの２層フィルム構造となっており、ベースフィルム１０ａと加圧フィルム１０ｂとの間には、固体としての発泡体１３が形成されている。例えば、エーテル系樹脂、エステル系ウレタン樹脂や熱膨張性カプセルを粘着剤（アクリル系樹脂、ゴム系樹脂、シリコーン粘着剤）と合わさった混合樹脂、リバアルファのようなものが好ましい。
　発泡体１３は、加熱処理による熱膨張性微粒子の膨脹ないし発泡を介して表面粗さの増大による被着体との接着面積の減少効果、表面膨張による接着界面での剥離応力の発生効果などが発現し、被着体に対する接着力が低下ないし消失するような粒子が含まれていてもよい。熱膨張性カプセルは、バリア性の熱可塑性樹脂を共重合させた外殻に発泡剤を内包したマイクロカプセルで、加熱することにより外殻が軟化し発泡剤の気化圧力によって膨張するものである。例えば、株式会社クレハ製マイクロスフェアー等を挙げることができる。特許第２８９８４８０号公報などを参照。高温でガス状になる揮発性膨張剤をマイクロカプセル化した熱膨張性マイクロカプセルでもよい。
　発泡体１３は、常温では接着力を有し低温で膨張剥離する熱剥離シート（具体的には、日東電工株式会社製のリバアルファ（Thermal Release Tape REVALPHA）等のようなもの）が好ましい。発泡体は液体でも半固体や固体であってもよい。
　発泡体１３は粘着剤とあわさってベースフィルム１０ａと加圧フィルム１０ｂとに密着されていてもよいし、加圧フィルム１０ｂの側が剥離しやすく、ベースフィルム１０ａと加圧フィルム１０ｂとの間に気体の入った閉空間が形成されてもよい。アクリル系、ゴム系、シリコーン粘着剤と混合されていてもよい。
　加圧加熱ツール１１は、ツール保護シート１０を介して半導体チップ１に熱を伝え、さらに、絶縁性樹脂膜５の硬化温度１８０℃になるようにするため、２１０℃に設定した。
　次に図４（ｂ）では、ツール保護シート１０を半導体チップ１に接するようにシート固定治具９でクランプしながら降下させると同時に、加圧加熱ツール１１でツール保護シート１０を半導体チップ１に押し当て挟みながら、半導体チップ１を加圧加熱していく。
　加圧加熱ツール１１で荷重を加えることによって、バンプ２すべてが絶縁性樹脂膜５を突き破り、配線基板６の端子電極４に接触しながら変形していく。なお、ツール保護シート１０はシート固定治具９で配線基板６の近くまで傾斜して配置されている。この時、加圧加熱ツール１１の外周は図４（ａ）のように半導体チップ１の周辺のフィレット部１９となる絶縁性樹脂膜５の側に傾斜していてもよい。傾斜２６をつけることによって、加圧加熱ツール１１の熱を、より早く、ツール保護シート１０に熱を伝達することができる。
　加圧加熱ツール１１がツール保護シート１０に近接または接し、加熱することによって、発泡体１３が加圧加熱ツール１１からの熱で暖められて発泡膨張していく。
　図４（ｃ）では、加圧加熱ツール１１がさらに下降し、ツール保護シート１０を加熱することで、発泡体１３がさらに膨張していく。シート固定治具９でツール保護シート１０はクランプ固定される。かつ、加圧加熱ツール１１で半導体チップ１のバンプ２の高さを所望の値に近づけていく。加圧加熱ツール１１とシート固定治具９と配線基板６とで取り囲まれた空間に発泡体１３が膨張することで加圧フィルム１０ｂが膨らみ、半導体チップ１の端からはみ出ているフィレット部１９となる絶縁性樹脂膜５を側面方向から圧力をかけながら硬化を進め、半導体チップ１の下の絶縁性樹脂膜５が加圧加熱されている時の内圧を、加圧フィルム１０ｂによる外圧で抑制しながら、絶縁性樹脂膜５の硬化を進めていく。バンプ２の変形荷重は１バンプ当たり５０ｇ程度である。バンプ２のサイズによって、荷重をコントロールするが、この場合、信頼性を考慮して、バンプ高さは２５μｍｔとした。また、必要に応じて、加熱加圧ステージ８を加熱したり、冷却して、絶縁性樹脂膜５にかかる内圧をコントロールし、ボイドの発生を抑えてもよい。
　図４（ｄ）に、絶縁性樹脂膜５が加圧フィルム１０ｂによる外圧で硬化した後、加圧加熱ツール１１を解除して得られたフリップチップ実装体を示す。
　このように、薄いツール保護シート１０を使って加圧加熱することで半導体チップ１と周辺に熱を容易に伝導でき、絶縁性樹脂膜５を硬化させることもでき、薄いツール保護シート１０により、加圧加熱ツール１１で半導体チップ１を平行に均一に荷重を加えて加圧することができる。短いリードタイムで硬化することができる。さらに、発泡体１３が気化膨張し膨らむことで加圧フィルム１０ｂが絶縁性樹脂膜５に押し当たりながら、外圧をかけながら硬化することができる。このことによって、ツール保護シート１０は薄いシートなのでゴムと異なり柔軟に曲がることができ、半導体チップ１の、周辺の絶縁性樹脂膜５のフィレット部１９を小さくすることができ、ボイド発生を抑えることができる。
　　（実施の形態３）
　図１と図５および図６は本発明の実施の形態３を示す。
　実施の形態１のフリップチップ実装方法では、図２Ａにおいてツール保護シート１０のベースフィルム１０ａと加圧フィルム１０ｂとの間に液状の溶剤１２が密封もしくは、粘着剤に混合して形成されていたが、図５（ａ）（ｂ）に示すように、この実施の形態３のツール保護シート１０のベースフィルム１０ａと加圧フィルム１０ｂとの間には、溶剤１２に代わって気体を間に挟んだ、閉空間１４が形成されたツール保護シート１０である点が異なっている。その他は実施の形態１と同じである。
　ツール保護シート１０の閉空間１４となる気体は、一般的なエアー、ドライエアー、窒素等の不活性ガス、水素等、加熱時に膨張しやすい気体であればよい。ベースフィルム１０ａと加圧フィルム１０ｂとの長辺側の閉じ方は、プロセス温度以上の熱によるラミネート融着や、耐熱性接着剤等、加熱時に袋状態を維持できればよい。
　図６（ａ）では、図１（ｃ）に示した加工品を加圧加熱ステージ８に搬送し、配線基板裏面を加圧加熱ステージ８に吸着させる。半導体チップ１の上方に、シート固定治具９によって保持されたツール保護シート１０を配置する。さらにそのツール保護シート１０の上方に加圧加熱ツール１１を配設する。
　図６（ｂ）では、ツール保護シート１０を半導体チップ１に接するようにシート固定治具９でクランプしながら降下させると同時に、加圧加熱ツール１１でツール保護シート１０を半導体チップ１に押し当て挟みながら、半導体チップ１を加圧加熱していく。ツール保護シート１０のベースフィルム１０ａと加圧フィルム１０ｂに挟まれた閉空間１４は加圧加熱ツール１１で潰れ、半導体チップ１の周辺に膨らみとなって、形成される。
　加圧加熱ツール１１で荷重を加えることによって、バンプ２のすべてが絶縁性樹脂膜５を突き破り、配線基板６の端子電極４に接触しながら、変形していく。なお、ツール保護シート１０はシート固定治具９で配線基板６近くまで傾斜して配置されている。
　この時、加圧加熱ツール１１の外周は図６（ｂ）のように半導体チップ１の周辺のフィレット部１９となる絶縁性樹脂膜５の側に傾斜していてもよい。傾斜２６をつけることによって、加圧加熱ツール１１の熱を、より早く、ツール保護シート１０に熱を伝達することができる。
　加圧加熱ツール１１がツール保護シート１０に近接または接し、加熱することによって閉空間１４が、加圧加熱ツール１１からの熱で暖められて膨張していく。
　図６（ｃ）では、加圧加熱ツール１１がさらに下降し、ツール保護シート１０を加熱することで、閉空間１４がさらに熱膨張していく。シート固定治具９でツール保護シート１０はクランプ固定され、かつ、加圧加熱ツール１１で半導体チップ１のバンプ２の高さを所望の値に近づけていく。
　加圧加熱ツール１１とシート固定治具９と配線基板６とで取り囲まれた空間に閉空間１４が膨張することで加圧フィルム１０ｂが膨らみ、半導体チップ１の端からはみ出ているフィレット部１９となる絶縁性樹脂膜５を側面方向から圧力をかけながら硬化を進め、また、半導体チップ１の下の絶縁性樹脂膜５が加圧加熱されている時の内圧を、加圧フィルム１０ｂによる外圧で抑制しながら、絶縁性樹脂膜５の硬化を進めていく。バンプ２の変形荷重は１バンプ当たり５０ｇ程度である。バンプ２のサイズによって、荷重をコントロールするが、この場合、信頼性を考慮して、バンプ高さは２５μｍｔとした。また、必要に応じて、加熱加圧ステージ８を加熱したり、冷却して、絶縁性樹脂膜５にかかる内圧をコントロールし、ボイドの発生を抑えてもよい。
　図６（ｄ）は絶縁性樹脂膜５が加圧フィルム１０ｂによる外圧で硬化した後、解除して得られたフリップチップ実装体である。
　このように、薄いツール保護シート１０を使って加圧加熱することで半導体チップ１と周辺に熱を容易に伝導でき、絶縁性樹脂膜５を硬化させることもでき、薄いツール保護シート１０により、加圧加熱ツール１１で半導体チップ１を上方から平行に均一に荷重を加えて加圧することができる。しかも、短リードタイムで硬化することができる。さらに、閉空間１４が気化膨張し膨らむことで加圧フィルム１０ｂが絶縁性樹脂膜５に押し当たりながら、外圧をかけながら硬化することができる。このことによって、ツール保護シート１０は薄いシートなのでゴムと異なり柔軟に曲がることができ、半導体チップ１の、周辺の絶縁性樹脂膜５のフィレット部１９を小さくすることができ、ボイド発生を抑えることができる。
　　（実施の形態４）
　図１と図７および図８は本発明の実施の形態４を示す。
　実施の形態１のフリップチップ実装方法では、図２Ａに示すようにツール保護シート１０のベースフィルム１０ａと加圧フィルム１０ｂとの間に液状の溶剤１２が密封もしくは、粘着剤に混合して形成されていたが、図７（ａ）に示すように、この実施の形態４のツール保護シート１０のベースフィルム１０ａと加圧フィルム１０ｂとの間には、溶剤１２に代わってベースフィルム１０ａと加圧フィルム１０ｂの間にＵＶ硬化型接着剤１５が形成されている。ベースフィルム１０ａにはＵＶカットする遮光性のフィルムを使用し、ツール保護シート１０は、使用部分のみが、ガイドから露出しているように構成されている。
　図７（ｂ）では、半導体チップ１の裏面と接する加圧フィルム１０ｂ側から、略半導体チップ１の裏面と接する部分にＵＶが入射しないように遮光マスク１６を配置した状態でＵＶ光１７を加圧フィルム１０ｂに照射する。これによって部分的にＵＶ硬化型接着剤１５が硬化して、その部分の接着力が低下してベースフィルム１０ａから加圧フィルム１０ｂが剥離し易くなる。
　図７（ｃ）では、シート固定治具９の加圧フィルム１０ｂ側に当たるローラー２７を内側に回転させて加圧フィルム１０ｂを巻き寄せることでベースフィルム１０ａから加圧フィルム１０ｂを部分的に剥離させ、ツール保護シートの中央部に向かってフィルム弛みを持たせる。なお、加圧フィルム１０ｂはＵＶ硬化型接着剤が剥離しやすくするために、光透過性のフィルムにすることが好ましい。なお、シート固定治具のフィルム剥離動作で閉空間が容易に形成されるように、ＵＶ硬化型接着剤の接着剤厚みや接着力を選定、コントロールしてもいい。
　図８（ａ）では、図１（ｃ）に示した加工品を加圧加熱ステージ８に搬送し、配線基板裏面を加圧加熱ステージ８に吸着させる。半導体チップ１の上方に、図７（ｃ）で示したＵＶ硬化型接着剤１５が剥離し閉空間１４が形成されたツール保護シート１０を配設し、さらにそのツール保護シート１０の上方に加圧加熱ツール１１を配設する。
　図８（ｂ）では、ツール保護シート１０を半導体チップ１に接するようにシート固定治具９でクランプしながら降下させると同時に、加圧加熱ツール１１でツール保護シート１０を半導体チップ１に押し当て挟みながら、半導体チップ１を加圧加熱していく。加圧フィルム１０ｂの弛みは半導体チップ１の周辺に膨らみとなって形成される。加圧加熱ツール１１で荷重を加えることによって、バンプ２すべてが絶縁性樹脂膜５を突き破り、配線基板６の端子電極４に接触しながら変形していく。
　なお、ツール保護シート１０はシート固定治具９で配線基板６の近くまで傾斜して配置されている。この時、加圧加熱ツール１１の外周に突部２５を設け、半導体チップ１の周辺のフィレット部１９となる絶縁性樹脂膜５の側に傾斜した傾斜２６を設けたほうが好ましい。傾斜２６をつけることによって、加圧加熱ツール１１の熱を、より早く、ツール保護シート１０に熱を伝達することができる。
　加圧加熱ツール１１がツール保護シート１０に近接または接し、加熱することによって、ベースフィルム１０ａと加圧フィルム１０ｂとの間の閉空間１４が、加圧加熱ツール１１からの熱で暖められて膨張していく。
　図８（ｃ）では、加圧加熱ツール１１がさらに下降し、ツール保護シート１０を加熱することで、ベースフィルム１０ａと加圧フィルム１０ｂの間の閉空間１４がさらに熱膨張していく。シート固定治具９でツール保護シート１０はクランプ固定され、かつ、加圧加熱ツール１１で半導体チップ１のバンプ２の高さを所望の値に近づけていく。加圧加熱ツール１１とシート固定治具９と配線基板６とで取り囲まれた空間に閉空間１４が膨張することで加圧フィルム１０ｂが膨らみ、半導体チップ１の端からはみ出ているフィレット部１９となる絶縁性樹脂膜５を側面方向から圧力をかけながら硬化を進め、また、半導体チップ１の下の絶縁性樹脂膜５が加圧加熱されている時の内圧を、加圧フィルム１０ｂによる外圧で抑制しながら、絶縁性樹脂膜５の硬化を進めていく。バンプ２の変形荷重は１バンプ当たり５０ｇ程度である。バンプ２のサイズによって、荷重をコントロールするが、この場合、信頼性を考慮してバンプ高さは２５μｍｔとした。また、必要に応じて、加熱加圧ステージ８を加熱したり、冷却して絶縁性樹脂膜５にかかる内圧をコントロールし、ボイドの発生を抑えてもよい。
　図８（ｄ）は、絶縁性樹脂膜５が加圧フィルム１０ｂによる外圧で硬化した後、解除して得られたフリップチップ実装体である。
　なお、ここでは図７（ｂ）を実行してＵＶ光１７をツール保護シート１０に照射し、その後に図１（ｃ）に示した加工品を加圧加熱ステージ８に搬送して加圧加熱ステージ８に吸着させたが、加工品を加圧加熱ステージ８に搬送して加圧加熱ステージ８に吸着させる工程とツール保護シート１０へのＵＶ光１７の照射処理とを並行して実行することによって製造タクトを短縮できる。
　このように、薄いツール保護シート１０を使って加圧加熱することで半導体チップ１と周辺に熱を容易に伝導でき、絶縁性樹脂膜５を硬化させることもでき、薄いツール保護シート１０により、加圧加熱ツール１１で半導体チップ１を上方から平行に均一に荷重を加えて加圧することができる。しかも、短いリードタイムで硬化することができる。さらに、閉空間１４が気化膨張し膨らむことで加圧フィルム１０ｂが絶縁性樹脂膜５に押し当たりながら、外圧をかけながら硬化することができる。このことによって、ツール保護シート１０は薄いシートなのでゴムと異なり柔軟に曲がることができ、半導体チップ１の周辺の絶縁性樹脂膜５のフィレット部１９を小さくすることができ、ボイド発生を抑えることができる。
　　（実施の形態５）
　図１と図９，図１０，図１１Ａ，図１１Ｂ，図１２Ａ，図１２Ｂ，図１３は本発明の実施の形態５を示す。
　実施の形態４ではツール保護シート１０がベースフィルム１０ａと加圧フィルム１０ｂの２層フィルム構造で、ベースフィルム１０ａと加圧フィルム１０ｂの間にＵＶ硬化型接着剤１５が形成されており、ベースフィルム１０ａが遮光性のフィルム、加圧フィルム１０ｂがＵＶ透過性のフィルムであったが、図９と図１０（ａ）（ｂ）に示す実施の形態５のツール保護シート１０は、ベースフィルム１０ａと加圧フィルム１０ｂとシールドフィルム１８との３層フィルム構造であって、ベースフィルム１０ａと加圧フィルム１０ｂの間にＵＶ硬化型接着剤１５が形成されており、加圧フィルム１０ｂの外面には個片化したシールドフィルム１８が弱粘着層２４で接着されている。シールドフィルム１８は、工程中の最大温度に耐える例えばポリイミドのような耐熱性樹脂フィルムにアルミニウム等の金属を蒸着したものでもよい。ベースフィルム１０ａはＵＶ透過性のフィルムで構成されている。このようなツール保護シート１０がシート固定治具９で保持されている。図１０（ａ）はツール保護シート１０をベースフィルム１０ａの側から見た平面図、図１０（ｂ）は図１０（ａ）の側面図である。
　図９では、ツール保護シート１０のベースフィルム１０ａ側の半導体チップ１を略加熱加圧する部分に遮光マスク１６を配設し、ベースフィルム１０側からＵＶ光１７を照射して、ベースフィルム１０ａと加圧フィルム１０ｂとの接着が低下するようにしておく。加圧フィルム１０ｂは光に当たらないように、加圧フィルム１０ｂ側にＵＶカットする遮光性のフィルムを使用してもよい。ツール保護シート１０は、熱加圧に使用部分のみ、シート固定治具に供給するガイド（図示せず）から露出しているように装置構成がされている。
　図１１Ａでは、図１（ｃ）に示した加工品を加圧加熱ステージ８に搬送し、配線基板裏面を加圧加熱ステージ８に吸着させる。半導体チップ１の上方に、図９で示したシールドフィルム１８を含むツール保護シート１０を位置合わせして配設する。
　次に、ツール保護シート１０のうち、加圧フィルム１０ｂの側をシート固定治具９で剥離させ、加圧フィルム１０ｂにたわみを持たせる。具体的には、ＵＶ光１７の照射により接着力が低下したベースフィルム１０ａから加圧フィルム１０ｂが剥離しやすくなっており、シート固定治具９のローラ２７を半導体チップ１の側へ回転させることで剥離させて加圧フィルムを巻き寄せることでツール保護シート１０の中央部に向かってフィルム弛みを作る。シート固定治具９のフィルム剥離動作で閉空間が容易に形成されるように、ＵＶ硬化型接着剤の厚みや接着力を選定、コントロールしてもよい。
　加圧フィルム１０ｂの剥離は、半導体チップ１に加圧フィルム１０ｂが接し始めて０．１秒程度のちに加圧が安定に印加されてから、シート固定治具９のローラ２７を回転させることによって行なった。図１１Ｂは図１１Ａの平面図を示す。この実施の形態ではシート固定治具９のローラ２７は、半導体チップ１の外周を取り巻くように４個配置されている。この点は実施の形態４におけるシート固定治具９のローラ２７も同じである。
　次いで図１２Ａでは、ツール保護シート１０を半導体チップ１に接するようにシート固定治具９でクランプしながら降下させると同時に、加圧加熱ツール１１でツール保護シート１０を半導体チップ１に押し当て挟みながら、半導体チップ１を加圧加熱していく。加圧フィルム１０ｂの弛みは半導体チップ１の周辺に膨らみとなって形成される。
　加圧加熱ツール１１で荷重を加えることによって、バンプ２すべてが絶縁性樹脂膜５を突き破り、配線基板６の端子電極４に接触しながら変形していく。なお、ツール保護シート１０はシート固定治具９で配線基板６の近くまで傾斜して配置されている。
　この時、加圧加熱ツール１１の外周は図１２Ａのように半導体チップ１の周辺のフィレット部１９となる絶縁性樹脂膜５の側に傾斜していたほうが好ましい。傾斜２６をつけることによって、加圧加熱ツール１１の熱をより早くツール保護シート１０に伝達できる。
　加圧加熱ツール１１がツール保護シート１０に近接または接し、加熱することによって、ベースフィルム１０ａと加圧フィルム１０ｂとの間の閉空間１４が、加圧加熱ツール１１からの熱で暖められて膨張していき、シールドフィルム１８をフィレット部１９に押し当たり密着していく。
　さらに、加圧フィルム１０ｂの弛みである閉空間１４がさらに熱膨張することで、加圧加熱ツール１１とシート固定治具９と配線基板６とで取り囲まれた空間に加圧フィルム１０ｂが膨らみ、半導体チップ１の端からはみ出ている絶縁性樹脂膜５を側面方向から半導体チップ１のフィレット部１９をシールドフィルム１８で圧力をかけて押し当てながら形成し、半導体チップ１の下の絶縁性樹脂膜５が加圧加熱されている状態の内圧を、加圧フィルムによる外圧で抑制しながら、絶縁性樹脂膜５を硬化していく。図１２Ｂは図１２Ａの平面図である。
　図１３（ａ）では、加圧加熱ツール１１がさらに下降し、ツール保護シート１０を加熱することで、ベースフィルム１０ａと加圧フィルム１０ｂの間の閉空間１４がさらに熱膨張していく。シート固定治具９でツール保護シート１０はクランプ固定され、かつ、加圧加熱ツール１１で半導体チップ１のバンプ２の高さを所望の値に近づけていく。加圧加熱ツール１１とシート固定治具９と配線基板６とで取り囲まれた空間に閉空間１４が膨張することで加圧フィルム１０ｂが膨らむことで、シールドフィルム１８が半導体チップ１の端からはみ出ているフィレット部１９に押し当たり絶縁性樹脂膜５に一部埋め込まれるように側面方向から圧力をかけながら押さえ密着していく。半導体チップ１の下の絶縁性樹脂膜５が加圧加熱されている時の内圧を、加圧フィルム１０ｂによる外圧で抑制しながら、絶縁性樹脂膜５の硬化が行われる。バンプ２の変形荷重は１バンプ当たり５０ｇ程度である。バンプ２のサイズによって、荷重をコントロールするが、この場合、信頼性を考慮して、バンプ高さは２５μｍｔとした。また、必要に応じて、加熱加圧ステージ８を加熱したり、冷却して、絶縁性樹脂膜５にかかる内圧をコントロールし、ボイドの発生を抑えてもよい。
　図１３（ｂ）は、絶縁性樹脂膜５が加圧フィルム１０ｂによる外圧で硬化し、解除して得られた半導体チップがシールドフィルム１８で覆われたフリップチップ実装体を示す断面図である。図１３（ｃ）は図１３（ｂ）の平面図である。
　このように、薄いツール保護シート１０を使って加圧加熱することで半導体チップ１と周辺に熱を容易に伝導でき、絶縁性樹脂膜５を硬化させることもでき、薄いツール保護シート１０により、加圧加熱ツール１１で半導体チップ１を上方から平行に均一に荷重を加えて加圧することができる。しかも、短いリードタイムで硬化することができる。さらに、閉空間１４が気化膨張し膨らむことで加圧フィルム１０ｂが絶縁性樹脂膜５に押し当たりながら、外圧をかけながら硬化することができる。このことによって、ツール保護シート１０は薄いシートなのでゴムと異なり柔軟に曲がることができ、半導体チップ１の、周辺の絶縁性樹脂膜５のフィレット部１９を小さくすることができ、ボイド発生を抑えることができる。
　シールドフィルム１８が金属被膜付きであれば、電磁波等を遮断でき、樹脂であれば、半導体チップ上面、側面を含めて、外力や悪環境に対して、信頼性の高いフリップチップ実装構造体とすることができる。
　ベースフィルム１０ａとしては、耐熱性を有するフィルムが望ましい。例えば、ポリイミド、ポリフェニレンサルファイド、フッ素樹脂等である。加圧フィルム１０ｂとしては、こちらも耐熱性（ＮＣＦ硬化温度以上）を有するフィルムが望ましい。例えば、ポリイミド、ポリフェニレンサルファイド、フッ素樹脂等である。ベースフィルム１０ａと加圧フィルム１０ｂの厚みは５～１０μｍ程度のものを使用した。
　シールドフィルム１８としては、絶縁性の金属の薄板フィルムもしくは、導電性の金属の薄板フィルムに絶縁被覆処理したものでもよい。さらに、電気的にシールドする以外では、信頼性用途によって、絶縁性、耐熱性、低吸水率、ガスバリア性の樹脂フィルムでもよい。この樹脂フィルムを用いることによって、半導体チップ１と絶縁性樹脂膜５との密着以外に、熱や応力による機械的、耐湿性の信頼性を向上させることが可能となる。
　この実施の形態５では図１１Ａにおいて加圧フィルム１０ｂを部分的に剥離したが、加工品を加圧加熱ステージ８に搬送して加圧加熱ステージ８に吸着させる工程前の工程で行われるようにすると、工程タクトの短縮になるので好ましい。
　この実施の形態５ではベースフィルム１０ａと加圧フィルム１０ｂの間にＵＶ硬化型接着剤１５を設けたが、ＵＶ硬化型接着剤１５に代わって微粘着型接着剤を設けて実施することもできる。
　この実施の形態５ではシールドフィルム１８を加圧フィルム１０ｂに弱粘着層２４で接着したが、シールドフィルム１８を加圧フィルム１０ｂに静電気によって密着させて実施することもできる。
　上記の各実施の形態において、閉空間が形成される工程では、そこに封入されていた材料を熱膨張させるだけであったが、そこに封入されていた材料を熱膨張させるとともに、強制的に、気体を注射することで、閉空間のサイズと成長をコントロールしてもよい。
　上記の実施の形態５においては、ツール保護シート１０の側にシールドフィルム１８を付けておき、このシールドフィルム１８を半導体チップ１に移動させた。仕上がり形状が実施の形態５によく似たものは、シールドフィルム１８を微粘着性樹脂を介して半導体チップ１の上に貼り付けてから、この半導体チップ１を実施の形態１～実施の形態４のようにツール保護シート１０で熱加圧することによっても実現できる。
　本発明は、多層回路基板に半導体素子がフリップチップ実装された小型薄型の半導体装置等に利用できる。

Claims (9)

  1. 　熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するに際し、
    　前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを、少なくともベースフィルムと加圧フィルムの２層フィルム構造からなるツール保護シートの上から加圧加熱し、前記半導体チップ下の前記アンダーフィル樹脂を硬化させながら、前記半導体チップの直上の加圧部以外の前記ツール保護シートから前記加圧フィルムを分離させ、前記分離した加圧フィルムが前記半導体チップの周囲の前記アンダーフィル樹脂に膨らみながら当接し加圧加熱しながら硬化させて、前記配線基板に前記半導体チップを固定させる
    フリップチップ実装方法。
  2. 　前記ツール保護シートは、ベースフィルムと加圧フィルムの間に、固体、液体、気体の少なくともひとつ以上を密封してなる
    請求項１に記載のフリップチップ実装方法。
  3. 　熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するに際し、
    　前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップを、ベースフィルムと加圧フィルムと前記加圧フィルムに貼り付けられたシールドフィルムの３層フィルム構造からなるツール保護シートの上から加圧加熱し、前記半導体チップ下の前記アンダーフィル樹脂を硬化させながら、前記半導体チップの直上の加圧部以外の前記ツール保護シートから前記加圧フィルムを分離させ、前記分離した加圧フィルムが前記シールドフィルムを介して前記半導体チップの周囲の前記アンダーフィル樹脂に膨らみながら当接し加圧加熱しながら硬化させて、前記配線基板に前記半導体チップを固定させるとともに、前記シールドフィルムを前記半導体チップの側に接着する
    フリップチップ実装方法。
  4. 　前記ツール保護シートは、ベースフィルムと加圧フィルムの間に、固体、液体、気体の少なくともひとつ以上を密封してなる
    請求項３に記載のフリップチップ実装方法。
  5. 　少なくともベースフィルムと加圧フィルムの２層フィルム構造からなり、加熱すると加圧されていない部分の前記加圧フィルムが前記ベースフィルムから分離して膨らむように構成した
    ツール保護シート。
  6. 　前記ベースフィルムと加圧フィルムの間に、固体、液体、気体の少なくともひとつ以上を密封してなる
    請求項５に記載のツール保護シート。
  7. 　少なくともベースフィルムと加圧フィルムと前記加圧フィルムに貼り付けられたシールドフィルムの３層フィルム構造からなり、加熱すると加圧されていない部分の前記加圧フィルムが前記ベースフィルムから分離して膨らむように構成した
    ツール保護シート。
  8. 　前記ベースフィルムと加圧フィルムの間に、固体、液体、気体の少なくともひとつ以上を密封してなる
    請求項７に記載のツール保護シート。
  9. 　熱硬化性のアンダーフィル樹脂を半導体チップと配線基板の間に介在させて半導体チップを配線基板にフリップチップ実装するフリップチップ実装装置であって、
    　少なくともベースフィルムと加圧フィルムの２層フィルム構造または少なくともベースフィルムと加圧フィルムと前記加圧フィルムに貼り付けられたシールドフィルムの３層フィルム構造のツール保護シートを保持して前記配線基板と前記半導体チップの間に熱硬化性のアンダーフィル樹脂を挟んで位置決め配設された前記半導体チップとその周囲に被せるシート固定治具と、
    　前記半導体チップを前記配線基板に加熱しながら押圧するとともに、前記シート固定治具の内周部と前記半導体チップの外周部分の間の前記ツール保護シートを、前記熱硬化性のアンダーフィル樹脂の外周部分に押圧する突部が形成された加圧加熱ツールと
    を設けた
    フリップチップ実装装置。
PCT/JP2009/001432 2008-04-18 2009-03-30 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート WO2009128206A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010508098A JP5208205B2 (ja) 2008-04-18 2009-03-30 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
CN2009801083511A CN101960578B (zh) 2008-04-18 2009-03-30 倒装芯片安装方法和倒装芯片安装装置及其所使用的工具保护膜
US12/933,819 US8163599B2 (en) 2008-04-18 2009-03-30 Flip-chip mounting method, flip-chip mounting apparatus and tool protection sheet used in flip-chip mounting apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-108400 2008-04-18
JP2008108400 2008-04-18

Publications (1)

Publication Number Publication Date
WO2009128206A1 true WO2009128206A1 (ja) 2009-10-22

Family

ID=41198916

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/001432 WO2009128206A1 (ja) 2008-04-18 2009-03-30 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート

Country Status (4)

Country Link
US (1) US8163599B2 (ja)
JP (1) JP5208205B2 (ja)
CN (1) CN101960578B (ja)
WO (1) WO2009128206A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102648516A (zh) * 2009-12-07 2012-08-22 松下电器产业株式会社 部件压接装置及部件压接方法
JP2016076617A (ja) * 2014-10-07 2016-05-12 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
JP2019021672A (ja) * 2017-07-12 2019-02-07 日立化成株式会社 半導体デバイスの製造に用いる積層体、及び半導体デバイスの製造方法
US20210233887A1 (en) * 2017-06-16 2021-07-29 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
KR20210145510A (ko) * 2020-05-25 2021-12-02 이주호 반도체 패키지의 전자파 차폐막 형성 방법
WO2022013995A1 (ja) * 2020-07-16 2022-01-20 株式会社新川 実装装置
WO2023062671A1 (ja) * 2021-10-11 2023-04-20 株式会社レゾナック 電子部品装置の製造方法、電子部品の実装方法及び緩衝シート
CN116631917B (zh) * 2023-07-19 2023-12-19 江苏快克芯装备科技有限公司 气压膜压接装置
US11978717B2 (en) 2021-03-12 2024-05-07 Kioxia Corporation Semiconductor manufacturing apparatus

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289101A1 (en) * 2008-05-23 2009-11-26 Yong Du Method for ball grid array (bga) solder attach for surface mount
CN102047404B (zh) * 2008-12-16 2013-07-10 松下电器产业株式会社 半导体装置和倒装芯片安装方法及倒装芯片安装装置
CN102254837A (zh) * 2011-04-29 2011-11-23 永道无线射频标签(扬州)有限公司 电子标签倒贴片封装生产线封装工艺
JP5283242B2 (ja) * 2011-11-21 2013-09-04 株式会社名機製作所 積層方法および積層装置
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
US9177835B1 (en) 2014-04-17 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Underfill dispensing with controlled fillet profile
CN106415826A (zh) * 2014-06-26 2017-02-15 索尼公司 半导体器件和制造半导体器件的方法
JP6530242B2 (ja) * 2015-06-01 2019-06-12 日東電工株式会社 半導体裏面用フィルム及びその用途
KR20170011427A (ko) * 2015-07-23 2017-02-02 삼성전자주식회사 반도체 패키지의 범프 본딩 방법 및 이를 수행하기 위한 장치
JP6597056B2 (ja) * 2015-08-26 2019-10-30 富士通株式会社 半導体実装装置の加熱ヘッダ及び半導体の接合方法
JP6582975B2 (ja) * 2015-12-28 2019-10-02 富士通株式会社 半導体実装装置、半導体実装装置のヘッド及び積層チップの製造方法
JP6307729B1 (ja) * 2016-11-30 2018-04-11 株式会社新川 ボンディング装置及びボンディング方法
EP3428954B1 (en) * 2017-07-14 2021-05-19 Infineon Technologies AG Method for establishing a connection between two joining partners
KR20200064250A (ko) * 2018-11-28 2020-06-08 삼성디스플레이 주식회사 본딩 장치 및 본딩 방법
FR3094561B1 (fr) * 2019-03-25 2022-08-26 Commissariat Energie Atomique Procédé de fabrication d’une structure
US11410964B2 (en) * 2019-11-22 2022-08-09 Micron Technology, Inc. Contaminant control in thermocompression bonding of semiconductors and associated systems and methods
US11515171B2 (en) * 2020-06-08 2022-11-29 Micron Technology, Inc. Methods and apparatus for temperature modification and reduction of contamination in bonding stacked microelectronic devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP2003086635A (ja) * 2001-09-12 2003-03-20 Nikkiso Co Ltd 回路素子の実装方法
JP2005079453A (ja) * 2003-09-02 2005-03-24 Nippon Steel Chem Co Ltd 半導体装置の製造方法
JP2007189100A (ja) * 2006-01-13 2007-07-26 Sony Chemical & Information Device Corp 圧着装置及び実装方法
JP2009016544A (ja) * 2007-07-04 2009-01-22 Panasonic Corp 半導体素子実装装置および実装方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001226650A (ja) * 2000-02-16 2001-08-21 Nitto Denko Corp 放射線硬化型熱剥離性粘着シート、及びこれを用いた切断片の製造方法
JP2002368026A (ja) * 2001-06-05 2002-12-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および製造設備
KR100889283B1 (ko) 2001-09-12 2009-03-17 니기소 가부시키가이샤 회로소자의 실장방법 및 가압장치
JP4121874B2 (ja) * 2002-03-13 2008-07-23 日世株式会社 生分解性成形物の製造方法およびそれに用いる成形型
JP3921459B2 (ja) 2003-07-11 2007-05-30 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品の実装方法及び実装装置
DE602005022414D1 (de) * 2004-03-11 2010-09-02 Nitto Denko Corp Warm abziehbare haftklebefolie und verfahren zur verarbeitung von haftgrund mit der warm abziehbaren haftklebefolie
JP4397947B2 (ja) * 2005-03-28 2010-01-13 パナソニック株式会社 フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
JP4925173B2 (ja) * 2006-06-02 2012-04-25 日東電工株式会社 ダイシング用粘着シート、及びそれを用いた被切断体の加工方法
JP4970863B2 (ja) * 2006-07-13 2012-07-11 日東電工株式会社 被加工物の加工方法
KR100831153B1 (ko) * 2006-10-26 2008-05-20 제일모직주식회사 반도체 조립용 접착 필름 조성물, 이에 의한 접착 필름 및이를 포함하는 다이싱 다이본드 필름

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359264A (ja) * 2001-05-31 2002-12-13 Sony Corp フリップチップ実装方法及び装置、半導体装置
JP2003086635A (ja) * 2001-09-12 2003-03-20 Nikkiso Co Ltd 回路素子の実装方法
JP2005079453A (ja) * 2003-09-02 2005-03-24 Nippon Steel Chem Co Ltd 半導体装置の製造方法
JP2007189100A (ja) * 2006-01-13 2007-07-26 Sony Chemical & Information Device Corp 圧着装置及び実装方法
JP2009016544A (ja) * 2007-07-04 2009-01-22 Panasonic Corp 半導体素子実装装置および実装方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102648516A (zh) * 2009-12-07 2012-08-22 松下电器产业株式会社 部件压接装置及部件压接方法
JP2016076617A (ja) * 2014-10-07 2016-05-12 新光電気工業株式会社 指紋認識用半導体装置、指紋認識用半導体装置の製造方法及び半導体装置
US20210233887A1 (en) * 2017-06-16 2021-07-29 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
US11705425B2 (en) * 2017-06-16 2023-07-18 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
JP2019021672A (ja) * 2017-07-12 2019-02-07 日立化成株式会社 半導体デバイスの製造に用いる積層体、及び半導体デバイスの製造方法
KR102459794B1 (ko) * 2020-05-25 2022-10-28 이주호 반도체 패키지의 전자파 차폐막 형성 방법
KR20210145510A (ko) * 2020-05-25 2021-12-02 이주호 반도체 패키지의 전자파 차폐막 형성 방법
JPWO2022013995A1 (ja) * 2020-07-16 2022-01-20
KR20220010771A (ko) * 2020-07-16 2022-01-26 가부시키가이샤 신가와 실장 장치
JP7117805B2 (ja) 2020-07-16 2022-08-15 株式会社新川 実装装置
WO2022013995A1 (ja) * 2020-07-16 2022-01-20 株式会社新川 実装装置
KR102619955B1 (ko) 2020-07-16 2024-01-02 가부시키가이샤 신가와 실장 장치
US11978717B2 (en) 2021-03-12 2024-05-07 Kioxia Corporation Semiconductor manufacturing apparatus
WO2023062671A1 (ja) * 2021-10-11 2023-04-20 株式会社レゾナック 電子部品装置の製造方法、電子部品の実装方法及び緩衝シート
CN116631917B (zh) * 2023-07-19 2023-12-19 江苏快克芯装备科技有限公司 气压膜压接装置

Also Published As

Publication number Publication date
US20110020983A1 (en) 2011-01-27
US8163599B2 (en) 2012-04-24
JP5208205B2 (ja) 2013-06-12
JPWO2009128206A1 (ja) 2011-08-04
CN101960578B (zh) 2013-01-02
CN101960578A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
JP5208205B2 (ja) フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
JP4592751B2 (ja) プリント配線基板の製造方法
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
JPH05243231A (ja) 電子部品実装接続体およびその製造方法
JP2004281460A (ja) 補強板貼り付け装置および貼り付け方法
JPH1032224A (ja) 半導体装置及びその製造方法
JP4627957B2 (ja) 半導体装置の製造方法及び積層型半導体装置
JP3847693B2 (ja) 半導体装置の製造方法
JP2002359323A (ja) 半導体装置及び半導体装置の製造方法
JP2000286299A (ja) 半導体装置の接続方法
JP4479582B2 (ja) 電子部品実装体の製造方法
JP2003059971A (ja) 配線基板及びその製造方法並びに半導体装置
JP2008210842A (ja) バンプ付電子部品の実装方法
JP5451053B2 (ja) フリップチップ実装方法とフリップチップ実装装置
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP2003318322A (ja) インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2007251197A (ja) 半導体装置の製造方法
JP2007049100A (ja) 貼着装置、膜の貼着方法、半導体装置及び表示装置
JP2018207015A (ja) 電子装置、電子装置の製造方法及び電子機器
JP4342577B2 (ja) 半導体チップの実装構造
JP2010045104A (ja) 電子部品の製造方法
JP3337922B2 (ja) 半導体装置及びその製造方法
JP2016213372A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980108351.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09731793

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010508098

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12933819

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09731793

Country of ref document: EP

Kind code of ref document: A1