JP2007251197A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007251197A
JP2007251197A JP2007129775A JP2007129775A JP2007251197A JP 2007251197 A JP2007251197 A JP 2007251197A JP 2007129775 A JP2007129775 A JP 2007129775A JP 2007129775 A JP2007129775 A JP 2007129775A JP 2007251197 A JP2007251197 A JP 2007251197A
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal foil
wiring
resin
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2007129775A
Other languages
English (en)
Inventor
Tetsuya Enomoto
哲也 榎本
Hidehiro Nakamura
英博 中村
Fumio Inoue
文男 井上
Michio Moriike
教夫 森池
Takanori Hiroki
孝典 廣木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2007129775A priority Critical patent/JP2007251197A/ja
Publication of JP2007251197A publication Critical patent/JP2007251197A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】小型化・薄型化が可能であり、熱応力の影響が小さく、接続信頼性の高い半導体装置の構造とその製造方法を提供する。
【解決手段】突出した接続端子２を有する半導体チップ１と、その半導体チップ１の接続端子と直接接続された外部端子４と、半導体チップを封止する樹脂からなり、その外部端子４が封止樹脂３によって形成される外形面に沿って密着形成されている半導体装置。樹脂としては熱硬化性樹脂を用いることができ、熱硬化性樹脂は無機フィラーを含むものでもよい。
【選択図】図１

Description

本発明は半導体装置の製造方法に関する。
近年、高速伝送への対応や放熱性の向上の観点から、突出した接続端子を有する半導体チップを基板電極に直接接続するフリップチップ接続技術が注目を集めている。フリップチップ接続技術を適用した半導体装置は一般的に、突出した接続端子を有する半導体チップと配線を形成した基板と半導体チップを封止する樹脂から成っており、配線を形成した基板と半導体チップの電極とを位置合わせし、基板側配線と半導体チップの接続端子を電気的に接続した後、半導体チップを樹脂で封止する工程で製造される。半導体チップと基板の接続は、はんだ、導電性ペースト、異方導電性接着材を用いるか、あるいは特殊な方法として、硬化収縮の大きな樹脂を用いて、半導体チップの接続端子と基板側配線とを接触させた状態で硬化収縮させ、その接触を保つ方法が知られている。
また、電子機器の小型化・多機能化・高機能化に対応するために、複数の半導体チップやパッケージを３次元的に組み合わせてシステムを構築する技術（システム・イン・パッケージ）に関する開発が盛んに行なわれている。特に、パッケージを３次元的に積層してシステムを構築する場合、パッケージ単体の小型化・薄型化が強く求められている。
半導体装置の接続信頼性を低下させる原因として、半導体チップと基板の樹脂層との熱膨張係数の違いに起因する熱応力の発生が挙げられる。一般的に、チップの熱膨張係数は２〜３ｐｐｍ／℃、樹脂の熱膨張係数は２０〜３０ｐｐｍ／℃であり、熱サイクル試験時に、熱応力が繰り返し発生するために、接続部にクラックが発生したり、破断する場合がある。そこで、接続信頼性を確保するためにチップと基板の間隙に樹脂を充填して熱応力を緩和する方法（アンダーフィルと呼ばれる）が用いられているが、液状のアンダーフィル樹脂を狭い間隙に気泡を巻き込まずに注入しなければならないために、特殊な材料を用いたり（低粘度・低弾性率・低熱膨張・高接着力）、注入に長時間を要したり、後硬化が必要であったりするために製造工程が複雑になるという課題があった。
また、熱膨張係数の差を小さくするために、無機フィラー含有量を増大させて熱膨張係数を小さくした有機基板や、より低熱膨張な樹脂で形成された基板を用いる方法があるが、特殊な配合技術や材料を用いる必要があるために、低コスト化の観点から課題があった。
さらに、接触による電気的接続では、基板とチップの間隙に樹脂を充填した場合、充填した樹脂の熱膨張によって、高温時に接触している部分を引き離そうとする力が作用して、接続不良が発生する場合がある。
また、半導体パッケージの小型化・薄型化のために、薄い有機基板を用いた場合、基板の反りによる不具合が生じる場合がある。
本発明は、小型化・薄型化が可能であり、熱応力の影響が小さく、接続信頼性の高い半導体装置の構造とその製造方法を提供することを目的とする。
本発明は以下のことを特徴とする。
（１）突出した接続端子を有する半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている半導体装置。
（２）半導体チップの突出した接続端子が、鉛、スズ、金、銀、銅、ニッケル、ビスマス、インジウム、亜鉛、パラジウムの中から、少なくとも一つ以上の成分を含むバンプである（１）に記載の半導体装置。
（３）半導体チップの突出した接続端子が、導電性フィラーを含有した絶縁樹脂で形成されたバンプである（１）に記載の半導体装置。
（４）金属箔と突出した接続端子を有する半導体チップを、金属箔と半導体チップの接続端子が接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法。
（５）金属箔に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、金属箔と半導体チップの接続端子が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法。
（６）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、金属箔と半導体チップの接続端子が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法。
（７）（４）〜（６）に記載の半導体の製造方法で、突出した接続端子を有する半導体チップと金属箔を電気的に接続する際に加圧または加熱・加圧とともにに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（８）金属箔にエッチング条件の異なる金属で配線を形成し、突出した接続端子を有する半導体チップを、金属箔に形成した配線と半導体チップの接続端子とが接するように重ね、加圧または加熱・加圧することによって配線と半導体チップの接続端子を電気的に接続し、半導体チップを樹脂で封止した後、不要な金属箔をエッチング除去する半導体装置の製造方法。
（９）金属箔にエッチング条件の異なる金属で配線を形成し、金属箔の配線形成面に接着性樹脂層を形成した後、突出した接続端子を有する半導体チップの接続端子と金属箔に形成した配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、不要な金属箔をエッチング除去する半導体装置の製造方法。
（１０）金属箔にエッチング条件の異なる金属で配線を形成し、突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、半導体チップの接続端子と金属箔に形成した配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、不要な金属箔をエッチング除去する半導体装置の製造方法。
（１１）（８）〜（１０）に記載の半導体の製造方法で、突出した接続端子を有する半導体チップと金属箔にエッチング条件の異なる金属で形成した配線を電気的に接続する際に加圧または加熱・加圧とともにに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（１２）支持フィルムに金属箔を貼り合わせた積層基材と、突出した接続端子を有する半導体チップを、金属箔と半導体チップの接続端子が接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法。
（１３）支持フィルムに金属箔を貼り合わせた積層基材の金属箔表面に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、金属箔と半導体チップの接続端子が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法。
（１４）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、支持フィルムに金属箔を貼り合わせた積層基材を、金属箔と半導体チップの接続端子が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法。
（１５）（１２）〜（１４）に記載の半導体の製造方法で、突出した接続端子を有する半導体チップと支持フィルムに金属箔を貼り合わせた積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（１６）支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材と、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線が接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法。
（１７）支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材の配線形成面に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線とが接着樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法。
（１８）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材を、半導体チップの接続端子と積層基材の配線とが接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法。
（１９）（１６）〜（１８）に記載の半導体の製造方法で、半導体チップと支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（２０）支持フィルム上に配線を形成した積層基材と突出した接続端子を有する半導体チップを、積層基材の配線と半導体チップの接続端子とが接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、支持フィルムを除去する半導体装置の製造方法。
（２１）支持フィルム上に配線を形成した積層基材の配線形成面に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、積層基材の配線と半導体チップの接続端子とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、支持フィルムを除去する半導体装置の製造方法。
（２２）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、支持フィルム上に配線を形成した積層基材を、積層基材の配線と半導体チップの接続端子とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、支持フィルムを除去する半導体装置の製造方法。
（２３）（２０）〜（２２）に記載の半導体の製造方法で、半導体チップと支持フィルム上に配線を形成した積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（２４）突出した接続端子を有する半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている半導体装置。
（２５）半導体チップの突出した接続端子が、鉛、スズ、金、銀、銅、ニッケル、ビスマス、インジウム、亜鉛、パラジウム、リンのうち、少なくとも一つ以上の成分を含むバンプである（２４）に記載の半導体装置。
（２６）半導体チップの突出した接続端子が、導電性フィラーを含有する絶縁樹脂で形成されたバンプである（２４）に記載の半導体装置。
（２７）金属柱を形成した金属箔と、突出した接続端子を有する半導体チップを、接続端子と金属箔とが接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔の不要な箇所をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（２８）金属柱を形成した金属箔に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、接続端子と金属箔とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔の不要な箇所をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（２９）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、金属柱を形成した金属箔を、半導体チップの接続端子と金属箔とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔の不要な箇所をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（３０）（２７）〜（２９）に記載の半導体の製造方法で、突出した接続端子を有する半導体チップと金属柱を形成した金属箔を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（３１）金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材と、突出した接続端子を有する半導体チップを、積層基材の配線と半導体チップの接続端子が接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（３２）金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材の配線形成面に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、積層基材の配線と半導体チップの接続端子が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（３３）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材を、半導体チップの接続端子と積層基材の配線が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（３４）（３１）〜（３３）に記載の半導体の製造方法で、突出した接続端子を有する半導体チップと金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（３５）金属柱が形成された金属箔を支持フィルムに貼り合わせた積層基材と、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の金属箔とが接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（３６）金属柱が形成された金属箔を支持フィルムに貼り合わせた積層基材に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の金属箔とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（３７）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、金属柱が形成された金属箔を支持フィルムに貼り合わせた積層基材を、半導体チップの接続端子と積層基材の金属箔とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と金属箔とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（３８）（３５）〜（３７）に記載の半導体の製造方法で、突出した接続端子を有する半導体チップと金属柱が形成された金属箔を支持フィルムに貼り合わせた積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（３９）支持フィルムに貼り合わされた金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材と、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線とが接するように重ね、加圧または加熱・加圧することによって、半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（４０）支持フィルムに貼り合わされた金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって、半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（４１）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、支持フィルムに貼り合わされた金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材を、半導体チップの接続端子と積層基材の配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって、半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔をエッチング除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（４２）（３９）〜（４１）に記載の半導体の製造方法で、突出した接続端子を有する半導体チップと金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された部材と支持フィルムを貼り合わせた積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（４３）支持フィルム上に金属配線と金属柱が形成された積層基材と、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線とが接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と積層基材の配線とを電気的に接続し、半導体チップを樹脂で封止した後、支持フィルムを除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（４４）支持フィルム上に金属配線と金属柱が形成された積層基材に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、半導体チップの接続端子と積層基材の配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と積層基材の配線とを電気的に接続し、半導体チップを樹脂で封止した後、支持フィルムを除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（４５）突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、支持フィルム上に金属配線と金属柱が形成された積層基材を、半導体チップの接続端子と積層基材の配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と積層基材の配線とを電気的に接続し、半導体チップを樹脂で封止した後、支持フィルムを除去すると共に、封止樹脂に埋め込まれた金属柱を露出させる半導体装置の製造方法。
（４６）（４３）〜（４５）に記載の半導体の製造方法で、突出した接続端子を有する半導体チップと支持フィルム上に金属配線と金属柱が形成された積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
（４７）半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている複数の半導体装置をスタックした積層型半導体装置であって、上になる半導体装置の外部端子が、導電性接着剤を介して下になる半導体装置の露出した金属柱と重なるように形成され、複数の半導体装置を圧接することによって電気的に接続したことを特徴とする積層型半導体装置。
（４８）半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている複数の半導体装置をスタックした積層型半導体装置であって、上になる半導体装置の外部端子が、はんだ、インジウムまたはすずといった低融点金属を介して下になる半導体装置の露出した金属柱と重なるように形成され、複数の半導体装置を加熱することによって電気的に接続したことを特徴とする積層型半導体装置。
（４９）半導体チップと、その半導体チップの接続端子と直接接続された外部端子と、半導体チップを封止する樹脂と、封止する樹脂を貫く金属柱からなり、その外部端子が封止樹脂によって形成される外形面に沿って密着形成されている複数の半導体装置と、その複数の半導体装置をスタックして固定するソケットからなる積層型半導体装置であって、上になる半導体装置の外部端子が、下になる半導体装置の露出した金属柱と重なるように形成され、複数の半導体装置を圧接することによって電気的に接続したことを特徴とする積層型半導体装置。
本発明によって、小型化・薄型化が可能であり、熱応力の影響が小さく、接続信頼性の高い半導体装置の構造とその製造方法を提供することができる。
発明の実施するための最良の形態
半導体チップの突出した接続端子は、鉛、スズ、金、銀、銅、ニッケル、ビスマス、インジウム、亜鉛、パラジウム、リンの内、少なくとも一つ以上の成分を含んでいるバンプ、または、ニッケル、金、銀、銅などの導電性フィラーを含有した熱硬化性絶縁樹脂で形成されたバンプを用いることできる。接続端子の形成方法として、チップ電極上に金属ワイヤを用いてボールバンプを形成する方法、電解または無電解めっき法、スクリーン印刷法、ディスペンス法、蒸着法、金属ボールを配置する方法、インジェクション法、を用いることができる。
封止樹脂が形成する外形面に沿って密着形成された外部端子は、図１（ａ）に示すように封止樹脂の表面上に外部端子が形成された構造であってもよいし、図１（ｂ）に示すように外部端子の一表面が露出するように封止樹脂内に外部端子が埋めこまれた構造であってもよい。また、図１（ｃ）に示すように、外部端子の一部が封止樹脂内に埋めこまれている構造であってもよい。
また、形成される外部端子は、図２（ａ）（ｂ）に示すようにパッドのみであってもよいし、図２（ｃ）に示すように配線を含んでいてもよい。
露出している外部端子の表面は、ニッケル、スズ、金、インジウム、はんだなどのめっき処理が施されていることが望ましい。
金属箔としては、銅箔、アルミ箔、ニッケル箔、チタン箔、スズ箔などを用いることできる。
エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズ、銅とチタンなどを用いることができる。銅とアルミの場合、希酸または希アルカリ水溶液でアルミを選択的にエッチング除去することができる。銅とニッケルの場合には、銅のエッチング液として、例えばメルテックス株式会社製エープロセス（製品名、主成分：アンモニア、塩素化合物）、ニッケルのエッチング液として例えばメルテックス株式会社製メルストリップＮ−９５０（製品名、主成分：硫酸・硝酸・リン酸・酢酸・過酸化水素）を用いることによって、選択的にエッチングを行なうことができる。銅とスズまたはチタンの場合には、銅のエッチング液として例えばメルテックス株式会社製エープロセス（製品名）、スズまたはチタンのエッチング液として例えばメルテックス株式会社製エンストリップＴＬ−１４２コンク（製品名、主成分：一水素ニフッ化アンモニウム・過酸化水素）を用いることによって選択的にエッチングすることができる。また、銅とチタンの場合、銅のエッチング液として塩化第二鉄、塩化第二銅を主成分とするエッチング液を用いることもできる。
金属箔にエッチング条件の異なる金属で配線を形成した積層基材は以下のものを用いることができる。
（１）エッチング条件の異なる金属層が少なくとも２層以上積層された構造をしている積層金属箔の第１金属層を配線エッチングして形成した積層基材。エッチング条件の異なる金属の組合せとしては銅とアルミ、銅とニッケル、銅とチタン、銅とスズ、などが可能である。これらの金属が積層されて２層構造となっている積層金属箔または、銅と銅の間に、アルミ、ニッケル、チタン、あるいはスズの層が積層されて３層構造となっているものを用いてもよい。
（２）金属箔の表面にめっきによって配線パターンを形成した積層基材。めっき配線を形成する金属としては、銅、金、銀、ニッケル、スズ、パラジウムなどを用いることができる。これらの金属を組み合わせてめっき配線を形成してもよい。
支持フィルムに金属箔を貼り合わせた積層基材としては、支持フィルムと金属箔とを接着剤によって貼り合わせたもの、支持フィルム表面にスパッタリングによって金属層を形成したもの、金属箔に樹脂をキャスティングしたものを用いることができる。
支持フィルム上にエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材としては以下のものを用いることができる。
（１）支持フィルムに金属箔を貼り合わせた積層基材を準備し、金属箔表面にエッチング条件の異なる金属をパターンめっきすることによって配線を形成した積層基材。
（２）エッチング条件の異なる金属を少なくとも２層以上積層した積層金属箔を支持フィルムに貼り合わせた後、第１金属層を配線エッチングして形成した積層基材。
支持フィルム上に金属配線を形成した積層基材としては、支持フィルムと金属箔とを接着剤によって貼り合わせたもの、支持フィルム表面にスパッタリングによって金属層を形成したもの、または金属箔に樹脂をキャスティングしたものを準備して、これらの金属層を配線エッチングした基材を用いることができる。
支持フィルムを形成する樹脂としては、ポリエチレンテレフタレート、ポリエチレン、ポリイミド、ポリエーテルスルホン、ポリエーテルケトン、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリフェニレンスルフィド、ポリアリレート、ポリアクリレート、ポリエステル、全芳香族ポリエステル液晶ポリマー、エポキシ樹脂、ポリアミドイミド、シロキサン変性ポリアミドイミド、を用いることができる。
金属箔表面や配線形成面に接着性樹脂層を形成する方法として、ワニスやペーストを印刷、スピンコート、ディスペンスする方法、接着フィルムを圧着またはラミネートする方法を用いることができる。
ワニスを用いる場合、金属箔表面または配線形成面全体に印刷やスピンコートによって塗布してもよいし、印刷マスクを用いて、所定の領域のみに塗布してもよい。塗布する領域は任意であるが、チップの接続端子が接続される領域を含む方が望ましい。
ペーストを用いる場合、金属箔表面または配線形成面全体に印刷によって塗布してもよいし、印刷マスクを用いて、所定領域のみに塗布してもよいし、ディスペンスによって所定の領域に配置してもよい。ペーストを配置する領域は任意であるが、チップの接続端子が接続される領域を含む方が望ましい。
接着フィルムを用いる場合、金属箔表面または配線形成面全体に加圧または加圧・加熱によって貼り付けてもよいし、真空ラミネータによって固定してもよい。また、接着フィルムを個片に切り出して、金属箔表面に配置し、加圧または加圧・加熱によって固定してもよいし、ロールラミネータを用いて固定してもよい。接着フィルムを配置する領域は任意であるが、チップの接続端子が接続される領域を含む方が望ましい。
接着性樹脂として露光・現像が可能な樹脂を用いることもできる。金属箔表面全体あるいは配線形成面全体に接着性樹脂層を形成した後、露光・現像することによって、任意の箇所に接着性樹脂層を配置することが可能であるが、半導体チップの接続端子が接続される領域を含むほうが望ましい。
半導体チップの接続端子形成面に接着樹脂層を形成する方法として、ペーストをディスペンスする方法、個片に切り出した接着フィルムを貼り付ける方法を用いることができる。また、半導体ウエハの接続端子形成面全体にワニスやペーストを印刷、スピンコートしたり、接着フィルムを圧着またはラミネートして接着樹脂層を形成した後、ダイシングによって個片化する方法を用いることができる。
半導体チップの接続端子形成面に接着性樹脂層を形成する領域は任意であり、全面に形成してもよいし、突出した接続端子が形成された領域を含まなくてもよい。
接着性樹脂として、未硬化および半硬化の熱硬化性樹脂、光硬化性樹脂、熱可塑性樹脂、未加硫（未架橋）のゴム、露光・現像が可能であり熱硬化性を有する樹脂、嫌気性接着材を用いることができる。
熱硬化性樹脂としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、シアノアクリレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、ベンゾシクロブテン樹脂、などのうちから選択された１種以上と、必要な場合に、その硬化剤、硬化促進剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして、用いることができる。
光硬化性樹脂としては、不飽和ポリエステル樹脂、ポリエステルアクリレート樹脂、ウレタンアクリレート樹脂、シリコーンアクリレート樹脂、エポキシアクリレート樹脂、などのうちから選択された１種以上と、必要な場合に、その光開始剤、硬化剤、硬化促進剤などを混合したもの、あるいはこれらを露光あるいは加熱し、半硬化状にしたものが使用できる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして用いることができる。
熱可塑性樹脂としては、ポリカーボネート樹脂、ポリスルフォン樹脂、ポリエーテルイミド樹脂、熱可塑性ポリイミド樹脂、四フッ化ポリエチレン樹脂、六フッ化ポリプロピレン樹脂、ポリエーテルエーテルケトン樹脂、塩化ビニル樹脂、ポリエチレン樹脂、ポリアミドイミド樹脂、ポリフェニレンスルフィド樹脂、ポリオキシベンゾエート樹脂、などのうちから選択された１種以上と、必要な場合に、その硬化剤、硬化促進剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして用いることができる。未加硫（未架橋）のゴムとしては、天然ゴム、ニトリルゴム、ブタジエンゴム、シリコーンゴム、イソブチレンゴム、アクリルゴムなどのうちから選択された１種以上と、必要な場合に、その架橋剤などを混合したもの、あるいはこれらを加熱し、半硬化状にしたものが使用できる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして用いることができる。
露光・現像可能な樹脂としては分子内に遊離のカルボキシル基、スルホン基、フェノール性水酸基などの水溶性官能基を含む光硬化性樹脂を用いることができる。必要な場合には、光開始剤、硬化剤、硬化促進剤などを混合したものを用いることができる。これらの樹脂を、直接、基板と基板、あるいは、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして、用いることができる。露光・現像が可能で、かつ熱硬化性を有する樹脂としては、分子内に遊離のカルボキシル基、スルホン基、フェノール性水酸基などの水溶性官能基を含む光硬化性樹脂と、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、シアノアクリレート樹脂、フェノール樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、ベンゾシクロブテン樹脂などの熱硬化性樹脂を任意の割合で混合した樹脂を用いることができる。これらの樹脂を、直接、基板と半導体チップを接続する箇所に塗布することもできるが、ポリエチレンテレフタレートフィルムのようなプラスチックフィルムをキャリアとし、その表面に塗布し、加熱乾燥してドライフィルム状にした接着フィルムとして、用いることができる。
現像液としては、炭酸ナトリウム、炭酸水素ナトリウム、水酸化テトラメチルアンモニウムなどの水溶液を用いることができる。さらには嫌気性接着剤として、テトラエチレングリコールジメタクリレートを用いることもできる。これらの接着性樹脂層は、共重合体であってもよく、または異種の樹脂の混合体であってもよく、さらに、シリカや金属酸化物などの無機フィラーを含むものでもよく、ニッケル、金、銀などの導電粒子、あるいはこれらの金属をめっきした樹脂粒子を含んでいてもよい。
半導体チップの突出した接続端子と金属箔または配線とを電気的に接続する方法として、加圧または加圧・加熱による方法を用いることができる。また、加圧または加圧・加熱とともに半導体チップの面方向に超音波振動を加える接続方式を用いることも可能であり、低温（２００℃以下）・短時間（２秒以下）で金属接合による接続が可能となる。
加圧または加圧・加熱による接続方式では、圧力：０．１〜１０ＭＰａ、温度：常温〜４５０℃、加圧時間：０．５秒〜５分の範囲で行なうことが望ましい。超音波振動を用いる接続では、金属箔または配線が形成された部材をワークプレートに固定し、半導体チップを超音波振動する軸に平行に取り付ける固定具に固定し、その固定具を上から押し付ける機構を有する装置を用いるのが、好ましく、そのときの接続条件は、以下に示す条件の範囲が好ましい。このような範囲で接続するための装置としては、市販のもので、ＳＨ５０ＭＰ（アルテクス株式会社製、商品名）がある。この接続時の条件は、圧力：０．１〜１０ＭＰａ、超音波の周波数：２０〜５００ｋＨｚ、振動の振幅：０．０１μｍ以上、加圧時間：０．５秒以上、超音波の印加時間：０．０１秒以上の範囲であり、超音波と加圧のタイミングは、加圧時間内に超音波の印加を開始し、加圧時間内に印加が終了すればよい。圧力が０．１ＭＰａ未満であると、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなるおそれがあり、圧力が１０ＭＰａを超えると、接続端子や配線が破壊されるおそれがある。より好ましくは、０．３〜４．０ＭＰａの範囲である。
超音波の周波数が２０ｋＨｚ未満であると、伝達のエネルギーが大きく、接続に適した大きさに制御するのが困難となり、振動数が５００ｋＨｚを超えると、伝達のエネルギーが小さく、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなるおそれがある。より好ましくは、４０〜１００ｋＨｚの範囲である。振動の振幅が０．０１μｍ未満であると、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなるおそれがある。より好ましくは、０．１〜１０μｍの範囲である。加圧時間が、０．５秒未満であると、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなったり、接続信頼性が低下するおそれがあり、加圧時間が長くなると、生産性が低下する。より好ましくは、１００秒以内である。超音波の印加時間が０．０１秒未満であると、対向する接続端子間に接着剤が残り、接続時の金属の拡散が十分でなく、接続抵抗が高くなったり、接続信頼性が低下するおそれがあり、印加時間が長くなると、生産性が低下したり、接続端子や配線が破壊されるおそれがある。より好ましくは、１０秒以内である。超音波の印加のタイミングが加圧している間でないと、接続端子が傷ついたり、接続時の位置合わせが精度よくできないおそれがある。
金属箔と半導体チップの接続端子の接続部周辺は、接着性樹脂層で充填されていることが、半導体装置としての接続信頼性の観点から好ましい。金属箔表面または配線形成面に接着性樹脂層を形成しないで、半導体チップと金属箔または配線とを電気的に接続した場合、チップと金属箔表面または配線形成面との間隙に充填する樹脂として、液状の熱硬化性樹脂または光硬化性樹脂を用いることができる。樹脂中に無機フィラーを含有するものでもよい。
金属箔表面または配線形成面に接着性樹脂層を形成して、半導体チップと金属箔または配線とを電気的に接続した場合、チップ全体を封止する樹脂として、熱硬化性樹脂を用いることができる。熱硬化性樹脂は無機フィラーを含むものでもよい。またチップ全体を封止するとともに、封止樹脂によって半導体チップと金属箔表面または配線形成面との間隙を充填してもよい。
チップ全体を樹脂で封止した後、支持フィルムを除去する方法として、機械的に引き剥がすだけでなく、研磨による除去、化学エッチングによる方法、プラズマ処理による方法を用いることができる。
金属柱を形成した金属箔としては、エッチング条件の異なる金属を少なくとも２層以上積層した金属箔の第１金属層をエッチングすることによって金属柱を形成したものや金属箔表面にめっきによって金属柱を形成したものを用いることができる。
金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された積層基材としては、以下のものを用いることができる。
（１）金属箔表面にエッチング条件の異なる金属をパターンめっきして配線を形成した後、金属柱をめっきによって形成したもの。
（２）エッチング条件の異なる金属を３層積層した積層金属箔を準備して、第１金属層をエッチングして金属柱を形成した後、第２金属層を配線エッチングすることによって形成したもの。
（３）エッチング条件の異なる金属を２層積層した金属箔を用いて、第１金属層を配線エッチングした後、金属柱をめっきによって形成した部材を用いることができる。
金属柱が形成された金属箔を支持フィルムに貼り合わせた積層基材としては、以下のものを用いることができる。
（１）金属柱が形成された金属箔を支持フィルムに接着剤を介して貼り合わせた積層基材。
（２）エッチング条件の異なる金属を少なくとも２層以上積層した積層金属箔を支持フィルムに接着剤を介して貼り合わせたものを準備して、第１金属層をエッチングすることによって金属柱を形成した積層基材。
金属箔表面にエッチング条件の異なる金属で金属柱と配線が形成された部材と支持フィルムを貼り合わせた積層基材としては、以下のものを用いることができる。
（１）金属箔表面にエッチング条件の異なる金属をパターンめっきすることによって配線を形成した後、金属柱をめっきによって形成したものを支持フィルムに貼り合わせたもの。
（２）エッチング条件の異なる金属を少なくとも２層以上積層した積層金属箔を準備し、第１金属層をエッチングして配線を形成した後、金属柱をめっきによって形成したものを支持フィルムに貼り合わせたもの。
（３）エッチング条件の異なる金属を少なくとも３層以上積層した金属箔を準備して、第１金属層をエッチングして金属柱を形成した後、第２金属層を配線エッチングすることによって形成したものを支持フィルムに貼り合わせたもの。
支持フィルムと貼り合わせる方法は、接着剤によって貼り合わせる方法、絶縁樹脂をキャスティングする方法を用いることができる。金属柱や配線を形成するのは支持フィルムと貼り合わせる前であってもよいし、貼り合わせた後であってもよい。
支持フィルム上に金属配線と金属柱が形成された積層基材としては、以下のものを用いることができる。
（１）支持フィルムと金属箔とを接着剤によって貼り合わせたもの、支持フィルム表面にスパッタリングによって金属層を形成したもの、または金属箔に樹脂をキャスティングしたものを準備して、金属層を配線エッチングした後、金属柱をめっきによって形成した積層基材。
（２）エッチング条件の異なる金属を２層積層した金属箔を支持フィルムに張り合わせたものを準備し、第１金属層をエッチングして金属柱を形成した後、第２金属層を配線エッチングして形成した積層基材を用いることができる。
半導体チップを樹脂で封止した後、封止樹脂内に埋めこまれた金属柱を露出させる方法として、ロール研磨、ラップ加工、化学エッチング、プラズマエッチングを用いることができる。また、封止工程において、研磨することなく金属柱を露出させることも可能である。
複数の半導体装置をスタックする方法としては、異方導電性接着剤を用いる方法、はんだ、インジウム、またはスズといった低融点金属を用いる方法を用いることができる。また、複数の半導体装置を上下方向に積み重ねた状態で、その端部あるいは所定の位置をクリップで挟んで固定する方法や複数の半導体装置を収納する凹部とバネを備えた上蓋からなるソケットに、複数の半導体装置を上下方向に積み重ねて設置した後、上蓋を閉めて固定する方法も用いることができる。なお、本発明によって得られる半導体装置又は積層型半導体装置は、基板に実装して半導体パッケージとして用いることが可能である。
実施例１
本発明の一実施例を図３に示しながら説明する。
（１）金属箔の準備
厚さ１２μｍの銅箔７を準備した。
（２）接着性樹脂の準備
以下の組成の接着性樹脂を準備した。
（組成）
・フェノキシ樹脂２００ｇ・ビスフェノールＡ型エポキシ樹脂３００ｇ・２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール３０ｇ・酢酸エチル３５０ｇ上記樹脂を厚さ８０μｍのポリエチレンテレフタレートフィルム上に厚さ約４０μｍの接着層となるように塗布し、１００℃で１０分間乾燥して、ドライフィルムを作製した。
（３）接着樹脂層が形成された金属箔の準備
フィルム状に形成した接着性樹脂を半導体チップとほぼ同じ大きさに切り出した後、銅箔１の表面のチップ搭載領域に切り出した接着性樹脂フィルムを配置し、温度９０℃、圧力０．５ＭＰａ、時間５秒で仮圧着し、接着性樹脂層８を形成した。
（４）チップ接続
接着性樹脂層８の表面保護フィルム（ポリエチレンテレフタレートフィルム）を剥離し、ボールボンディング法によって突出した接続端子（金バンプ）１０が形成された半導体チップ９と銅箔７が接着性樹脂層８を介して接するように重ね、半導体チップ９を１８０℃に加熱して、荷重１．０Ｎ／バンプで加圧しながら、超音波振動を周波数５０ｋＨｚ、振動振幅２μｍに調整して０．５秒間加え、金属箔と半導体チップを電気的に接続した。
（５）樹脂封止
半導体チップを接続した銅箔を金型に設置し、圧力６．８ＭＰａで９０秒間加圧してエポキシ系封止材を注入して封止した後、１８０℃で５時間後加熱を行なうことによって、封止樹脂層１１を形成した。
（６）配線形成
露出している銅表面に感光性ドライフィルムレジストをラミネートした後、配線パターンの形状に光を透過するマスクを重ねて、紫外線を積算露光量８０ｍＪ／ｃｍ２で照射した。アルカリ系現像液で処理して、未露光のレジストを除去した後、塩化第二鉄、塩化第二銅を主成分とするエッチング液で温度４５℃、時間８０秒の条件で処理して外部端子１２を形成した。外部端子１２の表面にはめっきによってニッケル層、金層を形成した。
実施例２
本発明の一実施例を図４に示しながら説明する。
（１）エッチング条件の異なる金属が３層積層された金属箔の準備
銅層１３（厚さ１２μｍ、第１金属層）、ニッケル層１４（厚さ０．５μｍ、第２金属層）、銅層１５（厚さ６５μｍ、第３金属層）が積層された金属箔１６を準備した。
（２）接着性樹脂の準備
実施例１と同様の接着性樹脂を準備した。
（３）接着性樹脂層の形成
フィルム状に形成した接着性樹脂を半導体チップとほぼ同じ大きさに切り出し、半導体チップ搭載領域に配置した後、温度９０℃、圧力０．５ＭＰａ、時間５秒で仮圧着して、接着性樹脂層１７を形成した。
（４）チップ接続
接着性樹脂層１７の表面保護フィルム（ポリエチレンテレフタレートフィルム）を剥離した後、突出した接続端子（金めっきバンプ）１９を有する半導体チップ１８を、金バンプ１９と金属箔１６とが接着性樹脂層１７を介して接するように配置し、半導体チップ１８を１８０℃に加熱し、荷重１．０Ｎ／バンプで２０秒間加圧して、金属箔１６と半導体チップ１８を接続した。
（５）樹脂封止
チップを接続した部材を金型に設置し、圧力６．８ＭＰａで９０秒間加圧してエポキシ系封止材を注入した後、１８０℃で５時間、後加熱を行なうことによって封止樹脂層２０を形成した。
（６）配線形成
第３金属層１５の銅を株式会社メルテックス社製エープロセス液（アルカリエッチング）で処理して除去した後、第２金属層１４のニッケルを株式会社メルテックス株式会社製メルストリップＮ−９５０で温度４５℃、時間１０〜２０秒の条件で処理して除去した。露出した第１金属層１３の銅表面に感光性ドライフィルムレジストをラミネートし、外部端子の形状に光を透過するフォトマスクを基準穴と位置合わせして重ねて、紫外線を積算露光量８０ｍＪ／ｃｍ２で照射し、アルカリ系現像液で未露光部を除去してエッチングレジストを形成した。露出している金属部分を塩化第二鉄・塩化第二銅を主成分とするエッチング液で温度４５℃、時間８０秒の条件で処理することによって、外部端子２１を形成し、外部端子２１の表面に、めっきによってニッケル層、金層を形成した。
実施例３
本発明の一実施例を図５に示しながら説明する。
（１）支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材の準備
銅箔２２（厚さ１２μｍ）が支持フィルム２３（ポリエチレンテレフタレートフィルム）の表面に接着材によって貼り合わされた積層基材２４の銅箔２２の表面に感光性ドライフィルムレジストをラミネートし、外部端子の形状に光を透過しないフォトマスクを重ね、紫外線を積算露光量８０ｍＪ／ｃｍ２で照射した後、アルカリ系現像液で現像してめっきレジストを形成した。ニッケルおよび金めっき処理を行なった後、めっきレジストを剥離して、めっき端子２７を形成した。
（２）接着樹脂層の準備
実施例１と同様の接着性樹脂を準備した。
（３）接着樹脂層の形成
フィルム状に形成した接着性樹脂をチップとほぼ同じ大きさに切り出し、チップの突出した接続端子と接続される配線端子部分を覆うように、接着性樹脂フィルムを配置し、温度９０℃、圧力０．５ＭＰａ、時間５秒で仮圧着することによって、接着性樹脂層２８を形成した。
（４）チップ接続
接着性樹脂層２８の表面保護フィルム（ポリエチレンテレフタレートフィルム）を剥離した後、半導体チップ２９上にボールボンディング法によって形成した突出した接続端子（金バンプ）３０とめっき端子２７が接着性樹脂層２８を介して接するように重ねて位置合わせした後、半導体チップ２９を１８０℃に加熱して、荷重１．０Ｎ／バンプで加圧しながら、超音波振動を周波数５０ｋＨｚ、振動振幅２μｍに調整して０．５秒間加え、めっき端子２７と半導体チップ２９を電気的に接続した。
（５）樹脂封止
チップを接続した積層基材を金型に設置し、圧力６．８ＭＰａで９０秒間加圧してエポキシ系封止材を注入した後、１８０℃で５時間、後加熱を行なうことによって封止樹脂層３１を形成した。
（６）フィルム剥離
樹脂封止後、支持フィルム２３を剥離して、露出した銅をメルテックス株式会社製エープロセスで温度４５℃、時間３０秒の条件で処理することによって除去した後、露出しためっき端子に金めっき処理を行なうことによって外部端子３２を形成した。
実施例４
本発明の一実施例を図６に示しながら説明する。
（１）エッチング条件の異なる金属が３層積層された積層金属箔と支持フィルムを貼り合わせた積層基材の準備
銅層３３（厚さ１００μｍ、第１金属層）、ニッケル層３４（厚さ０．５μｍ、第２金属層）、銅層３５（厚さ１２μｍ、第３金属層）の３層構造になっている積層金属箔を準備し、第３金属層と支持フィルム３６（ポリエチレンテレフタレートフィルム）を接着材で貼り合わせた積層基材３７を準備した。
（２）金属柱の形成
第１金属層の銅表面にドライフィルムレジスト３８をラミネートし、金属柱を形成する領域のみ光を透過するフォトマスクを重ね、８０ｍＪ／ｃｍ２の紫外線を照射し、アルカリ性現像液によって処理することによって、金属柱形成用エッチングレジスト３９を形成した。第１金属層３３の銅をメルテックス株式会社製エープロセスで温度４５℃、時間１８０〜２００秒の条件で処理することによって高さ１００μｍの金属柱４０を形成してレジスト３９を剥離した後、露出した第２金属層３４のニッケルをメルテックス株式会社製メルストリップＮ−９５０で温度４０℃、時間１０〜２０秒の条件で処理して剥離した。
（３）接着性樹脂の準備
実施例１と同じ接着性樹脂を準備した。
（４）接着性樹脂層の形成
フィルム状に形成した接着性樹脂をチップとほぼ同じ大きさに切断し、接着フィルムを第３金属層３５の銅表面に配置し、温度９０℃、圧力０．５ＭＰａ、時間５秒で仮圧着して、接着性樹脂層４１を形成した。
（５）チップ接続
接着性樹脂層４１表面の保護フィルム（ポリエチレンテレフタレートフィルム）を剥離した後、半導体チップ４２上にボールボンディング法によって形成された突出した接続端子（金バンプ）４３と第３金属層３５が接着性樹脂層４１を介して接するように重ね、半導体チップ４２を１８０℃に加熱して、荷重１．０Ｎ／バンプで加圧しながら、超音波振動を周波数５０ｋＨｚ、振動振幅２μｍに調整して０．５秒間加え、積層基材と半導体チップを電気的に接続した。
（６）樹脂封止
チップを接続した部材を金型に設置し、圧力６．８ＭＰａで９０秒間加圧してエポキシ系封止材を注入して封止した後、１８０℃で５時間、後加熱を行なうことによって封止樹脂層４４を形成した。
（７）金属柱の露出
支持フィルム３６を剥離した後、ラップ加工によって金属柱が露出するまで、封止樹脂を研磨した。
（８）複数の半導体装置のスタック
実施例１で準備した組成の接着性樹脂にニッケル粒子（平均粒径３μｍ、２ｖｏｌ％）を分散させた異方導電性樹脂フィルム４６を半導体装置の外部端子形成面に貼り付けた。外部端子と金属柱が重なるように複数の半導体装置を上下方向に積み重ねた後、１８０℃に加熱しながら、２０秒間加圧することによって複数の半導体装置を電気的に接続した。
（ａ）〜（ｃ）は、封止樹脂が形成する外形面に密着形成された外部端子の構造を説明する断面図である。本発明における外部端子を説明するための図である。 （ａ）〜（ｃ）は、本発明の半導体装置を外部端子面から見た図である。 （ａ）〜（ｆ）は、本発明の実施例１を説明するための各工程における断面図である。 （ａ）〜（ｈ）は、本発明の実施例２を説明するための各工程における断面図である。 （ａ）〜（ｊ）は、本発明の実施例３を説明するための各工程における断面図である。 （ａ）〜（ｌ）は、本発明の実施例４を説明するための各工程における断面図である。
符号の説明
１、９、１８、２９、４２．半導体チップ
２、１０、１９、３０、４３．突出した接続端子
３、６、１１、２０、３１、４４．封止樹脂
４、５、１２、２１、３２、４５．外部端子
７、２２．銅箔
８、１７、２８、４１．接着性樹脂層
１３、３３．銅層（第１金属層）
１４、３４．ニッケル層（第２金属層）
１５、３５．銅層（第３金属層）
１６、２４、３７．積層基材
２３、３６．支持フィルム
２５、３８．ドライフィルムレジスト
２６．めっきレジスト
２７．めっき端子
３９．金属柱形成用エッチングレジスト
４０．金属柱
４６．異方導電性接着フィルム
４７．導電粒子

Claims (8)

  1. 金属箔にエッチング条件の異なる金属で配線を形成し、突出した接続端子を有する半導体チップを、金属箔に形成した配線と半導体チップの接続端子とが接するように重ね、加圧または加熱・加圧することによって配線と半導体チップの接続端子を電気的に接続し、半導体チップを樹脂で封止した後、または半導体チップと金属箔の間隙を液状樹脂で充填し、半導体チップを樹脂で封止した後、不要な金属箔をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
  2. 金属箔にエッチング条件の異なる金属で配線を形成し、金属箔の配線形成面に接着性樹脂層を形成した後、突出した接続端子を有する半導体チップの接続端子と金属箔に形成した配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、不要な金属箔をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
  3. 金属箔にエッチング条件の異なる金属で配線を形成し、突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、半導体チップの接続端子と金属箔に形成した配線とが接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、不要な金属箔をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
  4. 請求項１〜３のいずれかに記載の半導体の製造方法で、突出した接続端子を有する半導体チップと金属箔にエッチング条件の異なる金属で形成した配線を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
  5. 支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材と、突出した接続端子を有する半導体チップを、積層基材の配線と半導体チップの接続端子が接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止した後、または半導体チップと金属箔の間隙を液状樹脂で充填し、半導体チップを樹脂で封止した後、支持フィルムを除去し、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
  6. 支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材の配線形成面に接着性樹脂層を形成し、突出した接続端子を有する半導体チップを、積層基材の配線と半導体チップの接続端子が接着樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
  7. 突出した接続端子を有する半導体チップの接続端子形成面に接着性樹脂層を形成し、支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材を、半導体チップの接続端子と積層基材の配線が接着性樹脂層を介して接するように重ね、加圧または加熱・加圧することによって半導体チップの接続端子と配線とを電気的に接続し、半導体チップを樹脂で封止し、支持フィルムを除去した後、金属箔の不要な箇所をエッチング除去する半導体装置の製造方法であって、エッチング条件の異なる金属の組合せとしては、銅とアルミ、銅とニッケル、銅とスズのいずれかである半導体装置の製造方法。
  8. 請求項５〜７のいずれかに記載の半導体の製造方法で、半導体チップと支持フィルムにエッチング条件の異なる金属で配線を形成した金属箔を貼り合わせた積層基材を電気的に接続する際に加圧または加熱・加圧とともに半導体チップの面方向に超音波振動を加えることを特徴とする半導体装置の製造方法。
JP2007129775A 2007-05-15 2007-05-15 半導体装置の製造方法 Ceased JP2007251197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007129775A JP2007251197A (ja) 2007-05-15 2007-05-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007129775A JP2007251197A (ja) 2007-05-15 2007-05-15 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002156278A Division JP4627957B2 (ja) 2002-05-29 2002-05-29 半導体装置の製造方法及び積層型半導体装置

Publications (1)

Publication Number Publication Date
JP2007251197A true JP2007251197A (ja) 2007-09-27

Family

ID=38595079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007129775A Ceased JP2007251197A (ja) 2007-05-15 2007-05-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007251197A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077230A (ja) * 2009-09-30 2011-04-14 Seiko Instruments Inc 電子回路部品および電子機器
JP2016171079A (ja) * 2010-06-15 2016-09-23 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 電気的接続装置
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
JP7490481B2 (ja) 2019-09-02 2024-05-27 キヤノン株式会社 センサパッケージの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342794A (ja) * 1993-06-01 1994-12-13 Mitsubishi Electric Corp 樹脂封止型半導体パッケージおよびその製造方法
JPH08293510A (ja) * 1995-04-24 1996-11-05 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法
JP2000323603A (ja) * 1999-05-07 2000-11-24 Nec Corp 半導体回路装置及びその製造方法
WO2002001634A2 (de) * 2000-06-27 2002-01-03 Infineon Technologies Ag Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile
JP2002134653A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06342794A (ja) * 1993-06-01 1994-12-13 Mitsubishi Electric Corp 樹脂封止型半導体パッケージおよびその製造方法
JPH08293510A (ja) * 1995-04-24 1996-11-05 Hitachi Chem Co Ltd 半導体パッケ−ジの製造法
JP2000323603A (ja) * 1999-05-07 2000-11-24 Nec Corp 半導体回路装置及びその製造方法
WO2002001634A2 (de) * 2000-06-27 2002-01-03 Infineon Technologies Ag Systemträger für halbleiterchips und elektronische bauteile sowie herstellungsverfahren für einen systemträger und für elektronische bauteile
JP2002134653A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077230A (ja) * 2009-09-30 2011-04-14 Seiko Instruments Inc 電子回路部品および電子機器
JP2016171079A (ja) * 2010-06-15 2016-09-23 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ 電気的接続装置
JP2016535462A (ja) * 2014-09-26 2016-11-10 インテル コーポレイション ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US9972601B2 (en) 2014-09-26 2018-05-15 Intel Corporation Integrated circuit package having wirebonded multi-die stack
US10249598B2 (en) 2014-09-26 2019-04-02 Intel Corporation Integrated circuit package having wirebonded multi-die stack
JP7490481B2 (ja) 2019-09-02 2024-05-27 キヤノン株式会社 センサパッケージの製造方法

Similar Documents

Publication Publication Date Title
JP5208205B2 (ja) フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
US9190381B2 (en) Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same
JP5544766B2 (ja) 半導体加工用接着フィルム積層体
US8138018B2 (en) Manufacturing method of semiconductor device having underfill resin formed without void between semiconductor chip and wiring board
JP4627957B2 (ja) 半導体装置の製造方法及び積層型半導体装置
JP2017152602A (ja) 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置
JP5902114B2 (ja) 半導体装置及びその製造方法
EP1906445A2 (en) Manufacturing method of semiconductor device
JP5556864B2 (ja) 半導体装置の製造方法
JP2014017505A (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
WO2005036633A1 (ja) 電子部材の製造方法、及び、接着材付ｉｃチップ
JP2007251197A (ja) 半導体装置の製造方法
US20100159644A1 (en) Low-cost flip-chip interconnect with an integrated wafer-applied photo-sensitive adhesive and metal-loaded epoxy paste system
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
JP2007294575A (ja) 半導体装置の製造方法
JP3867565B2 (ja) 基板の接続方法および半導体パッケージの製造方法
JP6447073B2 (ja) 配線基板及びラミネート装置
JP5375351B2 (ja) 半導体回路部材の製造方法
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP6343980B2 (ja) 半導体デバイスの製造方法
JP2016143671A (ja) 半導体装置の製造方法及び半導体装置
JP2006324700A (ja) 基板の接続方法および半導体パッケージの製造方法
JP2009260213A (ja) 半導体装置の製造方法
JP2009260229A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
JP2016082018A (ja) 半導体装置の製造方法、半導体素子積層体付ウェハ、半導体素子積層体及び半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110329