JP4397947B2 - フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置 - Google Patents

フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置 Download PDF

Info

Publication number
JP4397947B2
JP4397947B2 JP2007510367A JP2007510367A JP4397947B2 JP 4397947 B2 JP4397947 B2 JP 4397947B2 JP 2007510367 A JP2007510367 A JP 2007510367A JP 2007510367 A JP2007510367 A JP 2007510367A JP 4397947 B2 JP4397947 B2 JP 4397947B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor chip
porous sheet
solder
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007510367A
Other languages
English (en)
Other versions
JPWO2006103918A1 (ja
Inventor
誠一 中谷
孝史 北江
嘉久 山下
貴志 一柳
靖治 辛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2006103918A1 publication Critical patent/JPWO2006103918A1/ja
Application granted granted Critical
Publication of JP4397947B2 publication Critical patent/JP4397947B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the layer connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H01L2224/83888—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid with special adaptation of the surface of the body to be connected, e.g. surface shape specially adapted for the self-assembly process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9201—Forming connectors during the connecting process, e.g. in-situ formation of bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【技術分野】
【０００１】
本発明は、半導体チップを回路基板に搭載するフリップチップ実装方法に関し、特に、狭ピッチ化された半導体チップにも対応可能な、生産性が高く、かつ接続の信頼性に優れたフリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置に関する。
【背景技術】
【０００２】
近年、電子機器に使用される半導体集積回路（以下、「半導体」と記す）チップの高密度、高集積化に伴い、半導体チップの電極端子の多ピン、狭ピッチ化が急速に進んでいる。これら半導体チップの回路基板への実装には、配線遅延を少なくするために、フリップチップ実装が広く用いられている。
【０００３】
また、フリップチップ実装においては、半導体チップの電極端子上にはんだバンプを形成し、そのはんだバンプと回路基板上に形成された接続端子とが一括に接合することが一般である。
【０００４】
しかし、電極端子数が５０００を超えるような次世代半導体チップを回路基板に実装するためには、１００μｍ以下の狭ピッチに対応したはんだバンプを形成する必要があり、現在のはんだバンプ形成技術では、それに対応することが難しい。
【０００５】
また、電極端子数に応じた多数のはんだバンプを形成する必要があるので、低コスト化をはかるためには、チップ当たりの搭載タクトの短縮による高い生産性も要求される。
【０００６】
同様に、半導体チップは、電極端子の増大に対応するために、電極端子がペリフェラル配置からエリア配置に変化している。
【０００７】
また、高密度化、高集積化の要求から、半導体プロセスが９０ｎｍから６５ｎｍ、４５ｎｍへと進展していくことが予想される。その結果、配線の微細化がさらに進むため、エリア配置の電極端子上のはんだバンプの形成や半導体チップのフリップチップ実装そのものが困難となっている。
【０００８】
そのため、今後の半導体プロセスの進展による薄型・高密度化に適用できるフリップチップ実装方法が要望されている。
【０００９】
従来、はんだバンプの形成技術としては、メッキ法やスクリ−ン印刷法などが開発されている。しかし、メッキ法は、狭ピッチには適するものの、工程が複雑になるなど生産性に問題がある。また、スクリーン印刷法は、生産性には優れているが、マスクを用いる点で、狭ピッチ化には適していない。
【００１０】
このような状況の中、最近では、半導体チップや回路基板の電極端子の上に、はんだバンプを選択的に形成する技術がいくつか開発されている。これらの技術は、微細なはんだバンプの形成に適しているだけでなく、はんだバンプを一括に形成できるため、生産性に優れ、次世代半導体チップの回路基板への実装に適応可能な技術として注目されている。
【００１１】
その一つに、ソルダーペースト法と呼ばれる技術がある。この技術は、はんだ粉とフラックスの混合物によるソルダーペーストを、表面に電極端子が形成された回路基板上にベタ塗りし、回路基板を加熱することによって、はんだ粉を溶融させ、濡れ性の高い電極端子上に選択的にはんだバンプを形成させるものである（例えば、特許文献１参照）。
【００１２】
また、スーパーソルダー法と呼ばれる技術がある。この技術は、有機酸鉛塩と金属錫を主要成分とするペースト状組成物（化学反応析出型はんだ）を、電極端子が形成された回路基板上にベタ塗りし、回路基板を加熱することによって、ＰｂとＳｎの置換反応を起こさせ、Ｐｂ／Ｓｎの合金を基板の電極端子上に選択的に析出させるものである（例えば、特許文献２参照）。
【００１３】
また、従来のフリップチップ実装では、はんだバンプが形成された回路基板に半導体チップを搭載した後、半導体チップを回路基板に固定するために、アンダーフィルと呼ばれる樹脂を半導体チップと回路基板の間に注入する工程を、さらに必要とする。それにより、工程数が増加や歩留まりの低下という課題もあった。
【００１４】
そこで、半導体チップと回路基板の対向する電極端子間の電気的接続と、半導体チップの回路基板への固定を同時に行う方法として、異方性導電材料を用いたフリップチップ実装技術が開発されている。これは、回路基板と半導体チップの間に、導電粒子を含有させた熱硬化性樹脂を供給し、半導体チップを加圧すると同時に、熱硬化性樹脂を加熱することによって、半導体チップと回路基板の電極端子間の電気的接続と、半導体チップの回路基板への固定を同時に実現する方法である（例えば、特許文献３参照）。
【００１５】
しかし、特許文献１に示すようなソルダーペースト法や特許文献２に示すようなスーパーソルダー法においては、単純にペースト状組成物を回路基板上に塗布により供給すると、局所的な厚みや濃度のバラツキが生じ、電極端子ごとにはんだ析出量が異なるため、均一な高さのはんだバンプが得られない。また、これらの方法は、表面に電極端子が形成された凹凸のある回路基板上に、ペースト状組成物を塗布により供給するので、凸部となる電極端子上には、十分なはんだ量が供給できず、フリップチップ実装において必要とされる所望のはんだバンプの高さを得ることが難しい。
【００１６】
また、特許文献３に示すようなフリップチップ実装方法においては、生産性や信頼性の面で以下に示すような解決すべき多くの課題があった。
【００１７】
それらは、第１に、導電粒子を介した機械的接触により電極端子間の電気的導通を得るため、安定した導通状態の実現が難しい。第２に、半導体チップと回路基板の電極端子間に存在する導電粒子の量によって間隔が一定しないため、電気的接合が不安定である。第３に、熱硬化性樹脂を硬化させる熱プロセスで、導電粒子が飛散し短絡による歩留まりの低下が起きる。第４に、半導体チップと回路基板の接合部が露出した構造となるため、湿度などの浸入が起き、回路基板の寿命や信頼性が低下するなどである。
【特許文献１】
特開２０００−９４１７９号公報
【特許文献２】
特開平１−１５７７９６号公報
【特許文献３】
特開２０００−３３２０５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明は、上記課題を解決するためになされたもので、電極端子数が５０００を超えるような次世代半導体チップを回路基板に実装することが可能な、生産性及び信頼性に優れたフリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置を提供する。
【課題を解決するための手段】
【００１９】
本発明のフリップチップ実装体は、複数の接続端子を有する回路基板と、前記接続端子と対向して配置された複数の電極端子を有する半導体チップと、前記半導体チップの前記電極端子の形成面の反対側に設けられ、前記半導体チップの外周辺で前記電極端子の形成面側に折り曲げられて、前記回路基板に当接された箱形状のポーラスシートとを含み、前記回路基板の前記接続端子と前記半導体チップの前記電極端子とがはんだ層で電気的に接続されるとともに、前記回路基板に前記半導体チップが樹脂で固定されていることを特徴とする。
【００２０】
本発明のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、前記半導体チップをポーラスシートに接着した後、ポーラスシートの周辺を前記半導体チップを覆う箱形状に変形させる工程と、はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又は前記半導体チップに塗布する工程と、前記回路基板に前記ポーラスシートを位置合わせして配置する工程と、前記はんだ樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を前記はんだ樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴とする。
【００２１】
本発明の別のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、ポーラスシートを前記半導体チップを覆う箱形状に変形させる工程と、前記半導体チップを前記ポーラスシートの箱形状の内側底部に接合する工程と、はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又は前記半導体チップに塗布する工程と、前記回路基板に前記ポーラスシートを位置合わせして配置する工程と、前記はんだ樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を前記はんだ樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴とする。
【００２２】
本発明のさらに別のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、ポーラスシートに前記半導体チップを接着する工程と、はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記基板又は前記半導体チップに塗布する工程と、前記回路基板に前記ポーラスシートを位置合わせして配置する工程と、前記ポーラスシートの周辺を前記半導体チップを覆う箱形状に変形させる工程と、前記はんだ樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を前記はんだ樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴とする。
【００２３】
本発明のさらに別のフリップチップ実装方法は、複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又は前記半導体チップに塗布する工程と、前記回路基板上に前記半導体チップを位置合わせして配置する工程と、前記半導体チップに接着剤を塗布し、前記半導体チップにポーラスシートを接着する工程と、前記ポーラスシートの周辺を前記半導体チップを覆う箱形状に変形させる工程と、前記はんだ樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を前記はんだ樹脂組成物中で流動させ、前記溶融はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴とする。
【００２４】
本発明のフリップチップ実装装置は、半導体チップを回路基板にフリップチップ実装するフリップチップ実装装置であって、前記半導体チップをポーラスシートに固定する固定手段と、前記ポーラスシートの周辺を前記半導体チップの外周に沿って変形させる変形手段と、はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又は前記半導体チップに塗布する塗布手段と、前記ポーラスシートを保持して前記回路基板に前記半導体チップを位置合わせする位置合わせ手段と、前記はんだ樹脂組成物中の前記はんだ粉を溶融させる加熱手段とを含むことを特徴とする。
【００２５】
本発明のフリップチップ実装体及びその実装方法によれば、半導体チップと回路基板との接続が確実な実装方法を可能とするとともに、湿度などに対する耐候性の向上により回路基板の長寿命化や信頼性に優れたフリップチップ実装体が実現できる。さらに、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高く生産効率も向上するという効果も発揮する。
【発明を実施するための最良の形態】
【００２６】
本発明の実装体は、回路基板の接続端子と半導体チップの電極端子とがはんだ層で電気的に接続されている。このはんだ層は、はんだ粒子が集合して半田接合体に形成されたものである。このはんだ層は、はんだ粒子と樹脂と対流添加剤を含むはんだ樹脂ペーストを加熱することにより、対流添加剤を沸騰させて樹脂に対流を発生させ、はんだ粒子を集合させ、接続端子と電極端子との間を連結させて形成する。すなわち、加熱により、ペースト中の対流添加剤は沸騰が起こり、この沸騰に随伴してはんだ粒子が集合する。このときはんだ粒子も溶融させておくとはんだ粒子が濡れ性の高い接続端子と電極端子に自己集合し、はんだ層に形成できる。半導体チップの電極端子の形成面の反対側には、半導体チップの外周辺で電極端子の形成面側に折り曲げられ、回路基板に当接された箱形状のポーラスシートを設ける。このポーラスシートは、回路基板の接続端子と半導体チップの電極端子との間をはんだ粒子を集合させてはんだ層を形成する際に、ガス化した対流添加剤を外部に逃がすため、および回路基板の接続端子と半導体チップの電極間のギャップや位置を保持するために使用する。
【００２７】
前記ポーラスシートは、半導体チップを覆い、その開口周辺に周端辺が突き出した鍔を有する箱形状であってもよい。
【００２８】
さらに、ポーラスシートは、表裏へ連絡する空孔を有してもよい。
【００２９】
さらに、ポーラスシートは、熱可塑樹脂、熱硬化樹脂、不織布、発泡金属からなる通気可能な材料であってもよい。
【００３０】
さらに、ポーラスシートの空孔は樹脂により閉止されていてもよい。
【００３１】
さらに、ポーラスシート周辺の回路基板と接する部分における前記ポーラスシートと前記回路基板の間は樹脂によって、接合又は封止されていてもよい。
【００３２】
これらの構成により、接続などの信頼性や機械的な強度に優れたフリップチップ実装体を実現できる。
【００３３】
本発明方法においては、ポーラスシートを変形させる工程が、加熱を伴う工程であってもよい。
【００３４】
さらに、ポーラスシートは、その周辺を変形させる工程において、半導体チップを覆って箱形状に加工され、箱形状のポーラスシートの開口周端辺が、回路基板に接することにより、半導体チップと回路基板とを所定の間隙で配置してもよい。
【００３５】
さらに、ポーラスシートは、半導体チップを覆い、その開口周辺に周端辺が突き出した鍔を有する箱形状に加工されてもよい。
【００３６】
これらの方法により、半導体チップの電極端子と回路基板の接続端子との間隙を最適な距離に保てるため、電極端子と接続端子間との均一な接合により、断線や高抵抗接合などが生じ難く、歩留まりを向上させることができる。
【００３７】
さらに、ポーラスシートは、表裏へ連絡する空孔を有してもよい。
【００３８】
さらに、ポーラスシートは、熱可塑樹脂、熱硬化樹脂、不織布、発泡金属からなる通気可能な材料であってもよい。
【００３９】
さらに、はんだ樹脂組成物中に含有する樹脂は回路基板の加熱によってポーラスシートに浸透し、ポーラスシートの空孔を閉止し、回路基板の加熱完了後に硬化することにより、通湿性が低減又は防止されてもよい。
【００４０】
さらに、はんだ樹脂組成物中に含有する樹脂によって、ポーラスシート周辺の回路基板と接する部分における前記ポーラスシートと前記回路基板の間が接合又は封止されてもよい。
【００４１】
これらの方法により、半導体チップの湿度や水分などによる劣化を低減することができ、信頼性や寿命を向上させることができる。また、半導体チップの接合を確実にできるため、耐振動性や耐衝撃性に優れた回路基板を実現できる。
【００４２】
さらに、回路基板の接続端子を囲うように電極が設けられていてもよい。
【００４３】
さらに、回路基板の接続端子を囲うように設けられた電極は、箱形状に加工されたポーラスシートの内側に位置するように形成され、回路基板の加熱工程により、擬似バンプが形成されてもよい。
【００４４】
さらに、加熱工程によって擬似バンプが形成される電極は、回路基板の半導体チップ間に塗布されたはんだ樹脂組成物中のはんだ粉の前記電極上の通過を防ぐとともに、樹脂の前記電極上の通過を可能とする作用を及ぼすように構成されてもよい。
【００４５】
これらの方法により、回路基板と半導体チップ間に塗布された樹脂組成物中のはんだ粉の飛散又は外部への流出が、擬似バンプが形成された電極により防止できる。そして、隣接する半導体チップとの飛散したはんだ粉による接触やショートなどを防ぐことにより、信頼性や歩留まりの向上がはかられる。
【００４６】
また、擬似バンプが形成される電極上にはんだ粉が自己成長するため、はんだ粉の電極上の通過が制限される、一方、樹脂の電極上の通過は可能である。そのため、樹脂組成物中の樹脂は、適量擬似バンプが形成される電極上から流れ出し、ポーラスシートの外周端と回路基板との間に浸み込んで流出が停止する。その結果、ポーラスシートと回路基板を浸み込んだ樹脂により確実に固着させることができる。
【００４７】
また、本発明のフリップチップ実装装置は、半導体チップを回路基板にフリップチップ実装するフリップチップ実装装置であって、半導体チップをポーラスシートに固定する固定手段と、ポーラスシートの周辺を半導体チップの外周に沿って変形させる変形手段と、はんだ粉と対流添加剤及び樹脂を主成分とする樹脂組成物を回路基板又は半導体チップに塗布する塗布手段と、ポーラスシートを保持して回路基板に半導体チップを位置合わせする位置合わせ手段と、樹脂組成物のはんだ粉を溶融させる加熱手段とを有する。この装置により、信頼性に優れ、低コストで生産性よくフリップチップ実装体を作製することができる。
【００４８】
なお、本発明において、主成分とは８０質量％以上、好ましくは９０質量％以上をいう。
【００４９】
前記において、はんだ粒子の融点は、１００℃以上３００℃以下の範囲であることが好ましい。
【００５０】
また、はんだ粒子の平均粒子径は、１〜５０μｍの範囲であることが好ましい。
【００５１】
また、はんだ樹脂ペーストを加熱する温度は、はんだの融点以上であることが好ましい。
【００５２】
はんだ樹脂ペーストは、樹脂と、はんだ粒子と、前記樹脂が加熱されたときに沸騰する対流添加剤とから構成され、樹脂としては、熱硬化性樹脂（例えば、エポキシ樹脂）を用い、はんだ粒子としてＰｂフリーはんだ粒子を用いている。対流添加剤としては、溶剤（例えば、有機溶剤）を用いることができ、一例を挙げると、イソプロピルアルコール（沸点８２．４℃）、酢酸ブチル（沸点１２５〜１２６℃）、ブチルカルビトール（ジエチレングリコールモノブチルエーテル、沸点２０１．９℃）、エチレングリコール（沸点１９７．６℃）等を用いることができる。対流添加剤の樹脂中での含有量に特に制限はないが、０．１〜２０重量％の割合で樹脂中に含有していることが好ましい。
【００５３】
また、対流添加剤の「対流」とは、運動の形態としての対流を意味し、樹脂中を沸騰した対流添加剤が運動することによって、樹脂中に分散するはんだ粒子に運動エネルギーを与え、はんだ粒子の移動を促進させる作用を与える運動であれば、どのような形態であっても構わない。なお、対流添加剤は、それ自体が沸騰して対流を発生させるものの他、樹脂の加熱により気体（Ｈ2Ｏ、ＣＯ2、Ｎ2等の気体）を発生する対流添加剤を用いることもでき、そのような例としては、結晶水を含む化合物、加熱により分解する化合物、又は発泡剤を挙げることができる。
【００５４】
はんだ粒子は任意のものを選択して使用できる。例えば次の表１に示すものを挙げることができる。一例として挙げた表１に示す材料は、単独でも使用できるし、適宜組み合わせて使用することもできる。なお、はんだ粒子の融点を、熱硬化性樹脂の硬化温度よりも低い材料を用いれば、樹脂を流動させ自己集合させた後、さらに、樹脂を加熱して硬化させ、電気接続と樹脂による封止とを行うことができる点で好ましい。
【００５５】
【表１】
Figure 0004397947
【００５６】
はんだ粒子の好ましい融点は１００〜３００℃であり、さらに好ましくは表１に示すように１３９〜２４０℃である。融点が１００℃未満では耐久性に問題が生ずる傾向になる。融点が３００℃を超えると、樹脂の選択が困難となる。
【００５７】
はんだ粒子の好ましい平均粒子径は１〜３０μｍの範囲であり、さらに好ましくは５〜２０μｍの範囲である。平均粒子径が１μｍ未満では、はんだ粒子の表面酸化で溶融が困難となり、また電気接続体を形成するのに時間がかかりすぎる傾向となる。平均粒子径が３０μｍを超えると、沈降により電気接続体を得るのが難しくなる。なお、平均粒子径は市販の粒度分布計で測定できる。例えば、堀場製作所レーザ回折粒度測定器（ＬＡ９２０）、島津製作所レーザ回折粒度測定器（ＳＡＬＤ２１００）などを用いて測定することができる。
【００５８】
次に樹脂について説明する。樹脂の代表的な例としては、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ジアリルフタレート樹脂、フラン樹脂、メラミン樹脂等の熱硬化性樹脂、ポリエステルエストラマ、フッ素樹脂、ポリイミド樹脂、ポリアミド樹脂、アラミド樹脂等の熱可塑性樹脂、又は光（紫外線）硬化樹脂等、あるいはそれらを組み合わせた材料を使用することができる。
【００５９】
はんだ粒子と樹脂の配合割合は、体積比ではんだ粒子：樹脂＝５０〜５：９５〜５０の範囲が好ましく、さらに好ましくははんだ粒子：樹脂＝４０〜１０：９０〜６０である。はんだ粒子と樹脂は、均一混合した後に使用するのが好ましい。例えば、はんだ粒子は２０体積％、エポキシ樹脂８０体積％とし、混錬器にて均一混合状態とし、これを使用する。なお、はんだ粒子が分散状態を保ったままペースト状にしてもよいしシート状に形成された樹脂を用いてもよい。
【００６０】
さらに本発明の好適例においては、はんだ粒子としては、例えば鉛フリーで融点２００〜２５０℃のはんだ合金粒子を使用できる。また、樹脂が熱硬化性樹脂の場合、はんだの融点よりも樹脂の硬化温度のほうが高いことが好ましい。このようにすると、電気的な接続体を形成したり、金属バンプを形成する工程中に樹脂を硬化でき、作業工程が短縮できる。
【００６１】
本発明のフリップチップ実装体及びその実装方法によれば、半導体チップと回路基板との接続が確実な実装方法を可能とするとともに、湿度などに対する耐候性の向上により回路基板の長寿命化や信頼性に優れたフリップチップ実装体が実現できる。さらに、電極端子と接続端子間の接合状態を均一にできるため、歩留まりが高く生産効率も向上するという効果も発揮する。
【００６２】
図１Ａ−Ｃは、本発明の一例基本工程のメカニズムを示す図である。まず、図１Ａに示すように、複数の接続端子１１が形成された回路基板１０上に、はんだ粉１２、対流添加剤１３及び樹脂１４を含有する樹脂組成物１５を供給する。
【００６３】
つぎに、図１Ｂに示すように、回路基板１０と半導体チップ２０間に供給された樹脂組成物１５を挟んで、回路基板１０と半導体チップ２０を当接させる。このとき、複数の電極端子２１を有する半導体チップ２０は、複数の接続端子１１を有する回路基板１０と対向させて配置させる。そして、この状態で、回路基板１０を加熱して、樹脂組成物１５を溶融させる。ここで、回路基板１０の加熱温度は、はんだ粉１２の融点よりも高い温度で行われる。溶融したはんだ粉１２は、溶解した樹脂組成物１５中で互いに結合し、図１Ｃに示すように、濡れ性の高い接続端子１１と電極端子２１間に自己集合することによって、はんだ接合体２２を形成する。
【００６４】
そして、樹脂１４を硬化させることにより、半導体チップ２０を回路基板１０に固定させる。
【００６５】
この方法の特徴は、はんだ粉１２を含有した樹脂組成物１５に、はんだ粉１２が溶融する温度で沸騰する対流添加剤１３をさらに含有させた点にある。すなわち、はんだ粉１２が溶融した温度において、樹脂組成物１５中に含有した対流添加剤１３が沸騰する。そして、沸騰した対流添加剤１３が樹脂組成物１５中を対流することによって、樹脂組成物１５中を浮遊している溶融したはんだ粉１２の移動が促進される。その結果、均一に成長した溶融はんだ粉が、濡れ性の高い回路基板１０の接続端子１１と半導体チップ２０の電極端子２１との間に自己集合することによって、接続端子１１と電極端子２１との間に、均一で微細なはんだ接合体２２が形成され、両端子間が電気的に接続される。
【００６６】
すなわち、上記方法は、はんだ粉を含有する樹脂組成物に対流添加剤をさらに含有させることによって、溶融したはんだ粉を強制的に移動させる手段を付加することを意図したものである。なお、対流添加剤は、加熱によって沸騰又は蒸発する溶剤でよく、工程終了後には、樹脂組成物中にほとんど残ることはない。
【００６７】
本発明は、これと同様の技術的視点に立ち、より確実で、信頼性の高い新規なフリップチップ実装方法を実現するものである。そして、本発明の実施により非常に歩留まりよくフリップチップ実装された回路基板を生産できるものである。
【００６８】
以下に、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図面は、理解を容易にするために任意に拡大して示している。
【００６９】
（実施の形態１）
図２は、本発明の実施の形態１におけるフリップチップ実装体の断面図である。図２において、本発明の実施の形態１におけるフリップチップ実装体２００は、回路基板２１３に形成された複数の接続端子２１１と対向して配置された複数の電極端子２０７を有する半導体チップ２０６とがはんだ層２１５により電気的に接続された構成を有する。そして、半導体チップ２０６の電極端子２０７の形成面の反対側に設けられたポーラスシート２０５が、半導体チップ２０６の外周辺で電極端子２０７の形成面側に箱形状２０９に折り曲げられ、半導体チップ２０６を覆うように形成され、箱形状２０９の端面が回路基板２１３に当接されている。さらに、回路基板２１３と箱形状のポーラスシート２０５で形成された空間内は、接続端子２１１と電極端子２０７とを電気的に接続するはんだ層２１５とともに、その周囲を覆う樹脂２１７により、半導体チップ２０６と回路基板２１３が固定され、フリップチップ実装体２００が構成される。
【００７０】
以下に、図３Ａ−Ｅを用いて、本発明の実施の形態１におけるフリップチップ実装体及びフリップチップ実装方法を説明する。
【００７１】
図３Ａ−Ｅは、本発明の実施の形態１におけるフリップチップ実装体及びフリップチップ実装方法を説明する概略工程断面図である。
【００７２】
まず、図３Ａに示すように、上金型２０１は、排気管２０４と小さな孔からなる吸気通路２０３を介して空気を排気して真空吸着を可能とする吸気管２０２が設けられている。そして、ポーラスシート２０５は、例えば溶剤には溶解しない熱硬化性樹脂又は熱可塑性樹脂からなり、表裏に気体が通過可能な空孔を有する材質のものである。例えば、ＰＥＴ（ポリエチレンテレフタレート）やＰＴＦＥ（ポリテトラフルオロエチレン）などの通気可能な微多孔質を有するものを用いることができる。なお、ポーラスシート２０５の材料としては、樹脂以外に、不織布、発泡金属などの通気可能な材料であればよい。
【００７３】
そして、ポーラスシート２０５には、下面に複数個の電極端子２０７を有する半導体チップ２０６が接着されている。
【００７４】
つぎに、図３Ｂに示すように、半導体チップ２０６が貼り付けられたポーラスシート２０５を、上金型２０１と下金型２０８との間に配置し、加圧することによりポーラスシート２０５の端部のみを、例えば半導体チップ２０６の周辺（外周）に沿って折り曲げ、箱形状２０９に変形させる。このとき、変形のために適当な温度（例えばＰＥＴの場合、１２０℃）に上金型２０１と下金型２０８を加熱すれば、ポーラスシート２０５の形状の変形がさらに容易にできるため好ましい。
【００７５】
つぎに、図３Ｃに示すように、下金型２０８を抜き取り、ポーラスシート２０５と半導体チップ２０６を吸引した状態で上金型２０１を実装する回路基板２１３の位置に移動させる。このとき、回路基板２１３の表面に形成された接続端子２１１と半導体チップ２０６の電極端子２０７とを、カメラなどの画像認識により位置合わせする。さらに、少なくとも回路基板２１３上で半導体チップ２０６が実装される位置には、はんだ粉、対流添加剤及び樹脂を含有した樹脂組成物２１２が、例えばディスペンサーなどの塗布手段により塗布される。また、回路基板２１３の接続端子２１１と短絡しない周囲には、例えばはんだ粉の飛散を防ぐ擬似バンプを形成する電極２１０が設けられている。そして、擬似バンプ形成用の電極２１０は、ポーラスシート２０５の箱形状２０９で囲まれる範囲内の回路基板２１３上に設けられている。
【００７６】
つぎに、図３Ｄに示すように、半導体チップ２０６と回路基板２１３を樹脂組成物２１２を挟んで接触させる。ここで、半導体チップ２０６の電極端子２０７と回路基板２１３の接続端子２１１とは、ポーラスシート２０５の箱形状２０９により所定の間隔で対向する。なお、所定の間隔は、少なくとも半導体チップの電極端子と回路基板の接続端子が接触しない程度で、溶融はんだ粉が浸入できる程度である。
【００７７】
そして、少なくとも回路基板２１３側から、例えば２２０℃〜２５０℃程度ではんだ粉が溶融する温度に、例えばヒータなどの加熱手段により加熱する。
【００７８】
この加熱によって、回路基板２１３上に塗布された樹脂組成物２１２中の対流添加剤（図示せず）は沸騰又は蒸発してガス化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガスが、箱形状２０９に折り曲げられたポーラスシート２０５の空孔を通過して排気管２０４から外部に出ていく過程で、樹脂組成物２１２中の溶融はんだ粉を対流により移動させる。
【００７９】
さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体チップ２０６の電極端子２０７と回路基板２１３の接続端子２１１との間に自己集合し、成長する。
【００８０】
具体的な一例を説明すると、はんだ樹脂ペーストは、ビスフェノールＦ型エポキシ樹脂（ジャパンエポキシレジン社製エピコート８０６、硬化剤含む）を８５体積部、粒径が１０〜２５μｍ（平均粒子径１７μｍ）のＳｎＡｇＣｕ粉１５体積部、対流添加剤としてイソプロピルアルコール３重量部を均一に混合したものを使用した。このはんだ樹脂ペーストをディスペンサーを用いて回路基板２１３と半導体チップ表面２０６との間に注入し、室温（２５℃）から２５０℃まで昇温し、３０秒間保持した。その後冷却し、断面を観察すると図３Ｅの状態が確認できた。ポーラスシートとしては厚さ約３０μｍのＰＴＦＥの多孔質膜を使用した。
【００８１】
すなわち、図３Ｅに示すように、電極端子２０７と接続端子２１１を電気的に接続するはんだ層２１５が形成され、上金型２０１を取り外すことによりフリップチップ実装体２５０が作製される。また、擬似バンプ形成用の電極２１０の上にも溶融はんだ粉は、自己集合して成長し、擬似バンプ２１４を形成する。この擬似バンプ２１４が形成されることによって、はんだ層２１５の形成に用いられなかった溶融はんだ粉は、擬似バンプ形成用の電極２１０上に捕捉されて、外部への流出が防止される。
【００８２】
なお、擬似バンプ形成用の電極２１０は、はんだ粉が飛散しない場合や飛散しても問題を発生しない場合には、必ずしも設ける必要はなく、電極２１０を設けない構成が図２に示すフリップチップ実装体２００となる。
【００８３】
一方、樹脂組成物２１２中の樹脂２１７は、擬似バンプ２１４の形成過程において、若干外部へはみ出すことが可能である。そのため、ガス化した対流添加剤が排気管２０４からほとんど抜け出た後、加熱によって一時的に粘性が低下した樹脂は、ポーラスシート２０５の空孔に毛管現象によって浸透し、空孔を埋める。これにより、ポーラスシート２０５内の空孔に浸透した樹脂２１７は、硬化後にはポーラスシート２０５の空孔を閉止し、外部からの湿度などの浸入を防止する。
【００８４】
また、硬化後の樹脂２１７は、半導体チップ２０６と回路基板２１３とを固定するとともに、擬似バンプ２１４からはみ出た樹脂２１７によって、箱形状２０９に折り曲げられたポーラスシート２０５の周辺端部と回路基板２１３とを接着し、固定させる。
【００８５】
本発明の実施の形態１によれば、回路基板の接続端子と半導体チップの電極端子との接続が、自己集合したはんだ層により確実に行うことができる。
【００８６】
また、回路基板と半導体チップとの間隔が、箱形状に変形されたポーラスシートにより、一定でかつ均一に保つことができる。
【００８７】
又はんだ粉の飛散が半導体チップを取り巻く擬似バンプ形成された電極によって抑えられるため、外部へのはんだ粉の飛散による影響がなくなる。その結果、コンタクトや半導体チップ間の短絡などが発生しにくいなど、品質に優れた回路基板を実現できる。
【００８８】
また、ポーラスシートは最終的に湿度などが通りにくい構造になるため、半導体チップの耐候性が向上し、信頼性の向上や長期間の使用を可能とできるなどの効果をも奏する。
【００８９】
（実施の形態２）
図４Ａ−Ｄは、本発明の実施の形態２におけるフリップチップ実装体とフリップチップ実装方法を説明する概略工程図である。なお、図４Ａ−Ｄにおいて、図３Ａ−Ｅと同じ構成要素については同じ符号を用い説明を省略する。
【００９０】
ここで、本発明の実施の形態２におけるフリップチップ実装体３００は、実施の形態１のフリップチップ実装体２５０とは、その実装方法が異なるものであり、他の構成は同じものである。
【００９１】
まず、図４Ａに示すように、予め回路基板２１３上の接続端子２１１と半導体チップ２０６の電極端子２０７とが対向して配置されている。そして、半導体チップ２０６と回路基板２１３との間には、ペースト状になったはんだ粉、対流添加剤及び樹脂を主成分とする樹脂組成物２１２が、例えばディスペンサーなどで塗布され、挟み込まれている。さらに、半導体チップ２０６上には、ポーラスシート２０５が半導体チップ２０６と位置合わせして接着されている。
【００９２】
つぎに、図４Ｂに示すように、上部から金型２０１を、半導体チップ２０６を引き込むように下降させる。この場合、金型２０１は、ポーラスシート２０５の変形を容易にするために、加熱することが好ましい。
【００９３】
つぎに、図４Ｃに示すように、ポーラスシート２０５を、金型２０１により、半導体チップ２０６の外周に沿って箱形状２０９に変形させる。なお、半導体チップ２０６の破損を生じないように、半導体チップ２０６の外周より、若干大きい周辺位置で変形させることが好ましい。
【００９４】
そして、ポーラスシート２０５と半導体チップ２０６は、吸気通路２０３を介して吸気管２０２による吸引作用によって、金型２０１の内部に引き込まれる。それにより、ポーラスシート２０５は、金型２０１の形状に変形する。そして、金型２０１が回路基板２１３の表面に当接することにより、半導体チップ２０６と回路基板２１３との間隔が一定に保たれている。なお、この間隔は、少なくとも半導体チップの電極端子と回路基板の接続端子が接触しない程度で、溶融はんだ粉が浸入できる程度である。
【００９５】
さらに、図４Ｃの状態で、金型２０１の加熱や、回路基板２１３の下面側からの、例えばヒータ（図示せず）などの加熱手段により、例えばはんだ粉が溶融し、対流添加剤が沸騰又は蒸発しガス２１６化する温度、例えば２２０℃〜２５０℃に加熱する。
【００９６】
この加熱によって、回路基板２１３上に塗布された樹脂組成物２１２中の対流添加剤（図示せず）は沸騰又は蒸発してガス２１６化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガス２１６が、箱形状２０９に折り曲げられたポーラスシート２０５の空孔を通過して排気管２０４から外部に出ていく過程で、樹脂組成物２１２中の溶融はんだ粉を対流により移動させる。
【００９７】
さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体チップ２０６の電極端子２０７と回路基板２１３の接続端子２１１との間に自己集合し、成長する。
【００９８】
これにより、図４Ｄに示すように、電極端子２０７と接続端子２１１を電気的に接続するはんだ層２１５が形成され、金型２０１を取り外すことにより、フリップチップ実装体３００が作製される。２１７は樹脂である。
【００９９】
また、擬似バンプ形成用の電極２１０の上にも溶融はんだ粉は、自己集合して成長し、擬似バンプ２１４を形成する。この擬似バンプ２１４が形成されることによって、はんだ層２１５の形成に用いられなかった溶融はんだ粉は、擬似バンプ形成用の電極２１０上に捕捉されて、外部への流出が防止される。
【０１００】
なお、擬似バンプ形成用の電極２１０は、はんだ粉が飛散しない場合や飛散しても問題を発生しない場合には、必ずしも設ける必要はない。
【０１０１】
以上述べたように、本発明の実施の形態２によれば、実施の形態１と同様の効果を有するとともに、下金型を必要としない点で、簡略化した設備で生産することができる。
【０１０２】
また、ポーラスシートが熱可塑性樹脂、熱硬化性樹脂や不織布などの場合、非常に低コストで生産性よくフリップチップ実装を行うことが可能になる。
【０１０３】
（実施の形態３）
図５Ａ−Ｄは、本発明の実施の形態３におけるフリップチップ実装体とフリップチップ実装方法を説明する概略工程図である。なお、図５Ａ−Ｄにおいて、図３Ａ−Ｅと同じ構成要素については同じ符号を用い説明を省略する。
【０１０４】
ここで、本発明の実施の形態３におけるフリップチップ実装体４００は、実施の形態１のフリップチップ実装体２５０とは、ポーラスシート２０５に鍔４０１を有する点とその実装方法が異なるものであり、他の構成は同じものである。
【０１０５】
まず、図５Ａに示すように、ポーラスシート２０５は、予め上金型２０１と下金型２０８によって鍔４０１を備えた箱形状に変形させられる。
【０１０６】
以下では、ポーラスシート２０５の箱形状の端部を折り曲げて鍔４０１を設けた例で説明するが、これに限定されるものではない。この場合、箱形状の変形には、半導体チップがポーラスシート２０５に接着されていないので、半導体チップの信頼性を考慮する必要がなく、加圧や加熱などの条件が制限されない。そのため、特に、ポーラスシート２０５が、発泡金属などの熱で変形し難い材料では、本発明の実施の形態３が効果的となる。さらに、発泡金属として、ニッケルや鉄などの磁性材を用いることにより、実装した半導体チップからのノイズの発生を阻止したり、外部からのノイズを防止するシールド効果を得ることもできる。
【０１０７】
つぎに、図５Ｂに示すように、下金型２０８を抜き取り、ポーラスシート２０５を吸引した状態で、上金型２０１を予め半導体チップ２０６の電極端子２０７と回路基板２１３の接続端子２１１とが対向して配置される位置に移動させる。そのとき、半導体チップ２０６と回路基板２１３との間には、スラリー状になったはんだ粉、対流添加剤及び樹脂を主成分とする樹脂組成物２１２が、例えばディスペンサーなどで塗布され、挟み込まれている。
【０１０８】
また、スラリー状の樹脂組成物２１２は、鍔４０１を有する箱形状のポーラスシート２０５が半導体チップ２０６を介して押さえ込まれた時に、若干外側に広がるように、やや過剰に供給されることが好ましい。その結果、図５Ｃに示すように、スラリー状の樹脂組成物２１２は、ポーラスシート２０５が半導体チップ２０６を介して押さえ込まれることにより、鍔４０１を有する箱形状のポーラスシート２０５の内部に充満する。また、このとき、半導体チップ２０６はポーラスシート２０５の空孔を介してポーラスシート２０５に吸引される。そのため、半導体チップ２０６と回路基板２１３とが鍔４０１を有するポーラスシート２０５の箱形状２０９によって、所定の間隔で対向することになる。なお、所定の間隔は、少なくとも半導体チップの電極端子と回路基板の接続端子が接触しない程度で、溶融はんだ粉が浸入できる程度である。
【０１０９】
つぎに、図５Ｃに示す状態で、上金型２０１の加熱や回路基板２１３の下面側から、例えばヒータ４０２などの加熱手段により、例えばはんだ粉が溶融し、対流添加剤が沸騰又は蒸発しガス２１６化する温度、例えば２２０℃〜２５０℃に加熱する。
【０１１０】
この加熱によって、回路基板２１３上に塗布された樹脂組成物２１２中の対流添加剤（図示せず）は沸騰又は蒸発してガス２１６化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガス２１６が、鍔４０１を有する箱形状に折り曲げられたポーラスシート２０５の空孔を通過して排気管２０４から外部に出ていく過程で、樹脂組成物２１２中の溶融はんだ粉を対流により移動させる。
【０１１１】
さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体チップ２０６の電極端子２０７と回路基板２１３の接続端子２１１との間に自己集合し、成長する。これにより、図５Ｄに示すように、電極端子２０７と接続端子２１１を電気的に接続するはんだ層２１５が形成され、上金型２０１を取り外すことによりフリップチップ実装されたフリップチップ実装体４００が作製される。２１７は樹脂である。
【０１１２】
また、溶融はんだ粉は、箱形状のポーラスシート２０５の鍔４０１で捕捉されて、外部へ飛散できない。
【０１１３】
さらに、ガス化した対流添加剤が排気管２０４からほとんど抜け出た後、加熱によって一時的に粘性が低下した樹脂は、ポーラスシート２０５の空孔に毛管現象によって浸透し、空孔を埋める。これにより、ポーラスシート２０５内の空孔に浸透した樹脂は、硬化後にはポーラスシート２０５の空孔を閉止し、外部からの湿度などの浸入を防止する。
【０１１４】
また、硬化後の樹脂組成物中の樹脂は、半導体チップ２０６と回路基板２１３とを固定するとともに、樹脂の一部は箱形状のポーラスシート２０５の鍔４０１の部分に入り込み、ポーラスシート２０５と回路基板２１３とを接着し、固定させる。つまり、樹脂が冷却され完全に硬化した後は、樹脂の働きによって、半導体チップ２０６と回路基板２１３、及び箱形状になったポーラスシート２０５が互いに完全に固定される。
【０１１５】
なお、図５では、半導体チップの外周とほぼ同じ形状の箱形状のポーラスシートに形成した場合を説明したが、これに限られない。例えば、実施の形態１と同様に、半導体チップの外形より大きい箱形状のポーラスシートであってもよい。
【０１１６】
また、回路基板とポーラスシートの箱形状の端面との接合強度が大きい場合には、特に鍔を形成する必要はない。
【０１１７】
本発明の実施の形態３によれば、はんだ粉の飛散を防止する擬似バンプ形成用の電極は用いていないが、箱形状のポーラスシートの周囲に形成した鍔によって、はんだ粉や樹脂の流れ出しが防止できる。また、鍔により回路基板との接合面積が、鍔のない場合と比べて広く取れるため、回路基板とポーラスシートの接合が強固になるとともに、変形などに対する信頼性がより高まる。
【０１１８】
（実施の形態４）
図６Ａ−Ｄは、本発明の実施の形態４におけるフリップチップ実装体とフリップチップ実装方法を説明する概略工程図である。なお、図６Ａ−Ｄにおいて、図３Ａ−Ｅと同じ構成要素については同じ符号を用い説明を省略する。
【０１１９】
ここで、本発明の実施の形態４におけるフリップチップ実装体５００は、実施の形態３のフリップチップ実装体４００とは、その実装方法が異なるものであり、他の構成は同じものである。
【０１２０】
また、本実施の形態４では、ポーラスシート２０５の変形させる工程は、実施の形態３の工程を示す図５Ａと同一であるため省略している。
【０１２１】
まず、図６Ａに示すように、予めポーラスシート２０５の内面に半導体チップ２０６がポーラスシート２０５の空孔を介して真空吸着されている。
【０１２２】
つぎに、図６Ｂに示すように、半導体チップ２０６の下面にペースト状のはんだ粉、対流添加剤及び樹脂を主成分とする樹脂組成物２１２が、例えばディスペンサーなどで塗布手段により塗布される。もちろん、樹脂組成物２１２の塗布が、回路基板２１３の上に行われていてもよい。その後、上金型２０１を回路基板２１３の接続端子２１１と半導体チップ２０６の電極端子２０７とを位置合わせしながら降下させる。
【０１２３】
つぎに、図６Ｃに示すように、ポーラスシート２０５内に半導体チップ２０６と回路基板２１３とが配置される。このとき、半導体チップ２０６の電極端子２０７と回路基板２１３の接続端子２１１とは、所定の間隔で対向するように位置合わせされる。なお、所定の間隔とは、少なくとも半導体チップの電極端子と回路基板の接続端子が接触しない程度で、溶融はんだ粉が浸入できる程度である。
【０１２４】
そして、上記の状態で、上金型２０１の加熱や回路基板２１３の下面側から、例えばヒータ４０２などの加熱手段により、例えばはんだ粉が溶融し、対流添加剤が沸騰又は蒸発しガス２１６化する温度、例えば２２０℃〜２５０℃に加熱する。
【０１２５】
この加熱によって、回路基板２１３上に塗布された樹脂組成物２１２中の対流添加剤（図示せず）は沸騰又は蒸発してガス２１６化するとともに、はんだ粉（図示せず）が溶融はんだ粉となる。そして、ガス２１６が、鍔４０１を有する箱形状に折り曲げられたポーラスシート２０５の空孔を通過して排気管２０４から外部に出ていく過程で、樹脂組成物２１２中の溶融はんだ粉を対流により移動させる。
【０１２６】
さらに、移動させられた溶融はんだ粉は、対向して配置された濡れ性がよい半導体チップ２０６の電極端子２０７と回路基板２１３の接続端子２１１との間に自己集合し、成長する。これにより、図６Ｄに示すように電極端子２０７と接続端子２１１を電気的に接続するはんだ層２１５が形成され、上金型２０１を取り外すことによりフリップチップ実装されたフリップチップ実装体５００が作製される。２１７は樹脂である。
【０１２７】
以上述べたように、本発明の実施の形態４によれば、各実施の形態と同等の効果を得られるとともに、実施の形態３と比較して、ポーラスシート２０５と半導体チップ２０６が一体になって搬送されるので、真空吸着時の空気の漏れ込みが少なく、安定した搬送が実現できるものである。
【０１２８】
以上、本発明を各実施の形態により説明してきたが、こうした記述は限定事項ではなく、種々の改変が可能である。例えば、はんだ粉と対流添加剤を含有する樹脂として、熱硬化性樹脂を例として説明したが、ポーラスシートが光に対して透過性のものであれば、例えばはんだ粉の溶融温度以上で流動性を有する光硬化性樹脂や、これらの併用型樹脂を用いても構わない。
【０１２９】
また、本発明の各実施の形態では、半導体チップは１つの場合を例に説明したが、実際は複数個を同時に回路基板上に配置して、各工程の作業を行うことが可能である。
【０１３０】
また、本発明の各実施の形態では、ポーラスシートの箱形状が直角に折り曲げられた形状で説明したが、これに限られない。例えば、テーパ形状であってもよい。これにより、対流添加剤の沸騰などで発生するガスが、ポーラスシートの空孔により抜け出す面積を拡大することができるため、硬化温度や時間などの調整が容易にできる。
【０１３１】
また、本発明の各実施の形態では、回路基板側からの加熱する場合を例に説明したが、ポーラスシート及び半導体チップを保持する金型側から加熱してもよく、さらに両方から加熱してもよい。
【０１３２】
また、本発明の各実施の形態において、樹脂組成物中の樹脂として、エポキシ樹脂、不飽和ポリエステル樹脂、ポリブタジエン樹脂、ポリイミド樹脂、ポリアミド樹脂、シアネート樹脂のいずれかを主材とする樹脂を用いることも可能である。
【０１３３】
さらに、本発明の各実施の形態において、対流添加剤として分解型の炭酸水素ナトリウム、メタホウ酸アンモニウム、水酸化アルミニウム、ドーソナイト、メタホウ酸バリウム、沸騰蒸発型としてブチルカルビトール、フラックス、イソブチルアルコール、キシレン、イソペンチルアルコール、酢酸ブチル、テトラクロルエチレン、メチルイソブチルケトン、エチルカルビトール、ブチルカルビトール、エチレングリコールなどの中沸点溶剤又は高沸点溶剤を用いることができる。
【産業上の利用可能性】
【０１３４】
本発明によれば、狭ピッチを進む次世代半導体チップのフリップチップ実装に適用可能であるとともに、生産性や信頼性に優れたフリップチップ実装が要望される分野において有用である。
【図面の簡単な説明】
【００２５】
【図１】図１Ａ−Ｃは本発明の一実施例におけるフリップチップ実装方法の基本工程メカニズムを示す断面図。
【図２】図２は本発明の実施の形態１におけるフリップチップ実装体の断面図。
【図３】図３Ａ−Ｅは本発明の実施の形態１におけるフリップチップ実装体とフリップチップ実装方法を示す工断面図。
【図４】図４Ａ−Ｄは本発明の実施の形態２におけるフリップチップ実装体とフリップチップ実装方法を説明する概略工程断面図。
【図５】図５Ａ−Ｄは本発明の実施の形態３におけるフリップチップ実装体とフリップチップ実装方法を説明する概略工程断面図。
【図６】図６Ａ−Ｄは本発明の実施の形態４におけるフリップチップ実装体とフリップチップ実装方法を説明する概略工程断面図。

Claims (21)

  1. 複数の接続端子を有する回路基板と、
    前記接続端子と対向して配置された複数の電極端子を有する半導体チップと、
    前記半導体チップの前記電極端子の形成面の反対側に設けられ、前記半導体チップの外周辺で前記電極端子の形成面側に折り曲げられて、前記回路基板に当接された箱形状のポーラスシートとを含み、
    前記回路基板の前記接続端子と前記半導体チップの前記電極端子とがはんだ層で電気的に接続されるとともに、前記回路基板に前記半導体チップが樹脂で固定されていることを特徴とするフリップチップ実装体。
  2. 前記ポーラスシートは、前記半導体チップを覆い、その開口周辺に周端辺が突き出した鍔を有する箱形状に加工されている請求項１に記載のフリップチップ実装体。
  3. 前記ポーラスシートは、表裏へ連絡する空孔を有する請求項１又は２に記載のフリップチップ実装体。
  4. 前記ポーラスシートは、熱可塑樹脂、熱硬化樹脂、不織布及び発泡金属から選ばれた通気可能な材料である請求項１〜３のいずれかに記載のフリップチップ実装体。
  5. 前記ポーラスシートの前記空孔は、前記樹脂により閉止されている請求項３に記載のフリップチップ実装体。
  6. 前記ポーラスシート周辺の前記回路基板と接する部分における前記ポーラスシートと前記回路基板の間が前記樹脂によって、接合又は封止されている請求項１〜５のいずれかに記載のフリップチップ実装体。
  7. 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、
    前記半導体チップをポーラスシートに接着した後、ポーラスシートの周辺を前記半導体チップを覆う箱形状に変形させる工程と、
    はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又は前
    記半導体チップに塗布する工程と、
    前記回路基板に前記ポーラスシートを位置合わせして配置する工程と、
    前記はんだ樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、
    前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を前記はんだ樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴とするフリップチップ実装方法。
  8. 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、
    ポーラスシートを前記半導体チップを覆う箱形状に変形させる工程と、
    前記半導体チップを前記ポーラスシートの箱形状の内側底部に接合する工程と、
    はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又は前記半導体チップに塗布する工程と、
    前記回路基板に前記ポーラスシートを位置合わせして配置する工程と、
    前記はんだ樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、
    前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を前記はんだ樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴とするフリップチップ実装方法。
  9. 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、
    ポーラスシートに前記半導体チップを接着する工程と、
    はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記基板又は前記半導体チップに塗布する工程と、
    前記回路基板に前記ポーラスシートを位置合わせして配置する工程と、
    前記ポーラスシートの周辺を前記半導体チップを覆う箱形状に変形させる工程と、
    前記はんだ樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、
    前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を前記はんだ樹脂組成物中で流動させ、前記はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴とするフリップチップ実装方法。
  10. 複数の接続端子を有する回路基板と対向させて、複数の電極端子を有する半導体チップを配置し、前記回路基板の接続端子と前記半導体チップの電極端子とを電気的に接続するフリップチップ実装方法であって、
    はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又は前記半導体チップに塗布する工程と、
    前記回路基板上に前記半導体チップを位置合わせして配置する工程と、
    前記半導体チップに接着剤を塗布し、前記半導体チップにポーラスシートを接着する工程と、
    前記ポーラスシートの周辺を前記半導体チップを覆う箱形状に変形させる工程と、
    前記はんだ樹脂組成物を前記はんだ粉が溶融する温度に加熱し、前記対流添加剤の沸騰又は分解によりガスを発生させる工程と、
    前記ガスが対流し前記ポーラスシートを通過して飛散する前に、溶融した前記はんだ粉を前記はんだ樹脂組成物中で流動させ、前記溶融はんだ粉を自己集合及び成長させることにより前記接続端子と前記電極端子とを電気的に接続させる工程を含むことを特徴とするフリップチップ実装方法。
  11. 前記ポーラスシートを変形させる工程が、加熱を伴う工程である請求項７〜１０のいずれかに記載のフリップチップ実装方法。
  12. 前記箱形状の前記ポーラスシートの開口周端辺が前記回路基板に接することにより、前記半導体チップと前記回路基板とを所定の間隙で配置する請求項７〜１０のいずれかに記載のフリップチップ実装方法。
  13. 前記ポーラスシートが、前記半導体チップを覆い、その開口周辺に周端辺が突き出した鍔を有する箱形状に加工される請求項１２に記載のフリップチップ実装方法。
  14. 前記ポーラスシートは、表裏へ連絡する空孔を有する請求項７〜１３のいずれかに記載のフリップチップ実装方法。
  15. 前記ポーラスシートが、熱可塑樹脂、熱硬化樹脂、不織布、及び発泡金属から選ばれる少なくとも一つの通気可能な材料である請求項７〜１４のいずれかに記載のフリップチップ実装方法。
  16. 前記はんだ樹脂組成物中に含有する前記樹脂が前記回路基板の加熱によって前記ポーラスシートに浸透し、前記ポーラスシートの空孔を閉止し、前記回路基板の加熱完了後に硬化することにより、通湿性が低減又は防止される請求項７〜１１のいずれかに記載のフリップチップ実装方法。
  17. 前記はんだ樹脂組成物中に含有する前記樹脂によって、前記ポーラスシート周辺の前記回路基板と接する部分における前記ポーラスシートと前記回路基板の間が接合又は封止される請求項７〜１０、１６のいずれかに記載のフリップチップ実装方法。
  18. 前記回路基板の前記接続端子を囲うように電極が設けられている請求項７〜１０のいずれかに記載のフリップチップ実装方法。
  19. 前記回路基板の前記接続端子を囲うように設けられた前記電極は、箱形状に加工された前記ポーラスシートの内側に位置するように形成され、前記回路基板の加熱工程により、擬似バンプが形成される請求項１８に記載のフリップチップ実装方法。
  20. 前記加熱工程によって擬似バンプが形成される前記電極は、前記回路基板の前記半導体チップ間に塗布された前記はんだ樹脂組成物中の前記はんだ粉の前記電極上の通過を防ぐとともに、前記樹脂の前記電極上の通過を可能とする請求項１９記載のフリップチップ実装方法。
  21. 半導体チップを回路基板にフリップチップ実装するフリップチップ実装装置であって、
    前記半導体チップをポーラスシートに固定する固定手段と、
    前記ポーラスシートの周辺を前記半導体チップの外周に沿って変形させる変形手段と、
    はんだ粉と対流添加剤及び樹脂を主成分とするはんだ樹脂組成物を前記回路基板又は前記半導体チップに塗布する塗布手段と、
    前記ポーラスシートを保持して前記回路基板に前記半導体チップを位置合わせする位置合わせ手段と、
    前記はんだ樹脂組成物中の前記はんだ粉を溶融させる加熱手段とを含むことを特徴とするフリップチップ実装装置。
JP2007510367A 2005-03-28 2006-03-14 フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置 Expired - Fee Related JP4397947B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005090888 2005-03-28
JP2005090888 2005-03-28
PCT/JP2006/305004 WO2006103918A1 (ja) 2005-03-28 2006-03-14 フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置

Publications (2)

Publication Number Publication Date
JPWO2006103918A1 JPWO2006103918A1 (ja) 2008-09-04
JP4397947B2 true JP4397947B2 (ja) 2010-01-13

Family

ID=37053181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007510367A Expired - Fee Related JP4397947B2 (ja) 2005-03-28 2006-03-14 フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置

Country Status (4)

Country Link
US (2) US7732920B2 (ja)
JP (1) JP4397947B2 (ja)
CN (1) CN100536102C (ja)
WO (1) WO2006103918A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402718B2 (ja) * 2005-05-17 2010-01-20 パナソニック株式会社 フリップチップ実装方法
US7537961B2 (en) * 2006-03-17 2009-05-26 Panasonic Corporation Conductive resin composition, connection method between electrodes using the same, and electric connection method between electronic component and circuit substrate using the same
JP5002587B2 (ja) * 2006-03-28 2012-08-15 パナソニック株式会社 バンプ形成方法およびバンプ形成装置
JP5428131B2 (ja) * 2007-02-09 2014-02-26 富士通株式会社 観察装置及びボイドの観察方法
CN101960578B (zh) * 2008-04-18 2013-01-02 松下电器产业株式会社 倒装芯片安装方法和倒装芯片安装装置及其所使用的工具保护膜
JP5264585B2 (ja) * 2009-03-24 2013-08-14 パナソニック株式会社 電子部品接合方法および電子部品
KR101191686B1 (ko) * 2009-12-24 2012-10-16 스미또모 베이크라이트 가부시키가이샤 도전 접속 재료, 전자 부품의 제조 방법, 도전 접속 재료가 부착된 전자 부재 및 전자 부품
JP5664558B2 (ja) 2010-01-29 2015-02-04 住友ベークライト株式会社 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5625498B2 (ja) * 2010-05-28 2014-11-19 株式会社村田製作所 超音波センサ
US8381965B2 (en) 2010-07-22 2013-02-26 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compress bonding
US8651359B2 (en) * 2010-08-23 2014-02-18 International Business Machines Corporation Flip chip bonder head for forming a uniform fillet
US8104666B1 (en) * 2010-09-01 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal compressive bonding with separate die-attach and reflow processes
US8177862B2 (en) 2010-10-08 2012-05-15 Taiwan Semiconductor Manufacturing Co., Ltd Thermal compressive bond head
US9230896B2 (en) * 2012-06-05 2016-01-05 Stats Chippac, Ltd. Semiconductor device and method of reflow soldering for conductive column structure in flip chip package
JP2014065766A (ja) * 2012-09-24 2014-04-17 Dexerials Corp 異方性導電接着剤
US9245770B2 (en) * 2012-12-20 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of simultaneous molding and thermalcompression bonding
US9653411B1 (en) * 2015-12-18 2017-05-16 Intel Corporation Electronic package that includes fine powder coating
JP7108492B2 (ja) * 2018-08-06 2022-07-28 株式会社ディスコ 保護部材形成装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59129447A (ja) * 1983-01-14 1984-07-25 Nec Corp 樹脂製キヤツプを有する半導体装置
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
US5986885A (en) * 1997-04-08 1999-11-16 Integrated Device Technology, Inc. Semiconductor package with internal heatsink and assembly method
JPH1140704A (ja) 1997-07-15 1999-02-12 Hitachi Ltd 半導体装置
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
JP2000307033A (ja) 1999-04-22 2000-11-02 Fujitsu Ltd 半導体装置及びｉｃカード
US6341418B1 (en) * 1999-04-29 2002-01-29 International Business Machines Corporation Method for direct chip attach by solder bumps and an underfill layer
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
EP1990831A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US6566748B1 (en) * 2000-07-13 2003-05-20 Fujitsu Limited Flip-chip semiconductor device having an improved reliability
US7242088B2 (en) * 2000-12-29 2007-07-10 Intel Corporation IC package pressure release apparatus and method
JP4659262B2 (ja) 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
JP2003258413A (ja) 2002-03-06 2003-09-12 Nikkiso Co Ltd 回路素子の実装装置および実装方法
US6806557B2 (en) * 2002-09-30 2004-10-19 Motorola, Inc. Hermetically sealed microdevices having a single crystalline silicon getter for maintaining vacuum
US7524748B2 (en) 2003-02-05 2009-04-28 Senju Metal Industry Co., Ltd. Method of interconnecting terminals and method of mounting semiconductor devices
JP3769688B2 (ja) * 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
JP3698704B2 (ja) 2003-02-28 2005-09-21 株式会社加藤建設 地盤改良機械
US20050104164A1 (en) * 2003-11-14 2005-05-19 Lsi Logic Corporation EMI shielded integrated circuit packaging apparatus method and system
KR101175482B1 (ko) * 2005-04-06 2012-08-20 파나소닉 주식회사 플립 칩 실장 방법 및 범프 형성 방법
US7745264B2 (en) * 2007-09-04 2010-06-29 Advanced Micro Devices, Inc. Semiconductor chip with stratified underfill
US20090212420A1 (en) * 2008-02-22 2009-08-27 Harry Hedler integrated circuit device and method for fabricating same

Also Published As

Publication number Publication date
CN101151723A (zh) 2008-03-26
CN100536102C (zh) 2009-09-02
WO2006103918A1 (ja) 2006-10-05
US8071425B2 (en) 2011-12-06
US7732920B2 (en) 2010-06-08
US20090008800A1 (en) 2009-01-08
US20100203675A1 (en) 2010-08-12
JPWO2006103918A1 (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4397947B2 (ja) フリップチップ実装体とフリップチップ実装方法及びフリップチップ実装装置
JP4227659B2 (ja) フリップチップ実装方法及びバンプ形成方法
JP4402718B2 (ja) フリップチップ実装方法
JP4084834B2 (ja) フリップチップ実装方法およびバンプ形成方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
JP4402717B2 (ja) 導電性粒子を用いたフリップチップ実装方法およびバンプ形成方法
US7875496B2 (en) Flip chip mounting method, flip chip mounting apparatus and flip chip mounting body
JP5085932B2 (ja) 実装体及びその製造方法
JPWO2007099866A1 (ja) 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
JP5368299B2 (ja) 電子部品実装体及びハンダバンプ付き電子部品の製造方法
JP2004128056A (ja) 半導体装置及びその製造方法
US20110079896A1 (en) Semiconductor device and semiconductor device fabrication method
JP2016058526A (ja) 電子装置及び電子装置の製造方法
JPWO2009044695A1 (ja) 電子部品の実装方法等
JP4389197B2 (ja) 導電性ボールの搭載方法
JP5454090B2 (ja) 半導体装置の製造方法
JP2009278128A (ja) 導電性ボールの搭載装置
JP2008227359A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090901

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090901

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121030

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees