CN114566489A - 一种具有电磁屏蔽功能的扇出型封装结构及封装方法 - Google Patents
一种具有电磁屏蔽功能的扇出型封装结构及封装方法 Download PDFInfo
- Publication number
- CN114566489A CN114566489A CN202210452482.9A CN202210452482A CN114566489A CN 114566489 A CN114566489 A CN 114566489A CN 202210452482 A CN202210452482 A CN 202210452482A CN 114566489 A CN114566489 A CN 114566489A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- chip
- rewiring layer
- rewiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000010410 layer Substances 0.000 claims abstract description 242
- 239000002184 metal Substances 0.000 claims abstract description 135
- 230000017525 heat dissipation Effects 0.000 claims abstract description 25
- 238000002161 passivation Methods 0.000 claims abstract description 20
- 229910000679 solder Inorganic materials 0.000 claims abstract description 19
- 239000011241 protective layer Substances 0.000 claims abstract description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 238000000227 grinding Methods 0.000 claims description 6
- 239000005022 packaging material Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000010992 reflux Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000003466 welding Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种具有电磁屏蔽功能的扇出型封装结构，包括晶圆，晶圆上设有的腔体，晶圆及腔体表面上依次设有的金属屏蔽层、再钝化层、第一再布线层，第一再布线层上设有的金属凸块，芯片，芯片上设有的金属凸块，腔体、芯片、第一再布线层及其金属凸块等形成的塑封体，塑封体表面上依次设有的第二再布线层、PI保护层、UBM层、锡球，晶圆下表面设有的金属散热层。并提供了上述一种具有电磁屏蔽功能的扇出型封装结构的封装方法。该发明实现了一种封装效率高、电磁屏蔽效果好、结构稳定且易散热的扇出型封装结构及封装方法。
Description
技术领域
本发明涉及半导体扇出型封装技术领域，具体是一种具有电磁屏蔽功能的扇出型封装结构及封装方法。
背景技术
电子设备工作时，既不希望被外界电磁波干扰，又不希望自身辐射出电磁波干扰外界设备，所以就需要阻断电磁波的传播路径，这就是电磁屏蔽。电磁屏蔽一直是半导体封装结构在生产时需要注意的问题，特别是对电磁干扰较为敏感的集成电路芯片，例如射频芯片，这些芯片在工作前必须对其电磁屏蔽，否则芯片易受电磁干扰，难以进行正常工作。
在现有技术中，一般都是采用金属溅射的方式在塑封体上形成电磁屏蔽层以实现电磁屏蔽的目的。但此工艺存在如下几个问题：1.封装体的整体框架为塑封料，由于塑封料的强度偏低导致封装体制程强度不够；2.需采用专用的磁控溅射设备，工艺复杂且生产成本高、效率低；3.金属屏蔽层不接地影响屏蔽效果；4、侧面的金属屏蔽层厚度及均匀性难以保证；4.塑封体的散热性差。现有技术的封装结构参照图1。
发明内容
本发明针对现有技术存在的不足，提供一种封装效率高、电磁屏蔽效果好、结构稳定且易散热的扇出型封装结构及封装方法。
第一方面，本发明提供的一种具有电磁屏蔽功能的扇出型封装结构采用如下技术方案：
一种具有电磁屏蔽功能的扇出型封装结构，包括：
晶圆，作为封装结构的衬底，在晶圆的上表面设有阵列排布的腔体；
金属屏蔽层，覆盖在晶圆及腔体的表面，用于屏蔽电磁干扰。
再钝化层，覆盖在金属屏蔽层上。再钝化层上的适当位置开窗露出金属屏蔽层。
第一再布线层，位于再钝化层上；第一再布线层上设有若干金属凸块；
芯片，芯片表面具有若干金属凸块，金属凸块远离芯片的一端设有锡帽。芯片倒置在第一再布线层上，芯片与第一再布线层电气互联。
塑封体，塑封料将腔体、腔体内的芯片、第一再布线层及第一再布线层上的金属凸块塑封形成塑封体。
第一再布线层上金属凸块的上端面从塑封体上表面露出，且第一再布线层上所有金属凸块的上端面位于同一水平面。用于形成设置第二再布线层的平整表面，并保证第一再布线层上金属凸块与第二再布线层形成稳定的电连接。
第二再布线层，设置于塑封体表面上，第二再布线层与第一再布线层上的金属凸块电连接。
PI保护层，设置在第二再布线层上且设置有露出第二再布线层的开口，对第二再布线层进行保护；
UBM层，设置于PI保护层露出第二再布线层的开口处，作为互联的键合层；
锡球，设置于UBM层上且与UBM层电连接，以提供芯片电连接的接触点。锡球中至少有一个通过UBM层、第二再布线层、第一再布线层上的金属凸块、第一再布线层、芯片上的金属凸块等分别与芯片上的接地焊盘及金属屏蔽层电连接的接地锡球。
金属屏蔽层上的开窗露出的金属屏蔽层与第一再布线层电气互联。使得金属屏蔽层通过第一再布线层及芯片上的金属凸块与芯片的接地焊盘电气互联，金属屏蔽层通过第一再布线层、第一再布线层上的金属凸块、第二再布线层及UBM层与接地锡球电气互联。
作为本发明中一种具有电磁屏蔽功能的扇出型封装结构的一种改进，所述腔体的截面形状为倒梯形，以保证通过晶圆级封装形成厚度均匀且连续的金属屏蔽层及第一再布线层。
为了更好的散热效果，作为本发明中一种具有电磁屏蔽功能的扇出型封装结构的又一种改进，在晶圆的下表面设置一层金属散热层，作为封装体的散热层。同时作为金属的散热层也加强了封装体的电磁屏蔽效果。
第二方面，本发明提供的一种具有电磁屏蔽功能的扇出型封装结构的封装方法，采用如下的技术方案：
取一片晶圆，在晶圆上刻蚀出若干个阵列排布的腔体；
在晶圆及腔体的上表面加工上金属屏蔽层，用于电磁屏蔽。
在金属屏蔽层上加工上覆盖金属屏蔽层的再钝化层，用于保护及隔离金属屏蔽层。
在再钝化层上的适当位置开窗露出金属屏蔽层，用于接地焊盘与金属屏蔽层的电连接。
在再钝化层上加工上第一再布线层，第一再布线层用于塑封后的芯片与其他器件的电连接；再在第一再布线层上加工上若干金属凸块；
取若干芯片，在芯片表面加工出金属凸块，并在芯片上金属凸块的顶端上加工出锡帽；顶端即金属凸块远离芯片的一端。芯片上的金属凸块至少有一个是与芯片上接地焊盘连接的金属凸块。
将芯片背面向上置入腔体内的第一再布线层上，并将芯片通过芯片上的锡帽焊接在第一再布线层上。芯片上的锡帽与第一再布线层电连接。即，将芯片通过锡帽焊接在第一再布线层上。
使用塑封料将腔体、腔体内的芯片、第一再布线层及第一再布线层上的金属凸块进行塑封，形成塑封体。塑封时，塑封料完整覆盖第一再布线层及第一再布线层上的金属凸块。
对塑封体的表面进行研磨，使第一再布线层上金属凸块的上端面从塑封体中露出，并研磨至第一再布线层上所有金属凸块的上端面处于同一水平面。
在塑封体的表面上加工出第二再布线层；
在第二再布线层上依次加工形成PI保护层及UBM层；
于UBM层上通过植球工艺进行植球，经回流后成球型，形成锡球及接地锡球。
作为本发明一种具有电磁屏蔽功能的扇出型封装结构的封装方法的一种改进，对晶圆没有腔体的一面进行研磨减薄。用以提高晶圆的散热效率，减小芯片封装体积。
作为本发明一种具有电磁屏蔽功能的扇出型封装结构的封装方法的又一种改进，使用分步溅射法在晶圆的下表面溅射一层金属散热层，起散热作用。同时加强了封装体的电磁屏蔽效果。
本发明的有益效果
本发明针对现有技术存在的不足，提供了一种封装体高强度、低成本、低能耗、性能佳、散热好的具有电磁屏蔽功能的扇出型封装结构，并提供该封装结构的封装方法。具体的有益效果至少有：
1.采用晶圆级封装工艺制备金属屏蔽层，效率高且厚度均匀；
2.无需专用的磁控溅射设备，节省了加工成本；
3.金属屏蔽层接地稳定牢固，电磁屏蔽效果好；金属屏蔽层被封装在封装结构内部，电磁屏蔽稳定优异；
4.金属散热层的设置，增强了封装体的散热效果同时加强了封装体的电磁屏蔽效果；
5.晶圆为最终的封装体提供了足够的结构及强度支撑，解决了塑封体强度偏低导致最终的封装体强度不够的问题。
附图说明
以下结合附图1-3对本发明作进一步详细说明。
图1为背景技术中提及的现有技术封装结构；
图2为本发明一种具有电磁屏蔽功能的扇出型封装结构实施例的剖面图；
图3为本发明一种具有电磁屏蔽功能的扇出型封装结构实施例剖面图中A区域局部放大图。
图中，1-晶圆，2-塑封体，3-芯片，31-a金属凸块，32-锡帽，33-b金属凸块，4-金属屏蔽层，5-再钝化层，51-开窗，6-第一再布线层，61-c金属凸块，7-第二再布线层，8-PI保护层，9-UBM层，10-锡球，101-接地锡球，11-金属散热层。
具体实施方式
如图1所示，背景技术中现有技术的封装结构。
采用金属溅射的方式在塑封体2上直接形成电磁屏蔽层4。
如图2所示，为本发明提供的用于解决现有技术问题的一种具有电磁屏蔽功能的扇出型封装结构。
一种具有电磁屏蔽功能的扇出型封装结构，包括：晶圆1，塑封体2，芯片3，金属屏蔽层4，再钝化层5，第一再布线层6，第二再布线层7，PI保护层8，UBM层9，锡球10，金属散热层11。
晶圆1，通常采用硅晶圆，也可以采用其它可以替换的材料，主要用于作为封装结构的衬底，为最终的封装体提供足够的结构及强度支撑。
在晶圆1的上表面加工出阵列排布的腔体，腔体用于放置芯片。腔体的截面形状设计为倒梯形，以保证通过晶圆级封装形成厚度均匀且连续的金属屏蔽层4及第一再布线层6。
金属屏蔽层4覆盖在晶圆1及腔体的表面，用于屏蔽电磁干扰。
再钝化层5覆盖在金属屏蔽层4上,再钝化层上设有开窗51，开窗51露出金属屏蔽层4。
第一再布线层6位于再钝化层5上，第一再布线层6上设有若干c金属凸块61；c金属凸块61用于芯片封装后芯片与其他电气器件互联的接触点。
芯片3表面具有若干a金属凸块31，a金属凸块31远离芯片3的一端设有锡帽32。金属凸块中至少有一个是与芯片上接地焊盘连接的b金属凸块33。芯片3倒置在第一再布线层6上，芯片3通过a金属凸块31、b金属凸块33与第一再布线层6电气互联。
塑封体2由塑封料将腔体、腔体内的芯片3、第一再布线层6及第一再布线层上的c金属凸块61塑封而成。
第一再布线层6上c金属凸块61的上端面从塑封体2上表面露出，且第一再布线层6上所有c金属凸块61的上端面位于同一水平面。用于形成设置第二再布线层7的平整表面，并保证第第一再布线层6上c金属凸块61与第二再布线层7形成稳定的电连接。
第二再布线层7，设置于塑封体2表面上。第二再布线层7用于与第一再布线层上6的c金属凸块61及其它电气器件的电连接。
PI保护层8设置在第二再布线层7上且设置有露出第二再布线层7的开口，对第二再布线层7进行保护。
UBM层9，设置于PI保护层8露出第二再布线层7的开口处，作为互联的键合层。
锡球10，设置于UBM层9上且与UBM层9电连接，以提供芯片电连接的接触点。锡球中至少有一个接地锡球101，接地锡球101通过UBM层9、第二再布线层7、第一再布线层上的c金属凸块61、第一再布线层6、芯片3上的b金属凸块33等分别与芯片3上的接地焊盘及金属屏蔽层4电连接的接地锡球101。
金属屏蔽层4上的再钝化层的开窗51露出的金属屏蔽层4与第一再布线层6电气互联。使得金属屏蔽层4通过第一再布线层6及芯片3上的b金属凸块33与芯片3的接地焊盘电气互联，金属屏蔽层4通过第一再布线层6、第一再布线层上的c金属凸块61、第二再布线层7及UBM层9与接地锡球101电气互联。
金属散热层11，位于晶圆1的下表面，作为封装体的散热层。
本发明申请实施例还公开一种具有电磁屏蔽功能的扇出型封装结构的封装方法。
一种封装方法包括：
取一片晶圆1，在晶圆1上刻蚀出若干个阵列排布的截面为倒梯形腔体。
在晶圆1及腔体的上表面均匀加工上一层金属屏蔽层4，用于电磁屏蔽。
在金属屏蔽层4上加工一层覆盖金属屏蔽层4的再钝化层5，用于保护及隔离金属屏蔽层4。
在再钝化层5上是适当位置加工开窗51，开窗51露出金属屏蔽层4。开窗用于金属屏蔽层与其他电气器件的电连接。
在再钝化层5上加工上第一再布线层6，第一再布线层6用于塑封后的芯片与其他器件的电连接；再在第一再布线层6上加工上若干c金属凸块61。
取若干芯片3，在芯片3表面加工出a金属凸块31，并在芯片上a金属凸块31的顶端上加工出锡帽32。金属凸块的顶端即金属凸块远离芯片的一端，并至少有一个金属凸块是与芯片上接地焊盘电连接的b金属凸块33。
将芯片3背面向上置入腔体内的第一再布线层6上，并将芯片3通过芯片3上的锡帽32焊接在第一再布线层6上。芯片上的锡帽32与第一再布线层6电连接。即，将芯片3通过锡帽32焊接在第一再布线层6上。
使用塑封料将腔体、腔体内的芯片3、第一再布线层6及第一再布线层上的c金属凸块61进行塑封，形成塑封体2。塑封时，塑封料均匀完整地覆盖第一再布线层6及第一再布线层上的c金属凸块61。塑封的目的是为了给芯片提供扇出的空间。
对塑封体2的表面进行研磨，使第一再布线层6上c金属凸块61的上端面从塑封体中露出，并研磨至第一再布线层6上所有c金属凸块61的上端面处于同一水平面。研磨的目的是用于形成设置第二再布线层7的平整表面，并保证第一再布线层6上c金属凸块61与第二再布线层7形成稳定的电连接。
在塑封体2的表面上加工出第二再布线层7。第二再布线层7用于第一再布线层6、芯片3与外界及相互之间的电连接。
在第二再布线层7上依次加工形成PI保护层8及UBM层9。
于UBM层9上通过植球工艺进行植球，经回流后成球型，形成锡球10及锡球101。
对晶圆1的下表面进行研磨减薄，用以提高封装体的散热效率，减小芯片封装体积。
使用分步溅射法在晶圆的背面溅射一层金属散热层11，用于封装体的散热，提高封装体的散热能力，同时加强了封装体的电磁屏蔽效果。
以上公开的仅为本发明的具体实施例。但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。同时，在本发明中，“第一”“第二”“上”“下”等仅表示名称，不代表具体的次序、位置关系。在发明的实际应用中，一个零件可能执行权利要求中所引用的多个技术特征的功能。权利要求中的任何附图标记不应理解为对范围的限制。
Claims (7)
1.一种具有电磁屏蔽功能的扇出型封装结构，其特征在于，包括：
晶圆，作为封装结构的衬底，在晶圆的上表面设有阵列排布的腔体；
金属屏蔽层，位于晶圆及腔体表面；
再钝化层，位于金属屏蔽层上；在再钝化层设有露出金属屏蔽层的开窗；
第一再布线层，位于再钝化层上，第一再布线层上设有金属凸块；
芯片，芯片表面具有若干金属凸块，金属凸块远离芯片的一端设有锡帽；芯片倒置在第一再布线层上，芯片与第一再布线层电气互联；
塑封体，塑封料将腔体、腔体内的芯片、第一再布线层及第一再布线层上的金属凸块塑封形成塑封体；
第一再布线层上金属凸块的上端面从塑封体上表面露出，且第一再布线层上所有金属凸块的上端面位于同一水平面；
第二再布线层，设置于塑封体表面上，第二再布线层与第一再布线层上的金属凸块电连接；
PI保护层，设置在第二再布线层上且设置有露出第二再布线层的开口，对第二再布线层进行保护；
UBM层，设置于PI保护层露出第二再布线层的开口处，作为互联的键合层；
锡球，设置于UBM层上且与UBM层电连接，以提供芯片电连接的接触点。
2.根据权利要求1所述的一种具有电磁屏蔽功能的扇出型封装结构，其特征在于：所述开窗露出的金属屏蔽层与第一再布线层电气互联；
使得金属屏蔽层通过第一再布线层及芯片上的金属凸块与芯片的接地焊盘电气互联，金属屏蔽层通过第一再布线层、第一再布线层上的金属凸块、第二
再布线层及UBM层与接地锡球电气互联。
3.根据权利要求1所述的一种具有电磁屏蔽功能的扇出型封装结构，其特征在于：所述腔体的截面为倒梯形，以保证通过晶圆级封装形成厚度均匀且连续的金属屏蔽层及第一再布线层。
4.根据权利要求1所述的一种具有电磁屏蔽功能的扇出型封装结构，其特征在于：还包括一层金属散热层，所述金属散热层设置于晶圆的下表面。
5.一种用于制备权利要求1至4任一权利要求所述的一种具有电磁屏蔽功能的扇出型封装结构的封装方法，其特征在于，包括以下步骤：
取一片晶圆，在晶圆上刻蚀出若干个阵列排布的腔体；
在晶圆及腔体的上表面加工上金属屏蔽层，再在金属屏蔽层上加工上覆盖金属屏蔽层的再钝化层；在再钝化层上开窗露出金属屏蔽层；
在再钝化层上加工上第一再布线层，第一再布线层用于塑封后的芯片与其他器件的电连接，再在第一再布线层上加工上若干金属凸块；
取芯片，在芯片表面加工出金属凸块，并在芯片上金属凸块的顶端上加工出锡帽；
将芯片背面向上置入腔体内的第一再布线层上，并将芯片通过芯片上的锡帽焊接在第一再布线层上；
使用塑封料将腔体、腔体内的芯片、第一再布线层及第一再布线层上的金属凸块进行塑封，形成塑封体；
对塑封体的表面进行研磨，使第一再布线层上金属凸块的上端面从塑封体中露出，并使得第一再布线层上所有金属凸块的上端面处于同一水平面；
在塑封体的表面上加工出第二再布线层；
在第二再布线层上依次加工形成PI保护层及UBM层；
于UBM层上通过植球工艺进行植球，经回流后成球型，形成锡球。
6.根据权利要求5所述的一种封装方法，其特征在于，还包括以下步骤：对晶圆的下表面进行研磨减薄。
7.根据权利要求5所述的一种封装方法，其特征在于，还包括以下步骤：使用分步溅射法在晶圆的背面溅射一层金属散热层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210452482.9A CN114566489A (zh) | 2022-04-27 | 2022-04-27 | 一种具有电磁屏蔽功能的扇出型封装结构及封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210452482.9A CN114566489A (zh) | 2022-04-27 | 2022-04-27 | 一种具有电磁屏蔽功能的扇出型封装结构及封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114566489A true CN114566489A (zh) | 2022-05-31 |
Family
ID=81721023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210452482.9A Pending CN114566489A (zh) | 2022-04-27 | 2022-04-27 | 一种具有电磁屏蔽功能的扇出型封装结构及封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114566489A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024114183A1 (zh) * | 2022-11-30 | 2024-06-06 | 深圳飞骧科技股份有限公司 | 异构封装基板和模组 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656244A (zh) * | 2009-07-10 | 2010-02-24 | 中国科学院上海微系统与信息技术研究所 | 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 |
| CN104037133A (zh) * | 2014-06-26 | 2014-09-10 | 江阴长电先进封装有限公司 | 一种圆片级芯片扇出封装方法及其封装结构 |
| CN105957845A (zh) * | 2016-07-11 | 2016-09-21 | 华天科技（昆山）电子有限公司 | 一种带有电磁屏蔽的芯片封装结构及其制作方法 |
| CN110634842A (zh) * | 2019-08-22 | 2019-12-31 | 上海先方半导体有限公司 | 一种具有电磁屏蔽功能的封装结构及制备方法 |
| CN111681996A (zh) * | 2020-06-22 | 2020-09-18 | 中国人民解放军战略支援部队信息工程大学 | 高安全的芯片封装结构及封装方法 |
| CN214378395U (zh) * | 2021-02-01 | 2021-10-08 | 杭州晶通科技有限公司 | 一种高频多芯片模组的扇出型封装 |
-
2022
- 2022-04-27 CN CN202210452482.9A patent/CN114566489A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101656244A (zh) * | 2009-07-10 | 2010-02-24 | 中国科学院上海微系统与信息技术研究所 | 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 |
| CN104037133A (zh) * | 2014-06-26 | 2014-09-10 | 江阴长电先进封装有限公司 | 一种圆片级芯片扇出封装方法及其封装结构 |
| CN105957845A (zh) * | 2016-07-11 | 2016-09-21 | 华天科技（昆山）电子有限公司 | 一种带有电磁屏蔽的芯片封装结构及其制作方法 |
| CN110634842A (zh) * | 2019-08-22 | 2019-12-31 | 上海先方半导体有限公司 | 一种具有电磁屏蔽功能的封装结构及制备方法 |
| CN111681996A (zh) * | 2020-06-22 | 2020-09-18 | 中国人民解放军战略支援部队信息工程大学 | 高安全的芯片封装结构及封装方法 |
| CN214378395U (zh) * | 2021-02-01 | 2021-10-08 | 杭州晶通科技有限公司 | 一种高频多芯片模组的扇出型封装 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024114183A1 (zh) * | 2022-11-30 | 2024-06-06 | 深圳飞骧科技股份有限公司 | 异构封装基板和模组 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10304790B2 (en) | Method of fabricating an integrated fan-out package | |
| US10276401B2 (en) | 3D shielding case and methods for forming the same | |
| US11742252B2 (en) | Shielded fan-out packaged semiconductor device and method of manufacturing | |
| KR100703090B1 (ko) | 후면 접지형 플립칩 반도체 패키지 | |
| US10714431B2 (en) | Semiconductor packages with electromagnetic interference shielding | |
| US20050082657A1 (en) | Compact semiconductor device capable of mounting a plurality of semiconductor chips with high density and method of manufacturing the same | |
| CN113380768B (zh) | 芯片封装结构及其制造方法 | |
| CN113782518B (zh) | 具有使emi屏蔽件接地的导电底部填充坝的半导体装置组件及其制造方法 | |
| CN112802823A (zh) | 一种emi屏蔽的晶圆级芯片封装结构及封装方法 | |
| JP2009530870A (ja) | 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法 | |
| CN114566489A (zh) | 一种具有电磁屏蔽功能的扇出型封装结构及封装方法 | |
| CN108695299B (zh) | 电子封装件及其承载结构与制法 | |
| CN219350203U (zh) | 一种三维射频模块系统封装结构 | |
| CN110890285A (zh) | 一种芯片包覆封装结构及其封装方法 | |
| TWI836254B (zh) | 使用帶尖端設計的預先形成的遮罩進行選擇性電磁干擾屏蔽 | |
| KR101887745B1 (ko) | 멀티 칩 모듈을 갖는 반도체 패키지 및 이의 제조 방법 | |
| CN115101511A (zh) | 一种封装器件及封装方法 | |
| CN114551364A (zh) | 一种多芯片扇出型封装结构及封装方法 | |
| KR20220068134A (ko) | 사전 형성된 마스크를 이용한 선택적 emi 차폐 | |
| CN217426731U (zh) | 一种半导体芯片封装结构 | |
| KR102635853B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| CN114937633B (zh) | 一种射频芯片系统级封装方法及射频芯片系统级封装结构 | |
| CN217719566U (zh) | 一种半导体封装 | |
| CN211088247U (zh) | 半导体芯片封装结构 | |
| CN118693054A (zh) | 一种具有电磁屏蔽功能的扇出型封装结构及封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220531 |
|
| RJ01 | Rejection of invention patent application after publication |