CN218730891U - 一种半导体三维封装结构 - Google Patents

Abstract

本实用新型提供一种半导体三维封装结构，包括：重布线结构；位于所述重布线结构一侧的第一芯片；位于所述重布线结构一侧且覆盖所述第一芯片的第一塑封层；贯穿所述第一塑封层且位于所述第一芯片侧部的导电桥结构，所述导电桥结构包括若干间隔的导电件，各所述导电件贯穿所述第一塑封层；位于所述第一塑封层和所述导电件背离所述重布线结构一侧的第二芯片，所述第二芯片的正面朝向所述第一塑封层且与所述导电件电连接。所述半导体三维封装结构的信号传输密度大。

Description

一种半导体三维封装结构

技术领域

本实用新型涉及半导体集成电路先进封装技术领域，具体涉及一种半导体三维封装结构。

背景技术

目前半导体芯片三维堆叠封装方法多采用重布线技术或者采用倒装芯片(Flipchip)与引线键合的混合模式，或者采用两种技术结合的封装方式来实现上下芯片的导电连通，然而这种方式形成的半导体三维封装结构中上下芯片之间的电流路径较长，如此半导体三维封装结构的传输信号密度较小，因此，现有技术中的半导体三维封装结构有待提高。

实用新型内容

因此，本实用新型要解决的技术问题在于克服现有技术中半导体三维封装结构传输信号密度较小的缺陷，从而提供一种半导体三维封装结构。

本实用新型提供一种半导体三维封装结构，包括：重布线结构；位于所述重布线结构一侧的第一芯片；位于所述重布线结构一侧且覆盖所述第一芯片的第一塑封层；贯穿所述第一塑封层且位于所述第一芯片侧部的导电桥结构，所述导电桥结构包括若干间隔的导电件，各所述导电件贯穿所述第一塑封层；位于所述第一塑封层和所述导电件背离所述重布线结构一侧的第二芯片，所述第二芯片的正面朝向所述第一塑封层且与所述导电件电连接。

可选的，所述导电件的直径为2微米－50微米；所述导电件的高度为50微米－400微米。

可选的，相邻导电件中心之间的距离为4微米－52微米。

可选的，所述第二芯片包括：第二芯片本体和位于所述第二芯片本体一侧表面的第二芯片焊盘；所述半导体三维封装结构还包括：位于所述第二芯片焊盘朝向所述第一塑封层的一侧的凸件；所述凸件与所述导电件连接。

可选的，还包括：介电膜层，位于所述第二芯片本体和所述第一塑封层之间且包围所述凸件的侧壁。

可选的，所述介电膜层的厚度为5微米－50微米；所述凸件的高度为5微米－50微米。

可选的，所述介电膜层包括有机介电材料膜层或者无机介电材料膜层。

可选的，所述导电桥结构还包括：包围所述导电件侧壁的绝缘层。

可选的，还包括：第二塑封层，覆盖所述第二芯片。

可选的，还包括：焊球，所述焊球位于所述重布线结构背向所述第一芯片的一侧表面且与所述重布线结构电连接。

本实用新型技术方案，具有如下优点：

本实用新型提供的半导体三维封装结构，所述导电桥结构贯穿所述第一塑封层且位于所述第一芯片侧部，所述第二芯片位于所述第一塑封层和所述导电件背离所述重布线结构一侧，所述第二芯片的正面朝向所述第一塑封层且与所述导电件电连接，所述第二芯片至所述重布线结构的电流路径较短，减小了所述第二芯片至所述重布线结构的电阻，因此提高了所述第二芯片至所述重布线结构的信号传输密度，因此，所述半导体三维封装结构的信号传输密度大。

进一步，所述半导体三维封装结构还包括：介电膜层，位于所述第二芯片本体和所述第一塑封层之间且包围所述凸件的侧壁。所述介电膜层增加了所述第二芯片本体和所述第一塑封层之间的粘合强度，提高了所述半导体三维封装结构的稳定性。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型提供的半导体三维封装结构的结构示意图；

图2为本实用新型提供的导电桥结构的俯视图；

图3至图7为本实用新型提供的半导体三维封装结构的制备过程的结构示意图。

具体实施方式

下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本实施例提供一种半导体三维封装结构，结合参考图1和图2，包括：

重布线结构1；

位于所述重布线结构1一侧的第一芯片2；

位于所述重布线结构1一侧且覆盖所述第一芯片2的第一塑封层3；

贯穿所述第一塑封层3且位于所述第一芯片2侧部的导电桥结构4，所述导电桥结构4包括若干间隔的导电件41，各所述导电件41贯穿所述第一塑封层3；

位于所述第一塑封层3和所述导电件41背离所述重布线结构1一侧的第二芯片5，所述第二芯片5的正面朝向所述第一塑封层3且与所述导电件41电连接。

本实施例提供的半导体三维封装结构，所述导电桥结构4贯穿所述第一塑封层3且位于所述第一芯片2侧部，所述第二芯片5位于所述第一塑封层3和所述导电件41背离所述重布线结构1一侧，所述第二芯片5的正面朝向所述第一塑封层3且与所述导电件41电连接，所述第二芯片5至所述重布线结构1的电流路径较短，减小了所述第二芯片5至所述重布线结构1的电阻，因此提高了所述第二芯片5至所述重布线结构1的电流密度，因此，所述半导体三维封装结构的信号传输密度大。

在一个实施例中，所述第一芯片的数量为多个，例如2个，所述导电桥结构4位于相邻的第一芯片之间。

在一个实施例中，参考图2，所述导电件41的直径为2微米－50微米，例如10微米、15微米、20微米、30微米或者45微米；若所述导电件41的直径小于2微米，则增加了制备导电件的工艺难度；若所述导电件41的直径大于50微米，则不利于减小所述半导体三维封装结构的体积。

所述导电件41的直径方向平行于所述第一芯片的焊盘面。

在一个实施例中，参考图2，所述导电件41的高度为50微米－400微米，例如100微米、150微米、250微米或者300微米；若所述导电件41的高度小于50微米，则加大了所述第一芯片本体与所述第一塑封层的制备难度；若所述导电件41的高度大于400微米，则所述第二芯片至所述重布线结构的路径的太长，因此提高所述第二芯片至所述重布线结构的信号传输密度的程度较小，进而提高所述半导体三维封装结构的信号传输密度的程度较小。

所述导电件41的高度方向垂直于所述第一芯片的焊盘面。

在一个实施例中，参考图2，相邻导电件41中心之间的距离为4微米－52微米，例如10微米；若相邻导电件41中心之间的距离小于4微米，增加了制备导电桥结构的工艺难度。

在一个实施例中，所述第二芯片5包括：第二芯片本体和位于所述第二芯片本体一侧表面的第二芯片焊盘。

在一个实施例中，所述重布线结构1包括金属布线层和介质层。其中，金属布线层的层数可以为多层，所述介质层的层数可以为多层，每一层金属布线层位于一层介质层中。

在一个实施例中，所述第一塑封层3的材料包括环氧树脂和添加剂，所述添加剂包括硬化剂、填充剂、阻燃剂等。

在一个实施例中，所述半导体三维封装结构还包括：位于所述第二芯片焊盘朝向所述第一塑封层3的一侧的凸件(未图示)；所述凸件与所述导电件41实现导电连接。

在一个实施例中，所述半导体三维封装结构还包括：介电膜层6，位于所述第二芯片本体和所述第一塑封层3之间且包围所述凸件的侧壁。所述介电膜层增加了所述第二芯片本体和所述第一塑封层之间的粘合强度，提高了第二芯片与第一芯片和凸件的导电互连可靠性，提高了所述半导体三维封装结构的稳定性。

在一个实施例中，所述介电膜层6的厚度为5微米－50微米，例如20微米、25微米或者30微米；若所述介电膜层6的厚度小于5微米，则所述第二芯片本体和所述第一塑封层之间的粘合强度不易于满足可靠性要求；若所述介电膜层6的厚度大于50微米，则所述介电膜层的厚度过大，不利于降低成本，造成半导体三维封装结构的制作成本增加，其次也不利于降低半导体三维封装结构整体的厚度。

在一个实施例中，所述凸件的高度为5微米－50微米，例如20微米、25微米或者30微米；若所述凸件的高度小于5微米，一方面，由于所述第二芯片与所述导电件的互连工艺要求第一塑封层表面极其平坦，这需要增加平坦化工艺来实现，另一方面，所述第二芯片与所述导电件两者之间互连也易于产生空洞等缺陷引起第二芯片与所述导电件两者之间的界面电阻增大；若所述凸件的高度大于50微米，则所述第二芯片至所述重布线结构的电路增长，信号传输速度减缓。

在一个实施例中，所述介电膜层6的厚度与所述凸件的高度相等。

在一个实施例中，所述凸件的材料包括金或者锡，所述凸件的形状包括球形或者柱形。

在一个实施例中，所述介电膜层6包括有机介电材料膜层或者无机介电材料膜层。

在一个实施例中，参考图2，所述导电桥结构还包括：包围所述导电件41侧壁的绝缘层42。

在一个实施例中，还包括：第二塑封层7，覆盖所述第二芯片5。

在一个实施例中，所述第二塑封层7的材料包括环氧树脂和添加剂，所述添加剂包括硬化剂、填充剂、阻燃剂等。

在一个实施例中，还包括：焊球8，所述焊球8位于所述重布线结构1背向所述第一芯片2的一侧表面且与所述重布线结构1电连接。

下面参考图3至图7详细介绍所述半导体三维封装结构的制备方法。

结合参考图3和图4，提供临时载板100；在所述临时载板100的一侧表面形成键合胶层101，在所述键合胶层101背向所述临时载板100的一侧表面倒装设置第一芯片2；在所述键合胶层101背向所述临时载板100的一侧表面设置导电桥结构4，所述导电桥结构4包括：若干间隔的导电件；所述导电桥结构和所述第一芯片位于所述临时载板的同侧。

在一个实施例中，对导电桥结构进行研磨处理使所述导电件暴露出来。

继续参考图3，在所述临时载板100的一侧形成覆盖所述第一芯片2和所述导电桥结构4侧壁的第一塑封层3，所述第一塑封层3暴露出所述导电桥结构4背离所述临时载板100的一端。

参考图5，提供第二芯片5，所述第二芯片5包括：第二芯片本体和位于第二芯片本体一侧表面的第二芯片焊盘。

继续参考图5，所述半导体三维封装结构的制备方法还包括：在所述第二芯片焊盘背离所述第二芯片本体的一侧表面设置凸件51。

参考图6，在所述第一塑封层3背离所述临时载板100的一侧表面形成介电膜层6；之后，在所述介电膜层6中在热压加工时其对应的所述凸件51处形成若干孔；所述孔暴露出所述导电件。

继续参考图6，在所述第一塑封层3背离所述临时载板100的一侧倒装第二芯片5，所述第二芯片5的正面朝向所述第一塑封层3且与所述导电件电连接；在所述第一塑封层3背离所述临时载板100的一侧倒装第二芯片5的过程中，将所述凸件51放置在所述孔中，所述凸件51与所述导电件连接。

在一个实施例中，将所述凸件51放置在所述孔中之后，还包括：对所述介电膜层6进行加热，使所述介电膜层6呈熔融或软化状态后，对所述第二芯片施加压力，使所述第二芯片本体和所述第一塑封层之间紧密接触，以加强所述第二芯片本体和所述第一塑封层之间的粘合强度，也有利于排出所述第二芯片本体和所述第一塑封层之间的气体，增加凸件与导电件的互连结合强度。

继续参考图6，所述半导体三维封装结构的制备方法还包括：形成覆盖所述第二芯片的第二塑封层7。

参考图7，形成覆盖所述第二芯片的第二塑封层7之后，去除所述临时载板100和键合胶层101，之后，在所述第一芯片2背离所述第二芯片5的一侧表面形成重布线结构1，所述重布线结构1与所述第一芯片2的正面连接，所述重布线结构1还与所述导电桥结构4连接。

在一个实施例中，所述重布线结构1包括金属布线层和介质层。其中，金属布线层的层数可以为多层，所述介质层的层数可以为多层，每一层金属布线层位于一层介质层中。

继续参考图7，所述半导体三维封装结构的制备方法还包括：在所述重布线结构1背向所述第一芯片2的一侧表面形成焊球8，所述焊球8与所述重布线结构1电连接。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (10)

1.一种半导体三维封装结构，其特征在于，包括：

重布线结构；

位于所述重布线结构一侧的第一芯片；

位于所述重布线结构一侧且覆盖所述第一芯片的第一塑封层；

贯穿所述第一塑封层且位于所述第一芯片侧部的导电桥结构，所述导电桥结构包括若干间隔的导电件，各所述导电件贯穿所述第一塑封层；

位于所述第一塑封层和所述导电件背离所述重布线结构一侧的第二芯片，所述第二芯片的正面朝向所述第一塑封层且与所述导电件电连接。

2.根据权利要求1所述的半导体三维封装结构，其特征在于，所述导电件的直径为2微米－50微米；所述导电件的高度为50微米－400微米。

3.根据权利要求1所述的半导体三维封装结构，其特征在于，相邻导电件中心之间的距离为4微米－52微米。

4.根据权利要求1所述的半导体三维封装结构，其特征在于，所述第二芯片包括：第二芯片本体和位于所述第二芯片本体一侧表面的第二芯片焊盘；

所述半导体三维封装结构还包括：位于所述第二芯片焊盘朝向所述第一塑封层的一侧的凸件；所述凸件与所述导电件连接。

5.根据权利要求4所述的半导体三维封装结构，其特征在于，还包括：介电膜层，位于所述第二芯片本体和所述第一塑封层之间且包围所述凸件的侧壁。

6.根据权利要求5所述的半导体三维封装结构，其特征在于，所述介电膜层的厚度为5微米－50微米；所述凸件的高度为5微米－50微米。

7.根据权利要求5所述的半导体三维封装结构，其特征在于，所述介电膜层包括有机介电材料膜层或者无机介电材料膜层。

8.根据权利要求4所述的半导体三维封装结构，其特征在于，所述导电桥结构还包括：包围所述导电件侧壁的绝缘层。

9.根据权利要求1所述的半导体三维封装结构，其特征在于，还包括：第二塑封层，覆盖所述第二芯片。

10.根据权利要求1所述的半导体三维封装结构，其特征在于，还包括：焊球，所述焊球位于所述重布线结构背向所述第一芯片的一侧表面且与所述重布线结构电连接。

Images