CN219163394U - 一种双芯片封装结构 - Google Patents
一种双芯片封装结构 Download PDFInfo
- Publication number
- CN219163394U CN219163394U CN202223547090.5U CN202223547090U CN219163394U CN 219163394 U CN219163394 U CN 219163394U CN 202223547090 U CN202223547090 U CN 202223547090U CN 219163394 U CN219163394 U CN 219163394U
- Authority
- CN
- China
- Prior art keywords
- metal wiring
- chip
- dielectric layer
- package structure
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种双芯片封装结构，包括塑封体，所述塑封体中开设有两个凹槽，两个凹槽之间的塑封体形成凸台，在所述两个凹槽中以及凸台表面设置有共背极金属布线层，每个凹槽中设置一个芯片，芯片的背面与所述共背极金属布线层连接，所述芯片的正面设有正面电极，所述塑封体上方设置有第二介质层，所述第二介质层中设有分别与所述正面电极以及凸台处共背极金属布线层连接的金属布线层。该封装结构从凸台上引出共背部电信号，背部电信号和两颗芯片正面的电极信号可通过一体化布线同时引出信号，极大改善寄生电阻的同时，降低了封装成本，实现封装薄型化。
Description
技术领域
本实用新型涉及半导体制造技术领域，尤其涉及一种双芯片封装结构。
背景技术
传统双芯片封装结构为平面结构，主要把芯片平行放在框架上，然后芯片与引脚打线，传统双芯片封装具有较大的寄生电阻且封装不能薄型。
现有的一些封装技术中，采用铜柱金属工艺封装两颗芯片，可以避免打线方式带来的一些缺陷，但是对于深宽比较大的铜柱工艺来说，工艺制成难度相对较大且成本也较高。
实用新型内容
本实用新型的目的在于克服现有技术中双芯片封装技术存在的问题，提供了一种双芯片封装结构。
本实用新型的目的是通过以下技术方案来实现的：
主要提供一种双芯片封装结构，包括塑封体，所述塑封体中开设有两个凹槽，两个凹槽之间的塑封体形成凸台，在所述两个凹槽中以及凸台表面设置有共背极金属布线层，每个凹槽中设置一个芯片，芯片的背面与所述共背极金属布线层连接，所述芯片的正面设有正面电极，所述塑封体上方设置有第二介质层，所述第二介质层中设有分别与所述正面电极以及凸台处共背极金属布线层连接的金属布线层。
作为一优选项，一种双芯片封装结构，所述凹槽中填充有第一介质层，所述第一介质层包覆在所述芯片上。
作为一优选项，一种双芯片封装结构，所述第一介质层的上端与所述共背极金属布线层的上端持平。
作为一优选项，一种双芯片封装结构，所述金属布线层上方连接有焊盘。
作为一优选项，一种双芯片封装结构，所述芯片焊接在所述共背极金属布线层上。
作为一优选项，一种双芯片封装结构，所述芯片粘贴在所述共背极金属布线层上。
作为一优选项，一种双芯片封装结构，所述第二介质层为绝缘介质层。
作为一优选项，一种双芯片封装结构，所述第一介质层为绝缘介质层。
作为一优选项，一种双芯片封装结构，两个凹槽对称分布在塑封体的两端。
作为一优选项，一种双芯片封装结构，所述凹槽为方型凹槽。
需要进一步说明的是，上述各选项对应的技术特征在不冲突的情况下可以相互组合或替换构成新的技术方案。
与现有技术相比，本实用新型有益效果是：
本实用新型通过在塑封体上蚀刻两个凹槽，在两个凹槽处布线共背极金属层，分别将两颗芯片的背极通过焊接或背面粘贴的方式连接到共背极金属层上，在两个凹槽的中间区域的凸台上引出共背部电信号，芯片的正面电极通过金属布线从正面引出电信号。共背部电信号和两颗芯片正面的电极信号可通过一体化布线同时引出信号，极大改善寄生电阻；同时规避了使用深宽比大的铜柱工艺，降低了铜柱工艺制成中的难度，降低了封装成本，工艺复杂程度降低，实现封装薄型化。
附图说明
图1为本实用新型实施例示出的一种双芯片封装结构的示意图。
图中：1、塑封体；2、共背极金属布线层；3、芯片；31、正面电极；4、第二介质层；5、第一介质层；41、金属布线层；6、焊盘。
具体实施方式
下面结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
在本实用新型的描述中，需要说明的是，属于“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方向或位置关系为基于附图所述的方向或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，属于“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，属于“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
在一示例性实施例中，提供一种双芯片封装结构，如图1所示，包括塑封体1，所述塑封体1中开设有两个凹槽，两个凹槽之间的塑封体1形成凸台，在所述两个凹槽中以及凸台表面设置有共背极金属布线层2，每个凹槽中设置一个芯片3，芯片3的背面与所述共背极金属布线层2连接，所述芯片3的正面设有正面电极31，所述塑封体1上方设置有第二介质层4，所述第二介质层4中设有分别与所述正面电极31以及凸台处共背极金属布线层2连接的金属布线层41。
具体地，通过在塑封体上蚀刻两个凹槽，在两个凹槽处布线共背极金属布线层2，分别将两颗芯片3底部的背极连接到共共背极金属布线层2上，在两个凹槽的中间区域的凸台上引出共背面电信号，芯片3的正面的正面电极31分别通过金属布线从正面引出电信号。常规封装采用打线，寄生电阻较大，共背部电信号和两颗芯片3正面的电极信号可通过一体化布线同时引出信号，极大改善寄生电阻的同时降低了封装成本，工艺复杂程度降低。
在一个示例中，一种双芯片封装结构，所述凹槽中填充有第一介质层5，所述第一介质层5包覆在所述芯片3上。
在一个示例中，一种双芯片封装结构，所述第一介质层5的上端与所述共背极金属布线层2的上端持平。
在一个示例中，一种双芯片封装结构，如图1所示，所述金属布线层41上方连接有焊盘6。
在一个示例中，一种双芯片封装结构，所述芯片3焊接在所述共背极金属布线层2上。
在一个示例中，一种双芯片封装结构，所述芯片3粘贴在所述共背极金属布线层2上。
在一个示例中，一种双芯片封装结构，所述第二介质层4为绝缘介质层。
在一个示例中，一种双芯片封装结构，所述第一介质层5为绝缘介质层。
在一个示例中，一种双芯片封装结构，两个凹槽对称分布在所述塑封体1的两端，保证封装的稳定性。
在一个示例中，一种双芯片封装结构，所述凹槽为方型凹槽或其他形状的槽，凹槽的具体结构可根据实际需求进行设计，在此不进行限定。
进一步地，以下给出该封装结构的设计工艺：
(1)、在载板上首先进行塑封，形成塑封体1；
(2)、分别对塑封体1的两端进行开孔，得到两个凹槽；
(3)、在两个凹槽中制作共背极金属布线层2，其中共背极金属布线层2覆盖在两个凹槽以及两个凹槽之间的凸台上；
(4)、采用焊接或粘贴方法在两个凹槽中的共背极金属布线层2上分别形成两颗共背极互连芯片3；
(5)、通过压膜工艺在两个凹槽中填充介质，形成第一介质层5，然后磨平，露出两颗芯片3的正面电极和凸台的共背极金属布线层2；
(6)、制作第二介质层4，并对两颗芯片3正面电极和凸台处共背极金属布线层2对应的第二介质层4进行开孔；
(7)、在开孔中进行金属布线后形成焊盘6，得到如图1所示的封装结构。
该工艺的共背极金属布线通过塑封体1的两个槽和一个凸台，实现槽里的两颗芯片3背面的背极互连，封装产品薄型化的同时，共背部电信号通过凸台处引出，与两颗芯片的正正面电极通过一体化金属布线从正面引出信号，最终形成双芯片的封装结构。该工艺一方面实现封装产品薄型化，另一方面双芯片的封装寄生电阻更小，同时采用的封装工艺规避了使用深宽比大的铜柱工艺，降低了铜柱工艺制成中的难度。其次，在两个开孔的中间区域的凸台上引出共背部电信号，共背部电信号和两颗芯片正面的电极信号可通过一体化布线同时引出信号，极大改善寄生电阻的同时，降低了封装成本。
以上具体实施方式是对本实用新型的详细说明，不能认定本实用新型的具体实施方式只局限于这些说明，对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演和替代，都应当视为属于本实用新型的保护范围。
Claims (10)
1.一种双芯片封装结构，包括塑封体(1)，其特征在于，所述塑封体(1)中开设有两个凹槽，两个凹槽之间的塑封体(1)形成凸台，在所述两个凹槽中以及凸台表面设置有共背极金属布线层(2)，每个凹槽中设置一个芯片(3)，芯片(3)的背面与所述共背极金属布线层(2)连接，所述芯片(3)的正面设有正面电极，所述塑封体(1)上方设置有第二介质层(4)，所述第二介质层(4)中设有分别与所述正面电极以及凸台处共背极金属布线层(2)连接的金属布线层(41)。
2.根据权利要求1所述的一种双芯片封装结构，其特征在于，所述凹槽中填充有第一介质层(5)，所述第一介质层(5)包覆在所述芯片(3)上。
3.根据权利要求2所述的一种双芯片封装结构，其特征在于，所述第一介质层(5)的上端与所述共背极金属布线层(2)的上端持平。
4.根据权利要求1所述的一种双芯片封装结构，其特征在于，所述金属布线层(41)上方连接有焊盘(6)。
5.根据权利要求1所述的一种双芯片封装结构，其特征在于，所述芯片(3)焊接在所述共背极金属布线层(2)上。
6.根据权利要求1所述的一种双芯片封装结构，其特征在于，所述芯片(3)粘贴在所述共背极金属布线层(2)上。
7.根据权利要求1所述的一种双芯片封装结构，其特征在于，所述第二介质层(4)为绝缘介质层。
8.根据权利要求2所述的一种双芯片封装结构，其特征在于，所述第一介质层(5)为绝缘介质层。
9.根据权利要求1所述的一种双芯片封装结构，其特征在于，两个凹槽对称分布在所述塑封体(1)的两端。
10.根据权利要求1所述的一种双芯片封装结构，其特征在于，所述凹槽为方型凹槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223547090.5U CN219163394U (zh) | 2022-12-27 | 2022-12-27 | 一种双芯片封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202223547090.5U CN219163394U (zh) | 2022-12-27 | 2022-12-27 | 一种双芯片封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219163394U true CN219163394U (zh) | 2023-06-09 |
Family
ID=86622093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202223547090.5U Active CN219163394U (zh) | 2022-12-27 | 2022-12-27 | 一种双芯片封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219163394U (zh) |
-
2022
- 2022-12-27 CN CN202223547090.5U patent/CN219163394U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102522383B (zh) | 一种中心布线双圈排列ic芯片堆叠封装件及其生产方法 | |
| CN106684065A (zh) | 一种集成式Mini整流桥新结构及其制作工艺 | |
| CN219163394U (zh) | 一种双芯片封装结构 | |
| CN113745171A (zh) | 一种设置有台阶腔体的芯片堆叠封装结构及其制作方法 | |
| CN102804363B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN116053239B (zh) | 一种多芯片组件的封装结构 | |
| CN104766834A (zh) | 一种ltcc基板堆叠的微波电路三维封装结构 | |
| CN116646329A (zh) | 一种基于堆叠方式的封装结构及封装方法 | |
| CN116031168A (zh) | 一种芯片封装结构及其制备方法 | |
| CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
| CN107527887A (zh) | 一种堆叠封装方法及结构 | |
| CN218730891U (zh) | 一种半导体三维封装结构 | |
| CN218975442U (zh) | 一种芯片双面互连封装结构 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN215069939U (zh) | 一种pop封装结构 | |
| CN213878074U (zh) | 一种引线键合工艺用基板 | |
| CN219677257U (zh) | 一种金属夹堆叠芯片封装结构 | |
| CN218274567U (zh) | 一种半导体芯片背部电极引出至正面的dfn封装结构 | |
| CN210092075U (zh) | 叠层集成电路 | |
| CN219937034U (zh) | 半导体封装件 | |
| CN204516742U (zh) | 一种ltcc基板堆叠的微波电路三维封装结构 | |
| CN218975446U (zh) | 一种叠层双芯片封装子结构及多芯片封装结构 | |
| CN218827213U (zh) | 一种封装led灯珠 | |
| CN219832657U (zh) | 一种叠层芯片的封装结构 | |
| CN210136865U (zh) | 一种晶圆级封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |