CN219677257U - 一种金属夹堆叠芯片封装结构 - Google Patents
一种金属夹堆叠芯片封装结构 Download PDFInfo
- Publication number
- CN219677257U CN219677257U CN202321189466.1U CN202321189466U CN219677257U CN 219677257 U CN219677257 U CN 219677257U CN 202321189466 U CN202321189466 U CN 202321189466U CN 219677257 U CN219677257 U CN 219677257U
- Authority
- CN
- China
- Prior art keywords
- chip
- pin
- metal clip
- frame body
- flat plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 56
- 239000002184 metal Substances 0.000 title claims abstract description 56
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000010949 copper Substances 0.000 claims description 7
- 238000005253 cladding Methods 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开一种金属夹堆叠芯片封装结构,包括框架本体和包覆在框架本体上的塑封体,框架本体具有基岛以及相对设置的第一引脚和第二引脚,基岛位于第一引脚和第二引脚之间,基岛的上表面设有第一芯片,第一芯片的上方设有一金属夹,金属夹包括平板部和设于平板部两端的第一连接部和第二连接部,平板部的两端分别延伸至第一引脚和第二引脚的上方,第一连接部与第一引脚电性连接,第二连接部与第二引脚电性连接,平板部的下表面与第一芯片的上表面电性连接,平板部的上表面堆叠有第二芯片,第二芯片的下表面与平板部非电性连接,本实用新型使金属夹与框架本体连接更稳定,防止金属夹旋转,避免金属夹上的芯片堆叠出现位置偏差,可靠性好。
Description
技术领域
本实用新型涉及芯片封装技术领域,具体涉及一种金属夹堆叠芯片封装结构。
背景技术
引线框架作为集成电路的芯片载体,是一种借助于键合材料实现芯片内部电路引出端与外引线的电气连接,引线框架主要包括有框架本体、基岛、芯片,芯片设置在基岛上。
随着电子产品越来越往多功能、微小型的方向发展,为了满足需求,芯片的个数越来越多,目前市面上出现了在引线框架上设置金属夹用于堆叠芯片方式,但现有的金属夹与框架本体连接不稳定,导致金属夹容易发生旋转,造成金属夹上的芯片堆叠出现位置偏差,可靠性差。
实用新型内容
本实用新型针对现有技术存在之缺失,提供一种金属夹堆叠芯片封装结构,其能使金属夹与框架本体连接更稳定,防止金属夹旋转,避免金属夹上的芯片堆叠出现位置偏差,可靠性好。
为实现上述目的,本实用新型采用如下之技术方案:
一种金属夹堆叠芯片封装结构,包括框架本体和包覆在框架本体上的塑封体,所述框架本体具有基岛以及相对设置的第一引脚和第二引脚,所述基岛位于第一引脚和第二引脚之间,所述基岛的上表面设有第一芯片,所述第一芯片的上方设有一金属夹,所述金属夹包括平板部和设于平板部两端的第一连接部和第二连接部,所述第一连接部与第一引脚电性连接,所述第二连接部与第二引脚电性连接,所述平板部的下表面与第一芯片的上表面电性连接,所述平板部的上表面堆叠有至少一个第二芯片,所述第二芯片的下表面与平板部非电性连接;通过设置由平板部、第一连接部和第二连接部构成的金属夹,第一连接部与框架本体的第一引脚连接,第二连接部与框架本体的第二引脚连接,金属夹与框架本体之间采用两个固定点连接,从而使金属夹与框架本体连接更稳定,防止金属夹旋转,避免金属夹上的芯片堆叠出现位置偏差,可靠性好。
作为一种优选方案,所述平板部的一端延伸至第一引脚的上方,所述平板部的另一端延伸至第二引脚的上方。
作为一种优选方案,所述第二芯片的上表面设有若干第一电极,所述框架本体还具有相对设置的第三引脚和第四引脚,所述第三引脚位于框架本体靠近第一引脚的一侧,所述第四引脚位于框架本体靠近第二引脚的一侧,所述第一芯片、第三引脚和第四引脚分别通过金属线与对应的第一电极电性连接。
作为一种优选方案,所述第二芯片倒装堆叠设置在平板部的上表面,所述第二芯片的上表面设有若干可与外部电路连接的第二电极,所述第二电极的上端露出塑封体的上表面。
作为一种优选方案,所述第二电极为铜柱。
作为一种优选方案,所述平板部、第一连接部和第二连接部一体连接。
作为一种优选方案,所述金属夹为铜夹。
作为一种优选方案,所述第一芯片为MOS芯片。
作为一种优选方案,所述第二芯片为IC芯片。
本实用新型与现有技术相比具有明显的优点和有益效果,具体而言,通过设置由平板部、第一连接部和第二连接部构成的金属夹,第一连接部与框架本体的第一引脚连接,第二连接部与框架本体的第二引脚连接,金属夹与框架本体之间采用两个固定点连接,从而使金属夹与框架本体连接更稳定,防止金属夹旋转,避免金属夹上的芯片堆叠出现位置偏差,可靠性好。
为更清楚地阐述本实用新型的结构特征、技术手段及其所达到的具体目的和功能,下面结合附图与具体实施例来对本实用新型作进一步详细说明:
附图说明
图1是本实用新型之实施例的第一实施例的俯视示意图;
图2是本实用新型之实施例的第一实施例的剖视图;
图3是本实用新型之实施例的第二实施例的俯视示意图;
图4是本实用新型之实施例的第二实施例的剖视图;
图5是本实用新型之实施例的第三实施例的剖视图。
附图标识说明:
10-框架本体 11-基岛 12-第一引脚
13-第二引脚 14-第一芯片 15-第二芯片
151-第一电极 152-第二电极 16-第三引脚
17-第四引脚 18-金属线 20-塑封体
30-金属夹 31-平板部 32-第一连接部
33-第二连接部
具体实施方式
在本实用新型的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述实用新型和简化描述,而不是指示或暗示所指的位置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以视具体情况理解上述术语在本实用新型中的具体含义。
如图1-5所示,本实用新型公开一种金属夹堆叠芯片封装结构,包括框架本体10和包覆在框架本体10上的塑封体20,所述框架本体10具有基岛11以及相对设置的第一引脚12和第二引脚13,所述基岛11位于第一引脚12和第二引脚13之间,所述基岛11的上表面设有第一芯片14,所述第一芯片14为MOS芯片。
所述第一芯片14的上方设有一金属夹30,所述金属夹30包括平板部31和设于平板部31两端的第一连接部32和第二连接部33,具体的,所述平板部31、第一连接部32和第二连接部33一体连接,所述金属夹30为铜夹,所述第一连接部32与第一引脚12电性连接,所述第二连接部33与第二引脚13电性连接,所述平板部31的下表面与第一芯片14的上表面电性连接,所述平板部31的上表面堆叠有至少一个第二芯片15,所述第二芯片15的下表面与平板部31非电性连接,所述第二芯片15为IC芯片。
所述平板部31的一端延伸至第一引脚12的上方,所述平板部31的另一端延伸至第二引脚13的上方;通过设置平板部31的两端分别延伸至第一引脚12和第二引脚13的上方,从而增加平板部31的长度,平板部31面积更大,可在平板部31的上表面并列堆叠更多的第二芯片15,使得整个引线框架在同等高度下集成度更高。
如图1-2所示,在第一实施例中,所述第二芯片15的上表面设有若干第一电极151,具体的,所述第一电极151为金属片,所述框架本体10还具有相对设置的第三引脚16和第四引脚17,所述第三引脚16位于框架本体10靠近第一引脚12的一侧,所述第四引脚17位于框架本体10靠近第二引脚13的一侧,所述第一芯片14、第三引脚16和第四引脚17分别通过金属线18与对应的第一电极151电性连接,所述金属线18为铜线或金线或铝线。
如图3-4所示,在第二实施例中,其与第一实施例的区别在于,所述第二芯片15倒装堆叠设置在平板部31的上表面,所述第二芯片15的上表面设有若干可与外部电路连接的第二电极152,所述第二电极152的上端露出塑封体20的上表面,具体的,所述第二电极152为铜柱;第二芯片15采用倒装堆叠设置,可以有效减小封装体积,进而减小引线框架的整体体积。
如图5所示,在第三实施例中,其与第一实施例和第二实施例的区别在于,所述平板部31的上表面并列堆叠有三个第二芯片15,可以理解的是,所述平板部31的上表面也可以并列堆叠三个以上的第二芯片15。
综上所述,本实用新型通过设置由平板部31、第一连接部32和第二连接部33构成的金属夹30,第一连接部32与框架本体10的第一引脚12连接,第二连接部33与框架本体10的第二引脚13连接,金属夹30与框架本体10之间采用两个固定点连接,从而使金属夹30与框架本体10连接更稳定,防止金属夹30旋转,避免金属夹30上的第二芯片15堆叠出现位置偏差,可靠性好。
以上所述,仅是本实用新型的较佳实施例而已,并不用以限制本实用新型,故凡是依据本实用新型的技术实际对以上实施例所作的任何修改、等同替换、改进等,均仍属于本实用新型技术方案的范围内。
Claims (9)
1.一种金属夹堆叠芯片封装结构,包括框架本体和包覆在框架本体上的塑封体,所述框架本体具有基岛以及相对设置的第一引脚和第二引脚,所述基岛位于第一引脚和第二引脚之间,所述基岛的上表面设有第一芯片,其特征在于:
所述第一芯片的上方设有一金属夹,所述金属夹包括平板部和设于平板部两端的第一连接部和第二连接部,所述第一连接部与第一引脚电性连接,所述第二连接部与第二引脚电性连接,所述平板部的下表面与第一芯片的上表面电性连接,所述平板部的上表面堆叠有至少一个第二芯片,所述第二芯片的下表面与平板部非电性连接。
2.根据权利要求1所述的金属夹堆叠芯片封装结构,其特征在于,所述平板部的一端延伸至第一引脚的上方,所述平板部的另一端延伸至第二引脚的上方。
3.根据权利要求1所述的金属夹堆叠芯片封装结构,其特征在于,所述第二芯片的上表面设有若干第一电极,所述框架本体还具有相对设置的第三引脚和第四引脚,所述第三引脚位于框架本体靠近第一引脚的一侧,所述第四引脚位于框架本体靠近第二引脚的一侧,所述第一芯片、第三引脚和第四引脚分别通过金属线与对应的第一电极电性连接。
4.根据权利要求1所述的金属夹堆叠芯片封装结构,其特征在于,所述第二芯片倒装堆叠设置在平板部的上表面,所述第二芯片的上表面设有若干可与外部电路连接的第二电极,所述第二电极的上端露出塑封体的上表面。
5.根据权利要求4所述的金属夹堆叠芯片封装结构,其特征在于,所述第二电极为铜柱。
6.根据权利要求1-5任一项所述的金属夹堆叠芯片封装结构,其特征在于,所述平板部、第一连接部和第二连接部一体连接。
7.根据权利要求1-5任一项所述的金属夹堆叠芯片封装结构,其特征在于,所述金属夹为铜夹。
8.根据权利要求1-5任一项所述的金属夹堆叠芯片封装结构,其特征在于,所述第一芯片为MOS芯片。
9.根据权利要求1-5任一项所述的金属夹堆叠芯片封装结构,其特征在于,所述第二芯片为IC芯片。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321189466.1U CN219677257U (zh) | 2023-05-16 | 2023-05-16 | 一种金属夹堆叠芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321189466.1U CN219677257U (zh) | 2023-05-16 | 2023-05-16 | 一种金属夹堆叠芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219677257U true CN219677257U (zh) | 2023-09-12 |
Family
ID=87926229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321189466.1U Active CN219677257U (zh) | 2023-05-16 | 2023-05-16 | 一种金属夹堆叠芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219677257U (zh) |
-
2023
- 2023-05-16 CN CN202321189466.1U patent/CN219677257U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN219677257U (zh) | 一种金属夹堆叠芯片封装结构 | |
CN116053239B (zh) | 一种多芯片组件的封装结构 | |
CN219286399U (zh) | 一种mcoc结构的qfn8x8-68l封装框架 | |
CN218414568U (zh) | 倒装芯片与底层芯片的堆叠结构 | |
CN216928575U (zh) | 一种氮化镓CaN MOSFET封装结构 | |
CN108232001A (zh) | 霍尔元件模块 | |
CN110648991B (zh) | 一种用于框架封装芯片的转接板键合结构及其加工方法 | |
CN221176218U (zh) | 三相全桥功率模块 | |
CN219180506U (zh) | 一种低寄生电感的dfn多线产品薄形封装 | |
CN211957629U (zh) | 微型桥堆半导体器件 | |
CN220233186U (zh) | 大功率50a插件桥 | |
CN107221519B (zh) | 一种系统级封装模块 | |
CN211295085U (zh) | 一种多芯片串联封装结构 | |
CN213635978U (zh) | 高可靠性的二极管器件 | |
CN211858643U (zh) | 半桥半导体封装结构 | |
CN213635959U (zh) | 并联结构的功率半导体器件 | |
CN211957632U (zh) | 整流桥堆器件 | |
CN211957635U (zh) | 高可靠性半导体器件 | |
CN211957628U (zh) | 贴片式芯片封装结构 | |
CN211957633U (zh) | 半导体整流器件 | |
CN211957630U (zh) | Sod封装半导体器件 | |
CN219163394U (zh) | 一种双芯片封装结构 | |
CN218482223U (zh) | 半导体封装结构 | |
CN211858639U (zh) | 半桥整流器件 | |
CN213635976U (zh) | 大功率半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |