JP2010212481A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2010212481A
JP2010212481A JP2009057714A JP2009057714A JP2010212481A JP 2010212481 A JP2010212481 A JP 2010212481A JP 2009057714 A JP2009057714 A JP 2009057714A JP 2009057714 A JP2009057714 A JP 2009057714A JP 2010212481 A JP2010212481 A JP 2010212481A
Authority
JP
Japan
Prior art keywords
substrate
main surface
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009057714A
Other languages
English (en)
Inventor
Kohei Tsuda
孝平 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009057714A priority Critical patent/JP2010212481A/ja
Publication of JP2010212481A publication Critical patent/JP2010212481A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】全体としての配線パターンの領域を大きくして、多機能化に応じて高密度実装できるようにする。
【解決手段】固体撮像素子2が搭載される素子搭載基板1と、第一主面3aに該素子搭載基板1が積層されると共に、第二主面3bに、該固体撮像素子2と電気的に接続されて所要の回路を構成する回路部品4,…が中央部に配置される第一基板3と、該第一基板3における第二主面3bの周縁部に積層されて、前記所要の回路を外部回路に接続するための枠型の第二基板6とを備えた撮像装置であって、第一基板3の外形を、第二基板6の側面の端子外面よりも大きくなるように構成する。
【選択図】図1

Description

本発明は、固体撮像素子および半導体実装基板が搭載された撮像装置に関する。
近年、携帯電話に搭載されるデジタルカメラやビデオカメラ等の撮像装置においては、薄型化及び多機能化が要望されている。これらの技術として、撮像装置に半導体実装基板を搭載することが考えられる。
この種の従来の半導体実装基板としては、プリント配線基板の表裏に多数の回路部品が配置されると共に、該回路部品が配置されていない領域に、枠型の基板が配置されている。そして、該枠型の基板を介してマザーボードと、プリント配線基板とが接続されている。即ち、マザーボード、枠型の基板、プリント配線基板が順次積層されたものである(例えば特許文献1)。
特開平5−259372号公報
ところで、従来技術から上記した半導体実装基板の回路部品の1つとして固体撮像素子を搭載した撮像装置が考えられる。このような構成では、撮像装置を多機能化することができるが、全体としての配線パターンの領域を拡大しようとすると、枠型の基板においては、外周端面に、外部回路と接続する側面電極を備えているので、該側面電極から所定の距離をおいて、配線パターンを形成することになる。このため、枠型の基板において配線パターンの領域を拡大することは困難であるという問題がある。
そこで、本発明は、上記の課題を鑑み、全体としての配線パターンの領域を大きくして、多機能化に応じて高密度実装できるようにした撮像装置を提供することを課題とする。
本発明の請求項1に係る撮像装置では、固体撮像素子が搭載される素子搭載基板と、第一主面に該素子搭載基板が積層されると共に、第二主面に、該固体撮像素子と電気的に接続されて所要の回路を構成する回路部品が中央部に配置される第一基板と、該第一基板における第二主面の周縁部に積層されて、前記所要の回路を外部回路に接続するための枠型の第二基板とを備えた撮像装置であって、前記第一基板の外形が、第二基板の側面の端子外面よりも大きくなるように構成することを特徴とする。
この場合、第一基板の外形が、第二基板の側面の端子外面よりも大きくなるように構成したため、第一基板における配線パターンの領域を拡大することができて、全体としての配線パターンの領域を拡大することができる。
本発明の請求項2に係る撮像装置によれば、好ましい大きさの第一基板の外形として、第二基板の外形よりも大きくなるように構成されることを特徴とする。
この場合、第一基板における配線パターンの領域をさらに拡大することができて、全体としての配線パターンの領域を拡大することができる。
本発明によれば、第一基板の外形を、第二基板の側面の端子外面よりも大きくし、全体としての配線パターンの領域を拡大するようにしたので、多機能化に応じて高密度実装することができる。
本発明に係る撮像装置の一実施形態について図1〜図8を参照して説明する。
本実施形態に係る撮像装置の構成は、図1〜図3に示すように、固体撮像素子2が搭載された素子搭載基板であるガラス基板1と、回路部品4が配置された第一基板3と、枠型の第二基板6とが、第一基板3とガラス基板1との間、及び第一基板3と第二基板6との間にそれぞれ介挿部材9,…が設けられた状態で積層されている。
ガラス基板1は、例えば、第一基板3の厚さより厚い、厚さ0.4mmのガラス(熱伝導率が1W/(m・K))で作製されている。そして、第一主面1aが外部に臨出する一方、第二主面1bが第一基板3の第一主面3aに対向し、該第二主面1bの中央部に形成されたダイパターン領域に固体撮像素子2が搭載されると共に、ダイパターン領域の周囲に複数の配線パターンが形成されている(図示せず)。
第一基板3は、例えば、厚さ0.3mmのエポキシ(熱伝導率が0.2〜0.3W/(m・K))を用い、基板を平面視したとき、各スルーホール5bの凹の底部が実質的に隠れるように、第一基板3の外形の枠が第二基板6を各スルーホール5bの凹の底部を結ぶ枠よりも大きく製作されている。なお、好ましくは、第一基板3の外形は、基板を平面視したとき、第二基板6が隠れるように、第二基板6の外形寸法以上に寸法で作製されている。そして、第一主面3aとガラス基板1の第二主面1bとの間に設けられた介挿部材9,…によって、第一主面3aと固体撮像素子2との間に隙間Hが形成されている。一方、第二主面3bの中央部に複数の回路部品4,…が配置されている。回路部品4,…としては、半導体集積回路(IC)、抵抗、コンデンサー等で構成された、例えばアクチェーター回路を備えている。また、第一基板3における第二主面3bの周縁部に、第一主面3aと第二主面3bとを接続するため、第一基板3を貫通する垂直に穿った穴の内側に導体をめっきにより形成した複数のビア5a,…が第一基板3の厚さ方向に沿って形成されている。
第二基板6は、例えば、第一基板3の厚さより厚い、エポキシ又はセラミックで厚さ0.5mmに作製されている。そして、図2に示すように、後述する第一基板3における第二主面3bの回路部品4,…の配置領域の四方を囲むように、開口が四角形状を呈する枠型(角環状)に作製されている。また、第二基板6の周縁部に、沿って複数のスルーホール5b,…が厚さ方向に沿って形成され、該スルーホール5b,…の内面に金属メッキ処理して導電路(サイドコンタクト部)が形成されている。そして、第一基板3から伝達される回路部品4,…の熱がサイドコンタクト部を伝って外部へ放出される。
ここでスルーホール5b,…について簡単に説明する。該スルーホール5bは、第二基板6の周縁部に、第二基板6の厚さ方向に沿って形成される断面円形状の貫通孔を、その断面が円弧状になるように、第二基板6の周縁部を切断加工して形成されたものである。つまり、第二基板6の厚さ方向に沿って形成される断面円弧状の溝がスルーホール5b,…である。
また、スルーホール5b,…の開口端部の近傍、即ち第二基板6における第一主面6aの周縁部(端面)には、スルーホール5b,…に電気的に接続されるランド部7が形成される。該ランド部7は、図3に示すように、スルーホール5b,…の上部開口端部の最深部から径外方向に沿って形成される直線状の導通部7aと、該直線状の導通部7aの端部に周縁部が繋がるように形成される円板状の導通部7bとを有し、配線パターンを構成している。
また、スルーホール5b,…の下部開口端部の近傍、即ち第二基板6の第二主面6bの周縁部(端面)には、スルーホール5b,…に電気的に接続されるボトムコンタクト部8が形成される。該ボトムコンタクト部8は、図3に示すように、スルーホール5b,…の下部開口端部の最深部から径外方向に沿って直線状に形成されている。
そして、第一基板3のビア5a,…の下部(即ち第一基板3における第二主面3b側のビア5aのランド部)は、回路の配線パターンと共に、介挿部材9を介して第2基板6における第一主面6aのランド部7に電気的に接続されている。また、第一基板3のビア5a,…の上部(即ち第一基板3における第一主面3a側のビア5aのランド部)は、介挿部材9を介してガラス基板1の配線パターンPに電気的に接続されている。
また、介挿部材9は、半田又は異方性導電接着剤(ACF:Anisotropic Conductive Film)で作製されている。
そして、介挿部材9が設けられることによって、第一基板3の第一主面3aとガラス基板1の第二主面1b(固体撮像素子2)との間、及び第一基板3の第二主面3bと第二基板6の第一主面6aとの間に隙間Hが形成されると共に、第二基板6、第一基板3、ガラス基板1が電気的に接続される。さらに、各基板1,3,6が電気的に接続されることで、固体撮像素子2と回路部品4,…とで所要の回路(例えば、アクチェータ回路)が構成されると共に、該所要の回路を、図示しない外部回路に電気的に接続する接続回路が構成される。
この構成により、第一基板3で発生する熱が固体撮像素子2に直接伝達されることが防止され、固体撮像素子2における熱ノイズの発生を効果的に防止することができる。具体的に考察すると、第一基板3の第一主面3aとガラス基板1の第二主面1bとの間に介挿部材9を設けることで、第一基板3の第一主面3aとガラス基板1の第二主面3bとの間、又は第一基板3の第一主面3aとガラス基板1の第二主面1bに搭載される固体撮像素子2との間に隙間が形成されるため、回路部品4,…の熱が第一基板3から介挿部材9およびガラス基板1を介して遠方の固体撮像素子2に伝達される。その結果、固体撮像素子2に熱が伝達されにくくなり、固体撮像素子2の画素中において、特定画素の熱ノイズ(暗電流ノイズ)の発生を防止でき、撮像画像の画質低下を抑制することができたと考える。
また、ガラス基板1の第二主面1bに搭載される固体撮像素子2であっても、第一基板3の第一主面3aとガラス基板1の第二主面1bとの間に形成される隙間H、つまり、熱伝導率が0.024W/(m・K)と非常に小さい空気層を介して回路部品,…の熱が固体撮像素子2に伝達されるので、上記同様に固体撮像素子2に熱が伝達されにくくなり、固体撮像素子2の熱ノイズの発生を防止できる。
なお、介挿部材9が半田の場合には、20〜50W/(m・K)と大きいので、第一基板3からの熱および第一基板3の第一主面3aとガラス基板1の第二主面1bとの隙間にこもった熱がこの隙間(空気層)Hを通って半田部より放熱され固体撮像素子2に熱が伝達されにくくなり、固体撮像素子2の熱ノイズの発生を防止できる。また、介挿部材が異方性導電接着剤の場合には、熱伝導率が半田に比べ1/10程度と小さいので、第一基板3からの熱がガラス基板1及び固体撮像素子2に伝達されるのを防止できる。
さらに、介挿部材9は、図示していないが、外部と回路部品4,…側の内部とを連通する連通部を形成することが好ましい。この構成により、ガラス基板1と第一基板3、及び第一基板3と第二基板6間において、回路部品4,…の熱のこもる領域内の熱が前記連通部を介して外部へ放出されるので、回路部品4が配置された第一基板3における放熱効果を維持できる。
そして、固体撮像素子2に熱が伝達されにくくするために、第一基板3の厚みに対して、ガラス基板1及び第二基板6の厚みを厚くし、また、隙間Hは大きいほうが良い。しかし、隙間Hが大き過ぎると薄型化に問題がある。
ガラス基板1、第一基板3、第二基板6及び隙間Hの寸法関係は、第一基板3は、例えば0.15mm以上、より好ましくは、0.2mm以上であって、0.5mm以下、より好ましくは0.35mm以下である。ガラス基板1及び第二基板6は、例えば0.4mm以上、より好ましくは、0.5mm以上であって、0.8mm以下、より好ましくは0.6mm以下である。隙間Hは、例えば10μm以上、より好ましくは、30μm以上であって、200μm以下、より好ましくは100μm以下である。各基板3,6が積層された全体としての高さは、例えば3mm以上、より好ましくは、5.5mm以上であって、12mm以下、より好ましくは6.5mm以下である。
つぎに本実施形態に係る撮像装置の製造方法について図4〜図8を参照して説明する。まず、第一基板3を逆向きにする。即ち、図4に示すように、第一基板3において、第一主面3aを下側に位置させる。そして、上側に位置した第二主面3bの中央部に、回路部品4,…の取付部材4a,…を配置すると共に、第二主面3bの周縁部にランド部7を形成する。その後、第二主面3bの周縁部に形成されたランド部7に介挿部材9としてのクリーム半田を印刷する。
つぎに、図5に示すように、第一基板3の取付部材4a,…に回路部品4,…を実装する。
一方、サイドコンタクト部、ボトムコンタクト部8、及びランド部7が形成された枠型の第二基板6を予め準備しておき、図6に示すように、第一基板3のクリーム半田の上に、第二基板6のランド部7を接触させて、第一基板3の第二主面3bに第二基板6を積層する。図示しないリフロー炉で半田を融解して、第一基板3と第二基板6とを電気的に接続する。この時、第一基板3における回路部品4,…の配置された領域が第二基板6によって囲まれた状態になる一方、第一基板3の第二主面3bと第二基板6の第一主面6aとの間に隙間Hが形成される。
続いて、図7に示すように、第二基板6が下側に、第一基板3が上側になるように向きを変える一方、上面開口状の凹部が形成された治具Bを準備する。
そして、治具Bの凹部に、該凹部の上方から第二基板6を挿入して、第一基板3における第一主面3aのランド部7を治具Bの上面開口部から臨出させる。その後、第一基板3における第一主面3aのランド部7に介挿部材9としてのクリーム半田を印刷する。
最後に、予め準備しておいた、第二主面1bの中央部に固体撮像素子2が搭載されると共に、その周囲に配線パターンPが形成されたガラス基板1を、第一基板3の上方に位置させる。そして、図8に示すように、第一基板3のクリーム半田の上に、ガラス基板1の配線パターンPを接触させて、第一基板3の第一主面3aにガラス基板1を積層する。次に、リフロー炉で半田を融解して、第一基板3とガラス基板1とを電気的に接続する。この時、固体撮像素子2と第一基板3の第一主面3aとの間に隙間Hが形成された状態で、第一基板3の第一主面3aにガラス基板1が積層される。
以上説明した工程によって、図1の撮像装置が完成される。
なお、本実施形態に係る撮像装置は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
例えば、前記実施形態に係る撮像装置においては、素子搭載基板であるガラス基板1の第二主面1bに固体撮像素子2を搭載するようにしたが、第一主面1aに搭載するようにしてもよい。この場合、第一基板3の第一主面3aとガラス基板1の第二主面1bとの間に隙間Hが形成される。また、この場合、前記素子搭載基板として、透光性のガラス材料に限らず、非透光性の基板材料やセラミック、エポキシ等の他の材料でも同様の効果を奏する。
また、前記実施形態の場合、第二基板6の開口を、四角形としたが、円形に形成するようにしてもよく、三方を囲むように凹状に形成してもよい。
また、前記実施形態の場合、回路部品4,…の熱を放出すべく、第一基板3の第一主面3aとガラス基板1の第二主面1bとの間、及び第一基板3の第二主面3bと第二基板6の第一主面6aとの間にそれぞれ介挿部材9を挿入して隙間Hを形成するようにしたが、図9に示すように、第二基板6において、第二基板6によって囲まれる領域と外部とが連通するように、第二基板6の厚み方向に対して直交する方向、即ち内枠と外枠との間に貫通孔10を形成するようにしてもよく、第一基板3及び第二基板6の少なくとも一方に、その厚さ方向に沿って貫通孔10を形成するようにしてもよい。
また、第一基板3にビア5a以外に、スルーホール5b,…も形成することができる。この場合、例えば、断面が円形状のスルーホール5b,…の内面に金属メッキ処理されて導電路が形成されたものである。
本発明に係る撮像装置は、ビデオカメラや、携帯電話に搭載されるデジタルカメラなどを構成するものとして有効に利用することができる。
本発明の一実施形態に係る撮像装置の断面図 図1の第二基板の平面図 図2の第二基板の拡大斜視図 製造工程において、第一基板に配線パターンにクリーム半田を印刷した状態を示す断面図 製造工程において、第一基板の第二主面に回路部品を実装した状態を示す断面図 製造工程において、第一基板の第二主面に第二基板を積層すると共に、上記半田を融解して、第一基板と第二基板とを電気的に接続する状態を示す断面図 製造工程において、第二基板が積層された第一基板の第一主面にクリーム半田を印刷した状態を示す断面図 製造工程において、第二基板が積層された第一基板の第一主面に、固体撮像素子が搭載されたガラス基板を積層すると共に、上記半田を融解して、第一基板とガラス基板とを電気的に接続する状態を示す断面図 第二基板に貫通孔が形成された撮像装置の断面図
1 ガラス基板
2 固体撮像素子
3 第一基板
4 回路部品
6 第二基板
9 介挿部材
10 貫通孔
1a,3a,6a 第一主面
1b,3b,6b 第二主面
H 隙間

Claims (2)

  1. 固体撮像素子が搭載される素子搭載基板と、第一主面に該素子搭載基板が積層されると共に、第二主面に、該固体撮像素子と電気的に接続されて所要の回路を構成する回路部品が中央部に配置される第一基板と、該第一基板における第二主面の周縁部に積層されて、前記所要の回路を外部回路に接続するための枠型の第二基板とを備えた撮像装置であって、第一基板の外形が、第二基板の側面の端子外面よりも大きくなるように構成されることを特徴とする撮像装置。
  2. 固体撮像素子が搭載される素子搭載基板と、第一主面に該素子搭載基板が積層されると共に、第二主面に、該固体撮像素子と電気的に接続されて所要の回路を構成する回路部品が中央部に配置される第一基板と、該第一基板における第二主面の周縁部に積層されて、前記所要の回路を外部回路に接続するための枠型の第二基板とを備えた撮像装置であって、第一基板の外形は、第二基板の外形よりも大きくなるように構成されることを特徴とする撮像装置。
JP2009057714A 2009-03-11 2009-03-11 撮像装置 Pending JP2010212481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009057714A JP2010212481A (ja) 2009-03-11 2009-03-11 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009057714A JP2010212481A (ja) 2009-03-11 2009-03-11 撮像装置

Publications (1)

Publication Number Publication Date
JP2010212481A true JP2010212481A (ja) 2010-09-24

Family

ID=42972349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009057714A Pending JP2010212481A (ja) 2009-03-11 2009-03-11 撮像装置

Country Status (1)

Country Link
JP (1) JP2010212481A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203923A1 (ja) * 2015-06-18 2016-12-22 ソニー株式会社 モジュール、モジュールの製造方法、及び、電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339137A (ja) * 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
JP2004265884A (ja) * 2003-01-08 2004-09-24 Hamamatsu Photonics Kk 配線基板、及びそれを用いた放射線検出器
JP2005136380A (ja) * 2003-10-06 2005-05-26 Elpida Memory Inc 半導体部品の実装構造及び半導体装置
JP2006253936A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd 撮像モジュールおよびその製造方法
JP2007066936A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法
JP2008028284A (ja) * 2006-07-25 2008-02-07 Matsushita Electric Ind Co Ltd 半導体実装構造
JP2008098273A (ja) * 2006-10-10 2008-04-24 Murata Mfg Co Ltd 複合部品
JP2008186962A (ja) * 2007-01-29 2008-08-14 Murata Mfg Co Ltd 多層配線基板

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339137A (ja) * 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
JP2004265884A (ja) * 2003-01-08 2004-09-24 Hamamatsu Photonics Kk 配線基板、及びそれを用いた放射線検出器
JP2005136380A (ja) * 2003-10-06 2005-05-26 Elpida Memory Inc 半導体部品の実装構造及び半導体装置
JP2006253936A (ja) * 2005-03-09 2006-09-21 Matsushita Electric Ind Co Ltd 撮像モジュールおよびその製造方法
JP2007066936A (ja) * 2005-08-29 2007-03-15 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法
JP2008028284A (ja) * 2006-07-25 2008-02-07 Matsushita Electric Ind Co Ltd 半導体実装構造
JP2008098273A (ja) * 2006-10-10 2008-04-24 Murata Mfg Co Ltd 複合部品
JP2008186962A (ja) * 2007-01-29 2008-08-14 Murata Mfg Co Ltd 多層配線基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016203923A1 (ja) * 2015-06-18 2016-12-22 ソニー株式会社 モジュール、モジュールの製造方法、及び、電子機器
US20200043965A1 (en) * 2015-06-18 2020-02-06 Sony Corporation Module, method for manufacturing module, and electronic device
US11417693B2 (en) 2015-06-18 2022-08-16 Sony Corporation Module, method for manufacturing module, and electronic device

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP6939561B2 (ja) 撮像素子パッケージ、撮像装置及び撮像素子パッケージの製造方法
JP2008016844A (ja) プリント基板及びその製造方法
JP2010186947A (ja) 固体撮像装置
JP2014107552A (ja) 多層回路基板及びその製作方法
JP2007165460A (ja) 部品内蔵型モジュール及びカメラモジュール
JP4854770B2 (ja) プリント基板ユニット及び電子機器
JP4712449B2 (ja) メタルコア回路基板
CN106954340A (zh) 印刷电路板和具备此的相机模块
JP2010232396A (ja) 固体撮像装置及びこれを用いたモジュール
JP2010062199A (ja) 回路基板
JP5539453B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2011146510A (ja) 部品内蔵基板および電子回路モジュール
WO2019235189A1 (ja) バスバー積層体及びそれを備える電子部品実装モジュール、バスバー積層体の製造方法
JP2008294331A (ja) 部品内蔵基板
JP2010212481A (ja) 撮像装置
JP6323622B2 (ja) 部品実装基板
JP2008186962A (ja) 多層配線基板
JP2011082221A (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
JP2016039181A (ja) モジュールの製造方法
JP2010171307A (ja) 撮像装置
JP2013115110A (ja) 段差構造のプリント配線板
JP2010219180A (ja) 電子部品実装構造および電子部品実装方法ならびに基板接続用部品
JP2009088650A (ja) イメージセンサモジュールおよびイメージセンサモジュールの製造方法
JP2019079996A (ja) 基板集合体シート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110930

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20111013

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130924