JPH03119793A - マルチコアハイブリッドｉｃ - Google Patents
マルチコアハイブリッドｉｃInfo
- Publication number
- JPH03119793A JPH03119793A JP25738589A JP25738589A JPH03119793A JP H03119793 A JPH03119793 A JP H03119793A JP 25738589 A JP25738589 A JP 25738589A JP 25738589 A JP25738589 A JP 25738589A JP H03119793 A JPH03119793 A JP H03119793A
- Authority
- JP
- Japan
- Prior art keywords
- core
- hybrid
- pattern
- metal core
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 14
- 238000007747 plating Methods 0.000 claims abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000005520 cutting process Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 239000011888 foil Substances 0.000 claims description 10
- 239000002313 adhesive film Substances 0.000 claims description 8
- 239000003822 epoxy resin Substances 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 7
- 229920000647 polyepoxide Polymers 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 238000003475 lamination Methods 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 5
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 4
- 239000004033 plastic Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 12
- 239000002344 surface layer Substances 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 abstract description 5
- 239000011889 copper foil Substances 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000010276 construction Methods 0.000 abstract 1
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 239000004744 fabric Substances 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 150000007529 inorganic bases Chemical class 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はハイブリッドＩＣの製造方法及びその構造に関
し、殊に同一基板内にリード端子を構成したメタルコア
と数層の回路配線層とを多層に苗層したハイブリッドＩ
Ｃ基板の製造方法及びその構造に関する。
し、殊に同一基板内にリード端子を構成したメタルコア
と数層の回路配線層とを多層に苗層したハイブリッドＩ
Ｃ基板の製造方法及びその構造に関する。
（従来技術）
近年、電子機器の小型化の要求にともなって、それに搭
載する各種電子部品も小型化され、Ｍ○Ｓ集積回路また
はハイブリッドＩＣ等、消費電力が少なく且つ高密度集
積されたものの開発が進められている。
載する各種電子部品も小型化され、Ｍ○Ｓ集積回路また
はハイブリッドＩＣ等、消費電力が少なく且つ高密度集
積されたものの開発が進められている。
また、これら高密度集積回路は上述したように低消費電
力化および小型化の要求と共にその製造工程の簡単化も
要求される一方、高密度多機能集積化、即ち、ハイブリ
ッドＬＳＩ化等、上記要求とは相反する方向に進んでお
り、如何に小型化を達成し且つ製造容易のものを得るか
が今日の開発目標とされている。
力化および小型化の要求と共にその製造工程の簡単化も
要求される一方、高密度多機能集積化、即ち、ハイブリ
ッドＬＳＩ化等、上記要求とは相反する方向に進んでお
り、如何に小型化を達成し且つ製造容易のものを得るか
が今日の開発目標とされている。
第４図は従来のハイブリッドＩＣを示す図であって、ガ
ラス−エポキシ積層板等の有機基材或はアルミナセラミ
ック等の無機質基材等により構成した基板１の片面若し
くは両面に一層又は多層の回路パターン３を形成すると
共に、該基板１の周辺部には接続用パッドのパターン５
を形成し、該基板上に部品（図示せず）を実装した後、
第５図（２Ｉ）及び（１））に示す如く、前記パッド５
に端子となるリード線材７を半田９により接続するか又
は接続用パッド５をクリップ状の端子１１により挟持し
、該端子１１を半田９を用いて固定し、更に、基板全体
をモールドＩＭ脂により凝固せしめ第６Ｎに示す如きデ
ュアルインラインパッケージ（以下、ＤＩＰと記す）又
はシングルインラインパッケージ（以下、ＳＥＰと記す
）を構成している。
ラス−エポキシ積層板等の有機基材或はアルミナセラミ
ック等の無機質基材等により構成した基板１の片面若し
くは両面に一層又は多層の回路パターン３を形成すると
共に、該基板１の周辺部には接続用パッドのパターン５
を形成し、該基板上に部品（図示せず）を実装した後、
第５図（２Ｉ）及び（１））に示す如く、前記パッド５
に端子となるリード線材７を半田９により接続するか又
は接続用パッド５をクリップ状の端子１１により挟持し
、該端子１１を半田９を用いて固定し、更に、基板全体
をモールドＩＭ脂により凝固せしめ第６Ｎに示す如きデ
ュアルインラインパッケージ（以下、ＤＩＰと記す）又
はシングルインラインパッケージ（以下、ＳＥＰと記す
）を構成している。
しかしながら、上述した方法は何れも基板周辺部に接続
用パッドのパターンを必要とするため部品の実装密度の
高度化に自ずと限界があり、また、半田接続のために接
続の信頼性が乏しいと云う問題点があった。
用パッドのパターンを必要とするため部品の実装密度の
高度化に自ずと限界があり、また、半田接続のために接
続の信頼性が乏しいと云う問題点があった。
後者の問題点を解決するために従来より第５図（ｃ）に
示す如く接続用パッド５に端子穴１３を形成し、該端子
穴１３に端子用ビン１５を打込み、該ビンを端子として
ＤＩＰ又はＳＩＰを製造する方法が存在するが、該方法
は量産性に乏しいのみならｒ基板１にストレスを与え、
また前述したものと同様にパッドが必要となるため、高
実装密度の集積回路を実現することができないという問
題点があった。
示す如く接続用パッド５に端子穴１３を形成し、該端子
穴１３に端子用ビン１５を打込み、該ビンを端子として
ＤＩＰ又はＳＩＰを製造する方法が存在するが、該方法
は量産性に乏しいのみならｒ基板１にストレスを与え、
また前述したものと同様にパッドが必要となるため、高
実装密度の集積回路を実現することができないという問
題点があった。
（発明の目的）
本発明は上述した如き従来の問題点に鑑みなされたらの
てあって、実装密度を高め且つ製造容易な高速回路に適
したハイブリッドＩＣを提供することを目的とする。
てあって、実装密度を高め且つ製造容易な高速回路に適
したハイブリッドＩＣを提供することを目的とする。
（発明の概要）
この目的を達成するために本発明に係るハイブリッドＩ
Ｃは、鉄系若しくは銅系の板状材料に電源部、接地部及
びリードフレーム部とをホトエツチングまたは打ち抜き
加工等により同一面に形成したメタルコアの両面にメタ
ルコア端子に相当する部分窓抜き加工した接着剤フィル
ムを積層し、更にガラスエポキシ樹脂積層板若しくはプ
ラスチック等の絶縁体両面に金属箔を形成した積層板の
一方の金属箔面にホトエツチング等により回路パターン
を形成し、該回路パターン部が前記接着フィルムと当接
する如く前記接着剤フィルムの上下両面を前記積層板に
より挟持せしめ積層プレスを行う第１の積層工程と、 プレス形成された多積層板の所望の位置にスルーホール
を形成し、該スルーホール部にメッキ加工を施す第２の
パネルメッキ工程と、 該パネルメッキ工程後、表裏両面の金属箔に所望のパタ
ーンを形成する第３のパターン形成工程と 前記ガラスエポキシ樹脂積層板若しくはプラスチック等
からなる絶縁体を切開し、メタルコアのうち接続端子と
なる部分を露出せしめる第４のリード形成工程と、 前記露出した接続端子部を切断打ち抜きし、個別の基板
とする第５の切断工程とにより同一基板内に多層回路配
線パターンと接続端子とを備え、該多層回路配線パター
ンと接続端子部との接続をスホールメッキにより行った
ことを特徴とする。
Ｃは、鉄系若しくは銅系の板状材料に電源部、接地部及
びリードフレーム部とをホトエツチングまたは打ち抜き
加工等により同一面に形成したメタルコアの両面にメタ
ルコア端子に相当する部分窓抜き加工した接着剤フィル
ムを積層し、更にガラスエポキシ樹脂積層板若しくはプ
ラスチック等の絶縁体両面に金属箔を形成した積層板の
一方の金属箔面にホトエツチング等により回路パターン
を形成し、該回路パターン部が前記接着フィルムと当接
する如く前記接着剤フィルムの上下両面を前記積層板に
より挟持せしめ積層プレスを行う第１の積層工程と、 プレス形成された多積層板の所望の位置にスルーホール
を形成し、該スルーホール部にメッキ加工を施す第２の
パネルメッキ工程と、 該パネルメッキ工程後、表裏両面の金属箔に所望のパタ
ーンを形成する第３のパターン形成工程と 前記ガラスエポキシ樹脂積層板若しくはプラスチック等
からなる絶縁体を切開し、メタルコアのうち接続端子と
なる部分を露出せしめる第４のリード形成工程と、 前記露出した接続端子部を切断打ち抜きし、個別の基板
とする第５の切断工程とにより同一基板内に多層回路配
線パターンと接続端子とを備え、該多層回路配線パター
ンと接続端子部との接続をスホールメッキにより行った
ことを特徴とする。
〈実施例）
以下、図面に示した実施例に基づいて本発明の詳細な説
明する。
明する。
第１図は本発明に係るマルチコアハイブリッドＩＣ基板
の製造工程を示した図であって、同図（ａ）は多層プレ
ス前の構成材料の状態、同図（ｂ）は多層積層プレス工
程、同図（ｃ）は穴加工工程、同図（ｄ）はパネルメッ
キ（スルーホールメッキ）工程、同図（ｃ）パターン形
成工程５同図（ｆ）は■カット加工工程、同図（ｇ＞は
切断工程、同図（１１）はマルチコアハイブリッドＩＣ
基板の完成状態を示す。
の製造工程を示した図であって、同図（ａ）は多層プレ
ス前の構成材料の状態、同図（ｂ）は多層積層プレス工
程、同図（ｃ）は穴加工工程、同図（ｄ）はパネルメッ
キ（スルーホールメッキ）工程、同図（ｃ）パターン形
成工程５同図（ｆ）は■カット加工工程、同図（ｇ＞は
切断工程、同図（１１）はマルチコアハイブリッドＩＣ
基板の完成状態を示す。
同１１Ｊ （ａ）において、２１．２３はハイブリッド
ＩＣ両側の表面層回路となる銅箔、２５．２７はガラス
布エポキシ樹脂積層板若しくはプラスチック等の材料か
らなる薄板、２９．３１は既にホトエツチング法等によ
り形成された銅箔等の金属箔回路パターン、３３．３５
はガラス布エポキシ樹脂積層材フィルム或は有機質の接
着フィルム、３７はメタルコアからなるリードフレーム
材であって、該リードフレーム材３７は導電性薄板を回
路部分とリードフレーム部分とにエツチング若しくは打
ち抜き加工により形成しており、また前記フィルム３３
．３５は前記リードフレーム材３７のうち接続端子部分
となるＡ部は接着を行わないように窓抜き加工を施しで
ある。
ＩＣ両側の表面層回路となる銅箔、２５．２７はガラス
布エポキシ樹脂積層板若しくはプラスチック等の材料か
らなる薄板、２９．３１は既にホトエツチング法等によ
り形成された銅箔等の金属箔回路パターン、３３．３５
はガラス布エポキシ樹脂積層材フィルム或は有機質の接
着フィルム、３７はメタルコアからなるリードフレーム
材であって、該リードフレーム材３７は導電性薄板を回
路部分とリードフレーム部分とにエツチング若しくは打
ち抜き加工により形成しており、また前記フィルム３３
．３５は前記リードフレーム材３７のうち接続端子部分
となるＡ部は接着を行わないように窓抜き加工を施しで
ある。
このような材料を積層し、加熱プレス加工を行うと、同
図（ｂ）に示したように前記フィルム３３゜３５を窓抜
きした部分のみ空間３つが形成される。
図（ｂ）に示したように前記フィルム３３゜３５を窓抜
きした部分のみ空間３つが形成される。
次に同図（ｃ）に示すように内層の導体２９．３１とメ
タルコア３７との接続を得るためにスルーポール４０を
形成し、同図（ｄ）に示す如く前記スル−ポール４０内
面にパネルメッキ３８を施ず。
タルコア３７との接続を得るためにスルーポール４０を
形成し、同図（ｄ）に示す如く前記スル−ポール４０内
面にパネルメッキ３８を施ず。
これにより前記表面層回路２１．２３、内層の導体２９
．３１及びメタルコア３７との相互の電気的結合を行う
。
．３１及びメタルコア３７との相互の電気的結合を行う
。
次に、ハイブリッドＩＣの両側表面層回路となる銅ｍ２
１．２３を従来より一般的に用いられているホトエツチ
ング法 形成し、同図（ｅ）に示した如きものを得、次の工程に
おいて前記空間３９部分に相当するガラス布エポキシ樹
脂積層板等の材料による薄板２５．２７をＶカツトシ、
切削後の薄板２５．２７を取り除くことによりメタルコ
ア３７を露出せしめる。
１．２３を従来より一般的に用いられているホトエツチ
ング法 形成し、同図（ｅ）に示した如きものを得、次の工程に
おいて前記空間３９部分に相当するガラス布エポキシ樹
脂積層板等の材料による薄板２５．２７をＶカツトシ、
切削後の薄板２５．２７を取り除くことによりメタルコ
ア３７を露出せしめる。
これにより同図（ｇ＞に示す如く表面層回路２１．２３
、エツチング等により回路が予め形成されたメタルコア
３７及び内層の導体２９．３１を夫々スルーポール４０
により電気的に結合せしめた多層のマルチコアハイブリ
ッドＩＣの原型を作成し、メタルコア部分を切断するこ
とにより同図（ｈ）に示すようなマルチコアハイブリッ
ドＩＣ基板が完成する。
、エツチング等により回路が予め形成されたメタルコア
３７及び内層の導体２９．３１を夫々スルーポール４０
により電気的に結合せしめた多層のマルチコアハイブリ
ッドＩＣの原型を作成し、メタルコア部分を切断するこ
とにより同図（ｈ）に示すようなマルチコアハイブリッ
ドＩＣ基板が完成する。
第２図は前記第１図の工程（ｂ）で示した窓抜き加１″
が施されたフィルム３３及び３５を詳細に示ずためにマ
ルチコアハイブリッドＩＣの上面から見た透視図である
。同図より明らかなようにメタルコア３７の内ＤＩＲ若
しくはＳＩＰのリード端子となる３７ａ部分は接着フィ
ルム３３．３５が′＃１覆しないよう窓抜き加工３６が
施されており、それにより加熱プレス加工後、ガラス布
エポキシ樹脂積層板等による薄板２５．２７とメタルコ
ア３７との間隙に空間を生じせしめる。
が施されたフィルム３３及び３５を詳細に示ずためにマ
ルチコアハイブリッドＩＣの上面から見た透視図である
。同図より明らかなようにメタルコア３７の内ＤＩＲ若
しくはＳＩＰのリード端子となる３７ａ部分は接着フィ
ルム３３．３５が′＃１覆しないよう窓抜き加工３６が
施されており、それにより加熱プレス加工後、ガラス布
エポキシ樹脂積層板等による薄板２５．２７とメタルコ
ア３７との間隙に空間を生じせしめる。
第３図（ａ）は前記第１図（ｈ）で示したマルチコアハ
イブリッドＩＣ完成品の斜視図であって、このような状
態のものを更に端子部分に曲げ加工を施して第３図（ｂ
）に示した如きＤｒＰとし、表層面回路上に必要なチッ
プ部品を実装する。
イブリッドＩＣ完成品の斜視図であって、このような状
態のものを更に端子部分に曲げ加工を施して第３図（ｂ
）に示した如きＤｒＰとし、表層面回路上に必要なチッ
プ部品を実装する。
尚、必要に応じては該ＤＩＰのリード端子以外の部分を
エポキシ系のモールド樹脂にて包覆してもよい２ また、本発明の実施例では５層構造のマルチコアハイブ
リッドＩＣを用いて説明したがこれに限定されるもので
なく、３層、７層等様々なタイプの多層構造のものに用
いることができる。
エポキシ系のモールド樹脂にて包覆してもよい２ また、本発明の実施例では５層構造のマルチコアハイブ
リッドＩＣを用いて説明したがこれに限定されるもので
なく、３層、７層等様々なタイプの多層構造のものに用
いることができる。
更に、本発明の実施例ではＤＩＲの製造工程を示して説
明したが、これに限定するものではなく他の形式、例え
ばＳＩＰ等にこれを用いても良いことは明かである。
明したが、これに限定するものではなく他の形式、例え
ばＳＩＰ等にこれを用いても良いことは明かである。
（発明の効果）
本発明は上述した如く構成し且つ機能するものであるか
ら、リード端子を接続するための接続用パッドを必要と
せず、高密度実装を可能とするとともに、リード端子と
なるリードフレーム部材と内層部の回路パターンとの接
続をスルーホールにより行うなめに電気的接続の信顆性
が高く且つ製造容易なマルチコアハイブリッドＩＣを得
る上で暑しい効果を発揮する。
ら、リード端子を接続するための接続用パッドを必要と
せず、高密度実装を可能とするとともに、リード端子と
なるリードフレーム部材と内層部の回路パターンとの接
続をスルーホールにより行うなめに電気的接続の信顆性
が高く且つ製造容易なマルチコアハイブリッドＩＣを得
る上で暑しい効果を発揮する。
第１図は本発明に係るマルチコアハイブリッドＩＣ基板
の製造工程を示す図、第２図は窓抜き加工が施されたフ
ィルム３３及び３５の説明図、第３図（ａ＞、（ｂ）は
マルチコアハイブリッドＩＣの完成品を示す図、第４図
は従来のハイブリッドＩＣを示す図、第５図（ａ＞、（
ｂ）、（ｃ）は従来のハイブリッドＩＣの端子接続部を
示す図、第６図は従来のＤＩＲ及びＳＩＰを示す図であ
る。 １ ・・基板、３・・ 回路パターン、５・接続用パッ
ドパターン、２１．２３・・・表面層回路となる金属箔
、２５．２７・・・絶縁体薄板、２つ、３１ ・・金属
箔回路パターン、３３．３５・ ・接着フィルム、３６
・・窓抜き加工部、３７．３７ａ・・・フレーム材、
３８・・・パネルメッキ部、３つ・ ・空間部分、４０
・ ・スルーボール、４１ ・回路パターン
の製造工程を示す図、第２図は窓抜き加工が施されたフ
ィルム３３及び３５の説明図、第３図（ａ＞、（ｂ）は
マルチコアハイブリッドＩＣの完成品を示す図、第４図
は従来のハイブリッドＩＣを示す図、第５図（ａ＞、（
ｂ）、（ｃ）は従来のハイブリッドＩＣの端子接続部を
示す図、第６図は従来のＤＩＲ及びＳＩＰを示す図であ
る。 １ ・・基板、３・・ 回路パターン、５・接続用パッ
ドパターン、２１．２３・・・表面層回路となる金属箔
、２５．２７・・・絶縁体薄板、２つ、３１ ・・金属
箔回路パターン、３３．３５・ ・接着フィルム、３６
・・窓抜き加工部、３７．３７ａ・・・フレーム材、
３８・・・パネルメッキ部、３つ・ ・空間部分、４０
・ ・スルーボール、４１ ・回路パターン
Claims (2)
- （１）鉄系若しくは銅系の板状材料に電源部、接地部及
びリードフレーム部とをホトエッチングまたは打ち抜き
加工等により同一面に形成したメタルコアの両面にメタ
ルコア端子に相当する部分窓抜き加工した接着剤フィル
ムを積層し、更にガラスエポキシ樹脂積層板若しくはプ
ラスチック等の絶縁体両面に金属箔を形成した積層板の
一方の金属箔面にホトエッチング等により回路パターン
を形成し、該回路パターン部が前記接着フィルムと当接
する如く前記接着剤フィルムの上下両面を前記積層板に
より挟持せしめ積層プレスを行う第１の積層工程と、 プレス形成された多積層板の所望の位置にスルーホール
を形成し、該スルーホール部にメッキ加工を施す第２の
パネルメッキ工程と、 該パネルメッキ工程後、表裏両面の金属箔に所望のパタ
ーンを形成する第３のパターン形成工程と、 前記ガラスエポキシ樹脂積層板若しくはプラスチック等
からなる絶縁体を切開し、メタルコアのうち接続端子と
なる部分を露出せしめる第４のリード形成工程と、 前記露出した接続端子部を切断打ち抜きし、個別の基板
とする第５の切断工程とにより同一基板内に多層回路配
線パターンと接続端子とを備え、該多層回路配線パター
ンと接続端子部との接続をスホールメッキにより行つた
ことを特徴とするマルチコアハイブリッドＩＣの製造方
法。 - （２）同一基板内に多層回路配線パターンと接続端子を
有すメタルコアを基板とし、該基板の両面に絶縁体であ
る接着剤及び金属箔からなる回路パターンとを積層し、
更に該回路パターン、前記メタルコアの多層回路配線パ
ターン及び接続端子部とを夫々スルーホールにより接続
することにより多層のハイブリッド回路を構成したこと
を特徴とするマルチコアハイブリッドＩＣ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25738589A JPH03119793A (ja) | 1989-10-02 | 1989-10-02 | マルチコアハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25738589A JPH03119793A (ja) | 1989-10-02 | 1989-10-02 | マルチコアハイブリッドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03119793A true JPH03119793A (ja) | 1991-05-22 |
Family
ID=17305655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25738589A Pending JPH03119793A (ja) | 1989-10-02 | 1989-10-02 | マルチコアハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03119793A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011254020A (ja) * | 2010-06-03 | 2011-12-15 | Yazaki Corp | 配線基板及びその製造方法 |
| US9480142B2 (en) | 2010-06-03 | 2016-10-25 | Yazaki Corporation | Wiring substrate and manufacturing method thereof |
-
1989
- 1989-10-02 JP JP25738589A patent/JPH03119793A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011254020A (ja) * | 2010-06-03 | 2011-12-15 | Yazaki Corp | 配線基板及びその製造方法 |
| US9480142B2 (en) | 2010-06-03 | 2016-10-25 | Yazaki Corporation | Wiring substrate and manufacturing method thereof |
| US9888558B2 (en) | 2010-06-03 | 2018-02-06 | Yazaki Corporation | Wiring substrate and manufacturing method thereof |
| US9980364B2 (en) | 2010-06-03 | 2018-05-22 | Yazaki Corporation | Wiring substrate and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101076061B1 (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
| JPH0936549A (ja) | ベアチップ実装用プリント基板 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| TW200830498A (en) | Manufacturing method for integrating passive component within substrate | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
| JPH09326536A (ja) | 金属基板及びその製造方法 | |
| JP2000232018A (ja) | チップ型電子部品及びその製造方法 | |
| JPH03119793A (ja) | マルチコアハイブリッドｉｃ | |
| JP4330850B2 (ja) | 薄型コイル部品の製造方法，薄型コイル部品及びそれを使用した回路装置 | |
| JPH02164096A (ja) | 多層電子回路基板とその製造方法 | |
| JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
| CN114391304B (zh) | 板对板连接结构及其制作方法 | |
| JP3168731B2 (ja) | 金属ベース多層配線基板 | |
| JPH081108Y2 (ja) | Ｉｃモジュール | |
| JPH05259376A (ja) | 半導体装置 | |
| TWI241155B (en) | Multi-layer circuit board and method for fabricating the same | |
| JPH1126906A (ja) | プリント配線板の接続構造 | |
| JP2874734B2 (ja) | 高周波デバイス用多層配線基板 | |
| JPH0669662A (ja) | 多層プリント配線板 | |
| JPH05327156A (ja) | プリント回路基板 | |
| JPH0621248Y2 (ja) | ピングリッドアレイパッケージ用回路基板 | |
| JP2525353Y2 (ja) | 半導体装置用回路基板 | |
| JP2001291800A (ja) | 電子部品用パッケージ | |
| JP2002271028A (ja) | コイル内蔵多層基板及びその製造方法並びに積層コイルの製造方法 |