CN1206494A - 薄膜载带和半导体装置及其制造方法和电路板 - Google Patents

薄膜载带和半导体装置及其制造方法和电路板 Download PDF

Info

Publication number
CN1206494A
CN1206494A CN97191450A CN97191450A CN1206494A CN 1206494 A CN1206494 A CN 1206494A CN 97191450 A CN97191450 A CN 97191450A CN 97191450 A CN97191450 A CN 97191450A CN 1206494 A CN1206494 A CN 1206494A
Authority
CN
China
Prior art keywords
mentioned
resin
semiconductor chip
wire
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97191450A
Other languages
English (en)
Other versions
CN1126163C (zh
Inventor
桥元伸晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1206494A publication Critical patent/CN1206494A/zh
Application granted granted Critical
Publication of CN1126163C publication Critical patent/CN1126163C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明为一种用薄膜载带制造,封装尺寸和芯片尺寸接近的半导体装置,能够在良好状态下注入密封树脂的半导体装置及其制造方法。薄膜载带32具有多条连接引线(24)、对连接引线(24)中几条相连接的连接部分和交叉部分进行冲孔形成的孔(29、31)和矩形孔(11～15),通过矩形孔(11、15)注入树脂,矩形孔(12、14)防止树脂扩展,而孔(29、31)将树脂中空气去掉。

Description

薄膜载带和半导体装置及其制造方法和电路板
本发明涉及一种半导体装置及其制造方法、电路板及薄膜载带，特别是有关封装尺寸接近于芯片尺寸的薄膜载带和半导体装置及其制造方法和电路板。
为了对半导体装置高密度安装，采用裸芯片安装是最为理想的。但是在裸芯片状态下，质量保证和处理却很困难。为此开发了CSP(chipscale／size package：芯片规模／尺寸封装)，使封装裸芯片的封装尺寸接近于芯片尺寸的封装。在各种方式下所开发的CSP型半导体装置中的一种方式是在半导体芯片的有源面上设置挠性基板，在该挠性基板上形成多个外部电极。这种半导体装置由于外部电极设置在半导体芯片的区域内，所以不存在诸如QFP(Quad Flat Package：扁平封装)和TCP(Tape Carrier Package：带载封装)等从封装主体的侧面引出的‘外引线’。
众所周知，在采用挠性基板的CSP型半导体装置中，如国际公开的WO 95／08856号公报所记载的那样，在半导体芯片的有源面和挠性基板之间注入树脂，以求吸收热应力。
但是在注入树脂时却有种种困难。例如，树脂由于注入到半导体芯片和挠性基板之间，即注入到其他构件间很狭的区域，所以容易留下空气(气泡)。这样，在高温潮湿的情况下会因空气(气泡)膨胀而产生裂缝。或者很难阻止树脂从半导体芯片和挠性基板之间流出。
本发明就是用于解决上述课题，其目的在于提供一种薄膜载带和半导体装置，其制造方法以及电路板，使之在半导体芯片和挠性基板之间在良好的状态下容易注入树脂。
(1)本发明的半导体装置的制造方法，包括将具有多条连接引线和多个孔的挠性基板，形成间隔，并配置在半导体芯片上方的工序以及
至少从上述孔中的一个孔向上述间隔边注入树脂，并且至少从上述其余孔中的一个孔去掉空气的工序。
倘采用本发明，在半导体芯片和挠性基板之间注入树脂进行树脂密封时，孔变成了空气去掉孔，树脂中很难留下空气。这样就可以得到在高温潮湿情况下提高了可靠性的半导体装置。
(2)在上述制造方法中，也可以制作成包括：上述孔位于上述半导体芯片大约中心位置的中心孔；从上述中心孔注入上述树脂。
(3)在上述制造方法中也可以包括：
上述挠性基板比上述半导体芯片还要大；
上述孔包括在上述半导体芯片的电极上方形成的键合孔；
通过上述键合孔使上述连接引线和上述电极相连接的工序；
从上述键合孔向包括上述已连接的电极的上述半导体芯片的有源面上注入上述树脂的工序。
(4)在上述制造方法中，
从上述中心孔注入上述树脂和从上述键合孔注入上述树脂在时间上也可以错开运行。
(5)在上述制造方法中，
上述孔中包括上述半导体芯片的端部上方形成的树脂停止孔；
上述树脂停止孔用于阻止已注入到上述间隔的树脂扩展开来。
(6)在上述制造方法中
上述树脂停止孔形成矩形，内边缘的一边位于上述半导体芯片的外边缘的外侧，而上述一边相对的另一边也可以位于上述半导体芯片的上述外边缘的内侧。
(7)在上述制造方法中也可以包括：
上述树脂停止孔在上述半导体芯片电极的上方形成，通过该树脂停止孔使上述连接引线和上述电极连接。
(8)在上述制造方法中也可以包括：
薄膜载带的一部分作为上述挠性基板来使用；
注入上述树脂后，从上述薄膜载带切断成各个片的工序。
(9)上述制造方法中也可以包括：
形成上述薄膜载带的工序。
(10)上述制造方法中形成上述薄膜载带的工序也可以包括：
在薄膜上形成应树脂密封的区域内形成并在多个连接部分连接的上述连接引线、在上述树脂密封的区域外所形成的电镀引线；以及与该电镀引线所延伸的各上述连接引线相交叉点处所连接的分组引线，使其全部成为通电状态的导电图形的工序；
通过电镀引线在上述导电图形上进行电镀的工序；
对上述连接部分和上述交叉部分进行冲孔的工序。
(11)上述制造方法中也可以对，
上述连接部分和上述交叉部分一同进行冲孔。
(12)上述制造方法中也可以对，
上述连接部分和上述交叉部分一个一个进行冲孔。
(13)本发明的薄膜载带制造方法包括：
在薄膜上形成：在应该树脂密封的区域内所形成并在多个连接部分连接的连接引线、上述树脂密封的区域外所形成的电镀引线、以及从该电镀引线延伸的各条上述连接引线在交叉部分所连接的分组引线，使其全部成为通电状态的导电图形的工序；
通过上述电镀引线对上述导电图形进行电镀工序以及
对上述连接部分和上述交叉部分进行冲孔的工序。
根据本发明，在半导体芯片和薄膜载带之间注入树脂，进行树脂密封时，孔变成了空气去掉，因此树脂中很难留下空气。这样就能够制造出在高温潮湿上提高了可靠性的半导体装置。
(14)上述制造方法也可以包括：
在上述薄膜上形成大约位于上述半导体芯片的中心位置的中心孔的工序。
(15)在上述制造方法也可以包括：
在上述薄膜上形成位于上述半导体芯片电极上方的键合孔工序。
(16)上述制造方法也可以包括：
在上述薄膜上形成位于上述半导体芯片端部上方的树脂停止孔工序。
(17)在上述制造方法中：
上述连接部分和上述交叉部分也可以一同进行冲孔。
(18)在上述制造方法中：
上述连接部分和上述交叉部分也可以一个一个进行冲孔。
(19)本发明的半导体装置包括：具有多个电极的半导体芯片、位于上述半导体芯片之上而与上述半导体芯片隔开一定距离并相互重叠的挠性基板、上述挠性基板上形成且连接上述电极的焊盘、以及位于上述半导体芯片和上述挠性基板之间，密封具有上述半导体芯片的上述电极一面的树脂，并且，
在上述挠性基板上形成多个孔。
根据本发明由于是在挠性基板上形成了孔，所以即使树脂中有空气，在回流焊接工序中也可以将水蒸汽从孔中排出。
(20)本发明的电路板上安装有上述半导体装置，并通过该半导体装置的上述焊盘与其电气连接。
(21)本发明在树脂密封型半导体装置上采用的薄膜载带中具有：
在树脂应密封的区域内形成外部电极的焊盘；
配置在树脂应密封的区域内，并与各个上述外部电极及半导体芯片各电极相连接的多条连接引线；
在树脂密封的区域外所形成的至少一个电镀引线；以及
从上述电镀引线面向上述应树脂密封的区域内所形成的分组引线。
任何一个上述连接引线相互之间的连接部分及上述分组引线和任何一个上述连接引线的交叉部分形成冲孔。
(22)上述薄膜载带也可以具有：
大约与半导体芯片的中心对应的区域上形成的中心孔。
(23)上述薄膜载带也可以具有：
在对应于上述半导体芯片电极上方的区域形成的键合孔。
(24)上述薄膜载带也可以具有：
在对应于上述半导体芯片端部的上方区域形成树脂停止孔。
图1为说明本实施例的半导体装置制造方法；图2为说明本实施例的半导体装置制造方法；图3为说明本实施例的半导体装置制造方法；图4A和图4B为说明本实施例的半导体装置制造方法；图5A和图5B表示本实施例的变形例子；图6表示应用本实施例所制造的半导体装置的安装电路板。
下面参照附图对本发明的最佳实施例进行说明。
图1～图4B表示本实施例的半导体装置的制造工序。详细来说，图1为在薄膜上形成规定导电图形成工序；图2为对导电图形的一部分进行冲孔，形成所期望的电路，即布线图形的工序；图3为在半导体芯片上配置薄膜进行树脂密封的步骤；而图4A和图4B表示树脂密封后的状态。在图1～图3中，只举出一个电路部分(最后相当于一个布线图形的地方)来表示的，实际上在长条形的薄膜上要连续形成相同的电路。
如图1所示，在薄膜10上的5个地方形成矩形孔11～15，并形成导电图形20。这里，所说的薄膜10可以采用如聚酰亚胺、聚酯、玻璃环氧树脂、BT树脂等树脂制成的带式材料。该薄膜10采用既有电气绝缘性又有可挠性的材料。导电图形20包括焊盘22、连接引线24及电镀引线26。这里的导电图形20是指焊盘22、连接引线24和电镀引线26等全部电气导通的部分。另外，布线图形34是指从导电图形20的状态(电气全部导通的状态)进行规定的处理形成电路的状态，从这个意义上与导电图形20相区别，后面还将详细叙述。这里的导电图形20是对由铜等构成的导体箔进行腐蚀等处理形成的。焊盘22为用于与安装基板等进行外部连接的地方，例如作为焊接材料，把焊料做成球状物置于焊盘之上。连接引线24就是用于对焊盘22和半导体芯片36的电极38(参考图3)进行电气连接，在与半导体芯片36连接之前，其一端为自由端。当然在与半导体芯片36的电极38连接以后，原来是自由端的连接引线24就固定在半导体芯片36的电极38上，就不再是自由端了。连接引线24连接到电镀引线26上。电镀引线26是用于对导电图形20进行电镀处理的引线。一个电镀引线26和其他电镀引线26将通过连接引线24和焊盘22进行电气连接。在本例中多条连接引线24在同一地方电气连接，以汇集在一起的状态连接到一个电镀引线26上。更详细的说是，将多条连接引线24汇集后电气连接，最后在一个电镀引线26上只连接一个分组引线25。所以电镀引线26的总数要比分别电气独立时的连接引线24的总数还要少。如本方式一样，如果连接电镀引线26的引线只有一条分组引线25，与各个连接引线24分别与各个电镀引线26连接时相比，由于各信号线并不都在半导体装置(半导体器件)的外端露出，就可以防止因半导体器件外端容易弄脏而引起的污染。从而能够防止半导体装置耐湿可靠性的降低，并具有可以提高半导体器件可靠性的优点。在汇集连接引线24时，需要考虑最有效的汇集方法。如本实施例的那样，焊盘22排列成矩阵形时，从焊盘22看连接引线24汇集的点(交叉的点)构成的连接部分28，应尽可能处于等距离。理由是，可以使邻近的信号间距离(切断的连接部分28与相邻的焊盘22间的距离)加大，从而能够提高耐湿可靠性。
如图3所示，连接引线24和焊盘22在位于树脂密封区域27内形成，电镀引线26在位于树脂密封的区域27外(或者说在半导体装置的区域外)形成。还有，在焊盘22上形成外部电极。外部电极中，例如采用图4B所示的焊料球44。连接引线24突出到矩形孔11、15内侧的开口区域而形成。而且其前端在开口部分内是自由端。在本例中，连接引线24为自由端，但也可以不一定是自由端，而是直接延长跨过矩形孔11、15，直至位于薄膜10之上。
通过连接在电镀引线26上的电镀电极(图中未画出)，对导电图形20进行镀金。电镀处理除了镀金之处也可以进行镀锡或焊料等处理。
该导电图形20具有连接多条连接引线24互相间的连接部分(汇集点或交叉点)28、连接连接引线24和从电镀引线26引出的1条分组引线25的交叉部分30。设置交叉部分30的目的在于汇集到1条分组引线25，而各个连接部分28则是为了汇集到交叉部分30。如图3所示，连接部分28和交叉部分30位于树脂密封的区域内。如图2所示，连接部分28和交叉部分30在进行电镀处理后被冲孔得到具有布线图形34的薄膜载带32。连接部分28和交叉部分30冲孔所形成的孔29、31的总数要比连接引线24的总数还要少。这是因为连接引线24汇集的结果。冲孔位置最好利用该连接部分28和交叉部分30，对这部分进行冲孔，一次就形成多条连接引线24。
另外，对所有的焊盘22，形成各自的电气功能，或者如图2所示，特定的区域也可以作为虚拟的焊盘23a、23b使用。这时中心区域附近的焊盘23a从该布线的引出难度看容易作成虚拟的。另一方面，位于角落处的焊盘23b，如果积极地用作虚拟焊盘，则使最容易受应力的角落部分能够释放出来，这种结构有助于应力的缓和。
如图3所示，在半导体芯片36的上方配置薄膜载带32，并空出规定的间隔与半导体总体36重叠。在本形态中，详细的说，要这样配置薄膜载带32，使得半导体芯片36的短边位于矩形孔11、15内，而长边则隐蔽在矩形孔12、14的内一侧。这里，矩形孔11、15为用于与半导体芯片36和连接引线24相连接的孔，该孔内安置半导体芯片36的电极38。利用这些孔的优点是即使半导体36完全被薄膜载带32复盖，也容易对半导体芯片36进行定位。
为了保持半导体芯片36的有源面36a和薄膜载带32之间保维规定的间隔，如图4B所示，在半导体芯片36的有源面36a和薄膜载带32之间也可以加保持间隔材料40。
半导体芯片36的多个电极38和多条连接引线24之间可以一起也可以分别对每个电极38进行键合。
如图4A和图4B所示，向半导体芯片36和薄膜载带32之间的间隔注入树脂42。详细的说是，从矩形孔11、15注入树脂42，密封电极38的周围。另外，从中心的矩形孔13也注入树脂42，在半导体芯片36和薄膜载带32之间形成树脂层。在注入树脂的步骤中，从电极38的周围注入和从中心注入的时间限制(是同时注入还是错开注入等)由各种方式决定。同时注入时具有注入时间短可缩短制造时间的优点。另一方面，各部位错开注入时间时，有先从周围进行的场合，和先从中心进行的场合。特别是，从中心先进行场合的优点是，由于在半导体芯片36和薄膜载带32之间确实填充了树脂后再填充周围，故例如在倒装芯片安装中在确保可靠性的基础上能够确实的进行注入所必须的底部填充工序。
在该树脂42上所形成的层是为了吸收半导体芯片36和薄膜载带32之间因热膨胀率不同而引起的热应力，同时也能保护包括半导体芯片36电极在内的有源面36a。
在本实施例中，在薄膜载带32上的树脂42的填充区域由于形成了多个孔29、31，所以它们将空气去掉。而且，树脂42上所形成的树脂层，即在半导体芯片36的有源面36a和薄膜载带32之间难于残留空气(气泡)，从而即使在高温潮湿情况下也能得到高的可靠性。多个孔29、31除了用于去掉空气的用途外，孔中的某几个孔与上述的矩形孔一样也可作为注入树脂孔使用。在成品的半导体装置中，往印制板等外部基板安装时所进行的回流焊接工序中在高温下进行时可以从孔29、31去掉水蒸汽。
由于矩形孔11、15内所露出的连接引线24也由树脂24所覆盖，所以可得到绝缘可靠性。尤其是电极38和连接引线24连接的部分因为是在从孔露出的状态下注入树脂42，所以能肉眼确认树脂层的状态，从而可提高可靠性。
矩形孔12、14可起到阻止树脂42扩展开来的功能。即，半导体芯片36的长边的侧端位于矩形孔12、14的内侧，而在它的上方处于矩形孔12、14的内边缘。这样，通过表面张力树脂42就能阻止在半导体芯片36的侧端和矩形孔12、14的内边缘扩展。
这样，一旦结束树脂密封，在规定的位置进行最后冲切就能得到半导体装置。
作为上述实施例的变形例子可考虑以下的方式。在上述实施例中，位于电极38侧的矩形孔11、15考虑到半导体芯片36和连接引线4的键合，设置成使其包括半导体芯片36的电极38，即跨越电极38。但是如果只是以阻止树脂扩展为目的，则在半导体芯片36的电极38的外侧(半导体芯片36的外围侧)有矩形孔就可以了。这时就不管矩形孔的两边是位于(即矩形孔相对的两边完全位于半导体芯片36区域的内侧)还是不位于(即矩形孔相对两边中的一边在半导体芯片36区域内，而另一边则位于半导体芯片36外围的外侧)半导体芯片36区域内。但是，如果要最大限度地得到防止树脂流动扩展开的效果，则矩形孔的一个边(外侧的边)最好位于半导体芯片36区域以外。由于矩形孔是不适合用于键合用途的结构，因此在这种状态下必须采用可以键合连接(焊接)的方法，例如采用各向异性导电粘合剂进行接合的方法。
在半导体芯片36的长边(没有电极38的一侧)，半导体芯片36的外边缘位于矩形孔12、14的内侧，当然也并不是必须这样。即，矩形孔12、14也可以设置在半导体芯片36的区域内。特别是，在这一方向上由于不必考虑键合问题，所以设定的自由度就更大了。总而言之，根据树脂的粘性和张力从薄膜载带32看时由于形成了嵌条形，所以薄膜载带32和树脂42的紧密性很好。
图5A和图5B表示上述实施例的变形例子，分别对应于图4A和图4B。
在图5A和图5B中，薄膜载带50上在半导体芯片52的有源面52a一侧形成连接引线54。而且把连接引线54作为间隔保持材料，在薄膜载带50和有源面52a之间形成间隔。连接引线54形成15～35μm的厚度。为了与连接引线54相绝缘，在有源面52a上用如氧化硅膜56作为钝化膜。在薄膜载带50和有源面50a之间注入树脂58，对半导体芯片52进行树脂密封。在薄膜载带50上在连接引线54上边形成多个孔50a，通过各孔50a设置焊料球60。
对于其他的构成，例如矩形孔11～15、孔29、31，因与上述实施例相同，所以说明省略。
采用这种变形例也能达到与上述实施例同样的效果。进而，如果采用本实施例的薄膜载带50，由于薄膜的下面配置有连接引线54，换句话说，薄膜位于最外侧，所以在连接引线54的表面可以省去重新涂敷抗焊料剂的工序。
在上述各实施例中，采用了在两边形成电极的芯片，但也同样可以适合于在四边都设有电极的情况。这时在载带的4个方向都设置矩形孔。
在本例中介绍了在半导体芯片区域内引入外部电极的方式即所谓扇入方式。但是也可以应用于扇入方式和其相反的扇出方式的融合。这时，扇入方式采用本例的方式，而扇出采用以前的技术即可。
在上述实施例中，进行电镀处理时，除电解电镀外虽然制造成本多少有点提高，但也可以采用无电解电镀方法。另外，薄膜载带本身并不限于本例所说明的由导电图形、粘着剂和薄膜3层组成的载带，也可以采用从上述组成中去掉粘着剂的2层载带。
图6表示安装应用上述实施例制造的半导体装置110的电路板100。

Claims (24)

1．一种半导体装置的制造方法，包括：
将具有多条连接引线和多个孔的挠性基板，形成间隔配置在半导体芯片上方的工序；以及
从上述孔中的至少一个孔向上述间隔注入树脂，而从其余孔中的至少一个孔去掉空气的工序。
2．根据权利要求1所记载的半导体装置的制造方法，其中
上述孔包括大约位于上述半导体芯片中心的中心孔，并且
从上述中心孔注入上述树脂。
3．根据权利要求2所记载的半导体装置的制造方法，其中
上述挠性基板要比上述半导体芯片要大，
上述的孔包括在上述半导体芯片电极的上方形成的键合孔，
并包括通过上述键合孔，使上述连接引线和上述电极相接合的工序，以及
从上述键合孔向包括上述接合的电极的上述半导体芯片的有源面上注入上述树脂的工序。
4．根据权利要求3所记载的半导体装置的制造方法，其中
从上述中心孔注入上述树脂和从上述键合孔注入上述树脂，在时间上可以错开进行。
5．根据权利要求2所记载的半导体装置的制造方法，其中
上述的孔包括在上述半导体芯片端部的上方形成的树脂停止孔，
上述树脂停止孔用于阻止注入到上述间隔的树脂的扩展。
6．根据权利要求5所记载的半导体装置的制造方法，其中
上述树脂停止孔为矩形，内边缘一边位于上述半导体芯片的外边缘的外侧，与上述一边相对的另一边则位于上述半导体芯片的上述外边缘的内侧。
7．根据权利要求6所记载的半导体装置的制造方法，其中
上述树脂停止孔形成在上述半导体芯片的电极上方，通过该树脂停 止孔使上述连接引线和上述电极进行接合。
8．根据权利要求1到权利要求7任一项记载的半导体装置的制造方法，其中
薄膜载带的一部分用作上述挠性基板，以及
包括在上述树脂注入之后，将上述薄膜载带切开成为单片工序。
9．根据权利要求8所记载的半导体装置的制造方法，其中
包括形成上述薄膜载带工序。
10．根据权利要求9所记载的半导体装置的制造方法，其中
形成上述薄膜载带的步骤包括：
在薄膜上形成应进行树脂密封的区域内形成并连接到多个连接部分的上述连接引线、在上述树脂密封的区域外形成的电镀引线、从该电镀引线延伸设置的与任一个上述连接引线在交叉部分连接的分组引线，使其全部为电气导通状态的导电图形工序；
通过上述电镀引线，对上述导电图形施行电镀的工序；以及
上述连接部分和上述交叉部分的冲孔工序。
11．根据权利要求10所记载的半导体装置的制造方法，其中
对上述连接部分和上述交叉部分是同时进行冲孔的。
12．根据权利要求10所记载的半导体装置的制造方法，其中
上述连接部分及上述交叉部分是逐个进行冲孔的。
13．一种薄膜载带的制造方法包括：
在薄膜上形成在应树脂密封的区域内形成并与多个连接部分连接的连接引线、在上述树脂密封的区域之外形成的电镀引线、从该电镀引线延伸设置并与任一个上述连接引线在交叉部分进行连接的分组引线，使其全部为电气导通状态的导电图形的工序；
通过上述电镀引线对上述导电图形上进行电镀的工序，以及
对上述连接部分和上述交叉部分进行冲孔的工序。
14．根据权利要求13所记载的薄膜载带的制造方法，包括：
在上述薄膜上形成大约位于半导体芯片中心的中心孔的工序。
15．根据权利要求14所记载的薄膜载带的制造方法，包括：
在上述薄膜上形成位于上述半导体芯片电极上方的键合孔的工序。
16．根据权利要求15所记载的薄膜载带的制造方法，包括：
在上述薄膜上位于上述半导体芯片端部的上方形成树脂停止孔的工序。
17．根据权利要求13至权利要求16的任一项所记载的薄膜载带的制造方法，其中
上述连接部分和上述交叉部分是一起进行冲孔的。
18．根据权利要求13至权利要求16的任一项所记载的薄膜载带的制造方法，其中
上述连接部分和上述交叉部分是逐个进行冲孔的。
19．一种半导体装置，具有：带有多个电极的半导体芯片、在上述半导体芯片的上方与上述半导体芯片相隔规定距离并位于重叠位置的挠性基板、在上述挠性基板形成并连接在上述电极的焊盘、位于上述半导体芯片和上述挠性基板之间密封具有上述半导体芯片的上述电极的面的树脂，以及
在上述挠性基板上形成有多个孔。
20．根据权利要求19所记载的半导体装置，通过该半导体装置的上述焊盘使之电气连接并安装在电路板上。
21．一种薄膜载带，用于树脂密封型的半导体装置上，它具有：
在应树脂密封的区域内形成外部电极的焊盘部分、
配置在应树脂密封的区域内，且连接各个上述外部电极和半导体芯片的各电极的多条连接引线，
在树脂密封的区域外形成的至少一条电镀引线，以及
从上述电镀引线向上述应树脂密封的区域内形成的分组引线；
对各上述连接引线相互之间的连接部分和上述分组引线和任一条上述连接引线的交叉部分进行冲孔，而形成孔。
22．根据权利要求21所记载的薄膜载带，其中，
具有在对应于半导体芯片大约中心区域上形成的中心孔。
23．根据权利要求22所记载的薄膜载带，其中
具有在对应于上述半导体芯片电极上方的区域上形成的键合孔。
24．根据权利要求23所记载的薄膜载带，其中，
具有在对应于上述半导体芯片端部的上方区域上形成的树脂停止孔。
CN97191450A 1996-10-17 1997-10-08 半导体装置和薄膜载带及其制造方法 Expired - Fee Related CN1126163C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29753196 1996-10-17
JP297531/1996 1996-10-17
JP297531/96 1996-10-17

Publications (2)

Publication Number Publication Date
CN1206494A true CN1206494A (zh) 1999-01-27
CN1126163C CN1126163C (zh) 2003-10-29

Family

ID=17847745

Family Applications (3)

Application Number Title Priority Date Filing Date
CN97191451A Expired - Fee Related CN1124644C (zh) 1996-10-17 1997-09-29 半导体器件及其制造方法、电路基板和薄膜载带
CNB031198171A Expired - Fee Related CN1272837C (zh) 1996-10-17 1997-09-29 半导体器件和电路基板
CN97191450A Expired - Fee Related CN1126163C (zh) 1996-10-17 1997-10-08 半导体装置和薄膜载带及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN97191451A Expired - Fee Related CN1124644C (zh) 1996-10-17 1997-09-29 半导体器件及其制造方法、电路基板和薄膜载带
CNB031198171A Expired - Fee Related CN1272837C (zh) 1996-10-17 1997-09-29 半导体器件和电路基板

Country Status (7)

Country Link
US (4) US6274405B1 (zh)
JP (2) JP3608205B2 (zh)
KR (2) KR100459968B1 (zh)
CN (3) CN1124644C (zh)
AU (2) AU4321997A (zh)
TW (2) TW358231B (zh)
WO (2) WO1998018161A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299341C (zh) * 2003-04-08 2007-02-07 株式会社电装 树脂密封半导体器件、树脂密封的方法和成型模具
CN108140707A (zh) * 2015-10-01 2018-06-08 Lg 伊诺特有限公司 发光器件、用于制造发光器件的方法及发光模块

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998018161A1 (en) * 1996-10-17 1998-04-30 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
SG165145A1 (en) * 1996-10-22 2010-10-28 Seiko Epson Corp Film carrier tape
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3360723B2 (ja) * 1999-06-08 2002-12-24 日本電気株式会社 半導体素子のチップサイズパッケージ
JP3998878B2 (ja) * 1999-11-25 2007-10-31 シャープ株式会社 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
US6576496B1 (en) * 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
JP3726961B2 (ja) * 2002-06-26 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープ及びその製造方法
DE10318688A1 (de) * 2003-04-24 2004-11-25 W. C. Heraeus Gmbh & Co. Kg Verfahren zum Trennen der elektrischen Verbindungsknoten bei IC-Frames und Verfahren zur Herstellung eines elektronischen Bauteils sowie von Frames dafür
US7496961B2 (en) * 2003-10-15 2009-02-24 Intel Corporation Methods and apparatus to provide network traffic support and physical security support
JP3829939B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
DE102005063272A1 (de) * 2005-12-30 2007-07-05 Robert Bosch Gmbh Flexible Leiterplatte und Kontaktierverfahren
TWI295845B (en) * 2006-02-22 2008-04-11 Advanced Semiconductor Eng Punch type substrate strip
DE102006031344A1 (de) * 2006-07-06 2008-01-10 Epcos Ag Elektrisches Bauelement mit einem Sensorelement, Verfahren zur Verkapselung eines Sensorelements und Verfahren zur Herstellung einer Plattenanordnung
CN101373748B (zh) * 2007-08-20 2011-06-15 宏茂微电子(上海)有限公司 晶圆级封装结构及其制作方法
JP4344766B2 (ja) * 2007-11-30 2009-10-14 シャープ株式会社 ソースドライバ、ソースドライバの製造方法、および液晶モジュール
US7989266B2 (en) * 2009-06-18 2011-08-02 Aptina Imaging Corporation Methods for separating individual semiconductor devices from a carrier
EP2757583A1 (en) * 2013-01-17 2014-07-23 Funai Electric Co., Ltd. Chip on film, and method of manufacture thereof
JP7341942B2 (ja) * 2019-06-21 2023-09-11 旭化成株式会社 包装体及びその製造方法
CN112768368A (zh) * 2021-02-26 2021-05-07 艾极倍特(上海)半导体设备有限公司 一种半导体大功率器件封装设备的制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414676A (en) * 1977-07-06 1979-02-03 Hitachi Ltd Carrier tape and electronic parts using it
US5391915A (en) * 1978-11-20 1995-02-21 Hatachi, Ltd. Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate
EP0213575B1 (en) * 1985-08-23 1992-10-21 Nec Corporation Method of manufacturing a semiconductor device employing a film carrier tape
JPS6286737A (ja) * 1985-10-11 1987-04-21 Seiko Epson Corp フエイスダウンボンデイング用基板
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
JPS642330A (en) * 1987-06-25 1989-01-06 Nippon Mining Co Ltd Film carrier and manufacture thereof
JPH0793485B2 (ja) * 1988-05-16 1995-10-09 カシオ計算機株式会社 Ｉｃユニットの接続方法
JPH03169035A (ja) * 1989-11-28 1991-07-22 Nec Corp フィルムキャリヤーテープ
JP2525354Y2 (ja) 1990-01-31 1997-02-12 株式会社秩父富士 半導体装置
JPH03283440A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 半導体装置
EP0472435B1 (en) * 1990-08-22 1995-11-02 Nec Corporation Carrier for film carrier type semiconductor device
JPH04330744A (ja) * 1990-09-14 1992-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5521425A (en) * 1990-12-21 1996-05-28 Hewlett-Packard Company Tape automated bonded (TAB) circuit
JPH04260342A (ja) * 1991-02-15 1992-09-16 Hitachi Ltd 半導体集積回路装置
JP2884271B2 (ja) * 1991-06-27 1999-04-19 三井金属鉱業株式会社 両面ｔａｂの製造方法
JP2949969B2 (ja) 1991-11-12 1999-09-20 日本電気株式会社 フィルムキャリア半導体装置
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
JP2748759B2 (ja) 1992-01-06 1998-05-13 日本電気株式会社 フィルムキャリアテープの製造方法
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP2674536B2 (ja) 1993-12-16 1997-11-12 日本電気株式会社 チップキャリア半導体装置及びその製造方法
JP2852178B2 (ja) * 1993-12-28 1999-01-27 日本電気株式会社 フィルムキャリアテープ
EP0751561A4 (en) * 1994-03-18 1997-05-07 Hitachi Chemical Co Ltd PROCESS FOR MANUFACTURING SEMICONDUCTOR PACKAGES AND SEMICONDUCTOR PACKAGES
JP2647001B2 (ja) 1994-05-31 1997-08-27 日本電気株式会社 テープキャリアならびに半導体デバイスの実装構造およびその製造方法
JPH0817865A (ja) 1994-06-29 1996-01-19 Hitachi Ltd 半導体装置
JP3866777B2 (ja) 1994-08-29 2007-01-10 富士通株式会社 半導体装置及びその製造方法
EP0706208B1 (en) * 1994-10-03 2002-06-12 Kabushiki Kaisha Toshiba Method of manufacturing of a semiconductor package integral with semiconductor chip.
US5748209A (en) * 1994-10-31 1998-05-05 Hewlett-Packard Company Thermal ink jet tab circuit having a plurality of trace groups wherein adjacent traces in each group are staggered
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
AU6015596A (en) 1995-06-13 1997-01-09 Hitachi Chemical Company, Ltd. Semiconductor device, wiring board for mounting semiconducto r and method of production of semiconductor device
JPH09260585A (ja) 1996-03-25 1997-10-03 Fuji Electric Co Ltd 平型半導体素子
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
JP3359824B2 (ja) 1996-10-08 2002-12-24 株式会社三井ハイテック Ｂｇａ型半導体装置の製造方法
WO1998018161A1 (en) * 1996-10-17 1998-04-30 Seiko Epson Corporation Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
JPH10256318A (ja) * 1997-03-10 1998-09-25 Seiko Epson Corp 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JP3482850B2 (ja) * 1997-12-08 2004-01-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
WO1999035683A1 (en) * 1998-01-12 1999-07-15 Seiko Epson Corporation Semiconductor device, manufacture thereof, and electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1299341C (zh) * 2003-04-08 2007-02-07 株式会社电装 树脂密封半导体器件、树脂密封的方法和成型模具
CN108140707A (zh) * 2015-10-01 2018-06-08 Lg 伊诺特有限公司 发光器件、用于制造发光器件的方法及发光模块
CN108140707B (zh) * 2015-10-01 2020-10-09 Lg 伊诺特有限公司 发光模块

Also Published As

Publication number Publication date
US20010029062A1 (en) 2001-10-11
CN1516250A (zh) 2004-07-28
KR19990072172A (ko) 1999-09-27
WO1998018162A1 (en) 1998-04-30
US20020110943A1 (en) 2002-08-15
TW365694B (en) 1999-08-01
WO1998018161A1 (en) 1998-04-30
US6274405B1 (en) 2001-08-14
JP3608205B2 (ja) 2005-01-05
KR100459968B1 (ko) 2005-04-28
AU4471397A (en) 1998-05-15
TW358231B (en) 1999-05-11
CN1126163C (zh) 2003-10-29
KR19990072170A (ko) 1999-09-27
US6262473B1 (en) 2001-07-17
US6867068B2 (en) 2005-03-15
CN1206496A (zh) 1999-01-27
AU4321997A (en) 1998-05-15
CN1124644C (zh) 2003-10-15
US6452257B2 (en) 2002-09-17
CN1272837C (zh) 2006-08-30
JP3584469B2 (ja) 2004-11-04
KR100496762B1 (ko) 2005-09-30

Similar Documents

Publication Publication Date Title
CN1126163C (zh) 半导体装置和薄膜载带及其制造方法
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6902955B2 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
US6692987B2 (en) BOC BGA package for die with I-shaped bond pad layout
US6445077B1 (en) Semiconductor chip package
CN1146985C (zh) 半导体装置和用于半导体装置的布线带
US7492043B2 (en) Power module flip chip package
US6245598B1 (en) Method for wire bonding a chip to a substrate with recessed bond pads and devices formed
US20100102436A1 (en) Shrink package on board
US6448110B1 (en) Method for fabricating a dual-chip package and package formed
CN1146976C (zh) 半导体装置及其制造方法
KR100214544B1 (ko) 볼 그리드 어레이 반도체 패키지
KR100295731B1 (ko) 전자패키지의제조방법
US8482139B2 (en) Methods of promoting adhesion between transfer molded IC packages and injection molded plastics for creating over-molded memory cards
US6033937A (en) Si O2 wire bond insulation in semiconductor assemblies
US20050077080A1 (en) Ball grid array (BGA) package having corner or edge tab supports
KR19990065532A (ko) Cob형 반도체 패키지의 제조방법
KR960000221B1 (ko) 반도체 패키지
KR950014120B1 (ko) 반도체 패키지의 제조방법
JP3247638B2 (ja) 半導体パッケ−ジ用チップ支持基板、半導体装置及び半導体装置の製造法
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
CN1388579A (zh) 高密度集成电路构装结构及其方法
KR100244089B1 (ko) 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조
CN1180476C (zh) 不具有防焊膜的集成电路封装结构及其方法
KR19980020727A (ko) 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031029

Termination date: 20141008

EXPY Termination of patent right or utility model