KR19980020727A - 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지 - Google Patents
솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지 Download PDFInfo
- Publication number
- KR19980020727A KR19980020727A KR1019960039320A KR19960039320A KR19980020727A KR 19980020727 A KR19980020727 A KR 19980020727A KR 1019960039320 A KR1019960039320 A KR 1019960039320A KR 19960039320 A KR19960039320 A KR 19960039320A KR 19980020727 A KR19980020727 A KR 19980020727A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- printed circuit
- solder resist
- resist layer
- grid array
- Prior art date
Links
Abstract
본 발명은 복수 개의 층으로 이루어진 회로패턴을 갖고 있으며, 인쇄회로기판의 상면에 솔더 레지스트층이 형성되어 있는 인쇄회로기판에 있어서, 상기 솔더 레지스트층의 상부에 복수 개의 홈이 형성된 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지를 제공함으로써, 인쇄회로기판의 솔더 레지스트층의 표면을 거칠게 만들어 표면적을 증가시키고 솔더 레지스트층이 경화될 때 발생하는 오일층을 제거시켜 에폭시 성형 수지와 인쇄회로기판과의 결합력을 증대시킴으로써 볼 그리드 어레이 패키지의 신뢰성을 향상시키는 효과가 있다.
Description
본 발명은 인쇄회로기판과 그를 이용한 볼 그리드 어레이(Ball Grid Array) 패키지에 관한 것으로, 더욱 상세하게는 성형 수지와의 결합력이 증가시킬 수 있는 구조의 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지에 관한 것이다.
반도체 칩 패키지는 입출력 단자수의 증가와 보다 높은 열방출 효과의 요구에 따라 많은 제품들이 개발되고 있는 추세이다. 최근 실용화되고 있는 제품으로는 큐에프피(QFP; Quad Flat Package), 멀티 칩 모듈(Multi Chip Module),볼 그리드 어레이 패키지 등이 있다. 그 중에서 특히 볼 그리드 어레이 패키지의 경우 실장시 차지하는 실장면적이 기존의 큐에프피보다 25%이상 감소될 수 있어서 그 활용도가 매우 크다. 또한 열저항 및 전기적 특성도 좋기 때문에 그 사용이 증가되고 있는 실정이다. 이러한 볼 그리드 어레이 패키지의 구조를 도면을 참조하여 소개하면 다음과 같다.
도 1은 종래 기술에 따른 볼 그리드 어레이 패키지의 일 실시예를 나타낸 측단면도이고, 도 2는 도 1의 A부분을 나타낸 부분 확대도이다.
도 1과 도 2를 참조하면, 볼 그리드 어레이 패키지(50)는 베이스 기판(62)의 상부에 형성되어 있는 다이패드(64)의 상면에 반도체 칩(51)이 접착제(59)에 의해 실장되어 있고, 그 반도체 칩(51)의 본딩패드(52)와 베이스 기판(62)의 상면에 형성되어 있는 상부 회로패턴(66a)들이 금선(54)으로 와이어 본딩되어 있으며, 그 상부 회로패턴(66a)들은 베이스 기판(62)을 관통하며 내벽에 구리 도금이 되어 있는 비아홀(68)을 통하여 하부 회로패턴(66b)과 연결되어 최종적으로 베이스 기판(62)의 하면에 부착된 외부와의 전기적 연결 수단인 솔더볼(58)과 전기적으로 연결된 구조를 갖고 있다. 그리고 베이스 기판(62)의 상면에 실장된 반도체 칩(51)과 상부 회로패턴(66a) 및 전기적 연결수단인 금선(54)을 외부 환경으로부터 보호하기 위하여 에폭시 성형 수지로 봉지되어 봉지부(56)가 형성되어 있으며, 볼 그리드 어레이 패키지(50) 내부에서 발생된 열을 방출시키기 위하여 다이패드(64)의 하부에 열방출 비아홀(70)이 형성되어 있다. 이때 베이스 기판(62)의 상부에는 에폭시 성형 수지와의 결합력 강화 및 회로패턴(66a)을 보호하기 위하여 솔더 레지스트(solder resist)층(72)이 형성되어 있다.
상기한 볼 그리드 어레이 패키지는 고온 다습한 환경에서 인쇄회로기판과 성형 수지의 계면에서 열에 의해 결합력이 약화되어 계면 박리나 크랙(crack)이 발생될 수 있다. 그리고 인쇄회로기판에서 에폭시 성형 수지와 접촉되는 솔더 레지스트로써 결합력이 증가될 수 있으나, 표면 거칠기가 매우 좋기 때문에 결합력의 증가에는 한계가 있다. 또한 솔더 레지스트층은 액상의 솔더 레지스트를 인쇄회로기판에 도포시킨 후 경화공정을 거쳐서 형성되기 때문에 경화 공정이 진행될 때 솔더 레지스트에 함유된 용매인 솔벤트 성분이 솔더 레지스트 표면으로 분출되어 하나의 얇은 오일층(도 2의 74)을 이루어 에폭시 성형 수지와의 결합력을 저하시킨다.
따라서 본 발명의 목적은 솔더 레지스트층의 표면적을 증가시켜 인쇄회로기판의 솔더 레지스트층과 에폭시 성형 수지와의 결합력을 증대시킴으로써 볼 그리드 어레이 패키지의 제조에 있어서 신뢰성을 향상시킬 수 있는 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지를 제공하는 데 있다.
도 1은 종래 기술에 따른 볼 그리드 어레이 패키지의 일 실시예를 나타낸 측단면도.
도 2는 도 1의 A부분을 나타낸 부분 확대도.
도 3은 본 발명에 따른 인쇄회로기판을 나타낸 측단면도.
도 4는 본 발명에 따른 인쇄회로기판의 제조 공정을 나타낸 공정도.
도 5 내지 도 7은 본 발명에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 공정도.
도 8은 본 발명에 따른 볼 그리드 어레이 패키지를 나타낸 측단면도.
도 9은 도 8의 C부분을 나타낸 부분 확대도.
*도면의 주요 부분의 부호에 대한 설명*
10,50 : 볼 그리드 어레이 패키지11,51 : 반도체 칩
12,52 : 본딩패드14,54 : 금선
16,56 : 봉지부18,58 : 솔더 볼
19,59 : 접착제20 : 인쇄회로기판
22,62 : 베이스 기판24,64 : 다이패드
26,26a,26b,66a,66b : 회로패턴28,68 : 비아홀
30,70 : 열방출 비아홀32,72 : 솔더 레지스트층
36 : 홈40 : 노즐
42 : 메디아74 : 오일층
상기 목적을 달성하기 위한 본 발명에 따른 솔더 레지스트층을 갖는 인쇄회로기판은 복수개의 층으로 형성되어 있는 회로패턴을 갖는 베이스 기판, 상기 베이스 기판을 관통하고 상기 회로패턴들과 전기적으로 접촉되어 있는 복수 개의 비아홀, 상기 회로패턴을 포함하도록 하여 상기 베이스 기판의 상면에 형성된 솔더 레지스트층을 갖는 인쇄회로기판에 있어서, 상기 솔더 레지스트층의 상부에 소정의 형상으로 홈이 형성되어 있는 것을 특징으로 한다.
또한 본 발명에 따른 솔더 레지스트층을 갖는 인쇄회로기판의 제조 방법은 솔더 레지스트층이 형성되어 있는 인쇄회로기판을 준비하는 단계, 상기 솔더 레지스트층에 소정의 형상의 메디아를 분사시켜 홈을 형성시키는 단계, 복수 개의 홈이 형성된 솔더 레지스트층을 세정시키는 단계, 그리고 세정된 인쇄회로기판을 건조시키는 단계를 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 솔더 레지스트층을 갖는 인쇄회로기판을 이용한 볼 그리드 어레이 패키지는 회로 패턴이 형성된 복수 개의 층을 갖는 인쇄회로기판, 상기 인쇄회로기판의 상면에 부착되어 있는 다이패드, 상기 다이패드에 실장되어 있는 복수 개의 본딩패드가 형성된 반도체 칩, 상기 반도체 칩의 본딩 패드와 상기 회로패턴에 접촉되어 있는 본딩 와이어, 상기 인쇄회로기판의 하면에 부착된 솔더 볼, 상기 인쇄회로기판의 상면에 형성되어 있으며 상부에 복수 개의 홈을 갖는 솔더 레지스트층, 그리고 상기 인쇄회로기판의 상면에 형성된 상기 회로패턴과 상기 반도체 칩을 감싸도록 형성되어 있는 봉지부를 포함하고 있는 것을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명에 따른 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조방법 및 그를 이용한 볼 그리드 어레이 패키지를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 인쇄회로기판을 나타낸 측단면도이고, 도 4는 본 발명에 따른 인쇄회로기판의 제조 공정을 나타낸 공정도이다.
도 3과 도 4를 참조하면, 인쇄회로기판(20)은 예를 들어 비티 수지(BT Resin; Bismaleimidetraizine Resin)와 같은 재질의 베이스 기판(22)의 상면에 반도체 칩(도시 안됨)의 실장을 위하여 사각형상의 다이패드(24)가 형성되어 있고, 베이스 기판(22)의 상하면에 회로패턴(26)이 형성되어 있는 구조이다. 베이스 기판(22)에는 상하면을 관통하는 비아홀(28)이 형성되어 있으며 그 내벽은 도전성 재료인 구리로 도금되어 있다. 이 비아홀(28)을 통하여 서로 다른 층에 위치한 상부 회로패턴(26a)과 하부 회로패턴(26b)이 서로 전기적으로 연결된다. 그리고 다이패드(24)의 하면에는 열방출을 위하여 열방출 비아홀(30)이 형성되어 있다. 그리고 회로패턴(26)의 보호와 봉지시 결합력을 증가시키기 위하여 솔더 레지스트층(32)이 형성되어 있다. 이때 솔더 레지스트층(32)은 소정의 형상으로 복수 개의 홈(36)들이 형성되어 있다. 이러한 홈(36)들로 인하여 표면 거칠기는 낮아지고 솔더 레지스트층의 표면적은 증가된다.
상기한 본 발명에 따른 인쇄회로기판의 일 실시 예에서 나타나있듯이 솔더 레지스트층의 표면적의 증가는 볼 그리드 어레이 패키지의 제조 공정중 봉지 공정이 진행될 때 봉지재료인 에폭시 성형 수지와의 결합면적이 증가되어 에폭시 성형 수지와의 결합력을 증가시켜줄 수 있다. 에폭시 성형 수지와 결합력의 증가는 결합 계면에서의 패키지 크랙이나 계면 박리와 같은 불량의 발생을 방지할 수 있다. 이러한 솔더 레지스트층에 홈이 형성된 인쇄회로기판은 다음과 같은 공정에 의해 제조될 수 있다.
도 5 내지 도 7은 본 발명에 따른 인쇄회로기판의 제조 공정을 설명하기 위한 공정도이다.
도 5 내지 도 7을 참조하면, 먼저 솔더 레지스트층(32)이 형성된 인쇄회로기판(20)을 준비한다. 다음에 메디아(42)를 인쇄회로기판(20)의 솔더 레지스트층(32)에 분사한다. 일정한 압력으로 다수 개의 노즐(40)을 통하여 소정의 형상을 갖는, 예컨대 원형 및 각형의 형상을 갖는 입자인 메디아(42)를 인쇄회로기판(20)의 표면에 분사한다. 메디아(42)가 인쇄회로기판(20)의 상면에 분사되면 분사되는 압력에 의해 솔더 레지스트층(32)에는 분사되는 메디아(42)의 형상과 유사한 형태로 표면에 홈(36)들이 형성된다. 다음에 인쇄회로기판(20)을 세정한다. 인쇄회로기판(20)상에 남아 있는 메디아(42)를 순수한 물로 세정하여 제거시킨다. 그리고 세정후 인쇄회로기판(20)을 건조시키는 건조 단계가 완료되면, 인쇄회로기판(20)의 솔더 레지스트층(32)에는 소정의 형상을 이루는 복수 개의 홈(36)들이 형성된다.
이상과 같은 방법에 의하여 솔더 레지스트층에 홈을 형성시켜주면 솔더 레지스트층에 홈이 형성되는 것과 동시에 솔더 레지스트층의 경화시 그 상면에 형성되는 오일층까지 메디아의 분사로 없애주어 에폭시 성형 수지와의 결합력을 더욱 증가시킬 수 있다. 오일층이 유기물과 같은 이물질인 경우에 플라즈마(plasma)처리로 제거가 가능하지만 본 발명에 따른 방법에 따르면 압력에 의해 분사되는 메디아와의 접촉으로 유기물뿐만 아니라 무기물일 경우에도 제거시킬 수 있다. 여기서 표면 거칠기는 장비의 압력 및 사용되는 메디아의 입자크기에 따라 정도를 조정할 수 있다. 메디아의 형상은 솔더 레지스트층에 분사시 쉽게 홈을 낼 수 있는 각형인 것이 바람직하다.
상기한 인쇄회로기판을 이용하여 제작된 볼 그리드 어레이 패키지를 설명하면 다음과 같다.
도 8은 본 발명에 따른 볼 그리드 어레이 패키지를 나타낸 측단면도이고, 도 9는 도 8의 C부분을 나타낸 부분 확대도이다.
도 8과 도 9를 참조하면, 볼 그리드 어레이 패키지(10)는 베이스 기판(22)의 상면에 형성된 다이패드(24)에 접착제에 의해 반도체 칩(11)이 실장되어 있다. 반도체 칩(11)의 상면에 형성되어 있는 본딩 패드(12)와 베이스 기판(22)의 상면에 형성되어 있는 상부 회로패턴(26a)은 금선(14)으로 와이어 본딩되어 있다. 그리고 베이스 기판(22)의 상면에 형성되어 있는 상부 회로패턴(26a)과 베이스 기판(22)의 하면에 형성되어 있는 하부 회로패턴(26b)은 베이스 기판(22)을 관통하는 비아홀(28)에 의해 전기적으로 서로 연결되어 있다. 베이스 기판(22)의 하면에 형성되어 있는 하부 회로패턴(26b)에는 솔더 볼(18)이 부착되어 있다. 베이스 기판(22)의 상부는 반도체 칩(11), 금선(14), 상부 회로패턴(26a) 등을 외부환경으로부터 보호하기 위하여 에폭시 성형 수지로 봉지되어 봉지부(16)가 형성되어 있다. 이때 솔더 레지스트층(32)의 상부에는 소정의 형상으로 다수 개의 홈(36)들이 형성되어 있다. 그 홈(36)들 내에까지 에폭시 성형 수지가 들어차 있어서 결합력이 향상된다.
상기한 본 발명에 의한 구조와 방법에 따르면, 인쇄회로기판의 솔더 레지스트층의 표면을 거칠게 만들어 표면적을 증가시키고 솔더 레지스트층이 경화될 때 발생하는 오일층을 제거시켜 에폭시 성형 수지와 인쇄회로기판의 결합력을 증대시킴으로써 볼 그리드 어레이 패키지의 신뢰성을 향상시킬 수 있는 이점(利點)이 있다.
Claims (4)
- 복수개의 층으로 형성되어 있는 회로패턴을 갖는 베이스 기판, 상기 베이스 기판을 관통하고 상기 회로패턴들과 전기적으로 접촉되어 있는 복수 개의 비아홀, 상기 회로패턴을 포함하도록 하여 상기 베이스 기판의 상면에 형성된 솔더 레지스트층을 갖는 인쇄회로기판에 있어서, 상기 솔더 레지스트층의 상부에 소정의 형상으로 홈이 형성되어 있는 것을 특징으로 하는 솔더 레지스트층을 갖는 인쇄회로기판.
- 솔더 레지스트층이 형성되어 있는 인쇄회로기판을 준비하는 단계, 상기 솔더 레지스트층에 소정의 형상의 메디아를 분사시켜 홈을 형성시키는 단계, 복수 개의 홈이 형성된 솔더 레지스트층을 세정시키는 단계, 그리고 세정된 인쇄회로기판을 건조시키는 단계를 포함하는 것을 특징으로 하는 솔더 레지스트층을 갖는 인쇄회로기판의 제조 방법.
- 제 2항에 있어서, 상기 메디아의 형상이 각형인 것을 특징으로 하는 솔더 레지스트층을 갖는 인쇄회로기판의 제조 방법.
- 회로 패턴이 형성된 복수 개의 층을 갖는 인쇄회로기판, 상기 인쇄회로기판의 상면에 부착되어 있는 다이패드, 상기 다이패드에 실장되어 있는 복수 개의 본딩패드가 형성된 반도체 칩, 상기 반도체 칩의 본딩 패드와 상기 회로패턴에 접촉되어 있는 본딩 와이어, 상기 인쇄회로기판의 하면에 부착된 솔더 볼, 상기 인쇄회로기판의 상면에 형성되어 있으며 상부에 복수 개의 홈을 갖는 솔더 레지스트층, 그리고 상기 인쇄회로기판의 상면에 형성된 상기 회로패턴과 상기 반도체 칩을 감싸도록 형성되어 있는 봉지부를 포함하고 있는 것을 특징으로 하는 솔더 레지스트층을 갖는 인쇄회로기판을 이용한 볼 그리드 어레이 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039320A KR19980020727A (ko) | 1996-09-11 | 1996-09-11 | 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960039320A KR19980020727A (ko) | 1996-09-11 | 1996-09-11 | 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980020727A true KR19980020727A (ko) | 1998-06-25 |
Family
ID=66520479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960039320A KR19980020727A (ko) | 1996-09-11 | 1996-09-11 | 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980020727A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800251B1 (ko) * | 2005-03-17 | 2008-02-01 | 히다찌 덴센 가부시끼가이샤 | 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법 |
| US8063313B2 (en) | 2008-01-15 | 2011-11-22 | Samsung Electronics Co., Ltd. | Printed circuit board and semiconductor package including the same |
-
1996
- 1996-09-11 KR KR1019960039320A patent/KR19980020727A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800251B1 (ko) * | 2005-03-17 | 2008-02-01 | 히다찌 덴센 가부시끼가이샤 | 전자 장치 기판 및 그 제조 방법, 그리고 전자 장치 및 그제조 방법 |
| US8101864B2 (en) | 2005-03-17 | 2012-01-24 | Hitachi Cable, Ltd. | Electronic device substrate and its fabrication method, and electronic device and its fabrication method |
| US8230591B2 (en) | 2005-03-17 | 2012-07-31 | Hitachi Cable, Ltd. | Method for fabricating an electronic device substrate |
| US8063313B2 (en) | 2008-01-15 | 2011-11-22 | Samsung Electronics Co., Ltd. | Printed circuit board and semiconductor package including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9130064B2 (en) | Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| JPH09330997A (ja) | 半導体パッケージ用基板及びボールグリッドアレイ半導体パッケージ | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| US6673656B2 (en) | Semiconductor chip package and manufacturing method thereof | |
| KR19980020727A (ko) | 솔더 레지스트층을 갖는 인쇄회로기판과 그 제조 방법 및 그를 이용한 볼 그리드 어레이 패키지 | |
| US6492715B1 (en) | Integrated semiconductor package | |
| KR100248202B1 (ko) | 칩 크기의 패키지 및 그의 형성방법 | |
| US20220328394A1 (en) | Three-dimensional pad structure and interconnection structure for electronic devices | |
| KR100924543B1 (ko) | 반도체 패키지의 제조 방법 | |
| KR100520443B1 (ko) | 칩스케일패키지및그제조방법 | |
| KR100209267B1 (ko) | 비.지.에이 패키지의 열방출부 형성방법 | |
| KR100377468B1 (ko) | 볼 그리드 어레이 반도체 패키지의 와이어 본딩용 클램프및 이를 이용한 와이어 본딩 검사 방법 | |
| KR100367729B1 (ko) | 멀티플 라인 그리드 어레이 패키지 | |
| KR19990065599A (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
| KR200231867Y1 (ko) | 반도체시오비패키지 | |
| KR100258603B1 (ko) | 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지 | |
| KR100206965B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100244089B1 (ko) | 볼 그리드 어레이 반도체 패키지의 제조방법 및 그 구조 | |
| KR100639210B1 (ko) | 볼 그리드 어레이 패키지 | |
| KR100237566B1 (ko) | 반도체 박형 패키지 | |
| KR0138296Y1 (ko) | 하이핀 패키지 | |
| KR20030086192A (ko) | 개량된 와이어-접합된 칩 온 보드 패키지 | |
| KR19980058572A (ko) | 캐리어 프레임을 갖는 볼 그리드 어레이 반도체 패키지 | |
| KR20010069064A (ko) | 칩 스케일 패키지 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |