KR100258603B1 - 리드프레임을 이용한 에어리어 어레이 범프드 반도체패키지의 입출력 단자용 랜드형성 방법 및 그 구조를 포함하는 반도체 패 키지 - Google Patents

Abstract

본 발명은 리드프레임을 이용한 에어리어 어레이 범프드(Area Array Bumped) 반도체 패키지의 입출력 단자용 랜드 형성 방법 및 그 구조를 포함하는 반도체 패키지에 관한 것으로, 반도체 패키지의 저면에 어레이 형태로 리드의 돌출부가 배열되어 있는 에어리어 어레이 범프드 반도체 패키지에서 상기 리드의 돌출부에 입출력 단자(솔더볼)를 용이하게 융착시킬 수 있도록 입출력 단자용 랜드를 형성함으로서 입출력 단자의 결합력을 증가시키도록 된 것이다.

Description

리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 단자용 랜드 형성 방법 및 그 구조를 포함하는 반도체 패키지

본 발명은 리드프레임을 이용한 에어리어 어레이 범프드(Area Array Bumped) 반도체 패키지의 입출력 단자용 랜드 형성 방법 및 그 구조를 포함하는 반도체 패키지에 관한 것으로, 더욱 상세하게는 반도체 패키지의 저면에 어레이 형태로 리드의 돌출부가 배열되어 있는 에어리어 어레이 범프드 반도체 패키지에서 상기 리드의 돌출부에 입출력 단자를 용이하게 융착시킬 수 있도록 입출력 단자용 랜드를 형성함으로써 입출력 단자의 결합력을 증가시키도록 된 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 단자용 랜드 형성 방법 및 그 구조를 포함하는 반도체 패키지에 관한 것이다.

일반적으로 반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology, SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array)등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic Leaded Chip Carrier), BGA(Ball Grid Array)등이 있다.

최근에는 전자제품의 소형화에 따라 인쇄회로기판의 부품 장착도를 높이기 위해서 삽입형 반도체 패키지 보다는 표면 실장형 반도체패키지가 널리 사용되고 있는데, 이러한 종래의 패키지에 대한 구조를 도 1과 도 2를 참조하여 QFP와, BGA 패키지에 대하여 설명하면 다음과 같다.

도 1은 일반적인 패키지의 QFP로서, 그 구조는 전자회로가 집적되어 있는 반도체칩(11)과, 상기 반도체칩(11)이 에폭시(15)에 의해 부착되는 탑재판(12')과 상기 반도체칩(11)의 신호를 외부로 전달할 수 있는 다수의 리드(12)와, 상기 반도체칩 (11)과 리드(12)를 연결시켜 주는 와이어(13)와, 상기 반도체칩(11)과 그 외주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지재(14)로 이루어지는 것이다.

그러나, 이러한 구성의 QFP는 반도체칩이 점차적으로 고성능화되어 가면서 핀의 수가 더욱 더 많아지게 되는데 비하여, 핀과 핀 사이의 거리를 일정치 이하로 좁히는 것은 기술적으로 어려움이 있기 때문에 많은 핀을 모두 수용하기 위해서는 패키지가 커지게 되는 단점이 있다. 이것은 반도체패키지의 소형화 추세에 역행하는 결과를 낳는 문제점이 있는 것이다.

이와같이 다핀화에 따른 기술적 요구를 해결하기 위해서 등장한 것이 BGA패키지로서, 이는 입출력 수단으로서 반도체패키지의 일면전체에 융착된 솔더볼을 이용함으로써 QFP 보다 많은 수의 입출력 신호를 수용할 수 있음은 물론, 그 크기도 QFP 보다 작게 형성된 것으로서, 그 구성은 도 2에 도시된 바와같이 표면에 회로패턴(22a)이 형성되고, 이 회로패턴(22a)을 보호하기 위해 솔더마스크(22b)가 코팅된 회로기판(22)과, 상기 회로기판(22)의 상면 중앙에 에폭시(25)에 의해 부착되며 전자회로가 집적되어 있는 반도체칩(21)과, 상기 반도체칩(21)과 상기 회로기판(22)의 회로패턴(22a)을 연결하여 신호를 전달하는 와이어(23)와, 상기 회로기판(22)의 회로패턴(22a)에 융착되어 외부로 신호를 전달하는 솔더볼(26)과, 상기 반도체칩(21)과 그 외 주변구성품들을 외부의 산화 및 부식으로부터 보호하기 위하여 그 외부를 감싼 봉지재(24)로 구성되는 것이다.

그러나, 이러한 BGA패키지는 내부에 내장된 반도체칩의 크기에 비해서 패키지의 크기가 몇 배 이상 크기 때문에 전자제품들을 소형화시키기에는 한계가 있었던 것이다. 또한, 상기의 BGA패키지는 회로기판이 고가이므로 제품의 가격이 상승되는 요인이 됨은 물론, 상기 회로기판을 통해서 습기가 침투됨으로써 크랙이 발생하게 되는 문제점이 있다.

이와같은 문제점을 해결하기 위하여, BGA 반도체 패키지 방식이 아니면서도, 기판 접속리드를 패키지의 외부로 돌출시키지 않고 패키지의 저면으로 노출시킴으로써 실장면적을 줄일 수 있는 기술이 대한민국 실용신안 등록출원 공개번호 제96-3195호 (공개일: 서기 1996년 1월 22일)의 "버텀 리드형 반도체 패키지"에서 개시된 바 있다.

그러나, 상기한 종래의 "버텀 리드형 반도체 패키지"는 단순히 리드를 일렬로 배열하여 놓았기 때문에 실장면적을 효율적으로 줄일 수 없는 문제점이 있다.

이와같은 문제점을 해결하기 위하여, 리드의 돌출부가 패키지의 저면에 어레이 형태로 배열되도록 함으로써 실장면적을 효율적으로 줄임과 동시에 저렴한 비용으로 구성할 수 있는 반도체 패키지에 관한 기술이 대한민국 특허출원 출원번호 제96-22899호(출원일자: 서기 1996년 6월 21일)의 "리드 어레이형 리드프레임 및 이를 이용한 반도체 패키지"에서 본 출원인에 의해 출원된 바 있다.

그러나, 상기한 종래의 "리드 어레이형 리드프레임 및 이를 이용한 반도체 패키지"는 리드의 돌출부에 입출력 단자를 융착하는 경우에 입출력 단자용 랜드가 형성되어 있지 않기 때문에 상대적으로 결합력이 떨어지게 되는 문제점이 있다.

본 발명의 목적은 상기한 문제점을 개선하여 보완하기 위한 것으로서, 리드의 돌출부가 반도체 패키지의 저면에 어레이 형태로 배열되어 있는 에어리어 어레이 범프드 반도체 패키지에서, 상기한 돌출부에 입출력 단자(솔더볼)의 결합력을 향상시키기 위하여 입출력 단자용 랜드를 형성한 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 단자용 랜드 형성 방법 및 그 구조를 포함하는 반도체 패키지를 제공하는데 있다.

따라서, 본 발명의 목적을 달성하기 위한 입출력 단자용 랜드의 형성 방법은 다수의 열과 행을 가지면서 배열되는 돌출부가 하프 에칭에 의해 형성된 리드프레임을 제공하는 단계와, 상기 리드프레임에 전자회로가 집적되어 있는 반도체칩을 부착하는 단계와, 상기 반도체칩과 리드프레임을 전기적으로 연결하기 위하여 와이어를 본딩하는 단계와, 상기 반도체칩과 와이어 및 그 외의 구성부품을 보호하기 위하여 리드프레임을 포함한 외부를 봉지재로 감싸되, 상기 리드프레임의 돌출부는 일면으로 배열되도록 하는 한편, 상기 돌출부의 끝단은 2mil이하의 두께로 봉지재가 덮히도록 몰딩하는 단계와, 상기 리드프레임의 돌출부가 일면으로 배열되어 봉지재에 의해 덮혀져 있는 면을 약알카리 베이스 케미컬(Chemical)로 상기 돌출부를 덮고 있는 봉지재를 부풀어 오르도록 계면 박리 시키는 단계와, 상기 리드프레임의 돌출부에 봉지재가 부풀어 올라와 계면 박리된 부분을 물리적인 방법(Mechanical)으로 제거하여 상기 리드프레임의 돌출부를 상기 몰딩된 봉지재의 높이 보다 낮게 형성되도록 외부로 노출시켜 입출력 단자용 랜드를 형성하는 단계로, 이루어진 것을 특징으로 한다.

이와같은 방법으로 형성된 입출력 단자용 랜드를 갖는 본 발명의 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 구조는 일면에 다수의 열과 행을 가지면서 배열되도록 하프 에칭에 의해 형성되는 돌출부를 갖는 리드프레임과, 상기 리드프레임에 부착되고, 전자회로가 집적되어 있는 반도체칩과, 상기 반도체칩의 신호를 리드프레임에 전기적으로 연결하는 와이어와, 상기 반도체칩과 와이어를 외부 환경으로부터 보호하기 위하여 리드프레임을 포함하여 감싸되, 상기 리드프레임의 돌출부가 저면으로 노출되어 입출력 단자용 랜드가 형성되도록 감싼 봉지재와, 상기 봉지재의 저면으로 노출되는 입출력 단자용 랜드에 융착되어 상기 반도체칩의 신호를 외부로 입출력시키는 입출력 단자로 이루어진 반도체패키지에 있어서, 상기 봉지재의 저면으로 노출되는 입출력 단자용 랜드는, 상기 봉지재보다 낮게 형성되어 있되, 상기 봉지재로부터 2mil을 넘지 않는 깊이로 형성된 것을 특징으로 한다.

제1도는 일반적인 QFP(Quad Flat Package)의 구조를 나타낸 단면도.

제2도는 BGA(Ball Grid Array) 반도체 패키지의 구조를 나타낸 단면도.

제3a도 내지 제3f도는 본 발명에 따른 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 단자용 랜드 형성 방법을 설명하기 위한 도면.

제4도는 본 발명에 따른 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 구조를 나타낸 단면도.

* 도면의 주요부분에 대한 부호의 설명

31 : 반도체칩 32 : 리드프레임

32a : 돌출부 33 : 와이어

34 : 봉지재 35 : 에폭시

36 : 입출력 단자 37 : 입출력 단자용 랜드

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.

도 3a는 일면으로 다수의 열과 행을 가지면서 배열되는 돌출부(32a)가 형성되어 있는 리드프레임(32)을 도시한 것으로, 상기한 리드프레임(32)의 돌출부(32a)는 에칭(Etching)에 의해 형성되는 것으로, 이러한 에칭은 리드프레임(32) 두께의 절반을 에칭하는 하프 에칭(Half-Etching)으로 형성하는 것이 가장 바람직하다.

도 3b는 상기한 리드프레임(32)의 돌출부(32a)가 형성된 반대면에 에폭시 (35)에 의해 전자회로가 집적되어 있는 반도체칩(31)을 부착한 상태를 도시한 것이고, 도 3c는 상기한 반도체칩(31)의 신호를 리드프레임(32)에 전기적으로 연결하기 위하여 와이어(33)를 본딩한 상태를 도시한 것이다.

도 3d는 반도체칩(31)과 와이어(33) 및 리드프레임(32)을 포함하여 외부의 산화 및 부식으로 부터 보호하기 위하여 봉지재(34)를 몰딩한 상태를 도시한 것으로, 이때 상기한 리드프레임(32)의 돌출부(32a)에는 봉지재(34)에 의한 몰드 레진 프래쉬(Mold Resin Flash)가 발생된다. 이러한 몰드 레진 프래쉬는 통상적으로 2mil의 두께를 넘지 않는다. 즉, 리드프레임(32)의 돌출부(32a) 끝단으로 2mil 이하의 두께를 갖으면서 봉지재(34)가 덮힌 것이다.

도 3e는 리드프레임(32)의 돌출부(32a)에 덮여진 봉지재(34)가 허물 허물해지면서 부풀어오르도록 약알카리 베이스 케미컬(Chemical)을 사용하여 일정한 시간과 온도를 조절하여 돌출부(32a)의 계면을 박리 시킨 상태를 도시한 것이다.

상기한 약알카리 베이스 케미컬는 봉지재의 성분에 함유되어 있는 경화제의 활성을 억제하는 활성억제제로서, N-메틸-2-피롤리톤(제품명 ; M-Pyrol ; GAF사 제품) 또는 카오린300S(제품명 ; Caorin300S ; 고려화학사 제품)의 화합물을 사용한다.

이러한 재질의 약알카리 베이스 케미컬을 가하는 온도 및 시간은 리드프레임 (32)의 돌출부(32a) 위에 덮혀진 봉지재(34)의 두께에 따라서 약간의 차이는 있으나, 70~110℃ 사이의 온도에서 12~40분 정도로 노출시켜 리드프레임(32)의 돌출부 (32a)에 충분한 계면 박리를 발생시킨다.

이와같은 약알카리 베이스 케미컬을 가하는 온도가 70℃이하에서는 반응시간이 길어짐으로서 대략생산이 불가능한 것이고, 약알카리 베이스 케미컬을 가하는 온도가 110℃ 이상에서는 화학물질이 불안정하여 사용을 기피하는 것이다.

도 3f는 약알카리 베이스 케미컬을 이용하여 리드프레임(32)의 돌출부(32a)에서 계면박리되어 부풀어 오른 부분을 제거하여 입출력 단자용 랜드(37)를 형성한 상태를 도시한 것으로, 상기한 돌출부(32a)의 계면 박리된 부분을 제거하는 것은 물리적인 방법(Mechanical)에 의해 가능하며, 이러한 물리적인 방법은 고압으로 노즐을 통과하는 물 또는 에어에 의하여 제거할 수 있고, 사포, 솔 또는 얇은 입자의 모래 알갱이 등을 사용하는 센딩에 의한 방법으로도 제거할 수 있다. 상기한 물 또는 에어를 사용하는 경우에는 상기한 돌출부(32a)에 계면 박리되어 허물 허물한 상태로 부풀어 오른 부분의 강성이 매우 취약함으로서 약간의 충격에도 간단하게 제거된다.

이와같은 방법에 의해 형성되는 입출력 단자용 랜드(37)는 몰딩된 봉지재(34)의 높이 보다 낮게 형성되는 것으로, 여기에 입출력 단자(36 ; 솔더볼 등)를 융착시 입출력 단자(36)의 결합력을 높일 수 있다. 또한, 이러한 입출력 단자용 랜드(37)에 융착된 입출력 단자(36)는 반도체 패키지를 마더보드에 장착시 반도체칩(31)의 신호를 외부로 전달하는 역할을 한다.

상기와 같은 방법으로 에어리어 어레이 범프드 반도체 패키지에 입출력 단자용 랜드를 형성하는 것은 다음과 같은 잇점이 있다.

첫째, 봉지재(34)로 몰딩시 기존에 사용되는 몰드 금형을 그대로 이용하여 몰딩함으로서 단가가 절감되고, 공정이 단순화된다.

둘째, 봉지재(34)로 몰딩시 발생되는 몰드 레진 스래쉬를 제거하기 위하여 기존에 사용하고 있는 디프래쉬 방법을 이용하여 입출력 단자용 랜드(37)를 형성함으로서 별도의 추가공정 없이 제작이 가능하다.

셋째, 파인 피치(Fine Pitch)이면서 많은 수의 입출력 단자를 갖는 반도체 패키지에서 메탈 오픈(입출력 단자용 랜드) 사이즈를 줄일 수 있고, 이로 인하여 더 많은 입출력 단자를 만들 수 있음으로서 반도체 패키지의 크기를 줄일 수 있어 칩 스케일 패키지(Chip Scale Package ; 반도체 패키지의 크기를 반도체칩의 크기와 비슷한 크기로 반도체 패키지를 제작한 것)를 구현할 수 있다.

넷째, 반도체 패키지의 일면으로 노출되는 리드프레임의 돌출부에 변경이 필요 없다.

도 4는 본 발명에 따른 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 구조를 나타낸 단면도를 도시한 것이다. 도시된 바와같이 일면으로 다수의 열과 행을 가지면서 배열되는 돌출부(32a)를 갖는 리드프레임(32)에 전자회로가 집적되어 있는 반도체칩(31)이 부착되어 있다. 상기한 반도체칩(31)과 리드프레임(32)은 전기적 신호를 연결하도록 와이어(33)가 본딩되어 있으며, 상기한 반도체칩(31)과 와이어 (33)를 외부 환경으로 부터 보호하기 위하여 리드프레임(32)을 포함하여 리드프레임 (32)의 돌출부(32a)가 일면으로 배열되도록 봉지재(34)가 몰딩되어 있는 것이다. 이때, 상기한 리드프레임(32)의 돌출부(32a)는 상기한 봉지재(34)의 높이 보다 낮게 형성되어 입출력 단자용 랜드(37)가 구비되고, 이 입출력 단자용 랜드(37)에 입출력 단자(36)인 솔더볼이 융착되어 있다.

상기에 있어서, 리드프레임(32)의 돌출부(32a)는 에칭(Etching)에 의해 형성된 것으로, 이러한 에칭은 리드프레임(32) 두께의 절반을 에칭하는 하프 에칭(Half-Etching)으로 형성된 것이고, 상기한 봉지재(34)의 높이 보다 낮게 형성된 입출력 단자용 랜드(37)의 깊이는 최대 2mil을 넘지 않게 하는 것이다.

이와같은 구조의 반도체 패키지는 입출력 단자용 랜드(37)의 형성으로 입출력 단자(36)인 솔더볼을 융착시 그 결합력을 증가시킬 수 있으며, 입출력 단자의 수를 최대한 늘릴 수 있어 칩 사이즈 패키지를 구형할 수 있다.

이상의 설명에서 알 수 있듯이 본 발명에 의하면, 리드의 돌출부가 반도체 패키지의 저면에 어레이 형태로 배열되어 있는 에어리어 어레이 범프드 반도체 패키지에서, 상기한 돌출부에 입출력 단자용 랜드를 형성함으로서 입출력 단자의 결합력을 향상시킬 수 있는 효과가 있다.

Claims (5)

1. 다수의 열과 행을 가지면서 배열되는 돌출부가 하프 에칭에 의해 형성된 리드프레임을 제공하는 단계와, 상기 리드프레임에 전자회로가 집적되어 있는 반도체칩을 부착하는 단계와, 상기 반도체칩과 리드프레임을 전기적으로 연결하기 위하여 와이어를 본딩하는 단계와, 상기 반도체칩과 와이어 및 그 외의 구성부품을 보호하기 위하여 리드프레임을 포함한 외부를 봉지재로 감싸되, 상기 리드프레임의 돌출부는 일면으로 배열되도록 하는 한편, 상기 돌출부의 끝단은 2mil 이하의 두께로 봉지재가 덮히도록 몰딩하는 단계와, 상기 리드프레임의 돌출부가 일면으로 배열되어 봉지재에 의해 덮혀져 있는 면을 약알카리 베이스 케미컬(Chemical)로 상기 돌출부를 덮고 있는 봉지재를 부풀어 오르도록 계면 박리 시키는 단계와, 상기 리드프레임의 돌출부에 봉지재가 부풀어 올라와 계면 박리된 부분을 물리적인 방법(Mechanical)으로 제거하여 상기 리드프레임의 돌출부를 상기 몰딩된 봉지재의 높이 보다 낮게 형성되도록 외부로 노출시켜 입출력 단자용 랜드를 형성하는 단계로, 이루어진 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 단자용 랜드 형성 방법.
2. 제1항에 있어서, 상기 약알카리 베이스 케미컬은 봉지재의 성분에 함유되어 있는 경화제의 활성을 억제하는 활성억제제를 이용하여 70~110℃ 사이의 온도에서 12~40분 정도로 노출시켜서 계면 박리시키는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 단자용 랜드 형성 방법.
3. 제1항에 있어서, 상기 물리적인 방법은 고압으로 노즐을 통과하는 물 또는 에어에 의해 리드프레임의 돌출부에 계면박리된 부분을 제거하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 단자용 랜드 형성 방법.
4. 제1항에 있어서, 상기 물리적인 방법은 사포, 솔 또는 얇은 입자의 모래 알갱이 등을 사용하는 센딩에 의해 리드프레임의 돌출부에 계면박리된 부분을 제거하는 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 단자용 랜드 형성 방법.
5. 일면에 다수의 열과 행을 가지면서 배열되도록 하프 에칭에 의해 형성되는 돌출부를 갖는 리드프레임과, 상기 리드프레임에 부착되고, 전자회로가 집적되어 있는 반도체칩과, 상기 반도체칩의 신호를 리드프레임에 전기적으로 연결하는 와이어와, 상기 반도체칩과 와이어를 외부 환경으로부터 보호하기 위하여 리드프레임을 포함하여 감싸되, 상기 리드프레임의 돌출부가 저면으로 노출되어 입출력 단자용 랜드가 형성되도록 감싼 봉지재와, 상기 봉지재의 저면으로 노출되는 입출력 단자용 랜드에 융착되어 상기 반도체칩의 신호를 외부로 입출력시키는 입출력 단자로 이루어진 반도체패키지에 있어서, 상기 봉지재의 저면으로 노출되는 입출력 단자용 랜드는, 상기 봉지재보다 낮게 형성되어 있되, 상기 봉지재로부터 2mil을 넘지 않는 깊이로 형성된 것을 특징으로 하는 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지.

Images