KR19990072172A - 필름캐리어테이프및반도체장치와그제조방법및회로기판 - Google Patents

필름캐리어테이프및반도체장치와그제조방법및회로기판 Download PDF

Info

Publication number
KR19990072172A
KR19990072172A KR1019980704526A KR19980704526A KR19990072172A KR 19990072172 A KR19990072172 A KR 19990072172A KR 1019980704526 A KR1019980704526 A KR 1019980704526A KR 19980704526 A KR19980704526 A KR 19980704526A KR 19990072172 A KR19990072172 A KR 19990072172A
Authority
KR
South Korea
Prior art keywords
resin
semiconductor chip
carrier tape
film carrier
hole
Prior art date
Application number
KR1019980704526A
Other languages
English (en)
Other versions
KR100496762B1 (ko
Inventor
노부아키 하시모토
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR19990072172A publication Critical patent/KR19990072172A/ko
Application granted granted Critical
Publication of KR100496762B1 publication Critical patent/KR100496762B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

필름 캐리어 테이프를 써서 제조되고 패키지 크기가 칩 크기에 가까운 반도체 장치이며 봉하는데 사용되는 수지를 양호한 상태로 주입할 수 있는 반도체 장치 및 그 제조 방법이다. 필름 캐리어 테이프(32)는 복수의 접속리드(24)와 접속리드(24)중의 몇 개가 접속되어 이루는 접속부 및 교차부가 뚫려서 되는 구멍(29, 31)과 직사각형 구멍(11-15)을 가지며 직사각형 구멍(11, 15)을 거쳐서 수지가 주입되고 직사각형 구멍(12, 14)은 수지의 확장이 멈추고, 구멍(29, 31)은 수지로 인해 공기가 빠진다.

Description

필름 캐리어 테이프 및 반도체 장치와 그 제조 방법 및 회로 기판
반도체 장치의 고밀도 실장을 추구하면 베어칩 실장이 이상적이다. 그러나 베어칩의 상태로는 품질의 보증 및 취급이 어렵다. 그래서, 베어칩을 패키지화 하지만 패키지 크기가 칩 크기에 가까운 패키지로서 CSP(Chip Scale/Size Pcckage)가 개발되고 있다. 그리고 각종 형태로 개발되고 있는 GSP형의 반도체 장치에 있어서 한 개의 형태로서 반도체 칩의 능동면 측에 플렉시블 기판이 설치되고 있으며 이 플렉시블 기판 상에 복수의 외부 전극이 형성되고 있는 것이 있다. 이 반도체 장치에선 외부 전극이 반도체 칩의 에어리어 내에 설치되므로, 예컨대, QFP(Quad Flat Package)나 TCP(Tape Carrier Packagc)등, 패키지 본체의 측면에서 리드가 내어달은 소위 「아웃터 리드」를 갖고 있지 않다.
또, 플렉시블 기판을 쓴 CSP 형의 반도체 장치에 있어서, 예컨대, 국제 공개 WO95/08856호 공보에 기재된 바와 같이 반도체 칩의 능동 면과 플렉시블 기판과 사이에 수지를 주입하고 열 스트레스의 흡수를 도모하는 것은 알려져 있다.
그러나 수지를 주입할 때 여러 가지 곤란한 점이 있었다. 예컨대, 수지는 반도체 칩과 플렉시블 기판과의 사이, 즉 다른 부재간의 좁은 영역에 주입되므로 공기(기포)가 남은 채로 되기 쉽다. 그러면 고온 다습 하에서 공기(기포)가 팽창해서 균열이 발생하는 경우가 있었다. 또는 수지가 반도체 칩과 플렉시블 기판과의 사이에서 유출하는 것을 방지하는 것도 어려웠다.
본 발명은 위와 같은 문제를 해결하기 위한 것이며 그 목적은 반도체 칩과 플렉시블 기판과의 사이에 양호한 상태로 수지를 주입하기 쉬운 필름 캐리어 테이프 및 반도체 장치, 이들의 제조 방법 및 회로 기판을 제공하는 데 있다.
본 발명은 반도체 장치 및 그 제조 방법, 회로 기판 및 필름 캐리어 테이프에 관한 것이며, 특히 패키지 크기가 칩 크기에 가까운 필름 캐리어 테이프 및 반도체 장치, 이들의 제조 방법 및 회로 기판에 관한 것이다.
도 1은 이 실시형태에 관한 반도체 장치의 제조방법을 설명하는 도면.
도 2는 이 실시형태에 관한 반도체 장치의 제조방법을 설명하는 도면.
도 3은 이 실시형태에 관한 반도체 장치의 제조방법을 설명하는 도면.
도 4a 및 도 4b는 이 실시형태에 관한 반도체 장치의 제조방법을 설명하는 도면.
도 5a 및 도 5b는 이 실시형태의 변형예를 도시하는 도면.
도 6은 이 실시형태를 적용해서 제조된 반도체 장치를 실장한 회로기판을 도시하는 도면.
(1) 본 발명에 관한 반도체 장치의 제조 방법은 복수의 접속 리드 및 복수의 구멍을 갖는 플렉시블 기판을 갭을 형성하고 반도체 칩의 위쪽에 배치하는 공정과,
상기 구멍 중 적어도 한 개에서 상기 갭에 수지를 주입하면서 나머지의 구멍중의 적어도 한 개에서 공기를 빼는 공정을 포함한다.
본 발명에 의하면 반도체 칩과 플렉시블 기판과의 사이에 수지를 주입하여 봉하면 구멍의 공기가 빠져서 수지에 공기가 남기 어렵게 된다. 이렇게 해서 고온 다습 하에서의 신뢰성이 향상된 반도체 장치를 얻을 수 있다.
(2) 상기 제조 방법에 있어서,
상기 구멍은 상기 반도체 칩의 거의 중앙에 위치하는 중앙 구멍을 포함하며,
상기 중앙 구멍에서 상기 수지가 주입되게 할 수 있다.
(3) 상기 제조방법에 있어서,
상기 플렉시블 기판은 상기 반도체 칩보다 크고
상기 구멍은 상기 반도체 칩의 전극의 위쪽에 형성되는 결합 구멍을 포함하며,
상기 결합 구멍을 거쳐서 상기 접속 리드와 상기 전극을 접합하는 공정과,
상기 결합 구멍에서 상기 접합된 전극을 포함하는 상기 반도체 칩의 능동면상에 상기 수지를 주입하는 공정을 포함할 수 있다.
(4) 상기 제조방법에 있어서,
상기 중앙 구멍으로의 상기 수지의 주입과 상기 결합 구멍으로의 상기 수지의 주입은 시간적 차이를 두고 실행할 수 있다.
(5) 상기 제조방법에 있어서,
상기 구멍은 상기 반도체 칩의 끝 부분의 위쪽에 형성되는 수지 남음 구멍을 포함하며,
상기 수지 남음 구멍은 상기 갭에 주입된 수지의 확장을 멈추게 하는 것이될 수도 있다.
(6) 상기 제조방법에 있어서,
상기 수지 남음 구멍은 직사각형을 이루며 내주 끝의 한 변이 상기 반도체 칩의 외주 끝단 보다 외측에 위치하고 상기 한 변에 대향하는 다른 변이 상기 반도체 칩의 상기 외주 끝 보다 안쪽에 위치될 수 있다.
(7) 상기 제조방법에 있어서,
상기 수지 남음 구멍은 상기 반도체 칩의 전극의 위쪽에 형성되며 그 수지 공정 구멍을 거쳐서 상기 접속 리드와 상기 전극이 접합될 수 있다.
(8) 상기 제조방법에 있어서,
필름 캐리어 테이프의 일부가 상기 플렉시블 기판으로서 사용되고 상기 수지의 주입 후에 상기 필름 캐리어 테이프에서 개편으로 분리하는 공정을 포함해도 좋다.
(9) 상기 제조방법은
상기 필름 캐리어 테이프를 형성하는 공정을 포함해도 좋다.
(10) 상기 제조방법에 있어서,
상기 필름 캐리어 테이프를 형성하는 공정은
수지로 봉해야 할 영역 내에 형성되어서 복수의 접속부에서 접속되는 상기 접속 리드와 상기 수지로 봉한 영역 외에 형성되는 도금 리드와 그 도금 리드에서 연장되어 임의의 상기 접속리드에 교차부에서 접속되는 대표 리드의 전부를 전기적으로 도통시킨 상태의 전도 패턴을 필름에 형성하는 공정과,
상기 도금 리드를 통해서 상기 전도 패턴에 전기 도금을 실시하는 공정과,
상기 접속부 및 상기 교차부는 일괄해서 뚫려도 좋다.
(12) 상기 제조방법에 있어서,
상기 접속부 및 상기 교차부는 한 개소마다 뚫려도 좋다.
(13) 본 발명에 관한 필름 캐리어 테이프의 제조방법은 수지로 봉해야 할 영역 내에 형성되어서 복수의 접속부에서 접속되는 접속리드와 상기 수지로 봉하는 영역 외에 형성되는 도금 리드와 그 도금 리드에서 연장되어서 임의의 상기 접속리드에, 교차부에서 접속되는 대표 리드 모두를 전기적으로 도통시킨 상태의 전도 패턴을 필름에 형성하는 공정과,
상기 도금 리드를 통해서 상기 전도 패턴에 전기 도금을 실시하는 공정과,
상기 접속부 및 상기 교차부를 뚫는 공정을 포함한다.
본 발명에 의하면 반도체 칩과 필름 캐리어 테이프와의 사이에 수지를 주입해서 수지로 봉하면 구멍의 공기가 빠져서 수지에 공기가 남기 어렵게 된다. 이렇게 해서 고온 다습 하에서의 신뢰성이 향상하는 반도체 장치를 제조할 수 있다.
(14) 상기 제조방법은
상기 필름에 반도체 칩의 거의 중앙에 위치하는 중앙구멍을 형성하는 공정을 포함해도 좋다.
(15) 상기 제조방법은
상기 필름에 상기 반도체 칩의 전극의 위쪽에 위치하는 결합 구멍을 형성하는 공정을 포함해도 좋다.
(16) 상기 제조방법은
상기 필름에 상기 반도체 칩의 끝 부분의 위쪽에 위치하는 수지 남음 구멍을 형성하는 공정을 포함해도 좋다.
(17) 상기 제조방법에 있어서,
상기 접속부 및 상기 교차부는 일괄해서 뚫려도 좋다.
(18) 상기 제조방법에 있어서,
상기 접속부 및 상기 교차부는 한 개소마다 뚫려도 좋다.
(19) 본 발명에 관한 반도체 장치는 복수의 전극을 갖는 반도체 칩과 상기 반도체 칩상에 있어서 상기 반도체 칩과 소정 거리를 사이에 두고 또한 서로 겹치게 위치하는 플렉시블 기판과 상기 플렉시블 기판에 형성되고 상기 전극에 접속되는 패드부와 상기 반도체 칩과 상기 플렉시블 기판과의 사이에 위치하고 상기 반도체 칩의 상기 전극을 갖는 면을 봉하는 수지를 가지며
상기 플렉시블 기판에는 복수의 구멍이 형성되고 있다.
본 발명에 의하면 플렉시블 기판에 구멍이 형성되고 있으므로 수지에 공기가 포함되어도 리플로 공정으로 수증기를 뺄 수 있다.
(20) 본 발명에 관한 회로기판은 상기 반도체 장치가 그 반도체 장치의 상기 패드부를 거쳐서 전기적으로 접속되어 탑재되고 있다.
(21) 본 발명은 수지로 봉하는 형태의 반도체 장치에 쓰이는 필름 캐리어 테이프에 있어서,
수지로 봉해야 할 영역 내에서 외부 전극의 형성된 패드부와
수지로 봉해야 할 영역 내에 배치되고 각각의 상기 외부 전극과 반도체 칩의 각 전극을 접속하는 복수의 접속리드와,
수지로 봉하는 영역 외에 형성되는 적어도 한 개의 도금 리드와
상기 도금 리드에서 상기 수지로 봉해야 할 영역 내로 향해서 형성되는 대표 리드를 가지며
임의의 상기 접속 리드 끼리의 접속부와 상기 대표 리드와 임의의 상기 접속리드와의 교차부가 뚫려서 구멍이 형성되고 있다.
(22) 상기 필름 캐리어 테이프는
반도체 칩의 거의 중앙에 대응하는 영역에 형성되는 중앙 구멍을 갖고 있어도 좋다.
(23) 상기 필름캐리어 테이프는
상기 반도체 칩의 전극 위쪽에 대응하는 영역에 형성되는 결합 구멍을 가져도 좋다.
(24) 상기 필름 캐리어 테이프는
상기 반도체 칩의 끝 부분의 위쪽에 대응하는 영역에 형성되는 수지 남음 구멍을 가져도 좋다.
이하, 본 발명의 양호한 실시의 형태에 대해서 도면 참조로 설명한다.
도 1∼도 4b는 이 실시형태에 관한 반도체 장치의 제조공정을 도시하는 도면이다. 상세하게는 도 1을 필름에 소정의 전도 패턴이 형성된 공정, 도 2는 전도 패턴의 일부를 뚫어 소망의 회로, 즉 배선 패턴이 형성된 공정, 도 3은 반도체 칩상에 필름이 배치되고 수지로 봉하는 공정을 도시하는 도면이다. 그리고 도 4a 및 도 4b는 수지봉지후의 상태를 도시하는 도면이다. 또한, 도 1∼도 4에 있어서 한 개의 회로부(최종적으로 한 개의 배선 패턴에 상당하는 개도)만을 들어서 도시하고 있으며 본래는 긴 자 모양의 필름에 같은 회로가 연속적으로 형성되어 있다.
도 1에 도시하듯이 필름(10)에는 5개소의 직사각형 구멍(11-15)이 형성되며 전도 패턴(20)이 형성되고 있다. 여기에서 필름(10)은, 예컨대, 폴리이미드와 폴리에스텔, 유리에폭시, DT 레진 등의 수지로 되는 테이프 재료가 쓰인다. 이 필름(10)은 전기적으로 절연성을 갖는 동시에 가요성(플렉시블성)을 갖는 재료가 쓰인다. 전도 패턴(20)은 패드부(22), 접속리드(24) 및 도금 리드(26)를 포함한다. 또한, 여기에서 전도 패턴(20)은 패드부(22), 접속리드(24) 및 도금 리드(26)의 모두가 전기적으로 도통된 것을 말한다. 한편, 상세한 설명은 후술하지만 배선 패턴(34)은 전도 패턴(20)의 상태(전기적으로 모두 도통이 도모해진 상태)에서 소정의 처리를 행하고 회로가 형성된 상태를 말하며 전도 패턴(20)은 그 의미를 구별하고 있다. 여기에서 전도 패턴(20)은 동등으로 되는 도체 막을 예컨대 엣칭 등에 의해서 형성한 것이다. 패드부(22)는 실장기판 등의 외부와의 접속에 쓰이는 곳이며, 예컨대, 접합부재로서 땜납을 구상으로 한 것이 패드부 상에 설치된다. 접속리드(24)는 패드부(22)와 반도체 칩(36)의 전극(38)(도 3 참조)를 전기적으로 접속하기 위한 것이며 반도체 칩(36)과 접속하기 전에 있어선 그 일단은 자유단으로 되어 있다. 물론, 반도체 칩(36)의 전극(38)과의 접속 후엔 자유단이었던 접속리드(24)는 반도체칩(36)의 전극(38)에 공정된 자유단이라는 의미에서 벗어난다. 또, 접속리드(24)는 도금 리드(26)에 접속되고 있다. 도금 리드(26)는 전도 패턴(20)에 전기 도금처리를 행하기 위한 것이며 한 개의 도금 리드(26)와 다른 도금 리드(26)가 접속리드(24) 및 패드부(22)를 거쳐서 전기적으로 접속되고 있다. 이 예에선 복수의 접속 리드(24)가 한 개소에서 전기적으로 접속되어 수렴된 상태에서 한 개의 도금 리드(26)에 접속되어 있다. 보다 상세히 말하면 복수의 접속 리드(24)를 묶어서 전기적으로 접속하고 최종적으로 한 개의 도금 리드(26)엔 한 개의 대표 리드(25)가 접속되고 있을 뿐이다. 따라서, 도금 리드(26)의 총수는 각각 전기적으로 독립했을 때의 접속리드(24)의 총수보다 적다. 이 본 형태와 같이 도금 리드(26)에 접속시키는 리드를 한 개의 대표 리드(25)만으로 하면 각각의 접속 리드(24)를 각각 도금 리드(26)에 접속시키는 경우에 비해서 각 신호 선이 각각 반도체 장치(반도체 패키지)의 외�끝에 노출되지 않는 구조로 되기 때문에 더러워지기 쉬운 반도체 패키지 외부 끝에 기인하는 콘티미네이션을 방지할 수 있다. 따라서 반도체 장치의 매듭 신뢰성 지하를 방지할 수 있고 반도체 패키지의 신뢰성을 향상시킬 수 있다는 이점이 있다. 또, 접속 리드(24)를 묶는 경우에 가장 효율적인 묶음을 생각할 필요가 있다. 이 예와 같이 패드부(22)가 매트릭스 상으로 배치된 경우엔 접속리드(24)가 묶여진 점(교차하고 있는 점)이 되는 접속부(28)는 되도록 패드부(22)에서 볼 때 등거리로 되게 위치시킬 것이 바래진다. 이유는 인접하는 신호간의 거리(절단된 접속부(28)와 이웃의 피드부(22)와의 거리)를 크게 할 수 있다는 것에서 내습 신뢰성을 향상시킬 수 있기 때문이다. 접속리드(24) 및 패드부(22)는 도 3에 도시하듯이 수지로 봉하는 영역(27)내에 위치하듯이 형성되며 도금 리드(26)는 수지로 봉하는 영역(29)과 (다시 말하면 반도체 장치의 영역 이외)에 위치하게 형성되고 있다. 또한, 패드부(22)상엔 외부 전극이 형성된다. 외부 전극엔 예컨대, 도 4b에 도시하는 땜납 볼(44)을 쓴다. 또, 접속리드(24)는 직사각형 구멍(11, 15)의 안쪽의 개구 영역에까지 돌출해서 형성되고 있다. 그리고 그 선단은 개구부 내에 있어서 자유단으로 되어 있다. 또한, 본 예에선 접속리드(24)가 자유단으로 되고 있는데 반드시 자유단으로 할 필요는 없고 그대로 연장되어서 직사각형 구멍(11, 15)을 넘어서 필름(10)상에 까지 위치시키는 것도 가능하다.
그리고, 도금 리드(26)에 접속되는 도금전극(도시생략)을 거쳐서 전도 패턴(20)에 금도금을 실시한다. 또한, 도금 처리로선 금도금 외에 주석이나 땜납 등에 의한 도금처리를 행해도 좋다.
이 전도 패턴(20)은 복수의 접속 리드(24)끼리를 접속하는 접속부(묶은점, 또는 교차하고 있는 점)(28)과 접속 리드(24)와 도금 리드(26)에서 끌어진 한 개의 대표 리드(25)를 접속하는 교차부(30)를 갖는다. 한 개의 대표 리드(25)에 묶는 목적으로 설치된 것이 교차부(30)이고 교차부(30)에 묶이게 정리한 것이 각각의 접속부(28)이다. 또, 접속부(28) 및 교차부(30)는 도 3에 도시하듯이 수지로 봉하는 영역내에 위치한다. 그리고 도 2에 도시하듯이 접속부(28) 및 교차부(30)는 도금처리가 행해진 후에 뚫려서 배선 패턴(34)을 갖는 필름 캐리어 테이프(32)를 얻는다. 접속부(28) 및 교차부(30)가 뚫려서 형성된 구멍(29), (31)의 층수는 접속리드(24)의 층수보다 적다. 이것은 접속리드(24)를 묶은 것에 의한 것이다. 뚫는 위치로선 이 접속부(28) 및 교차부(30)를 이용해서 그 부분을 뚫으면 한번에 복수의 접속리드(24)가 형성되어 바람직하다.
또, 모든 패드부(22)에 대해서 각각 전기적으로 기능 하도록 형성 하든가 아니면 도 2에 도시 하는 바와 같이 특정 영역은 더미의 패드부(23a, 23b)로서 써도 좋다. 이 경우, 중앙 영역에 가까운 패드부(23a)는 그 배선을 막는 곤란성 때문에 더미(dummy)로 하기 쉽다. 또, 한편에서 모퉁이 부분에 위치하는 패드부(23b)는 적극적으로 더미의 패드에 이용하면 가장 응력이 걸리기 쉬운 모퉁이 부분을 자유롭게 할 수 있으므로 응력 완화를 보조하는 구조로 된다.
다음에 도 3에 도시하듯이 반도체 칩(36)의 위쪽에 있어서 반도체 칩(36)에 겹치게 또한 소정의 갭을 내고 필름 캐리어 테이프(32)를 배치한다. 본 실시예의 경우에는, 상세하게는 반도체 칩(36)의 짧은 변이 직사각형 구멍(11, 15)의 가운데에 위치하고 긴 변이 직사각형 구멍(12, 14) 보다도 안 쪽에 숨듯이 필름 캐리어 테이프(32)를 배치한다. 여기에서 직사각형 구멍(11, 15)은 반도체 칩(36)과 접속리드(24)와의 접속용에 쓰이는 구멍이며 같은 구멍 내에는 반도체 칩(36)의 전극(38)을 위치시킨다. 또, 이들의 구멍을 이용하면 비록 반도체 칩(36)이 필름 캐리어 테이프(32)에 의해 덮어 씌어져도 반도체 칩(36)의 위치 결정을 용이하게 행할 수 있다는 이점이 있다.
또, 반도체 칩(36)의 능동 면(36a)과 필름 캐리어 테이프(32)와의 사이에 있어서 소정 갭을 유지하기 위해서 도 4b에 도시하듯이 반도체 칩(36)의 능동 면(36a)과 필름 캐리어 테이프(32)와의 사이에 갭 보호재(40)를 개재시켜도 좋다.
반도체 칩(36)의 복수의 전극(38)과 복수의 접속 리드(24)와는 일괄 또는 각각의 전극(38)마다에 결합하면 된다.
또한, 도 4a 및 도 4b에 도시하듯이 반도체 칩(36)과 필름 캐리어 테이프(32)와의 사이의 갭에 수지(42)를 주입하다. 상세하게는 직사각형 구멍(11), (15)에서 수지(42)를 주입하고 전극(38)의 주위를 봉한다. 또, 중앙의 직사각형 구멍(13)부터도 수지(42)를 주입하고 반도체 칩(36)과 필름 캐리어 테이프(32)와의 사이에 수지 층을 형성한다. 수지를 주입하는 공정에 있어서 전극(38)의 주위로부터의 주입과 중앙으로부터의 주입과의 시간 제약(동시에 실시하는가, 차이를 두고 실행하는가 등)에 관해서는 각종 형태가 취해진다. 동시에 주입을 행하는 경우에는 주입 시간의 감소에 의한 제조 시간을 단축할 수 있다는 이점이 있다. 한편, 주입시간을 부위에 의해 어긋나게 해서 행하는 경우엔 주위를 먼저 행하는 경우와 중앙을 먼저 행하는 경우가 있다. 특히, 중앙을 먼저 행하는 경우엔 반도체 칩(36)과 필름 캐리어 테이프(32)와의 사이에 있어서 확실하게 수지가 채워지고 나서부터 주위를 충원하는 것으로, 예컨대, 플립 칩 실장에 있어서 신뢰성 확보상 필요한 언더 필을 주입하는 공정을 확실하게 행할 수 있다는 이점이 있다.
이 수지(42)로 형성된 층은 반도체 칩(36)과 필름 캐리어 테이프(32)와의 열 팽창율의 차에 의한 열 스트레스를 흡수하기 위한 것인 동시에 반도체 칩(36)의 전극(38)을 포함하는 능동면(36a)을 또한 보호한다.
이 실시 형태에 있어선 필름 캐리어 테이프(32)에 있어서 수지(42)의 충전영역에 복수의 구멍(29), (31)이 형성되고 있으므로 이것들의 공기가 빠진다. 그리고 수지(42)로 형성되는 수지층, 즉, 반도체 칩(36)의 능동면(36a)과 필름 캐리어 테이프(32)와의 사이에는 공기(기포)가 남기 어렵게 되며 고온 다습 하에 있어서도 신뢰성이 얻어진다. 또, 복수의 구멍(29, 31)은 공기를 빼는 용도 이외에 구멍 중의 몇 개를 상술의 직사각형 구멍과 마찬가지로 수지(42) 주입용의 구멍으로서 쓸수도 있다. 또한, 완성품으로서의 반도체 장치에 있어선 프린트기판 등의 외부 기판으로의 실장 시에 행해지는 리플로 공정에서 고온으로 사라졌을 때, 구멍(29, 31)에서 수증기를 뺄수 있다.
또, 직사각형 구멍(11, 15)내에 노출하는 접속리드(24)도 수지(42)에 의해서 덮히므로 절연 신뢰성이 얻어진다. 또, 특히 전극(38)과 접속리드(24)가 접속된 부분은 구멍에서 노출된 상태로 수지(42)가 주입되기 때문에 수지 층의 형성 상태를 시인할 수도 있고 신뢰성을 높힐 수도 있다.
또한, 직사각형 구멍(12, 14)은 수지(42)의 확장을 멈추게 하는 기능을 다한다. 즉, 직사각형 구멍(12, 14)의 안쪽에 반도체 칩(36)의 긴 변의 옆 끝이 위치하고 그 위쪽에서 직사각형 구멍(12, 14)의 내주 끝이 위치한다. 그렇게 하면 표면 장력에 의해서 수지(42)는 반도체 칩(36)의 옆 끝과 직사각형 구멍(12, 14)의 내주 끝으로 확장이 멈추게 된다.
이렇게 해서 수지로 봉하기가 끝나면 소정의 위치에서 최종적인 뚫기가 행해져서 반도체 장치를 얻을 수 있다.
또, 상기 실시형태의 변형 예로서 이하의 형태가 생각된다. 상기의 형태에 있어서 전극(38)의 위치하는 측의 직사각형 구멍(11, 15)은 반도체 칩(36)과 접속리드(24)와의 결합을 고려하고 반도체 칩(36)의 전극(38)을 포함하듯이, 즉 전극(38)을 넘듯이 설치되어 있다. 그러나, 수지의 확장을 고정시키는 목적 만이라면 반도체 칩(36)의 전극(38)의 외측(반도체 칩(36)의 외주측)에 직사각형 구멍이 있으면 된다. 또, 그 경우에 반도체 칩(36)영역 내에 직사각형 구멍의 양변을 완전히 위치시킨다(즉, 직사각형 구멍의 서로 대응하는 양변이 완전히 반도체 칩(36)영역의 내측에 위치한다)든가 시키지 않든가(즉, 직사각형 구멍의 서로 대응하는 두 변중 한 변은 반도체 칩(36)영역 내에, 다른 한 변은 반도체 칩(36) 외주의 또한 외측에 위치한다)는 묻지 않는다. 다만, 수지의 흐름 확장 방지의 효과를 최대한 얻는다고 하면 직사각형 구멍의 한쪽의 변(외측의 변)은 반도체 칩(36)의 영역보다 더욱 외측에 위치시킨 쪽이 보다 바람직하다. 또한, 직사각형 구멍이 결합의 용도로서 쓰이지 않는 구조이기 때문에 그 상태에 있어서 결합이 가능한 접합(결합) 방법, 예컨대 이방성 전도 접착제를 써서 접합하는 등의 방법을 행할 필요가 있다.
또, 반도체 칩(36)의 긴 변측(전극(38)이 존재하지 않는 측)에 있어서 반도체 칩(36)의 외주 변이 직사각형 구멍(12, 14) 보다 안 쪽에 위치하게 배치했는데 마찬가지로 반드시 그렇게 하지 않으면 안되는 것은 아니다. 즉, 반도체 칩(36)의 영역 내에 직사각형 구멍(12, 14)을 설치해도 좋다. 특히, 이 방향에 있어선 결합을 고려할 필요는 없기 때문에 그 설정에 있어선 보다 자유도가 있다. 어쨌건간에 수지는 그 점성 및 장력에 의해 필름 캐리어 테이프(32)에서 보았을 때 필렛 상으로 형성되고 있으므로 필름 캐리어 테이프(32)와 수지(42)와의 밀착성은 얻어진다.
다음에 도 5a 및 도 5b는 상기 실시형태의 변형 예를 도시하는 도면이며 각각 도 4a 및 도 4b에 대응한다.
도 5a 및 도 5b에 있어서 필름 캐리어 테이프(50)엔 반도체 칩(52)의 능동면(52a)측에 접속리드(54)가 형성되고 있다. 그리고 접속 리드(54)를 갭 보호 재로서 필름 캐리어 테이프(50)와 능동면(52a)과의 사이에 갭이 형성되고 있다. 또한, 접속 리드(54)는 15-35㎛ 정도의 두께로 형성되고 있다. 또, 접속 리드(54)와의 절연을 도모하기 위해서 능동면(52a)에는 패시베이션 막으로서 예컨대, 실리콘 산화막(56)이 형성되고 있다. 그리고 필름 캐리어 테이프(50)와 능동면(52a)와의 사이에는 수지(58)가 주입되어서 반도체 칩(52)이 수지로 봉해져 있다. 또, 필름 캐리어 테이프(50)엔 접속 리드(54)상에 복수의 구멍(50a)이 형성되고 있으며 각 구멍(50a)을 거쳐서 땜납 볼(60)에 설치되게 되어 있다.
기타의 구성에 대해선 예컨대 직사각형 구멍(11-15), 구멍(29, 31)에 대해선 상기 실시형태와 마찬가지이므로 설명을 생략한다.
이 실시예에 의해서도 상기 실시형태와 마찬가지의 효과를 달성할 수 있다. 또한, 이 형태의 필름 캐리어 테이프(50)는 쓰면 필름의 밑에 접속 리드(54)가 배열되므로 바꿔 말하면 필름이 가장 외측에 위치하므로 새롭게 접속 리드(54)의 표면에 솔더레지스트를 도모하는 공정을 생략할 수 있다.
또한, 상기 각 실시형태에 있어선 전극이 2변에 형성된 칩을 썼는데 4변에 전극이 설치된 경우도 마찬가지로 적용가능하다. 그때엔 테이프의 4방향에 직사각형 구멍이 설치되는 것으로 된다.
또, 본 예에선 반도체 칩 영역 내에 외부 전극을 끌어들이는 형태의 소위 팬인 타입을 설명했는데 팬 인 타입과 그 역의 팬 아웃 타입을 융합시킨 적용도 가능하다. 이 경우엔 팬 인 타입은 본 실시예를 이용하고, 팬 아웃 타입은 충전의 기술을 이용하여 행하면 가능하다.
상기 실시형태에 있어서 도금처리를 행할 때는 전해 도금 외에 다소 제조비용은 높아지는데 주거의 무전해 도금법을 써도 좋다. 또, 필름 캐리어 테이프 자체도 본 예와 같이 전도 패턴, 접착제, 필름의 3층으로 되는 테이프에 한정되는 것은 아니며 예컨대 상술의 구성에서 접착제가 제외된 2층의 테이프를 써도 좋다.
그리고 도 6은 상기 실시형태를 적용해서 제조된 반도체 장치(110)를 실장한 회로 기판(100)을 도시하는 도면이다.

Claims (24)

  1. 복수의 접속 리드 및 복수의 구멍을 갖는 플렉시블 기판을, 갭을 형성하여 반도체 칩의 위쪽에 배치하는 공정과,
    상기 구멍 중의 적어도 하나에서 상기 갭에 수지를 주입하면서 나머지 구멍 층의 적어도 하나에서 공기를 빼는 공정을 포함하는 반도체 장치의 제조방법.
  2. 제 1 항에 있어서, 상기 구멍은 상기 반도체 칩의 거의 중앙에 위치하는 중앙 구멍을 포함하며, 상기 중앙 구멍에서 상기 수지가 주입되는 반도체 장치의 제조방법.
  3. 제 2 항에 있어서, 상기 플렉시블 기판은 상기 반도체 칩보다 크고
    상기 구멍은 상기 반도체 칩의 전극의 위쪽에 형성되는 결합 구멍을 포함하며
    상기 결합 구멍을 거쳐서 상기 접속리드와 상기 전극을 접합하는 공정과,
    상기 결합 구멍에서 상기 접합된 전극을 포함하는 상기 반도체 칩의 능동면상에 상기 수지를 주입하는 공정을 포함하는 반도체 장치의 제조 방법.
  4. 제 3 항에 있어서, 상기 중앙 구멍에서의 상기 수지의 주입과 상기 결합 구멍에서의 상기 수지의 주입은 시간적으로 어긋나서 행해지는 반도체.
  5. 제 2 항에 있어서, 상기 구멍은 상기 반도체 칩의 끝 부분의 위쪽에 형성되는 수지 남음 구멍을 포함하며,
    상기 수지 남음 구멍은 상기 갭에 주입된 수지의 확장을 방지하는 반도체 장치의 제조방법.
  6. 제 5 항에 있어서, 상기 수지 남음 구멍은 직사각형을 이루며 내주 끝의 한 변의 상기 반도체 칩의 외주 끝 보다 외측에 위치하고 상기 한 변에 대응하는 다른 변이 상기 반도체 칩의 상기 외주 끝 보다 안쪽에 위치하는 반도체 장치의 제조방법.
  7. 제 6 항에 있어서, 상기 수지 남음 구멍은 상기 반도체 칩의 전극의 위쪽에 형성되며 그 수지 남음 구멍을 거쳐서 상기 접속 리드와 상기 전극이 접합되는 반도체 장치의 제조방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 필름 캐리어 테이프의 일부가 상기 플렉시블 기판으로서 사용되며,
    상기 수지의 주입 후에 상기 필름 캐리어 테이프에서 조각으로 분리하는 공정을 포함하는 반도체 장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 필름 캐리어 테이프를 형성하는 공정을 포함하는 반도체 장치의 제조방법.
  10. 제 9 항에 있어서, 상기 필름 캐리어 테이프를 형성하는 공정은,
    수지로 봉해야 할 영역 내에 형성되어서 복수의 접속부에서 접속되는 상기 접속리드와 상기 수지로 봉하는 영역 외에 형성되는 도금 리드와 그 도금 리드에서 연장되어 임의의 상기 접속리드에 교차부에서 접속되는 대표 리드 전부를 전기적으로 도통시킨 상태의 전도 패턴을 필름에 형성시키는 공정과,
    상기 도금 리드를 통해서 상기 전도 패턴에 전기 도금을 실시하는 공정과,
    상기 접속부 및 상기 교차부를 뚫는 공정을 포함하는 반도체 장치의 제조방법.
  11. 제 10 항에 있어서, 상기 접속부 및 상기 교차부는 일괄해서 뚫어지는 반도체 장치의 제조방법.
  12. 제 10 항에 있어서, 상기 접속부 및 상기 교차부는 한 개소마다 뚫어지는 반도체 장치의 제조방법.
  13. 수지로 봉해야 할 영역 내에 형성되어서 복수의 접속부에서 접속되는 접속 리드와 상기 수지로 봉하는 영역 외에 형성되는 도금 리드와 그 도금 리드에서 연장되어서 임의의 상기 접속리드에 교차부에서 접속되는 대표 리드의 전부를 전기적으로 도통시킨 상태의 전도 패턴을 필름에 형성하는 공정과,
    상기 도금 리드를 통해서 상기 전도 패턴에 전기 도금을 실시하는 공정과,
    상기 접속부 및 상기 교차부를 뚫는 공정을 포함하는 필름 캐리어 테이프의 제조방법.
  14. 제 13 항에 있어서, 상기 필름에 반도체 칩의 거의 중앙에 위치하는 중앙 구멍을 형성하는 공정을 포함하는 필름 캐리어 테이프의 제조방법.
  15. 제 14 항에 있어서, 상기 필름에 상기 반도체 칩의 전극의 위쪽에 위치하는 결합 구멍을 형성하는 공정을 포함하는 필름 캐리어 테이프의 제조방법.
  16. 제 15 항에 있어서, 상기 필름에 상기 반도체 칩의 끝 부분의 뒤쪽에 위치하는 수지 남음 구멍을 형성하는 공정을 포함하는 필름 캐리어 테이프의 제조방법.
  17. 제 13 내지 16 항 중 어느 한 항에 있어서, 상기 접속부 및 상기 교차부는 일괄해서 뚫리는 필름 캐리어 테이프의 제조방법.
  18. 제 13 내지 제 16 항 중 어느 한 항에 있어서, 상기 접속부 및 상기 교차부는 한 개소마다 뚫어지는 필름 캐리어 테이프의 제조방법.
  19. 복수의 전극을 갖는 반도체 칩과 상기 반도체 칩 상에 있어서 상기 반도체 칩과 소정 거리를 사이에 두고 또한 서로 겹치게 위치하는 플렉시블 기판과 상기 플렉시블 기판에 형성되고 상기 전극에 접속되는 패드부와 상기 반도체 칩과 상기 플렉시블 기판과의 사이에 위치하고 상기 반도체 칩의 상기 전극을 갖는 면을 봉하는 수지를 가지며,
    상기 플렉시블 기판과의 사이에 위치하고 상기 반도체 칩의 상기 전극을 갖는 면을 봉하는 수지를 가지며,
    상기 플렉시블 기판엔 복수의 구멍이 형성되고 있는 반도체 장치.
  20. 제 19 항의 반도체 장치가 그 반도체 장치의 상기 패드부를 거쳐서 전기적으로 접속되어 탑재된 회로기판.
  21. 수지로 봉하는 형태의 반도체 장치에 쓰이는 필름 캐리어 테이프에 있어서,
    수지로 봉해야 할 영역 내에서 외부 전극이 형성된 패드부와,
    수지로 봉해야 할 영역 내에 배치되고 각각의 상기 외부 전극과 반도체 칩의 각 전극을 접속하는 복수의 접속리드와,
    수지로 봉하는 영역 외에 형성되는 적어도 한 개의 도금 리드와,
    상기 도금 리드에서 상기 수지로 봉해야 할 영역 내로 향해서 형성되는 대표 리드를 가지며,
    임의의 상기 접속 리드 끼리의 접속부와 상기 대표 리드와 임의의 상기 접속리드와의 교차부가 뚫려서 구멍이 형성되고 있는 필름캐리어 테이프.
  22. 제 21 항에 있어서, 반도체 칩의 거의 중앙에 대응하는 영역에 형성되는 중앙 구멍을 갖는 필름 캐리어 테이프.
  23. 제 22 항에 있어서, 상기 반도체 칩의 전극의 위쪽에 대응하는 영역에 형성되는 결합 구멍을 갖는 필름 캐리어 테이프.
  24. 제 23 항에 있어서, 상기 반도체 칩의 끝 부분의 위쪽에 대응하는 영역에 형성되는 수지 남음 구멍을 갖는 필름 캐리어 테이프.
KR10-1998-0704526A 1996-10-17 1997-10-08 필름캐리어테이프및반도체장치,이들의제조방법및회로기판 KR100496762B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29753196 1996-10-17
JP96-297531 1996-10-17

Publications (2)

Publication Number Publication Date
KR19990072172A true KR19990072172A (ko) 1999-09-27
KR100496762B1 KR100496762B1 (ko) 2005-09-30

Family

ID=17847745

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-1998-0704524A KR100459968B1 (ko) 1996-10-17 1997-09-29 반도체장치및그제조방법,회로기판및필름캐리어테이프
KR10-1998-0704526A KR100496762B1 (ko) 1996-10-17 1997-10-08 필름캐리어테이프및반도체장치,이들의제조방법및회로기판

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR10-1998-0704524A KR100459968B1 (ko) 1996-10-17 1997-09-29 반도체장치및그제조방법,회로기판및필름캐리어테이프

Country Status (7)

Country Link
US (4) US6274405B1 (ko)
JP (2) JP3608205B2 (ko)
KR (2) KR100459968B1 (ko)
CN (3) CN1124644C (ko)
AU (2) AU4321997A (ko)
TW (2) TW358231B (ko)
WO (2) WO1998018161A1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3608205B2 (ja) * 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
JP3584470B2 (ja) * 1996-10-22 2004-11-04 セイコーエプソン株式会社 フィルムキャリアテープの製造方法及び半導体装置の製造方法
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP3558921B2 (ja) * 1999-05-14 2004-08-25 シャープ株式会社 テープキャリア並びにテープキャリア型半導体装置の製造方法
JP3360723B2 (ja) * 1999-06-08 2002-12-24 日本電気株式会社 半導体素子のチップサイズパッケージ
JP3998878B2 (ja) * 1999-11-25 2007-10-31 シャープ株式会社 半導体装置、半導体装置の製造方法、およびパッケージの製造方法
US6576496B1 (en) 2000-08-21 2003-06-10 Micron Technology, Inc. Method and apparatus for encapsulating a multi-chip substrate array
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6674174B2 (en) * 2001-11-13 2004-01-06 Skyworks Solutions, Inc. Controlled impedance transmission lines in a redistribution layer
JP3726961B2 (ja) * 2002-06-26 2005-12-14 三井金属鉱業株式会社 Ｃｏｆフィルムキャリアテープ及びその製造方法
JP4039298B2 (ja) * 2003-04-08 2008-01-30 株式会社デンソー 樹脂封止型半導体装置およびその製造方法ならびに成形型
DE10318688A1 (de) * 2003-04-24 2004-11-25 W. C. Heraeus Gmbh & Co. Kg Verfahren zum Trennen der elektrischen Verbindungsknoten bei IC-Frames und Verfahren zur Herstellung eines elektronischen Bauteils sowie von Frames dafür
US7496961B2 (en) * 2003-10-15 2009-02-24 Intel Corporation Methods and apparatus to provide network traffic support and physical security support
JP3829939B2 (ja) * 2003-11-14 2006-10-04 セイコーエプソン株式会社 半導体装置の製造方法及び製造装置
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
DE102005063272A1 (de) * 2005-12-30 2007-07-05 Robert Bosch Gmbh Flexible Leiterplatte und Kontaktierverfahren
TWI295845B (en) * 2006-02-22 2008-04-11 Advanced Semiconductor Eng Punch type substrate strip
DE102006031344A1 (de) * 2006-07-06 2008-01-10 Epcos Ag Elektrisches Bauelement mit einem Sensorelement, Verfahren zur Verkapselung eines Sensorelements und Verfahren zur Herstellung einer Plattenanordnung
CN101373748B (zh) * 2007-08-20 2011-06-15 宏茂微电子(上海)有限公司 晶圆级封装结构及其制作方法
JP4344766B2 (ja) * 2007-11-30 2009-10-14 シャープ株式会社 ソースドライバ、ソースドライバの製造方法、および液晶モジュール
US7989266B2 (en) * 2009-06-18 2011-08-02 Aptina Imaging Corporation Methods for separating individual semiconductor devices from a carrier
EP2757583A1 (en) * 2013-01-17 2014-07-23 Funai Electric Co., Ltd. Chip on film, and method of manufacture thereof
KR102413224B1 (ko) * 2015-10-01 2022-06-24 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 발광 소자 제조방법 및 발광 모듈
JP7341942B2 (ja) * 2019-06-21 2023-09-11 旭化成株式会社 包装体及びその製造方法
CN112768368A (zh) * 2021-02-26 2021-05-07 艾极倍特(上海)半导体设备有限公司 一种半导体大功率器件封装设备的制造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5414676A (en) 1977-07-06 1979-02-03 Hitachi Ltd Carrier tape and electronic parts using it
US5391915A (en) * 1978-11-20 1995-02-21 Hatachi, Ltd. Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate
DE3686990T2 (de) * 1985-08-23 1993-04-22 Nippon Electric Co Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
JPS6286737A (ja) 1985-10-11 1987-04-21 Seiko Epson Corp フエイスダウンボンデイング用基板
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
JPS642330A (en) * 1987-06-25 1989-01-06 Nippon Mining Co Ltd Film carrier and manufacture thereof
JPH0793485B2 (ja) * 1988-05-16 1995-10-09 カシオ計算機株式会社 Ｉｃユニットの接続方法
JPH03169035A (ja) * 1989-11-28 1991-07-22 Nec Corp フィルムキャリヤーテープ
JP2525354Y2 (ja) 1990-01-31 1997-02-12 株式会社秩父富士 半導体装置
JPH03283440A (ja) 1990-03-30 1991-12-13 Toshiba Corp 半導体装置
DE69114217T2 (de) * 1990-08-22 1996-04-11 Nippon Electric Co Träger für filmmontierte Halbleiter-Vorrichtung.
JPH04330744A (ja) * 1990-09-14 1992-11-18 Mitsubishi Electric Corp 半導体装置の製造方法
US5521425A (en) * 1990-12-21 1996-05-28 Hewlett-Packard Company Tape automated bonded (TAB) circuit
JPH04260342A (ja) 1991-02-15 1992-09-16 Hitachi Ltd 半導体集積回路装置
JP2884271B2 (ja) 1991-06-27 1999-04-19 三井金属鉱業株式会社 両面ｔａｂの製造方法
JP2949969B2 (ja) 1991-11-12 1999-09-20 日本電気株式会社 フィルムキャリア半導体装置
JP2982450B2 (ja) * 1991-11-26 1999-11-22 日本電気株式会社 フィルムキャリア半導体装置及びその製造方法
JP2748759B2 (ja) 1992-01-06 1998-05-13 日本電気株式会社 フィルムキャリアテープの製造方法
JP2875122B2 (ja) * 1992-11-20 1999-03-24 株式会社東芝 リ−ド・キャリア
US5477611A (en) 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
JP2674536B2 (ja) 1993-12-16 1997-11-12 日本電気株式会社 チップキャリア半導体装置及びその製造方法
JP2852178B2 (ja) * 1993-12-28 1999-01-27 日本電気株式会社 フィルムキャリアテープ
CN1117395C (zh) * 1994-03-18 2003-08-06 日立化成工业株式会社 半导体组件的制造方法及半导体组件
JP2647001B2 (ja) 1994-05-31 1997-08-27 日本電気株式会社 テープキャリアならびに半導体デバイスの実装構造およびその製造方法
JPH0817865A (ja) 1994-06-29 1996-01-19 Hitachi Ltd 半導体装置
JP3866777B2 (ja) 1994-08-29 2007-01-10 富士通株式会社 半導体装置及びその製造方法
KR960015869A (ko) * 1994-10-03 1996-05-22 반도체 칩과 일체화된 반도체 패키지 및 그 제조방법
US5748209A (en) * 1994-10-31 1998-05-05 Hewlett-Packard Company Thermal ink jet tab circuit having a plurality of trace groups wherein adjacent traces in each group are staggered
JPH08236586A (ja) * 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
KR100290993B1 (ko) 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JPH09260585A (ja) 1996-03-25 1997-10-03 Fuji Electric Co Ltd 平型半導体素子
JP2825084B2 (ja) * 1996-08-29 1998-11-18 日本電気株式会社 半導体装置およびその製造方法
JP3359824B2 (ja) 1996-10-08 2002-12-24 株式会社三井ハイテック Ｂｇａ型半導体装置の製造方法
JP3608205B2 (ja) * 1996-10-17 2005-01-05 セイコーエプソン株式会社 半導体装置及びその製造方法並びに回路基板
JPH10256318A (ja) * 1997-03-10 1998-09-25 Seiko Epson Corp 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法
US6002168A (en) * 1997-11-25 1999-12-14 Tessera, Inc. Microelectronic component with rigid interposer
JP3482850B2 (ja) * 1997-12-08 2004-01-06 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6066512A (en) * 1998-01-12 2000-05-23 Seiko Epson Corporation Semiconductor device, method of fabricating the same, and electronic apparatus

Also Published As

Publication number Publication date
US20020110943A1 (en) 2002-08-15
TW365694B (en) 1999-08-01
WO1998018161A1 (en) 1998-04-30
WO1998018162A1 (en) 1998-04-30
KR100496762B1 (ko) 2005-09-30
CN1126163C (zh) 2003-10-29
TW358231B (en) 1999-05-11
CN1516250A (zh) 2004-07-28
KR19990072170A (ko) 1999-09-27
US6867068B2 (en) 2005-03-15
US6274405B1 (en) 2001-08-14
CN1206496A (zh) 1999-01-27
CN1272837C (zh) 2006-08-30
US6452257B2 (en) 2002-09-17
CN1206494A (zh) 1999-01-27
AU4471397A (en) 1998-05-15
KR100459968B1 (ko) 2005-04-28
US6262473B1 (en) 2001-07-17
CN1124644C (zh) 2003-10-15
JP3584469B2 (ja) 2004-11-04
JP3608205B2 (ja) 2005-01-05
US20010029062A1 (en) 2001-10-11
AU4321997A (en) 1998-05-15

Similar Documents

Publication Publication Date Title
KR100496762B1 (ko) 필름캐리어테이프및반도체장치,이들의제조방법및회로기판
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US6229215B1 (en) Semiconductor device and manufacturing method thereof
US6734557B2 (en) Semiconductor device
KR100247463B1 (ko) 탄성중합체를 포함하는 반도체 집적회로 소자의 제조 방법
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
JP3450279B2 (ja) 半導体装置及びその製造方法
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
US6660565B1 (en) Flip chip molded/exposed die process and package structure
US5054680A (en) Bonding electrical conductors
JP4062445B2 (ja) 半導体装置の製造方法
JP2009283835A (ja) 半導体装置及びその製造方法
JP2949969B2 (ja) フィルムキャリア半導体装置
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
KR100357883B1 (ko) 반도체장치및그제조방법
KR100197878B1 (ko) Bga 반도체 패키지
JP3648238B2 (ja) 半導体装置の製造方法
JPH01157541A (ja) 半導体装置
JP3824076B2 (ja) フィルムキャリアテープの製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
KR100648044B1 (ko) 반도체 패키지의 제조 방법
KR100244509B1 (ko) 반도체 패키지의 제조방법
JP3646663B2 (ja) 半導体装置の製造方法
KR20000039474A (ko) 테이프 배선 기판을 이용한 적층 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee